JP2006501743A - 電力増幅器および電力増幅方法 - Google Patents
電力増幅器および電力増幅方法 Download PDFInfo
- Publication number
- JP2006501743A JP2006501743A JP2004541034A JP2004541034A JP2006501743A JP 2006501743 A JP2006501743 A JP 2006501743A JP 2004541034 A JP2004541034 A JP 2004541034A JP 2004541034 A JP2004541034 A JP 2004541034A JP 2006501743 A JP2006501743 A JP 2006501743A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power amplifier
- current
- stage
- quiescent current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/045—Circuits with power amplifiers with means for improving efficiency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
この発明は、無線通信システムに用いられる電力増幅器における電力損失を低減する方法であって、前記電力増幅器は零入力電流を示すトランジスタを有し、前記電力増幅器の零入力電流は、前記電力増幅器の平均出力電力に応じて適応変化する方法を提供する。無線通信システムに用いられる電力増幅器であって、前記電力増幅器は零入力電流を示すトランジスタを有し、前記電力増幅器は、電力増幅器の平均出力電力に応じて、前記電力増幅器の零入力電流を変化させて電力増幅器における電力損失を低減する適応バイアス手段を備える電力増幅器が提供される。UMTSハンドセットは、上述された電力増幅器を備える。
Description
本発明は、電力増幅器、およびモデム無線および通信システムにおける電力増幅方法に関する。
モデム無線および通信システムは、このシステムのスペクトル効率を最大限にするために線形モードで動作する電力増幅器を必要とする。しかし、線形性要求は効率要求と相容れない。通常、線形電力増幅器はB級またはAB級でバイアスがかけられ、線形性仕様に達するためには、およそ10dBのそのピークエンベロープ電力PEPからバックオフされる。その結果、電力増幅器の電力付加効率PAEが落ちる。
移動通信用の電力増幅器においては、通信要求に従って出力電力Poutが変化する。通例バッテリーから得られる供給電圧は、一定の値に固定されている。供給電流IDCは、AB級またはB級で作動している増幅器の出力電力とともに変化する。AB級またはB級の出力電流ioは、切断正弦波電流である。B級では、導通角、すなわち電力増幅器が電流を発生させるシヌソイドの分数は完全にπに等しく、これはまた、IQ=0を意味する。AB級では、導通角はπよりも大きいため、IQ>0となる。供給電流IDCは常に零入力電流IQよりも大きいかまたはそれに等しい。
従来の解決法では、VDCは製造技術によって可能な最大値に設定され、これは供給ジェネレータ(バッテリー)によって提供される。最大出力電力で最大電力付加効率PAEに達する。電力増幅器は、最大レベルを下回る出力電力レベルで機能している時に、達成できるその最大PAEよりも低い電力付加効率を示すことが分かる。
最新式の移動および無線通信方式では、電池容量を最大限にするために、電力増幅器の平均出力電力がネットワークによって設定される。その結果、電力増幅器は、継続的に最大出力電力で送信することを要求されないが、より低い電力レベル((W−)CDMAシステムでは通常10dB低く)にバックオフされることが非常に多い。電力増幅器はより低い電力付加効率、従って比較的高い電力消費を示す。例えば、電力付加効率PAEmax%=35%のUMTSハンドセット[handset―受話器―]の電力増幅器は、10dBのバックオフで通常、電力付加効率PAE=12%を示すことが計算される。
電力増幅器出力電力を通信要求に適合するように変化させる。例えば、(W−)CDMAシステムでは、出力電力を変化させて電池容量を最大限にする。基地局はハンドセットからの受信出力電力を測定し、ハンドセットへコマンドを送って出力電力をより良い値に調節する。これは電力制御ループ[power control loop]と呼ばれ、その例については、UMTSの場合は、ETSI:“UMTS TETRA standard”、chapter TS 125.101, pages 11-13, ETSI 2001、および、ETSI:“UMTS TETRA standard”、chapter TS 125.214, pages 10-20, ETSI 2001、に見ることができる。
出力電力が変化すると、供給電流IDCも変化し、すなわち、出力電力が低下すると、供給電流も低下する。実際に、導通角が大きくなり、電流IDCはその最小値IQになる傾向がある。IDCの変化は電力増幅器内の能動素子の性能を変化させ、ゲインおよび線形性が変化する。非常に低い出力電力では、電力損失は出力電力レベルと無関係となる。この状況においては、電力ステージはA級増幅器として作動する。
現代の移動および無線通信における電力増幅器の高い電力損失は、通信機器、特に携帯電話および端末等の移動機器の性能に影響を及ぼしている。この損失を低下させなければならない。
移動通信および無線システムにおいて、電力増幅器は通常AB級でバイアスがかけられる。B級増幅器はクロスオーバー問題の影響を受け、通信規格の線形性仕様に適合するのに十分に線形ではない。A級増幅器はこの応用には十分に線形であるが、AB級よりもはるかに損失が多いため、使用されていない。他のすべての級の増幅器はこの規格に十分に線形ではなく、複雑な線形化技術の採用を必要とする。これらの技術は、移動機器へ適用するには魅力的ではない。
この種の応用の典型的な電力増幅器は、ドライバステージと電力ステージに分割されている。ドライバステージをいくつかのカスケードステージで構成することができる。2つのステージは、それらの間のマッチングネットワークを介して、および2つの他のマッチングネットワークを介して入力および出力に接続さている。バイアスブロックがドライバおよび電力ステージの両方の零入力電流を設定する。
電力増幅器の電力ステージは、IDC>0の最大出力電力で機能するように最適化される。複雑な電力増幅器の線形性は、最大限の達成可能な電力付加効率を得るために、仕様によって要求される最大限に設定される。より低い出力電力で作動するとき、電力ステージでIDCが低下する。このため、このステージのゲイン、入力および出力インピーダンスが変化する。これらの変化は、ゲインが可能な限り一定に維持されるようにドライバステージのバイアスを正確に選択することによって、通常は部分的に補正される。実際に、電力ステージがそのゲインを増大(拡大)し始めるとすぐに、増大するIDCのために、ドライバステージが通常ゲインを減少(圧縮)させ、それによって広範囲の出力電力でゲインフラットネスが達成される。さらに、より低い出力電力では電力増幅器の線形性が、規格要求をはるかに上回るレベルにまで上昇する。
図1は、従来の電力増幅器のブロック図を示している。2つのステージ、ドライバステージ2および電力ステージ4は、それらの間のマッチングネットワーク6を介して、および2つの他のマッチングネットワーク8および10を介して入力および出力に接続さている。バイアスブロック12がドライバおよび電力ステージの両方の零入力電流を設定する。
図2は、図1の従来の電力増幅器のより詳細なブロック図を示しており、同一の部分に対しては同一の参照番号を用いている。電力増幅器、例えばフィリップスセミコンダクターズの電力増幅器UAA3592は、マッチングネットワーク6によって相互接続された電力ステージ4およびドライバステージ2からなっている。入力マッチングネットワーク8は、ドライバステージ2の入力インピーダンスを名目インピーダンスに変換する。出力マッチングネットワーク10は出力電力を最大限にし、高位の成分を除去し、アンテナ14に接続されている。2つの電流バイアスネットワーク13、15は、それぞれドライバステージ2および電力ステージ4にバイアスを供給する。供給電圧Vccが、それぞれRFチョーク17、19を通してドライバステージ2および電力ステージ4に供給される。電力増幅器は、入力電力に対して−4dBmに等しい1dB圧密点を有している。電力増幅器にUAA3592を例として取り上げているが、CDMA方式のAB級で動作するどのような電力増幅器に広げて考えることもできる。
さらなるバイアス電流は、以下に説明する最新技術に見られる。
US−A−6,236,266には、高周波信号を電力増幅し、マルチステージ電力増幅器の低電力出力動作中にRxノイズの増大を抑制するヘテロ接合バイポーラトランジスタを含むマルチステージ電力増幅器のためのバイアス回路およびバイアス供給方法が示されている。バイアス回路は、外部制御回路から、マルチステージ電力増幅器の第1ステージ増幅器HBTのみの基部に制御信号Vapcを出力する。バイアス回路は、マルチステージ電力増幅器の第2および各後続電力増幅ステージHBTの基部に、制御信号Vapcに従って電圧安定器によって調節されたバイアス電流を供給する。US−A−6,236,266においては、増幅器の零入力電流は電力レベルに応じて変化するが、この技術は、受信ユニット内のノイズを低減することを目的として応用されるものである。
EP0734118A1は、RF電力増幅器の線形演算を提供する能動バイアス回路を示している。電流発生器は、RF電力増幅器の各ステージに電流を供給する。最終電力増幅器ステージで、ダイオードとして接続されたトランジスタを含むバイアス制御増幅器に電流が印加される。トランジスタダイオードは抵抗器を通ってバイアス制御トランジスタのエミッタに接続され、これはさらにRE電力増幅器の最終電力増幅器ステージにおけるトランジスタ電力増幅器のゲートに接続され、かつそれを最も高いRE電力に必要とされる最も高い電流レベルであるバイアス電流で制御する。トランジスタダイオードおよび電流発生器回路もRE電力増幅器の他のステージにおけるバイアス制御トランジスタに接続されているため、これらの他のステージも電流発生器からの電流によって制御される。EP0734118A1においては、線形演算を維持することを目的としている。
本発明の目的は、特にAB級電力増幅器の場合に電力損失が大幅に低減される、電力増幅器および電力増幅方法を提供することである。
この目的は、無線通信システムに用いられる電力増幅器における電力損失を低減する方法によって達成され、前記電力増幅器は零入力電流を示すトランジスタを有し、前記電力増幅器の零入力電流は、前記電力増幅器の平均出力電力に応じて適応変化する。
本発明の方法の有利な実施形態において、少なくとも2つのステージを有する前記電力増幅器の適応バイアスは、前記電力増幅器のステージの少なくとも1つの零入力電流IQの値を変化させることによって行なわれる。
本発明の方法の有利な実施形態において、少なくとも2つのステージを有する前記電力増幅器の適応バイアスは、前記電力増幅器のすべてのステージの零入力電流IQの値を変化させることによって行なわれる。
本発明の方法の他の有利な実施形態において、少なくとも2つのステージを有する前記電力増幅器の適応バイアスは、前記電力増幅器の電力ステージの零入力電流IQの値を変化させることによって行なわれる。
本発明の方法の有利な実施形態において、少なくとも2つのステージを有する前記電力増幅器の適応バイアスは、パワー検波器で電力増幅器の平均出力電力を検波して、検波電力および適応バイアスネットワークの指定機能に応じて前記2つのステージの零入力電流IQの値を変化させることによって行なわれる。
本発明の方法の有利な実施の形態において、平均出力電力に比例する電圧または電流量は、前記電力増幅器の平均出力電力として検波される。
本発明の方法の有利な実施の形態において、平均出力電力に比例する電圧または電流量は、前記電力増幅器のステージのいずれか、好ましくは前記電力増幅器のドライバステージで検波される。
本発明の方法の有利な実施の形態において、前記平均出力電力は、二乗機能を適用し、ドライバおよび/または電力ステージのコレクタ電流のスケーリングされたコピーを平均化することによって検波される。
本発明の方法の有利な実施の形態において、前記パワー検波器では、前記平均化機能は前記二乗機能のすぐ後に実行される。
本発明の方法の有利な実施の形態において、前記平均化機能は前記適応バイアスネットワークで実行される。
上記目的は、無線通信システムに用いられる電力増幅器によって達成され、前記電力増幅器は零入力電流を示すトランジスタを有し、前記電力増幅器は、電力増幅器の平均出力電力に応じて、前記電力増幅器の零入力電流を変化させて電力増幅器における電力損失を低減する適応バイアス手段を備える。
適応バイアス手段を備える電力増幅器においては、最新技術の解決法に比較して損失が低下し、ゲイン制御が向上する。本発明は、平均出力電力に応じて電力増幅器の零入力電流を適応変化させること、すなわち電力増幅器の少なくとも1つのステージの零入力電流IQの値を変化させることに基づいている。本発明は、最新技術線形電力増幅器と比較すると、以下の利点を有している。
1.低減した電力増幅器損失(通常は損失の70%を低減)。
2.電力増幅器内への完全な集積化−外部構成要素の必要がない。
3.付加的なピンを必要としない。
4.2および3の点によって、ハンドセットのアーキテクチャまたはPCBの配置に変化を導入することなく、本発明はあらゆるハンドセットに適したものとなる。
2.電力増幅器内への完全な集積化−外部構成要素の必要がない。
3.付加的なピンを必要としない。
4.2および3の点によって、ハンドセットのアーキテクチャまたはPCBの配置に変化を導入することなく、本発明はあらゆるハンドセットに適したものとなる。
本発明の電力増幅器の好ましい実施の形態において、前記適応バイアス手段は、前記電力増幅器の出力電力に比例する量を検波するパワー検波器と、適応バイアスネットワークとを備える。
本発明の電力増幅器の好ましい実施の形態において、前記パワー検波器は、前記電力増幅器の出力電力に比例する量に対して二乗機能および平均化機能を提供するように構成されている。
本発明の電力増幅器の好ましい実施の形態において、前記電力増幅器は、ドライバステージと、前記ドライバステージに接続された電流バイアスネットワークと、中間マッチングネットワークと、電力ステージと、前記電力ステージに接続された電流バイアスネットワークとを具備してなり、前記パワー検波器は前記ドライバステージの入力に接続され、前記適応バイアスネットワークは前記電力ステージの入力に接続されている。
本発明の電力増幅器の好ましい実施の形態において、前記適応バイアスネットワークは、前記パワー検波器に接続された処理ブロックと、前記処理ブロックと前記電力ステージの入力との間に接続された電流バイアスネットワークとを備えている。
本発明の電力増幅器の好ましい実施の形態において、前記処理ブロックは、アナログデジタル変換器と、前記電力増幅器の平均出力電力に応じて電力増幅器の零入力電流を変化させる機能を提供するルックアップテーブルと、デジタルアナログ変換器とを備えている。
本発明の電力増幅器の好ましい実施の形態において、前記処理ブロックは、以下の機能を実施する差動アナログ回路を備え、
PDC(IQ)=minIQ(PDC)で、ΔG<ΔGmaxおよび仕様(線形性)
ここでΔGはゲイン変化であり、ΔGmaxはアプリケーションによって許容される最大ゲイン変化であり、仕様(線形性)はアプリケーションの線形性仕様である。
PDC(IQ)=minIQ(PDC)で、ΔG<ΔGmaxおよび仕様(線形性)
ここでΔGはゲイン変化であり、ΔGmaxはアプリケーションによって許容される最大ゲイン変化であり、仕様(線形性)はアプリケーションの線形性仕様である。
本発明の電力増幅器の好ましい実施の形態において、前記処理ブロックはアナログ実施回路を備え、前記アナログ実施回路では、Ipow=Isq−Irefの差を電流領域で算出し、Ipowを伝達するノードと接地との間に接続されたキャパシタによって平均化が行なわれる。
本発明のアナログ実施は、電力増幅器のバイアスにステップを導入しないため、演算の連続性を与える。
本発明の電力増幅器の好ましい実施の形態において、Ipowを伝達するノードと接地との間にダイオードステージが接続されている。
本発明の電力増幅器の好ましい実施の形態において、Ipowを伝達するノードと、前記処理ブロックの出力に設けられかつIoutを出力するミラー回路との間に抵抗器が接続されている。
上記目的は、上記のように構成された電力増幅器を備えるUMTSハンドセットによっても達成される。
本発明を特徴付けるこれらおよび他の様々な新規の利点および特徴は、特にここに添付されかつこの明細書の一部をなす請求の範囲に示されている。しかし、本発明、その利点、およびそれを用いて達成される目的をより良く理解するためには、この明細書のさらなる一部をなす図面、および本発明の好ましい実施の形態が例証および説明されている付随の説明内容を参照する必要がある。
図3は、ドライバステージ2および電力ステージ4を有する電力増幅器を再び示しており、これらのステージは、それらの間のマッチングネットワーク6を介して、および2つのマッチングネットワーク8および10を介して、入力および出力に、およびアンテナ14に接続されている。本発明の適応バイアス手段は、パワー検波器16および適応バイアス回路18を備えている。パワー検波器16は、電力増幅器の平均出力電力を検波し、それを適応バイアス回路18へ供給する。適応バイアス回路18は、検波電力および指定機能に応じて2つのステージ2、4のIQの値を変化させる。図3によれば、パワー検波器はドライバステージ2の出力での電力を感知する。しかし、この感知は電力増幅器のどの部分(ドライバステージ2の入力、ドライバステージ2の出力、電力ステージ4の入力、電力ステージ4の出力)でも行なうことはできず、重要なのは、平均出力電力に比例する量(電圧または電流)を発生させることである。
パワー検波器16の精度を低下させるクリッピングおよび/またはクロスオーバー効果を回避するためには、信号が完全に正弦波形であるノードで電力感知を行なうことが有利であるため、大抵はA級として働くドライバステージで感知を行なうことが薦められる。
図4は、入力電力によって駆動される適応バイアス手段16、18を用いてスライディングバイアス電流で適応バイアスをかけるUMTS用の線形電力増幅器の概要を示している。基本的に、電力増幅器の入力ではRF電力が読み出される。次に、RF電力は電力ステージ4の零入力電流を制御する。RF電力によって制御された適応バイアス手段は、3つのサブ論理ブロック、すなわちパワー検波器16、オフセット消去部20、および処理ブロック22に分割されている。この実施の形態において、パワー検波器18はドライバステージ2の入力に接続されている。オフセット消去部20は、電流バイアスネットワーク13と処理ブロック22との間に接続されている。処理ブロックは、オフセット消去部20およびパワー検波器18に、さらには電流バイアスネットワーク15を介して電力ステージ4の入力に接続されている。電流バイアスネットワーク15は、入力電力に応じてスライディングバイアス電流である信号ISLID(Pin)を受信し、電力ステージ4に供給する。
パワー検波器16はRF電力に比例する直流電流を発生させ、オフセット消去部20はバイアスによってパワー検波器16の直流オフセットを取消し、処理ブロック22はフィルタ、統合およびクリッピング機能を行なう。スライディングバイアスを実施するためには、電力増幅器のRF入力または出力電力を把握している必要がある。電力ステージ2の入力でRF電力が感知される(図4)。この情報は、パワー検波器16によって電流に変換される。後続処理ブロック19がこの電流を処理する役割を果たす。
パワー検波器16を実施する最もよい方法は、二乗機能を利用し、図5に示されているようにドライバおよび/または電力ステージのコレクタ電流のスケーリングされたコピーで平均化することである。二乗機能のすぐ後に平均化機能を置くことは可能であるが、必要なことではない。適応バイアス回路でも平均化を行なうことはできる。
図5は、電力増幅器環境におけるパワー検波器16のより詳細な回路を示している。基準電流Irefが二乗回路26を介してトランジスタQ3へ供給され、トランジスタQ3の基部は、Ibiasが供給されるトランジスタQ1の基部に接続されている。さらなるトランジスタQ4がIbiasの間に、および抵抗器R1を介してトランジスタQ1の基部に接続されている。抵抗器はインダクタンス28を介して抵抗器R2に接続され、抵抗器R2はキャパシタンス30を介してRFinを伝達する端末に接続されている。抵抗器R2とキャパシタンス30との間のノードは、トランジスタQ0の基部に接続されている。トランジスタQ0のコレクタは、RFoutを伝達する端末に接続されている。トランジスタQ0の基部は、トランジスタQ2の基部に接続され、このトランジスタのコレクタは、Isqを出力するさらなる二乗回路32に接続されている。
図5は、RFおよび零入力電流を感知する戦略を示している。RF電流は、ドライバBJT(Q0)の基部で直接感知される。ドライバステージのIDCによって発生したオフセットを補正するために、Q3によってバイアスネットワーク上で静止レベルが検波される。パワー検波器16の回路を複製してオフセット消去部20を実施することによって、温度変化を補正することができる。このオフセット消去部20にはドライバBJTの静止構成要素の部分のみが供給されるため、IcQ1−Qによって発生したオフセットを補正する。バイポーラQ2はRF信号を感知し、Q3は零入力電流の一部のみを検波する。実際には、インダクタがRF経路を妨害するため、それがバイアスとRF回路との間のデカップリングを確実にする。オフセット補正を独立の電流基準によって行なうことができる。この解決法を実施することは容易に思われるが、電力増幅器内の温度変化およびパワー検波器によって導入される許容範囲は補償されない。パワー検波器のコピーを採用することによって、これらの変化を補正することが部分的に可能になる。
温度変化および直流オフセットを打ち消すために、パワー検波器で差動アプローチを用いることができる。図5は、パワー検波器の差動実施を示している。Rf電力トランジスタはトランジスタQ0である。電流Ibiasはトランジスタ対Q1ないしQ0によってトランジスタQ0にミラーリングされている。トランジスタQ0の零入力電流は、
IQ,0=Ibias×A0/A1=m×Ibias (1)
に等しく、ここでA0およびA1は、それぞれトランジスタQ0およびトランジスタQ1のエミッタ面積である。トランジスタQ0のコレクタ電流はトランジスタQ2にミラーリングされている。トランジスタQ2はトランジスタQ0よりも小さくなるように選択されている。電力損失を低減するために、トランジスタQ2は式
Ic2=Ic0×A2/A0=1/n×Ic0 (2)
に基づいてトランジスタQ0の電流を感知し、ここでIc0およびIc2は、それぞれトランジスタQ0およびトランジスタQ2のコレクタ電流であり、nは、トランジスタQ2およびトランジスタQ0のエミッタ面積の間の比率である。このため、トランジスタQ2の零入力電流はトランジスタQ0の零入力電流に比例し、インダクタンスのフィルタ効果のためにトランジスタQ3はその基部でRF信号を受信しないので、そのコレクタ電流は一定でかつIbiasに比例する。エミッタ面積比率トランジスタQ3対トランジスタQ1が適切に選択されれば、トランジスタQ3のコレクタ電流はトランジスタQ2の零入力電流に等しくなる。従って、
IC3=A3/A1×Ibias=A3/A1×n/m×IQ,2 (3)
A3/A2=n/mであれば、IC3=IQ,2よりもA2/A1 (4)
さらなる感知トランジスタQ3を用いて温度およびバイアスの影響を補正し、出力からIQ項を打ち消す。
IQ,0=Ibias×A0/A1=m×Ibias (1)
に等しく、ここでA0およびA1は、それぞれトランジスタQ0およびトランジスタQ1のエミッタ面積である。トランジスタQ0のコレクタ電流はトランジスタQ2にミラーリングされている。トランジスタQ2はトランジスタQ0よりも小さくなるように選択されている。電力損失を低減するために、トランジスタQ2は式
Ic2=Ic0×A2/A0=1/n×Ic0 (2)
に基づいてトランジスタQ0の電流を感知し、ここでIc0およびIc2は、それぞれトランジスタQ0およびトランジスタQ2のコレクタ電流であり、nは、トランジスタQ2およびトランジスタQ0のエミッタ面積の間の比率である。このため、トランジスタQ2の零入力電流はトランジスタQ0の零入力電流に比例し、インダクタンスのフィルタ効果のためにトランジスタQ3はその基部でRF信号を受信しないので、そのコレクタ電流は一定でかつIbiasに比例する。エミッタ面積比率トランジスタQ3対トランジスタQ1が適切に選択されれば、トランジスタQ3のコレクタ電流はトランジスタQ2の零入力電流に等しくなる。従って、
IC3=A3/A1×Ibias=A3/A1×n/m×IQ,2 (3)
A3/A2=n/mであれば、IC3=IQ,2よりもA2/A1 (4)
さらなる感知トランジスタQ3を用いて温度およびバイアスの影響を補正し、出力からIQ項を打ち消す。
トランジスタQ1およびトランジスタQ3のコレクタ電流は二乗され、平均化され、減算されるか、または二乗され、減算され、平均化され、その結果ISQとなる。
ISQ=I2 C2=1/n2×(I2 Q+I2 0/2−I2 0/2cos(4πft)) (5)
を
Iref=I2 C1=I2 Q/n2 (6)
から減算する。
高周波項を無視し、出力電流を得る。
Ipow=ISQ−Iref=I2 0/2n2 (7)
Ipowは増幅された信号の電流の二乗増幅、従って平均電力に正比例する。式7には零入力電流項は現れないので、感知が行なわれる同一のトランジスタにもスライディングバイアス技術を適用することができ、実際に、制御されるもの(零入力電流)は感知量(パワーインジケータIpow)には存在しない。このようにして、感知量にも制御量IQが存在する場合において存在する振動の危険性はない。
式5では、被感知増幅器はA級で作動する、すなわち被感知電流は完全な正弦波形を有すると仮定している。この仮定は一般的ではないとしても、ひずみの影響および損失を低減するために、大抵はA級であるドライバステージの出力で感知が行なわれる可能性がある。さらに、ドライバステージがAB級である場合、限定された出力電力の範囲で(また確実に最大電力からのバックオフにおいて)のみ電力感知が必要とされる可能性があり、これは式9aないし9cではパラメータP1およびP2によって表されている。この条件では、ドライバステージはA級でまたはA級に非常に近く作動する可能性があるので、式5は適切な近似を表している。
式5および6においては、二乗機能は完全であると仮定されている。これは必要ではなく、精度の低い二乗回路を用いることもできる。実際には、高振動数音が平均化によって除去され、零入力電流の影響は相殺によって除去される。最終的に、重要なことは、出力電力の単調(バイ−ユニボーカル)関数を有することである。
適応バイアス回路の目的は、平均出力電力に関して電力増幅器に最適なIQを発生させることである。従って、このブロックは、損失電力が最小で、線形性およびゲイン変化制約が課されるように、すなわち
PDC(IQ)=minIQ(PDC) (8)
となるように機能しなければならない。
PDC(IQ)=minIQ(PDC) (8)
となるように機能しなければならない。
ΔG<ΔGmaxおよび仕様(線形性)の場合、ΔGはゲイン変化であり、Gmaxはアプリケーションによって許容される最大ゲイン変化であり、仕様(線形性)はアプリケーションの線形性仕様である。この仕様は通常ACLRおよび/またはEVMに関するものであるが、どのような線形性仕様であることもできる。ACLR仕様の場合、これをIM3仕様に変換することが有益であると考えられる。従って、選択される機能は、電力増幅器の種類および選択されたアプリケーションに依存する。
最適な適応IQの選択は、アプリケーション制約に大きく依存する。非常に低い電力では、従来の線形電力増幅器は、仕様が要求するものよりもはるかに線形性が高い。この動作領域では、電力増幅器はA級として働き、そのIM3(3次相互変調積)は非常に低くなる。IM3は線形電力増幅器の線形性性能を決定する。線形電力増幅器のIM3は、1dB圧密点からはるかにバックオフされた時、低下する電力と共に2dB/dB傾斜で低下する。
IQを規格から許容された最小IM3に達する値までIQを低下させることが考えられる。しかし、非常に低い出力では、ゲイン上での変化は重要である。IQをその最適値からより低い値に低下させることによっても、ゲイン変化を生じることがある。(UMTSのような)WCDMA規格では、ゲイン変化は一定の値、通常はΔGmax=1dBを常に下回っていなければならない。これは、低いPoutでの機能IQ=IQ(Pout)の選択の主な制約を表している。
より低いIQが選択された時の電力損失の結果として、0dBmよりも高い出力電力では直流コレクタ電流IDCが増大し始める。しかし、低零入力電流動作では、相対的な変化ははるかに大きい。より低いIQ値では、ゲイン変化はおよそPout=0dBmで観測される。20dBmよりも高い出力電力では、IDCはIQの選択によって大きく影響されることはない。
IQ=IQ(Pout)は以下のように選択される。
a)低電力の場合、IQを最小電流として選択して許容される最大限よりも小さなゲイン変化を可能にする。
b)中間電力の場合、線形性制約が尊重されるようにIQを変化させる(通常はIM3)。
c)高電力の場合、損失に影響しないので、IQを名目値に選択する。
図6に示されているように、この機能の実施を、アナログデジタル変換器ADC、ルックアップテーブルLUT、およびデジタルアナログ変換器DACを介してデジタル領域で行なうことができる。アナログデジタル変換器ADCはパワー検波器の出力をデジタル化し、それを、零入力電流の正確な値を計算するルックアップテーブルへ送る。この値はデジタルアナログ変換器DACへ送られて実際のIQ(またはそれのスケーリングされたもの)に変換され、バイアスネットワークへ送られる。
適応バイアスネットワークのアナログ実施において、アナログブロックは式10にあるような機能IQ=IQ(Pout)を実施しなければならない。量Poutはパワー検波器によって発生した電圧または電流を介して回路に供給される。デジタル実施においては零入力電流の量子化雑音がRF信号に外乱を導入する可能性があるため、デジタル実施よりもアナログ実施が好ましい。
これらの式は、レベルPrよりも低い出力電力では、零入力電流を値IQ1に設定しなければならないことを示している。P2よりも大きな出力電力では、零入力電流を値IQ2に設定しなければならない。中間値では、零入力電流を中間値に設定しなければならない。式9aないし9cで表されている機能には、極めて単純であり、かつ実施が容易であるという利点がある。尚、最も考えられることとして、より低い出力電力では、零入力電流を小さく維持することができる。従って、IQ1<IQ2となる。低出力電力レベルで節約された電力は、以下の量
Psaved=VDC(IQ2−IQ1) (10)
によって与えられるという結論に達することができる。
Psaved=VDC(IQ2−IQ1) (10)
によって与えられるという結論に達することができる。
アナログ領域における実施が図7に示されている。抵抗器R2、1およびRR2、2およびキャパシタC1およびC2は平均化機能を実施し、電流IsqおよびIrefの高周波内容を除去する(Irefは高周波内容を有していないので、そのブランチのキャパシタを除去することができる)。抵抗器R2、1およびRR2、2は電流IsqおよびIrefの低周波内容を電圧V=R2(Isq−Iref)に変換する。次に、この電圧は差動電力増幅器によって電流に再変換される。バイアス電流Ibiasは2つの抵抗器R1、1およびR1、2を介してトランジスタT1およびT2のエミッタに供給され、これらのトランジスタは、それぞれキャパシタC1と抵抗器R2、1との間のノード、およびキャパシタC2と抵抗器RR2、2との間のノードに接続されている。トランジスタT1およびT2のコレクタは、それぞれIout+およびIoutーを伝達する。IsqはR2、1から出力され、IrefはRR2、2へ供給される。
Iout=Iout+−Ioutー=R2/2R1(Isq−Iref) (11)
式11は、差動電力増幅器のバイアス電流よりも大きくない出力電流、すなわちIout <IBまで当てはまる。
この電流の挙動を、以下のように式9aないし9cに関連して分析することができる。非常に低い電力では、RF信号は図5のトランジスタQ2のさらなる直流電流を発生させることができない。従って、
Ic2=Ic3 Isq=IrefIout=0 (12)
中間電力では、
Ic2>Ic3Isq−Iref=Ipow>0Iout=R2/2R1×Ipow (13)
非常に高い電力では差動対は飽和し、
Iout=IB (14)
式11ないし14は、さらなる定数がなければ、式
VDC=Vmax (15)
を完全に実施する。
Ic2=Ic3 Isq=IrefIout=0 (12)
中間電力では、
Ic2>Ic3Isq−Iref=Ipow>0Iout=R2/2R1×Ipow (13)
非常に高い電力では差動対は飽和し、
Iout=IB (14)
式11ないし14は、さらなる定数がなければ、式
VDC=Vmax (15)
を完全に実施する。
適応バイアス回路の電流領域内の処理ブロック22の実施は図8に示されている。差Ipow=Isq−Irefは平均化の前に電流領域内で形成され、これはノードA(V1)と接地との間に接続されているキャパシタCによって行なわれる。出力電流は、必要に応じて、Ipowの低電力増幅器フィルタリングしたものに等しい。高レベルでのクリッピングは、抵抗器RおよびノードA(V1)と接地との間に接続された3つのダイオードD1ないしD3によって行なわれる。実際には、ノードAでの電圧が最大、すなわちVA=3VDになった時に、最大出力電流に達する。この場合、抵抗器Rを流れる電流はIR=(3VD−VB)/Rに等しくなり、VBは電流ミラーの入力での電圧であり、これを一定と仮定してもよい。
図8の回路は2つの入力IsqおよびIret、および1つの出力Ioutを有している。Isqはパワー検波器から発生する。入力Iretは基準回路から発生し、Isqに含まれるオフセットを消去する役割を果たす。ダイオードD1ないしD3は、名目電流レベルに達した時に電流をクリップするようになっている。一定の出力電力以上で、V1はダイオードが導電できるだけ十分に大きくなる。従って、出力電流Ioutの飽和が開始し、過剰なIdetがダイオードD1ないしD3を流れる。Isqに含まれるIRFはキャパシタCによって除去される。キャパシタCは2つの機能、すなわちRF信号のフィルタリング、および抵抗器Rと共にRF電力に関連する直流電流の統合を行なう。従って、Idetのみが抵抗器Rを通過でき、その後出力ブランチで電流ミラー40によってミラーリングされる。電力RFが増大するに従って、Idetも増大する。その結果、ノードAのV1も増大し、ノードBのV2は一定のままとなる。
図9では、図8に示された回路によって実施されるような模擬IQが示されている。この実施によって、1dBよりも小さなゲイン変動が可能となる(ΔG<ΔGmax=1dB)。線形性の結果が図10に示されている。IM3が従来の解決法のものよりも大きな場合でも、要求されたIM3を依然はるかに下回っていることが分かる。この技術による電力損失の低減を予測するために、(W−)CDMA方式のPout確率分布を[6]で説明されているように考慮に入れなければならない。電力確率分布を考慮に入れた場合、この方法では70%まで電力消費を低下させる。
図9は、従来のバイアスおよびスライディングバイアスの場合におけるdBm単位の出力電力に対するmA単位の電力ステージでの零入力電流を示している。零入力電流がバックオフ状態の損失を決定し、大部分の時間で電力増幅器はこの領域で動作するため、図9は電力損失の大幅な低下を暗に示している。零入力電流は実際には3.5倍低下している。
図10は、従来およびスライディングバイアスの場合における出力電力dBmに対するdBm単位のIM3を示している。非常に低いRF電力から開始する最小零入力電流を選択すると、IM3曲線の進路は従来の電力増幅器のIM3曲線に平行になるが、それを上回ったままとなる。スライディングバイアスはUMTS規格の線形性仕様が満たされるように作動することは注目すべきことである。
両方の曲線は、電力ステージに零入力電流を供給することによって得られた。スライディング電流は、スライディング電力増幅器のIM3曲線がバックオフ状態でUMTS要求のIM3閾値を下回るように選択されている。RF電力が増大するに従って、IM3は−40dBc閾値を超える。この領域では、電流が増大して線形性を回復し、故障を克服して仕様を満たす。0dBmと15dBmとの間の範囲では、ゲインフラットネスと信号レベルとの間の補正があり、このためにΔIM3はほとんど一定になっている。
20dBmを越える範囲では、電力ステージの零入力電流の従来のレベルが復元されている。実際には、このセクタでは、電力ステージの直流電流は零入力電流に依存しなくなり、省電力の観点からは低バイアスポイントを保持する利点がない。その後、スライディング電力増幅器のIM3曲線は従来の電力増幅器曲線と重なり、電力増幅器は必要な線形性で最大電力を供給することができるようになる。スライディングバイアスは、図9を参照して説明したバイアス曲線に従って行なわれた。
図11は、スライディングバイアスおよびUAA3592電力増幅器での従来のバイアスの場合の、dBm単位の出力電力に対するmW単位の電力損失を示している。直流電力損失は、深いバックオフ、すなわち電力消費に対するスライディングバイアスの影響において3分の1まで減少している。電話電力配分を、図11に示されている直流電力損失の重み関数と解釈することができる。電力増幅器は時間の80%をPout<15dBに費やし、この領域の直流電力消費は零入力電流が低下するに従って大きく低下するので、スライディングバイアス技術は電力増幅器の消費性能を向上させるのに適している。さらに、スライディングバイアスのさらなる回路は1mWよりも低い損失であることが確認された。従って、電力増幅器の省電力を損なうことがない。
図5に示されたような差動方式で実施されるMOS形態の電力増幅器、および図8に示されたような適応バイアス回路を用いて、提案された発明は、設計がUAA3592に基づくUMTS電力増幅器に実施される。シミュレーション結果は、本発明の実行可能性および達成された結果を示している。
異なる出力電力の範囲で作動するすべてのA級およびAB級電力増幅器に本発明を適用することができる。ここでは、UMTS電力増幅器で実施した。しかし、本発明は、すべての移動通信規格(例えば、EDGE、UMTS、CDMA、W−CDMA、TD−SCDMA)および電力増幅器の線形性を要求する無線規格で問題なく実施することができる。本発明を、バイポーラおよび/または(MOS)FET電力増幅器に、それらが使用する技術(Si、SiGe、GaAs、Inp)に関わらず適用することができる。本出願に示されたすべての回路はBJT形式であるが、MOSFET方式で容易に実施することができる。
この明細書で取り上げた本発明の新たな特徴および利点を前述の説明に記載した。しかし、この開示は多くの点において例証に過ぎない。本発明の範囲を越えない範囲で、細部、特に形状、大きさ、および部品の配列に関して変更を加えてもよい。当然、本発明の範囲は、添付された請求の範囲が表現される言語で画定される。
Claims (21)
- 無線通信システムに用いられる電力増幅器における電力損失を低減する方法であって、前記電力増幅器は零入力電流を示すトランジスタを有し、前記電力増幅器の零入力電流は、前記電力増幅器の平均出力電力に応じて適応変化する、方法。
- 少なくとも2つのステージを有する前記電力増幅器の適応バイアスは、前記電力増幅器のステージの少なくとも1つの零入力電流の値を変化させることによって行なわれる、請求項1に記載の方法。
- 少なくとも2つのステージを有する前記電力増幅器の適応バイアスは、前記電力増幅器のすべてのステージの零入力電流の値を変化させることによって行なわれる、請求項1に記載の方法。
- 少なくとも2つのステージを有する前記電力増幅器の適応バイアスは、前記電力増幅器の電力ステージの零入力電流の値を変化させることによって行なわれる、請求項1に記載の方法。
- 少なくとも2つのステージを有する前記電力増幅器の適応バイアスは、パワー検波器で電力増幅器の平均出力電力を検波し、検波電力および適応バイアス回路の指定機能に応じて前記2つのステージの零入力電流の値を変化させることによって行なわれる、請求項1ないし4の何れかに記載の方法。
- 平均出力電力に比例する電圧または電流量は、前記電力増幅器の平均出力電力として検波される、請求項1ないし5の何れかに記載の方法。
- 平均出力電力に比例する電圧または電流量は、前記電力増幅器のステージのいずれか、好ましくは前記電力増幅器のドライバステージで検波される、請求項1ないし6の何れかに記載の方法。
- 前記平均出力電力は、二乗機能を適用し、ドライバおよび/または電力ステージのコレクタ電流のスケーリングされたコピーを平均化することによって検波される、請求項5に記載の方法。
- 前記パワー検波器では、前記平均化機能は前記二乗機能のすぐ後に実行される、請求項8に記載の方法。
- 前記平均化機能は前記適応バイアス回路で実行される、請求項8に記載の方法。
- 無線通信システムに用いられる電力増幅器であって、前記電力増幅器は零入力電流を示すトランジスタを有し、前記電力増幅器は、電力増幅器の平均出力電力に応じて、前記電力増幅器の零入力電流を変化させて電力増幅器における電力損失を低減する適応バイアス手段を備える、電力増幅器。
- 前記適応バイアス手段は、前記電力増幅器の出力電力に比例する量を検波するパワー検波器と、適応バイアス回路とを備える、請求項11に記載の電力増幅器。
- 前記パワー検波器は、前記電力増幅器の出力電力に比例する量に対して二乗機能および平均化機能を提供するように構成されている、請求項12に記載の電力増幅器。
- 前記電力増幅器は、ドライバステージと、前記ドライバステージに接続された電流バイアスネットワークと、中間マッチングネットワークと、電力ステージと、前記電力ステージに接続された電流バイアスネットワークとを具備してなり、前記パワー検波器は前記ドライバステージの入力に接続され、前記適応バイアス回路は前記電力ステージの入力に接続されている、請求項12に記載の電力増幅器。
- 前記適応バイアス回路は、前記パワー検波器に接続された処理ブロックと、前記処理ブロックと前記電力ステージの入力との間に接続された電流バイアスネットワークとを備える、請求項12に記載の電力増幅器。
- 前記処理ブロックはアナログデジタル変換器と、前記電力増幅器の平均出力電力に応じて電力増幅器の零入力電流を変化させる機能を提供するルックアップテーブルと、デジタルアナログ変換器とを備える、請求項15に記載の電力増幅器。
- 前記処理ブロックは、以下の機能を実施する差動アナログ回路を備え、
PDC(IQ)=minIQ(PDC)で、ΔG<ΔGmaxおよび仕様(線形性)
ここでΔGはゲイン変化であり、ΔGmaxはアプリケーションによって許容される最大ゲイン変化であり、仕様(線形性)はアプリケーションの線形性仕様である、請求項15に記載の電力増幅器。 - 前記処理ブロックはアナログ実施回路を備え、前記アナログ実施回路では、Ipow=Isq−Irefの差を電流領域で算出し、感知量Ipowを伝達するノードと接地との間に接続されたキャパシタによって平均化が行なわれる、請求項15に記載の電力増幅器。
- 感知量Ipowを伝達するノードと接地との間にダイオードステージが接続されている、請求項18に記載の電力増幅器。
- 感知量Ipowを伝達するノードと、前記処理ブロックの出力に設けられかつIoutを出力するミラー回路との間に抵抗器が接続されている、請求項18に記載の電力増幅器。
- 請求項11ないし20の何れかに記載されているように構成された電力増幅器を備えるUMTSハンドセット。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02079137 | 2002-10-03 | ||
PCT/IB2003/004013 WO2004032317A1 (en) | 2002-10-03 | 2003-09-12 | Power amplifier and method for power amplification |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006501743A true JP2006501743A (ja) | 2006-01-12 |
Family
ID=32050059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004541034A Withdrawn JP2006501743A (ja) | 2002-10-03 | 2003-09-12 | 電力増幅器および電力増幅方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7157974B2 (ja) |
EP (1) | EP1550209A1 (ja) |
JP (1) | JP2006501743A (ja) |
KR (1) | KR20050083712A (ja) |
CN (1) | CN1689222A (ja) |
AU (1) | AU2003260845A1 (ja) |
TW (1) | TW200423553A (ja) |
WO (1) | WO2004032317A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006527957A (ja) * | 2003-06-18 | 2006-12-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 出力電力検出回路 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1594222A1 (en) * | 2004-05-07 | 2005-11-09 | Alcatel | Operating point adjusting method and power amplifier circuit |
EP1601096A1 (en) * | 2004-05-27 | 2005-11-30 | Alcatel | Bias voltage adjusting method and electronic loop circuit |
US7729672B2 (en) * | 2006-03-22 | 2010-06-01 | Qualcomm, Incorporated | Dynamic bias control in power amplifier |
US7355477B2 (en) * | 2006-06-13 | 2008-04-08 | Agere Systems Inc. | Transmitter power control loop for high-speed wireless LANs |
US7439806B2 (en) * | 2007-02-27 | 2008-10-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bias control circuit and method of controlling bias of RF power amplifier |
US7583150B2 (en) * | 2007-03-20 | 2009-09-01 | Viasat, Inc. | Power efficient multistage amplifier and design method |
US8618876B2 (en) | 2008-05-30 | 2013-12-31 | Qualcomm Incorporated | Reduced power-consumption transmitters |
US8385854B2 (en) * | 2009-05-21 | 2013-02-26 | Qualcomm Incorporated | Adaptive parametric power amplifier protection circuit |
KR101101560B1 (ko) * | 2009-12-07 | 2012-01-02 | 삼성전기주식회사 | 전력 증폭기 |
KR20160088625A (ko) | 2015-01-16 | 2016-07-26 | 삼성전자주식회사 | 전력 검출 방법 및 장치 |
US10897228B1 (en) * | 2019-12-06 | 2021-01-19 | Samsung Electronics Co., Ltd. | Systems and methods for detecting local oscillator leakage and image tone in I/Q mixer based transceivers |
US11609253B2 (en) * | 2020-09-30 | 2023-03-21 | Qualcomm Incorporated | Apparatus and method to determine impedance and/or admittance in a wireless device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5493255A (en) | 1995-03-21 | 1996-02-20 | Nokia Mobile Phones Ltd. | Bias control circuit for an RF power amplifier |
US5537080A (en) * | 1995-06-06 | 1996-07-16 | Chawla; Yogendra K. | Gain stability arrangement for HV MOSFET power amplifier |
US5923215A (en) * | 1996-06-13 | 1999-07-13 | The Whitaker Corporation | Linearized amplifier |
US6122491A (en) * | 1996-12-27 | 2000-09-19 | Lucent Technologies Inc. | Communications system using power amplifier with dynamic biasing |
US5977829A (en) * | 1997-11-18 | 1999-11-02 | Harris Corporation | Low distortion current feedback amplifier with dynamic biasing |
JP2000332542A (ja) * | 1999-05-20 | 2000-11-30 | Mitsubishi Electric Corp | 多段電力増幅器のバイアス回路及びそのバイアス供給方法 |
US6522197B2 (en) * | 2000-04-21 | 2003-02-18 | Paradigm Wireless Systems, Inc. | Method and apparatus for optimum biasing of cascaded MOSFET radio-frequency devices |
US6333677B1 (en) * | 2000-10-10 | 2001-12-25 | Rf Micro Devices, Inc. | Linear power amplifier bias circuit |
US6782244B2 (en) * | 2001-03-16 | 2004-08-24 | Rf Micro Devices, Inc. | Segmented power amplifier and method of control |
US6404284B1 (en) * | 2001-04-19 | 2002-06-11 | Anadigics, Inc. | Amplifier bias adjustment circuit to maintain high-output third-order intermodulation distortion performance |
US6859098B2 (en) * | 2003-01-17 | 2005-02-22 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for control in an electromagnetic processor |
-
2003
- 2003-09-12 US US10/529,666 patent/US7157974B2/en not_active Expired - Fee Related
- 2003-09-12 KR KR1020057005703A patent/KR20050083712A/ko not_active Application Discontinuation
- 2003-09-12 CN CNA038236168A patent/CN1689222A/zh active Pending
- 2003-09-12 AU AU2003260845A patent/AU2003260845A1/en not_active Abandoned
- 2003-09-12 WO PCT/IB2003/004013 patent/WO2004032317A1/en not_active Application Discontinuation
- 2003-09-12 JP JP2004541034A patent/JP2006501743A/ja not_active Withdrawn
- 2003-09-12 EP EP03798987A patent/EP1550209A1/en not_active Withdrawn
- 2003-09-30 TW TW092127055A patent/TW200423553A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006527957A (ja) * | 2003-06-18 | 2006-12-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 出力電力検出回路 |
Also Published As
Publication number | Publication date |
---|---|
CN1689222A (zh) | 2005-10-26 |
KR20050083712A (ko) | 2005-08-26 |
US7157974B2 (en) | 2007-01-02 |
AU2003260845A1 (en) | 2004-04-23 |
WO2004032317A1 (en) | 2004-04-15 |
US20060066403A1 (en) | 2006-03-30 |
EP1550209A1 (en) | 2005-07-06 |
TW200423553A (en) | 2004-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784740B1 (en) | Power amplifier | |
KR101124914B1 (ko) | 전류-모드 진폭 변조를 위한 시스템 및 방법 | |
JP4750463B2 (ja) | 高周波電力増幅器およびそれを用いた送信器および移動体通信端末 | |
US6233440B1 (en) | RF power amplifier with variable bias current | |
US20060238245A1 (en) | RF amplifier employing active load linearization | |
US7330072B2 (en) | Circuit for power amplification | |
US20040198271A1 (en) | Envelope-tracking amplifier for improving gain, Method for improving efficiency thereof, and terminal device of mobile communication applied to the same | |
Noh et al. | An intelligent power amplifier MMIC using a new adaptive bias control circuit for W-CDMA applications | |
US20090206933A1 (en) | Dual bias control circuit | |
US20070096804A1 (en) | Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage | |
JP3664990B2 (ja) | 高周波回路及び通信システム | |
JP2006501743A (ja) | 電力増幅器および電力増幅方法 | |
EP1586161B1 (en) | Self adaptable bias circuit for enabling dynamic control of quiescent current in a linear power amplifier | |
US20080143444A1 (en) | Bias circuits and signal amplifier circuits | |
US11606066B2 (en) | Power amplifier circuit | |
US20030201827A1 (en) | High frequency power amplifier module | |
US7271656B2 (en) | Sliding bias circuit for enabling dynamic control of quiescent current in a linear power amplifier | |
JP2010283556A (ja) | 高周波増幅器及びそれを用いた高周波モジュール | |
JP4718175B2 (ja) | 電力増幅用回路 | |
EP3909127B1 (en) | Bias circuit and power amplifier circuit | |
Kim et al. | Linearity improvement of a power amplifier using a series LC resonant circuit | |
CN115882795A (zh) | 一种具备线性化补偿结构的功率放大器 | |
KR20030024241A (ko) | 블루투스 송신회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070621 |