JP2006352092A - Semiconductor substrate and its method for manufacturing - Google Patents

Semiconductor substrate and its method for manufacturing Download PDF

Info

Publication number
JP2006352092A
JP2006352092A JP2006133263A JP2006133263A JP2006352092A JP 2006352092 A JP2006352092 A JP 2006352092A JP 2006133263 A JP2006133263 A JP 2006133263A JP 2006133263 A JP2006133263 A JP 2006133263A JP 2006352092 A JP2006352092 A JP 2006352092A
Authority
JP
Japan
Prior art keywords
epitaxial layer
concentration distribution
substrate body
semiconductor substrate
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006133263A
Other languages
Japanese (ja)
Inventor
Shoji Nogami
彰二 野上
Tomonori Yamaoka
智則 山岡
Shoichi Yamauchi
庄一 山内
Hitoshi Yamaguchi
仁 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Denso Corp
Original Assignee
Sumco Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp, Denso Corp filed Critical Sumco Corp
Priority to JP2006133263A priority Critical patent/JP2006352092A/en
Publication of JP2006352092A publication Critical patent/JP2006352092A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To suppress deterioration in charge balance and to maintain excellent withstand voltage characteristics after forming a super junction structure on a semiconductor substrate. <P>SOLUTION: A plurality of columnar first epitaxial layers 11 is formed on a surface of a substrate main body 13 at predetermined intervals, a plurality of second epitaxial layers 12 is respectively formed in trenches 14 between the plurality of first epitaxial layers 11. A concentration distribution of a dopant included in the first epitaxial layer 11 in a surface parallel with the surface of the substrate main body 13 is configured to match with a concentration distribution of the dopant included in the second epitaxial layer 12 in a surface parallel with the surface of the substrate main body 13. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、トレンチ内にエピタキシャル層が形成された半導体基板と、トレンチ内にエピタキシャル成長法によりエピタキシャル層を形成する半導体基板の製造方法に関するものである。   The present invention relates to a semiconductor substrate in which an epitaxial layer is formed in a trench, and a semiconductor substrate manufacturing method in which an epitaxial layer is formed in the trench by an epitaxial growth method.

従来、この種の半導体基板の製造方法として、エピタキシャル成長法によりトレンチ内を含めた半導体基板上にエピタキシャル膜を形成し、このエピタキシャル膜の一部のエッチング処理とエピタキシャル膜の成膜処理とを複数回繰返して、トレンチ内を重ねたエピタキシャル膜で埋込む半導体基板の製造方法（例えば、特許文献１参照。）が開示されている。
このような方法で製造された半導体基板では、エピタキシャル膜の一部をエッチング処理することにより、トレンチでの開口部が広がるので、この状態でエピタキシャル膜を成膜すると、トレンチの開口部の塞がりを阻止することができる。この結果、トレンチ内に埋込不良（す）が発生するのを抑制できるようになっている。
特開２００１−１９６５７３号公報（請求項４、段落［００１５］、段落［００１６］） Conventionally, as a method for manufacturing this type of semiconductor substrate, an epitaxial film is formed on a semiconductor substrate including the inside of a trench by an epitaxial growth method, and a part of the etching process and an epitaxial film forming process are performed a plurality of times. A method of manufacturing a semiconductor substrate that is repeatedly filled with an epitaxial film that overlaps a trench is disclosed (for example, see Patent Document 1).
In a semiconductor substrate manufactured by such a method, an opening in the trench is widened by etching a part of the epitaxial film. Therefore, when the epitaxial film is formed in this state, the opening of the trench is blocked. Can be blocked. As a result, it is possible to suppress the occurrence of defective filling in the trench.
JP 2001-196573 A (claim 4, paragraph [0015], paragraph [0016])

しかし、上記従来の特許文献１に示された半導体基板の製造方法では、トレンチ内に埋込不良（す）が発生するのを抑制できるけれども、半導体基板上部の柱状部のドーパント濃度分布とトレンチ内のエピタキシャル膜のドーパント濃度分布が不連続であるため、スーパージャンクション構造の形成後にチャージバランスが劣化し、半導体基板の電気的特性、特に耐圧特性が低下する不具合があった。ここで、スーパージャンクション構造とは、ドリフト領域において、Ｎ型領域とＰ型領域とが交互にかつ電流方向に対して垂直に並んだ構造をいい、チャージバランスとは、オフ時にドリフト領域を構成するＮ型領域及びＰ型領域によるＰＮ接合から空乏層を生じさせて高耐圧を確保するための、Ｎ型半導体層及びＰ型半導体層のそれぞれのキャリア量をいう。
また、エピタキシャル膜の成膜ガスとして、モノシラン（ＳｉＨ4）に代えて、ジクロルシラン（ＳｉＨ2Ｃｌ2）、トリクロルシラン（ＳｉＨＣｌ3）等の塩素混合ガスを用いたり、ＨＣｌガスを混入させる、即ちＳｉソースガスにハロゲン化物を混合した混合ガスを用いると、混合ガスの供給量をより精密に制御できるため、エピタキシャル膜中のボイドを低減できるけれども、上記混合ガスを用いてエピタキシャル膜を形成すると、このエピタキシャル膜内のドーパント濃度分布の変化が大きくなり、特にハロゲン化物としてＨＣｌを用いると、Ｃｌによる反応距離が短くなるため、半導体基板上部の柱状部のドーパント濃度分布とトレンチ内のエピタキシャル膜のドーパント濃度分布の不連続性が更に顕著になる問題点があった。
本発明の目的は、スーパージャンクション構造の形成後の、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できる、半導体基板及びその製造方法を提供することにある。
本発明の別の目的は、第２エピタキシャル層中のボイドを低減できるとともに、第２エピタキシャル層内の基板本体表面に平行な面又は垂直な面におけるドーパント濃度分布を一致させることができる、半導体基板及びその製造方法を提供することにある。 However, in the method for manufacturing a semiconductor substrate disclosed in the above-mentioned conventional patent document 1, it is possible to suppress the occurrence of a filling defect in the trench. However, the dopant concentration distribution in the columnar portion on the upper side of the semiconductor substrate and the inside of the trench Since the dopant concentration distribution of the epitaxial film is discontinuous, the charge balance is deteriorated after the formation of the super junction structure, and the electrical characteristics of the semiconductor substrate, particularly the breakdown voltage characteristics, are degraded. Here, the super junction structure refers to a structure in which N-type regions and P-type regions are arranged alternately and perpendicular to the current direction in the drift region, and charge balance constitutes the drift region when off. The carrier amounts of the N-type semiconductor layer and the P-type semiconductor layer for generating a depletion layer from the PN junction by the N-type region and the P-type region to ensure a high breakdown voltage.
Further, instead of monosilane (SiH 4 ), a chlorine mixed gas such as dichlorosilane (SiH 2 Cl 2 ) or trichlorosilane (SiHCl 3 ) is used as the film forming gas for the epitaxial film, or HCl gas is mixed, that is, Si When a mixed gas in which a halide is mixed with the source gas can be used, the supply amount of the mixed gas can be controlled more precisely, so that voids in the epitaxial film can be reduced. However, when an epitaxial film is formed using the mixed gas, The change in the dopant concentration distribution in the epitaxial film becomes large. In particular, when HCl is used as the halide, the reaction distance due to Cl is shortened. Therefore, the dopant concentration distribution in the columnar portion at the upper part of the semiconductor substrate and the dopant concentration in the epitaxial film in the trench There was a problem that the discontinuity of the distribution became more remarkable.
An object of the present invention is to provide a semiconductor substrate and a method for manufacturing the same that can suppress deterioration of charge balance after formation of a super junction structure and can maintain good breakdown voltage characteristics.
Another object of the present invention is to reduce the voids in the second epitaxial layer and to match the dopant concentration distribution in a plane parallel to or perpendicular to the substrate body surface in the second epitaxial layer. And a manufacturing method thereof.

請求項１に係る発明は、図１及び図２に示すように、基板本体１３表面に所定の間隔をあけて柱状の複数の第１エピタキシャル層１１がそれぞれ形成され、複数の第１エピタキシャル層１１間のトレンチ１４に複数の第２エピタキシャル層１２がそれぞれ形成された半導体基板の改良である。
その特徴ある構成は、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に平行な面における濃度分布が、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布に合うように構成されたところにある。
この請求項１に記載された半導体基板では、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に平行な面における濃度分布が、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布と同様の傾向であるため、隣接する第１エピタキシャル層１１に含まれるキャリア量と第２エピタキシャル層１２に含まれるキャリア量が略同一になる。これにより半導体基板１０にスーパージャンクション構造を形成した後に、隣接するＮ型領域とＰ型領域のキャリア量が略同一になるので、オフ時にＮ型領域及びＰ型領域によるＰＮ接合から空乏層が生じてドリフト領域が完全に空乏化される。 In the invention according to claim 1, as shown in FIGS. 1 and 2, a plurality of columnar first epitaxial layers 11 are respectively formed on the surface of the substrate body 13 at a predetermined interval, and a plurality of first epitaxial layers 11 are formed. This is an improvement of the semiconductor substrate in which a plurality of second epitaxial layers 12 are respectively formed in the trenches 14 therebetween.
The characteristic configuration is that the concentration distribution of the dopant contained in the first epitaxial layer 11 in the plane parallel to the surface of the substrate body 13 is the concentration distribution of the dopant contained in the second epitaxial layer 12 in the plane parallel to the surface of the substrate body 13. Is configured to fit
In the semiconductor substrate according to claim 1, the concentration distribution of the dopant contained in the first epitaxial layer 11 in a plane parallel to the surface of the substrate body 13 is in the surface of the substrate body 13 of the dopant contained in the second epitaxial layer 12. Since the tendency is similar to the concentration distribution in the parallel plane, the carrier amount contained in the adjacent first epitaxial layer 11 and the carrier amount contained in the second epitaxial layer 12 are substantially the same. Thus, after the super junction structure is formed on the semiconductor substrate 10, the carrier amount of the adjacent N-type region and the P-type region becomes substantially the same, so that a depletion layer is generated from the PN junction by the N-type region and the P-type region when turned off. As a result, the drift region is completely depleted.

請求項２に係る発明は、図４及び図５に示すように、基板本体１３表面に所定の間隔をあけて柱状の複数の第１エピタキシャル層１１がそれぞれ形成され、複数の第１エピタキシャル層１１間のトレンチ１４に複数の第２エピタキシャル層１２がそれぞれ形成された半導体基板の改良である。
その特徴ある構成は、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布が、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布に合うように構成されたところにある。
この請求項２に記載された半導体基板では、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布が、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布と同様の傾向であるため、隣接する第１エピタキシャル層１１に含まれるキャリア量と第２エピタキシャル層１２に含まれるキャリア量が略同一になる。これにより半導体基板１０にスーパージャンクション構造を形成した後に、隣接するＮ型領域とＰ型領域のキャリア量が略同一になるので、オフ時にＮ型領域及びＰ型領域によるＰＮ接合から空乏層が生じてドリフト領域が完全に空乏化される。 In the invention according to claim 2, as shown in FIGS. 4 and 5, a plurality of columnar first epitaxial layers 11 are formed on the surface of the substrate body 13 at predetermined intervals, and the plurality of first epitaxial layers 11 are formed. This is an improvement of the semiconductor substrate in which a plurality of second epitaxial layers 12 are respectively formed in the trenches 14 therebetween.
The characteristic configuration is that the concentration distribution of the dopant contained in the first epitaxial layer 11 in the plane perpendicular to the surface of the substrate body 13 is the concentration distribution of the dopant contained in the second epitaxial layer 12 in the plane perpendicular to the surface of the substrate body 13. Is configured to fit
In the semiconductor substrate according to claim 2, the concentration distribution of the dopant contained in the first epitaxial layer 11 in a plane perpendicular to the surface of the substrate body 13 is present on the surface of the substrate body 13 of the dopant contained in the second epitaxial layer 12. Since the tendency is similar to the concentration distribution on the vertical plane, the carrier amount contained in the adjacent first epitaxial layer 11 and the carrier amount contained in the second epitaxial layer 12 are substantially the same. Thus, after the super junction structure is formed on the semiconductor substrate 10, the carrier amount of the adjacent N-type region and the P-type region becomes substantially the same, so that a depletion layer is generated from the PN junction by the N-type region and the P-type region when turned off. As a result, the drift region is completely depleted.

請求項３に係る発明は、図６に示すように、基板本体１３表面に所定の間隔をあけて柱状の複数の第１エピタキシャル層１１がそれぞれ形成され、複数の第１エピタキシャル層１１間のトレンチ１４に複数の第２エピタキシャル層１２がそれぞれ形成された半導体基板の改良である。
その特徴ある構成は、第１エピタキシャル層１１の幅をＨ1(μｍ)とし、第２エピタキシャル層１２の幅をＨ2(μｍ)とし、第１エピタキシャル層１１のキャリア濃度をＣ1(／ｃｍ3)とし、第２エピタキシャル層１２のキャリア濃度をＣ2(／ｃｍ3)とするとき、Ｃ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、第１エピタキシャル層１１の幅Ｈ1又は第２エピタキシャル層１２の幅Ｈ2のいずれか一方又は双方が設定されたところにある。
この請求項３に記載された半導体基板では、Ｃ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、第１エピタキシャル層１１の幅Ｈ1又は第２エピタキシャル層１２の幅Ｈ2のいずれか一方又は双方が設定されるので、隣接する第１エピタキシャル層１１に含まれるキャリア量と第２エピタキシャル層１２に含まれるキャリア量が略同一になる。これにより半導体基板１０にスーパージャンクション構造を形成した後に、隣接するＮ型領域とＰ型領域のキャリア量が略同一になるので、オフ時にＮ型領域及びＰ型領域によるＰＮ接合から空乏層が生じてドリフト領域が完全に空乏化される。 In the invention according to claim 3, as shown in FIG. 6, a plurality of columnar first epitaxial layers 11 are formed on the surface of the substrate body 13 at predetermined intervals, and trenches between the plurality of first epitaxial layers 11 are formed. 14 is an improvement of the semiconductor substrate in which a plurality of second epitaxial layers 12 are respectively formed on the substrate 14.
The characteristic configuration is that the width of the first epitaxial layer 11 is H 1 (μm), the width of the second epitaxial layer 12 is H 2 (μm), and the carrier concentration of the first epitaxial layer 11 is C 1 (/ cm). 3 ), and the carrier concentration of the second epitaxial layer 12 is C 2 (/ cm 3 ), the width H of the first epitaxial layer 11 is set so as to satisfy the relationship C 1 × H 1 = C 2 × H 2. One or both of the widths H 2 of the first and second epitaxial layers 12 are set.
In the semiconductor substrate described in claim 3, C 1 × H 1 = so as to satisfy the relation of C 2 × H 2, a width of H 2 width H 1 and the second epitaxial layer 12 of the first epitaxial layer 11 Since either or both are set, the carrier amount contained in the adjacent first epitaxial layer 11 and the carrier amount contained in the second epitaxial layer 12 are substantially the same. Thus, after the super junction structure is formed on the semiconductor substrate 10, the carrier amount of the adjacent N-type region and the P-type region becomes substantially the same, so that a depletion layer is generated from the PN junction by the N-type region and the P-type region when turned off. As a result, the drift region is completely depleted.

請求項７に係る発明は、図１〜図３に示すように、基板本体１３表面に第１エピタキシャル層１１を成長させる工程と、この第１エピタキシャル層１１にトレンチ１４を形成する工程と、第１エピタキシャル層１１表面及びトレンチ１４内部に第２エピタキシャル層１２を成長させる工程とを含む半導体基板の製造方法の改良である。
その特徴ある構成は、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布を予め実験により測定する工程と、第１エピタキシャル層１１を成長させるときに、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に平行な面における濃度分布を、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布に合せる工程とを更に含むところにある。
この請求項７に記載された半導体基板の製造方法では、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に平行な面における濃度分布が、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布と同様の傾向になるので、請求項１に記載された半導体基板１０、即ちチャージバランスの劣化を抑制でき、良好な耐圧特性を維持できる半導体基板１０が得られる。 As shown in FIGS. 1 to 3, the invention according to claim 7 includes a step of growing a first epitaxial layer 11 on the surface of the substrate body 13, a step of forming a trench 14 in the first epitaxial layer 11, And a step of growing the second epitaxial layer 12 on the surface of the first epitaxial layer 11 and inside the trench 14.
The characteristic configuration is that a concentration distribution of a dopant contained in the second epitaxial layer 12 in a plane parallel to the surface of the substrate body 13 is experimentally measured in advance, and the first epitaxial layer 11 is grown when the first epitaxial layer 11 is grown. And a step of adjusting the concentration distribution of the dopant contained in the layer 11 in the plane parallel to the surface of the substrate body 13 to the concentration distribution of the dopant contained in the second epitaxial layer 12 in the plane parallel to the surface of the substrate body 13. is there.
In the method for manufacturing a semiconductor substrate according to claim 7, the concentration distribution of the dopant contained in the first epitaxial layer 11 in a plane parallel to the surface of the substrate body 13 is such that the dopant substrate body contained in the second epitaxial layer 12. The semiconductor substrate 10 according to claim 1, that is, the semiconductor substrate 10 that can suppress the deterioration of the charge balance and can maintain the good withstand voltage characteristics is obtained because the concentration distribution tends to be the same as the concentration distribution in the plane parallel to the 13 surface. .

請求項８に係る発明は、図４及び図５に示すように、基板本体１３表面に第１エピタキシャル層１１を成長させる工程と、この第１エピタキシャル層１１にトレンチ１４を形成する工程と、第１エピタキシャル層１１表面及びトレンチ１４内部に第２エピタキシャル層１２を成長させる工程とを含む半導体基板の製造方法の改良である。
その特徴ある構成は、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布を予め実験により測定する工程と、第１エピタキシャル層１１を成長させるときに、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布を、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布に合せる工程とを更に含むところにある。
この請求項８に記載された半導体基板の製造方法では、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布が、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布と同様の傾向になるので、請求項２に記載された半導体基板１０、即ちチャージバランスの劣化を抑制でき、良好な耐圧特性を維持できる半導体基板１０が得られる。 As shown in FIGS. 4 and 5, the invention according to claim 8 includes a step of growing a first epitaxial layer 11 on the surface of the substrate body 13, a step of forming a trench 14 in the first epitaxial layer 11, And a step of growing the second epitaxial layer 12 on the surface of the first epitaxial layer 11 and inside the trench 14.
The characteristic configuration is that a concentration distribution of a dopant contained in the second epitaxial layer 12 in a plane perpendicular to the surface of the substrate body 13 is experimentally measured in advance, and the first epitaxial layer 11 is grown when the first epitaxial layer 11 is grown. And a step of adjusting the concentration distribution of the dopant contained in the layer 11 in the plane perpendicular to the surface of the substrate body 13 to the concentration distribution of the dopant contained in the second epitaxial layer 12 in the plane perpendicular to the surface of the substrate body 13. is there.
In this method of manufacturing a semiconductor substrate, the concentration distribution of the dopant contained in the first epitaxial layer 11 in a plane perpendicular to the surface of the substrate body 13 is the substrate body of the dopant contained in the second epitaxial layer 12. The semiconductor substrate 10 according to claim 2, that is, the semiconductor substrate 10 that can suppress the deterioration of the charge balance and can maintain the good withstand voltage characteristics is obtained. .

請求項９に係る発明は、図６に示すように、基板本体１３表面に第１エピタキシャル層１１を成長させる工程と、この第１エピタキシャル層１１にトレンチ１４を形成して第１エピタキシャル層１１を複数の柱状にする工程と、第１エピタキシャル層１１表面及びトレンチ１４内部に第２エピタキシャル層１２を成長させる工程とを含む半導体基板の製造方法の改良である。
その特徴ある構成は、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に平行な面における濃度分布を予め実験により測定する工程と、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布を予め実験により測定する工程を更に含み、柱状の第１エピタキシャル層１１の幅をＨ1(μｍ)とし、第２エピタキシャル層１２の幅をＨ2(μｍ)とし、第１エピタキシャル層１１のキャリア濃度をＣ1(／ｃｍ3)とし、第２エピタキシャル層１２のキャリア濃度をＣ2(／ｃｍ3)とするとき、Ｃ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、柱状の第１エピタキシャル層１１の幅Ｈ1又は第２エピタキシャル層１２の幅Ｈ2のいずれか一方又は双方を設定するところにある。
この請求項９に記載された半導体基板の製造方法では、Ｃ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、第１エピタキシャル層１１の幅Ｈ1又は第２エピタキシャル層１２の幅Ｈ2のいずれか一方又は双方を設定するので、請求項３に記載された半導体基板１０、即ちチャージバランスの劣化を抑制でき、良好な耐圧特性を維持できる半導体基板１０が得られる。 In the invention according to claim 9, as shown in FIG. 6, a step of growing the first epitaxial layer 11 on the surface of the substrate body 13, and a trench 14 is formed in the first epitaxial layer 11 so that the first epitaxial layer 11 is formed. This is an improvement of the method for manufacturing a semiconductor substrate, including a step of forming a plurality of pillars and a step of growing the second epitaxial layer 12 on the surface of the first epitaxial layer 11 and inside the trench 14.
The characteristic configuration is that a concentration distribution of a dopant contained in the first epitaxial layer 11 in a plane parallel to the surface of the substrate body 13 is measured in advance by an experiment, and a surface of the substrate body 13 of the dopant contained in the second epitaxial layer 12 is measured. A step of measuring the concentration distribution in a plane parallel to the surface by experiments in advance, the width of the columnar first epitaxial layer 11 is H 1 (μm), the width of the second epitaxial layer 12 is H 2 (μm), When the carrier concentration of the first epitaxial layer 11 is C 1 (/ cm 3 ) and the carrier concentration of the second epitaxial layer 12 is C 2 (/ cm 3 ), C 1 × H 1 = C 2 × H 2 so as to satisfy the relation, there is to be set either or both of the width of H 2 width H 1 and the second epitaxial layer 12 of the first epitaxial layer 11 of columnar.
In the method for manufacturing a semiconductor substrate according to the ninth aspect, the width H 1 of the first epitaxial layer 11 or the width of the second epitaxial layer 12 so as to satisfy the relationship C 1 × H 1 = C 2 × H 2. Since either one or both of H 2 are set, the semiconductor substrate 10 according to claim 3, that is, the semiconductor substrate 10 that can suppress the deterioration of the charge balance and can maintain a good breakdown voltage characteristic is obtained.

請求項１３に係る発明は、請求項７ないし１２いずれか１項に係る発明であって、更に図４に示すように、第２エピタキシャル層１２を成膜する原料ガスが、半導体ソースガスにハロゲン化物を混合した混合ガスであることを特徴とする。
この請求項１３に記載された半導体基板の製造方法では、第２エピタキシャル層１２を成膜するための原料ガスとして、半導体ソースガスにハロゲン化物を混合した混合ガスを用いることにより、混合ガスの供給量をより精密に制御できるので、第２エピタキシャル層１２中のボイドを低減できるとともに、第２エピタキシャル層１２内の基板本体１３に平行な面又は垂直な面におけるドーパント濃度分布を一致させることができる。 The invention according to claim 13 is the invention according to any one of claims 7 to 12, and further, as shown in FIG. 4, the source gas for forming the second epitaxial layer 12 is halogenated to the semiconductor source gas. It is a mixed gas in which a chemical compound is mixed.
In the method for manufacturing a semiconductor substrate according to claim 13, supply of a mixed gas by using a mixed gas in which a halide is mixed with a semiconductor source gas as a source gas for forming the second epitaxial layer 12. Since the amount can be controlled more precisely, voids in the second epitaxial layer 12 can be reduced, and the dopant concentration distribution in the plane parallel to or perpendicular to the substrate body 13 in the second epitaxial layer 12 can be matched. .

以上述べたように、本発明によれば、基板本体表面に所定の間隔をあけて柱状の複数の第１エピタキシャル層をそれぞれ形成し、複数の第１エピタキシャル層間のトレンチに複数の第２エピタキシャル層をそれぞれ形成し、更に第１エピタキシャル層に含まれるドーパントの基板本体表面に平行な面における濃度分布が、第２エピタキシャル層に含まれるドーパントの基板本体表面に平行な面における濃度分布に合うように構成したので、隣接する第１エピタキシャル層に含まれるキャリア量と第２エピタキシャル層に含まれるキャリア量が略同一になる。この結果、半導体基板にスーパージャンクション構造を形成した後に、隣接するＮ型領域とＰ型領域のキャリア量が略同一になるので、オフ時にＮ型領域及びＰ型領域によるＰＮ接合から空乏層が生じてドリフト領域が完全に空乏化される。従って、チャージバランスの劣化を抑制できるので、良好な耐圧特性を維持できる。
また第１エピタキシャル層に含まれるドーパントの基板本体表面に垂直な面における濃度分布が、第２エピタキシャル層に含まれるドーパントの基板本体表面に垂直な面における濃度分布に合うように構成したり、或いは第１及び第２エピタキシャル層の幅と第１及び第２エピタキシャル層のキャリア濃度とが所定の関係を満たすように、第１エピタキシャル層の幅を設定しても、上記と同様にの効果が得られる。 As described above, according to the present invention, a plurality of columnar first epitaxial layers are formed at predetermined intervals on the surface of the substrate body, and a plurality of second epitaxial layers are formed in the trenches between the plurality of first epitaxial layers. And the concentration distribution of the dopant contained in the first epitaxial layer in the plane parallel to the surface of the substrate body is matched to the concentration distribution of the dopant contained in the second epitaxial layer in the plane parallel to the surface of the substrate body. Since it comprised, the carrier amount contained in the adjacent 1st epitaxial layer and the carrier amount contained in the 2nd epitaxial layer become substantially the same. As a result, after the super junction structure is formed on the semiconductor substrate, the carrier amount in the adjacent N-type region and P-type region becomes substantially the same. As a result, the drift region is completely depleted. Therefore, deterioration of the charge balance can be suppressed, so that good withstand voltage characteristics can be maintained.
Further, the concentration distribution of the dopant contained in the first epitaxial layer in the plane perpendicular to the surface of the substrate body may be configured to match the concentration distribution of the dopant contained in the second epitaxial layer in the plane perpendicular to the surface of the substrate body, or Even if the width of the first epitaxial layer is set so that the width of the first and second epitaxial layers and the carrier concentration of the first and second epitaxial layers satisfy a predetermined relationship, the same effect as described above can be obtained. It is done.

また第２エピタキシャル層に含まれるドーパントの基板本体表面に平行な面における濃度分布を予め実験により測定し、第１エピタキシャル層を成長させるときに、第１エピタキシャル層に含まれるドーパントの基板本体表面に平行な面における濃度分布を、第２エピタキシャル層に含まれるドーパントの基板本体表面に平行な面における濃度分布に合せれば、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できる半導体基板が得られる。
また第２エピタキシャル層に含まれるドーパントの基板本体表面に垂直な面における濃度分布を予め実験により測定し、第１エピタキシャル層を成長させるときに、第１エピタキシャル層に含まれるドーパントの基板本体表面に垂直な面における濃度分布を、第２エピタキシャル層に含まれるドーパントの基板本体表面に垂直な面における濃度分布に合せたり、或いは第１及び第２エピタキシャル層に含まれるドーパントの基板本体表面に平行な面における濃度分布を予め実験によりそれぞれ測定し、第１及び第２エピタキシャル層の幅と第１及び第２エピタキシャル層のキャリア濃度とが所定の関係を満たすように、柱状の第１エピタキシャル層の幅又は第２エピタキシャル層の幅のいずれか一方又は双方を設定しても、チャージバランスの劣化を抑制できるので、良好な耐圧特性を維持できる半導体基板が得られる。
更に第２エピタキシャル層を成膜する原料ガスとして、半導体ソースガスにハロゲン化物を混合した混合ガスを用いれば、この混合ガスの供給量をより精密に制御できるので、第２エピタキシャル層中のボイドを低減できるとともに、第２エピタキシャル層内の基板本体に平行な面又は垂直な面におけるドーパント濃度分布を一致させることができる。 The concentration distribution of the dopant contained in the second epitaxial layer is measured in advance in a plane parallel to the surface of the substrate body, and when the first epitaxial layer is grown, the dopant contained in the first epitaxial layer is formed on the surface of the substrate body. By matching the concentration distribution in the parallel plane with the concentration distribution in the plane parallel to the surface of the substrate body of the dopant contained in the second epitaxial layer, a semiconductor substrate capable of suppressing deterioration of charge balance and maintaining good breakdown voltage characteristics is provided. can get.
Further, the concentration distribution of the dopant contained in the second epitaxial layer in a plane perpendicular to the surface of the substrate body is measured in advance by experiment, and when the first epitaxial layer is grown, the dopant contained in the first epitaxial layer is formed on the surface of the substrate body. The concentration distribution in the vertical plane is matched with the concentration distribution in the plane perpendicular to the substrate body surface of the dopant contained in the second epitaxial layer, or parallel to the substrate body surface of the dopant contained in the first and second epitaxial layers. The width distribution of the columnar first epitaxial layer is such that the concentration distribution on the surface is previously measured by experiment and the width of the first and second epitaxial layers and the carrier concentration of the first and second epitaxial layers satisfy a predetermined relationship. Or charge balance even if either or both of the widths of the second epitaxial layer are set Since the deterioration can be suppressed, a semiconductor substrate which can maintain excellent withstand voltage characteristics can be obtained.
Furthermore, if a mixed gas in which a halide is mixed with a semiconductor source gas is used as a raw material gas for forming the second epitaxial layer, the supply amount of this mixed gas can be controlled more precisely, so voids in the second epitaxial layer can be reduced. In addition, the dopant concentration distribution in the plane parallel to or perpendicular to the substrate main body in the second epitaxial layer can be matched.

次に本発明を実施するための最良の形態を図面に基づいて説明する。
＜第１の実施の形態＞
図１に示すように、基板本体１３表面には、所定の間隔をあけて柱状の複数の第１エピタキシャル層１１がそれぞれ形成され、複数の第１エピタキシャル層１１間のトレンチ１４には、複数の第２エピタキシャル層１２がそれぞれ形成される。基板本体１３はリン、ヒ素、アンチモン等の不純物のドープされたＮ+型のシリコン単結晶基板であり、第１エピタキシャル層１１はリン、ヒ素、アンチモン等の不純物のドープされたＮ型シリコン単結晶層であり、第２エピタキシャル層１２はホウ素、ガリウム、インジウム等の不純物のドープされたＰ型シリコン単結晶層である。本実施の形態の特徴ある構成は、図２に詳しく示すように、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に平行な面における濃度分布（以下、ドーパントの第１平行濃度分布という）が、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布（以下、ドーパントの第２平行濃度分布という）に合うように構成されたところにある。ドーパントの第１平行濃度分布はドーパントの第２平行濃度分布に対して±１０％、好ましくは±５％の範囲内に収まるように構成される。ここで、ドーパントの第１平行濃度分布がドーパントの第２平行濃度分布に対して±１０％の範囲内にあることを許容したのは、ドーパントの第１平行濃度分布をドーパントの第２平行濃度分布に厳密に一致させることは極めて難しく、また±１０％の範囲内であれば半導体基板１０にスーパージャンクション構造を形成した後に、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できるからである。 Next, the best mode for carrying out the present invention will be described with reference to the drawings.
<First Embodiment>
As shown in FIG. 1, a plurality of columnar first epitaxial layers 11 are formed on the surface of the substrate body 13 at predetermined intervals, and a plurality of first epitaxial layers 11 are formed in the trenches 14 between the plurality of first epitaxial layers 11. Second epitaxial layers 12 are respectively formed. The substrate body 13 is an N + type silicon single crystal substrate doped with impurities such as phosphorus, arsenic, and antimony, and the first epitaxial layer 11 is an N type silicon single crystal doped with impurities such as phosphorus, arsenic, and antimony. The second epitaxial layer 12 is a P-type silicon single crystal layer doped with impurities such as boron, gallium, and indium. As shown in detail in FIG. 2, the characteristic configuration of the present embodiment is a concentration distribution of a dopant contained in the first epitaxial layer 11 in a plane parallel to the surface of the substrate body 13 (hereinafter referred to as a first parallel concentration distribution of the dopant). ) Is configured to match the concentration distribution of the dopant contained in the second epitaxial layer 12 in a plane parallel to the surface of the substrate body 13 (hereinafter referred to as the second parallel concentration distribution of the dopant). The first parallel concentration distribution of the dopant is configured to fall within a range of ± 10%, preferably ± 5% with respect to the second parallel concentration distribution of the dopant. Here, the first parallel concentration distribution of the dopant was allowed to be within a range of ± 10% with respect to the second parallel concentration distribution of the dopant. The first parallel concentration distribution of the dopant was changed to the second parallel concentration of the dopant. It is extremely difficult to exactly match the distribution, and if it is within the range of ± 10%, after forming a super junction structure on the semiconductor substrate 10, it is possible to suppress the charge balance deterioration and maintain good withstand voltage characteristics. is there.

このように構成された半導体基板１０の製造方法を図３を用いて説明する。
実験的に半導体基板１０を作製する。具体的には、先ず基板本体１３表面に、原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１２００℃の温度範囲内で第１エピタキシャル層１１を成長させる。この第１エピタキシャル層１１にフォトエッチング法によりトレンチ１４を形成した後に、第１エピタキシャル層１１表面及びトレンチ１４内部に、原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１１５０℃の温度範囲内で段階的に温度を下げて第２エピタキシャル層１２を成長させる。これにより第１エピタキシャル層１１表面を第２エピタキシャル層１２で被覆し、トレンチ１４内部に第２エピタキシャル層１２を充填する。ここで、気相成長法により第２エピタキシャル層１２を成長させるときの全体の温度範囲を４００〜１１５０℃の範囲内に限定したのは、４００℃未満では多結晶化や欠陥増加という不具合があり、１１５０℃を越えるとオートドープによるプロファイル劣化が起こるという不具合があるからである。また気相成長法により４００〜１１５０℃の温度範囲内で段階的に温度を下げて第２エピタキシャル層１２を成長させるのは、基板本体１３及び第１エピタキシャル層１１からトレンチ１４内部の第２エピタキシャル層１２に拡散される不純物量を階段状に少なくすることにより、トレンチ１４内部の第２エピタキシャル層１２の抵抗率を階段状に変化させ、基板本体１３及び第１エピタキシャル層１１からのオートドープの影響を抑制して、トレンチ１４の埋込み特性を向上させるためである。気相成長法としては、化学気相成長法（ＣＶＤ法）や物理気相成長法（ＰＶＤ法）などが挙げられる。次いで上記第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布、即ちドーパントの第２平行濃度分布を測定する。ドーパントの第２平行濃度分布は、第２エピタキシャル層１２に含まれるキャリアの基板本体１３表面に平行な面における濃度分布（以下、キャリアの第２平行濃度分布という）に等しいため、このキャリアの第２平行濃度分布をＣＶ測定法により測定する。ここで、ＣＶ測定法とは、半導体−絶縁体−金属からなる半導体装置の静電容量Ｃがバイアス電圧Ｖによりどのように変化するかを測定して半導体等の電気的特性を評価する方法である。この第２エピタキシャル層１２の成長及びキャリアの第２平行濃度分布の評価は、第１エピタキシャル層１１及びトレンチ１４の存在しないＰＷ（Polished Wafer）を用いて実施してもよい。 A method of manufacturing the semiconductor substrate 10 configured as described above will be described with reference to FIG.
The semiconductor substrate 10 is fabricated experimentally. Specifically, the first epitaxial layer 11 is first grown on the surface of the substrate body 13 by a vapor phase growth method within a temperature range of 400 to 1200 ° C. while supplying a silane gas as a source gas. After the trench 14 is formed in the first epitaxial layer 11 by a photoetching method, a temperature of 400 to 1150 ° C. is obtained by a vapor phase growth method while supplying a silane gas as a source gas to the surface of the first epitaxial layer 11 and the inside of the trench 14. The temperature is lowered stepwise within the range to grow the second epitaxial layer 12. As a result, the surface of the first epitaxial layer 11 is covered with the second epitaxial layer 12 and the trench 14 is filled with the second epitaxial layer 12. Here, the reason why the entire temperature range when the second epitaxial layer 12 is grown by the vapor phase growth method is limited to the range of 400 to 1150 ° C. is that there is a problem of polycrystallization and increase of defects below 400 ° C. This is because when the temperature exceeds 1150 ° C., profile deterioration due to auto-doping occurs. Further, the second epitaxial layer 12 is grown by decreasing the temperature stepwise within a temperature range of 400 to 1150 ° C. by the vapor phase growth method from the substrate body 13 and the first epitaxial layer 11 to the second epitaxial layer inside the trench 14. By reducing the amount of impurities diffused in the layer 12 in a stepped manner, the resistivity of the second epitaxial layer 12 inside the trench 14 is changed in a stepped manner, and the auto-doping from the substrate body 13 and the first epitaxial layer 11 is changed. This is to suppress the influence and improve the embedding characteristics of the trench 14. Examples of the vapor deposition method include chemical vapor deposition (CVD) and physical vapor deposition (PVD). Next, the concentration distribution of the dopant contained in the second epitaxial layer 12 in a plane parallel to the surface of the substrate body 13, that is, the second parallel concentration distribution of the dopant is measured. The second parallel concentration distribution of the dopant is equal to the concentration distribution of the carriers contained in the second epitaxial layer 12 in a plane parallel to the surface of the substrate body 13 (hereinafter referred to as the second parallel concentration distribution of carriers). 2 Parallel concentration distribution is measured by CV measurement method. Here, the CV measurement method is a method for evaluating the electrical characteristics of a semiconductor or the like by measuring how the capacitance C of the semiconductor device made of semiconductor-insulator-metal changes depending on the bias voltage V. is there. The growth of the second epitaxial layer 12 and the evaluation of the second parallel concentration distribution of carriers may be performed using a PW (Polished Wafer) in which the first epitaxial layer 11 and the trench 14 do not exist.

次に製品となる半導体基板１０を作製する。具体的には、先ず基板本体１３表面に、原料ガスとしてシランガスを供給しながら、気相成長法により第１エピタキシャル層１１を成長させる。気相成長法による第１エピタキシャル層１１の成長時に、ドーパントの第１平行濃度分布をドーパントの第２平行濃度分布に合せるように、炉内を昇温するための複数のハロゲンランプの出力をそれぞれ制御する。若しくは、第１エピタキシャル層１１の成長時のドーパント流量分布を制御することによって、ドーパントの第１平行濃度分布をドーパントの第２平行濃度分布に合せてもよい。ここで、ドーパントの第１平行濃度分布をドーパントの第２平行濃度分布に厳密に一致させることは極めて難しく、また±１０％の範囲内であれば半導体基板１０にスーパージャンクション構造を形成した後に、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できるため、ドーパントの第１平行濃度分布をドーパントの第２平行濃度分布に対して±１０％、好ましくは±５％の範囲内に収める。この第１エピタキシャル層１１にフォトエッチング法によりトレンチ１４を形成した後に、第１エピタキシャル層１１表面及びトレンチ１４内部に、原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１１５０℃の温度範囲内で段階的に温度を下げて第２エピタキシャル層１２を成長させる。なお、シランガスに代えて、Ｓｉソースガス（半導体ソースガス）に塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素等のハロゲン化物を混合した混合ガスを用いてもよい。これにより第１エピタキシャル層１１表面を第２エピタキシャル層１２で被覆し、トレンチ１４内部に第２エピタキシャル層１２を充填する。   Next, a semiconductor substrate 10 to be a product is manufactured. Specifically, first, the first epitaxial layer 11 is grown on the surface of the substrate body 13 by vapor phase growth while supplying silane gas as a source gas. When the first epitaxial layer 11 is grown by the vapor phase growth method, the outputs of the plurality of halogen lamps for raising the temperature in the furnace are set so that the first parallel concentration distribution of the dopant matches the second parallel concentration distribution of the dopant. Control. Alternatively, the first parallel concentration distribution of the dopant may be matched with the second parallel concentration distribution of the dopant by controlling the dopant flow rate distribution during the growth of the first epitaxial layer 11. Here, it is extremely difficult to strictly match the first parallel concentration distribution of the dopant with the second parallel concentration distribution of the dopant, and if it is within a range of ± 10%, after forming the super junction structure on the semiconductor substrate 10, Since the deterioration of the charge balance can be suppressed and good breakdown voltage characteristics can be maintained, the first parallel concentration distribution of the dopant is within ± 10%, preferably ± 5% of the second parallel concentration distribution of the dopant. After the trench 14 is formed in the first epitaxial layer 11 by a photoetching method, a temperature of 400 to 1150 ° C. is obtained by a vapor phase growth method while supplying a silane gas as a source gas to the surface of the first epitaxial layer 11 and the inside of the trench 14. The temperature is lowered stepwise within the range to grow the second epitaxial layer 12. Instead of the silane gas, a mixed gas in which a halide such as hydrogen chloride, chlorine, fluorine, chlorine trifluoride, hydrogen fluoride, and hydrogen bromide may be used in a Si source gas (semiconductor source gas) may be used. As a result, the surface of the first epitaxial layer 11 is covered with the second epitaxial layer 12, and the trench 14 is filled with the second epitaxial layer 12.

このように製造された半導体基板１０では、ドーパントの第１平行濃度分布がドーパントの第２平行濃度分布と同様の傾向であるため、隣接する第１エピタキシャル層１１に含まれるキャリア量と第２エピタキシャル層１２に含まれるキャリア量が略同一になる。この結果、半導体基板１０にスーパージャンクション構造を形成した後に、隣接するＮ型領域とＰ型領域のキャリア量が略同一になるので、オフ時にＮ型領域及びＰ型領域によるＰＮ接合から空乏層が生じてドリフト領域が完全に空乏化される。従って、チャージバランスの劣化を抑制できるので、良好な耐圧特性を維持できる。   In the semiconductor substrate 10 manufactured in this way, the first parallel concentration distribution of the dopant has the same tendency as the second parallel concentration distribution of the dopant, and therefore, the amount of carriers contained in the adjacent first epitaxial layer 11 and the second epitaxial concentration are the same. The amount of carriers contained in the layer 12 is substantially the same. As a result, after the super junction structure is formed in the semiconductor substrate 10, the carrier amount in the adjacent N-type region and the P-type region becomes substantially the same. As a result, the drift region is completely depleted. Therefore, deterioration of the charge balance can be suppressed, so that good withstand voltage characteristics can be maintained.

＜第２の実施の形態＞
図４及び図５は本発明の第２の実施の形態を示す。図４において図１と同一符号は同一部品を示す。
この実施の形態では、第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布（以下、第１垂直濃度分布という）が、第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布（以下、第２垂直濃度分布という）に合うように構成される（図４及び図５）。ドーパントの第１垂直濃度分布はドーパントの第２垂直濃度分布に対して±１０％、好ましくは±５％の範囲内に収まるように構成される。ここで、ドーパントの第１垂直濃度分布がドーパントの第２垂直濃度分布に対して±１０％の範囲内にあることを許容したのは、ドーパントの第１垂直濃度分布をドーパントの第２垂直濃度分布に厳密に一致させることは極めて難しく、また±１０％の範囲内であれば半導体基板１０にスーパージャンクション構造を形成した後に、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できるからである。 <Second Embodiment>
4 and 5 show a second embodiment of the present invention. 4, the same reference numerals as those in FIG. 1 denote the same components.
In this embodiment, the concentration distribution of the dopant contained in the first epitaxial layer 11 in a plane perpendicular to the surface of the substrate body 13 (hereinafter referred to as the first vertical concentration distribution) is the substrate of the dopant contained in the second epitaxial layer 12. It is configured to match the density distribution in a plane perpendicular to the surface of the main body 13 (hereinafter referred to as the second vertical density distribution) (FIGS. 4 and 5). The first vertical concentration distribution of the dopant is configured to fall within a range of ± 10%, preferably ± 5%, with respect to the second vertical concentration distribution of the dopant. Here, the first vertical concentration distribution of the dopant is allowed to be within a range of ± 10% with respect to the second vertical concentration distribution of the dopant. The first vertical concentration distribution of the dopant is changed to the second vertical concentration of the dopant. It is extremely difficult to exactly match the distribution, and if it is within the range of ± 10%, after forming a super junction structure on the semiconductor substrate 10, it is possible to suppress the charge balance deterioration and maintain good withstand voltage characteristics. is there.

このように構成された半導体基板１０の製造方法を説明する。
実験的に半導体基板１０を作製する。具体的には、先ず基板本体１３表面に、原料ガスとして、Ｓｉソースガス（半導体ソースガス）を供給しながら、気相成長法により４００〜１２００℃の温度範囲内で第１エピタキシャル層１１を成長させる。この第１エピタキシャル層１１にフォトエッチング法によりトレンチ１４を形成した後に、第１エピタキシャル層１１表面及びトレンチ１４内部に、原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１１５０℃の温度範囲内で段階的に温度を下げて第２エピタキシャル層１２を成長させる。なお、シランガスに代えて、Ｓｉソースガス（半導体ソースガス）に塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素等のハロゲン化物を混合した混合ガスを用いてもよい。これにより第１エピタキシャル層１１表面を第２エピタキシャル層１２で被覆し、トレンチ１４内部に第２エピタキシャル層１２を充填する。次いで上記第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に垂直な面における濃度分布、即ちドーパントの第２垂直濃度分布を測定する。ドーパントの第２垂直濃度分布は、第２エピタキシャル層に含まれるキャリアの基板本体１３表面に垂直な面における濃度分布（以下、キャリアの第２垂直濃度分布という）に等しいため、このキャリアの第２垂直濃度分布をＳＲ測定法により測定する。この第２エピタキシャル層１２の成長及びキャリアの第２垂直濃度分布の評価は、第１エピタキシャル層１１及びトレンチ１４の存在しないＰＷ（Polished Wafer）を用いて実施してもよい。 A method for manufacturing the semiconductor substrate 10 thus configured will be described.
The semiconductor substrate 10 is fabricated experimentally. Specifically, first, the first epitaxial layer 11 is grown in a temperature range of 400 to 1200 ° C. by vapor phase growth while supplying Si source gas (semiconductor source gas) as a source gas to the surface of the substrate body 13. Let After the trench 14 is formed in the first epitaxial layer 11 by a photoetching method, a temperature of 400 to 1150 ° C. is obtained by a vapor phase growth method while supplying a silane gas as a source gas to the surface of the first epitaxial layer 11 and the inside of the trench 14. The temperature is lowered stepwise within the range to grow the second epitaxial layer 12. Instead of the silane gas, a mixed gas in which a halide such as hydrogen chloride, chlorine, fluorine, chlorine trifluoride, hydrogen fluoride, and hydrogen bromide may be used in a Si source gas (semiconductor source gas) may be used. As a result, the surface of the first epitaxial layer 11 is covered with the second epitaxial layer 12, and the trench 14 is filled with the second epitaxial layer 12. Next, the concentration distribution of the dopant contained in the second epitaxial layer 12 in a plane perpendicular to the surface of the substrate body 13, that is, the second vertical concentration distribution of the dopant is measured. Since the second vertical concentration distribution of the dopant is equal to the concentration distribution of the carriers contained in the second epitaxial layer in a plane perpendicular to the surface of the substrate body 13 (hereinafter referred to as the second vertical concentration distribution of carriers), The vertical density distribution is measured by the SR measurement method. The growth of the second epitaxial layer 12 and the evaluation of the second vertical concentration distribution of carriers may be performed using a PW (Polished Wafer) in which the first epitaxial layer 11 and the trench 14 do not exist.

次に製品となる半導体基板１０を作製する。具体的には、先ず基板本体１３表面に、原料ガスとしてシランガスを供給しながら、気相成長法により第１エピタキシャル層１１を成長させる。このときドーパントの第１垂直濃度分布をドーパントの第２垂直濃度分布に合せるように、第１エピタキシャル層１１の成長時に炉内を昇温するための複数のハロゲンランプの出力をそれぞれ制御する。若しくは、第１エピタキシャル層１１の成長時のドーパント流量分布を制御することによって、ドーパントの第１垂直濃度分布をドーパントの第２垂直濃度分布に合せてもよい。ここで、ドーパントの第１垂直濃度分布をドーパントの第２垂直濃度分布に厳密に一致させることは極めて難しく、また±１０％の範囲内であれば半導体基板１０にスーパージャンクション構造を形成した後に、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できるため、ドーパントの第１垂直濃度分布をドーパントの第２垂直濃度分布に対して±１０％、好ましくは±５％の範囲内に収める。この第１エピタキシャル層１１にフォトエッチング法によりトレンチを形成した後に、第１エピタキシャル層１１表面及びトレンチ１４内部に、原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１１５０℃の温度範囲内で段階的に温度を下げて第２エピタキシャル層１２を成長させる。なお、シランガスに代えて、Ｓｉソースガス（半導体ソースガス）に塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素等のハロゲン化物を混合した混合ガスを用いてもよい。これにより第１エピタキシャル層１１表面を第２エピタキシャル層１２で被覆し、トレンチ１４内部に第２エピタキシャル層１２を充填する。   Next, a semiconductor substrate 10 to be a product is manufactured. Specifically, first, the first epitaxial layer 11 is grown on the surface of the substrate body 13 by vapor phase growth while supplying silane gas as a source gas. At this time, the outputs of the plurality of halogen lamps for raising the temperature in the furnace are controlled during the growth of the first epitaxial layer 11 so that the first vertical concentration distribution of the dopant matches the second vertical concentration distribution of the dopant. Alternatively, the first vertical concentration distribution of the dopant may be matched with the second vertical concentration distribution of the dopant by controlling the dopant flow rate distribution during the growth of the first epitaxial layer 11. Here, it is extremely difficult to strictly match the first vertical concentration distribution of the dopant with the second vertical concentration distribution of the dopant, and if it is within a range of ± 10%, after forming the super junction structure on the semiconductor substrate 10, Since the deterioration of the charge balance can be suppressed and good breakdown voltage characteristics can be maintained, the first vertical concentration distribution of the dopant is within ± 10%, preferably ± 5% of the second vertical concentration distribution of the dopant. After a trench is formed in the first epitaxial layer 11 by a photoetching method, a temperature range of 400 to 1150 ° C. is obtained by a vapor phase growth method while supplying a silane gas as a source gas to the surface of the first epitaxial layer 11 and the inside of the trench 14. Then, the temperature is lowered stepwise to grow the second epitaxial layer 12. Instead of the silane gas, a mixed gas in which a halide such as hydrogen chloride, chlorine, fluorine, chlorine trifluoride, hydrogen fluoride, and hydrogen bromide may be used in a Si source gas (semiconductor source gas) may be used. As a result, the surface of the first epitaxial layer 11 is covered with the second epitaxial layer 12, and the trench 14 is filled with the second epitaxial layer 12.

このように製造された半導体基板１０では、第２エピタキシャル層１２を成膜するための原料ガスとして、半導体ソースガスとハロゲン化物との混合ガスを用いたので、混合ガスの供給量を第１の実施の形態より精密に制御でき、第２エピタキシャル層１２中のボイドを第１の実施の形態より低減できる。またドーパントの第１垂直濃度分布がドーパントの第２垂直濃度分布と同様の傾向であるため、隣接する第１エピタキシャル層１１に含まれるキャリア量と第２エピタキシャル層１２に含まれるキャリア量が略同一になる。この結果、半導体基板１０にスーパージャンクション構造を形成した後に、隣接するＮ型領域とＰ型領域のキャリア量が略同一になるので、オフ時にＮ型領域及びＰ型領域によるＰＮ接合から空乏層が生じてドリフト領域が完全に空乏化される。従って、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できる。   In the semiconductor substrate 10 manufactured in this way, a mixed gas of a semiconductor source gas and a halide is used as a source gas for forming the second epitaxial layer 12, so that the supply amount of the mixed gas is set to the first amount. It can be controlled more precisely than in the embodiment, and voids in the second epitaxial layer 12 can be reduced as compared with the first embodiment. Further, since the first vertical concentration distribution of the dopant has the same tendency as the second vertical concentration distribution of the dopant, the carrier amount contained in the adjacent first epitaxial layer 11 and the carrier amount contained in the second epitaxial layer 12 are substantially the same. become. As a result, after the super junction structure is formed in the semiconductor substrate 10, the carrier amount in the adjacent N-type region and the P-type region becomes substantially the same. As a result, the drift region is completely depleted. Therefore, deterioration of the charge balance can be suppressed and good breakdown voltage characteristics can be maintained.

＜第３の実施の形態＞
図６は本発明の第３の実施の形態を示す。図６において図１と同一符号は同一部品を示す。
この実施の形態では、第１エピタキシャル層１１の幅をＨ1(μｍ)とし、第２エピタキシャル層１２の幅をＨ2(μｍ)とし、第１エピタキシャル層１１のキャリア濃度をＣ1(／ｃｍ3)とし、第２エピタキシャル層１２のキャリア濃度をＣ2(／ｃｍ3)とするとき、Ｃ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、第１エピタキシャル層１１の幅Ｈ1又は第２エピタキシャル層１２の幅Ｈ2のいずれか一方又は双方が設定される。上記（Ｃ1×Ｈ1）が（Ｃ2×Ｈ2）に対して±１０％の範囲内に収まるように、第１エピタキシャル層１１の幅Ｈ1又は第２エピタキシャル層１２の幅Ｈ2のいずれか一方又は双方を設定したのは、隣接する第１エピタキシャル層１１に含まれるドーパント量と第２エピタキシャル層１２に含まれるドーパント量を厳密に一致させることは極めて難しく、また±１０％の範囲内であれば半導体基板１０にスーパージャンクション構造を形成した後に、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できるからである。 <Third Embodiment>
FIG. 6 shows a third embodiment of the present invention. 6, the same reference numerals as those in FIG. 1 denote the same components.
In this embodiment, the width of the first epitaxial layer 11 is H 1 (μm), the width of the second epitaxial layer 12 is H 2 (μm), and the carrier concentration of the first epitaxial layer 11 is C 1 (/ cm). 3 ), and the carrier concentration of the second epitaxial layer 12 is C 2 (/ cm 3 ), the width H of the first epitaxial layer 11 is set so as to satisfy the relationship C 1 × H 1 = C 2 × H 2. either or both of the width of H 2 first or second epitaxial layer 12 is set. The width H 1 of the first epitaxial layer 11 or the width H 2 of the second epitaxial layer 12 is set so that the above (C 1 × H 1 ) is within ± 10% of (C 2 × H 2 ). Either one or both are set because it is extremely difficult to make the amount of dopant contained in the adjacent first epitaxial layer 11 and the amount of dopant contained in the second epitaxial layer 12 exactly match, and the range is ± 10%. This is because, after the super junction structure is formed on the semiconductor substrate 10, deterioration of charge balance can be suppressed and good breakdown voltage characteristics can be maintained.

このように構成された半導体基板１０の製造方法を説明する。
実験的に半導体基板１０を作製する。具体的には、先ず基板本体１３表面に、原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１２００℃の温度範囲内で第１エピタキシャル層１１を成長させる。このとき上記第１エピタキシャル層１１に含まれるドーパントの基板本体１３表面に平行な面における濃度分布、即ちドーパントの第１平行濃度分布を測定する。ドーパントの第１平行濃度分布は、第１エピタキシャル層１１に含まれるキャリアの基板本体１３表面に平行な面における濃度分布（以下、キャリアの第１平行濃度分布という）に等しいため、このキャリアの第１平行濃度分布をＣＶ測定法により測定する。次にこの第１エピタキシャル層１１にフォトエッチング法によりトレンチを形成した後に、第１エピタキシャル層１１表面及びトレンチ１４内部に、原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１１５０℃の温度範囲内で段階的に温度を下げて第２エピタキシャル層１２を成長させる。これにより第１エピタキシャル層１１表面を第２エピタキシャル層１２で被覆し、トレンチ１４内部に第２エピタキシャル層１２を充填する。更に上記第２エピタキシャル層１２に含まれるドーパントの基板本体１３表面に平行な面における濃度分布、即ちドーパントの第２平行濃度分布を測定する。ドーパントの第２平行濃度分布は、第２エピタキシャル層１２に含まれるキャリアの基板本体１３表面に平行な面における濃度分布（以下、キャリアの第２平行濃度分布という）に等しいため、このキャリアの第２平行濃度分布をＣＶ測定法により測定する。この第２エピタキシャル層１２の成長及びキャリアの第２平行濃度分布の評価は、第１エピタキシャル層１１及びトレンチ１４の存在しないＰＷ（Polished Wafer）を用いて実施してもよい。 A method for manufacturing the semiconductor substrate 10 thus configured will be described.
The semiconductor substrate 10 is fabricated experimentally. Specifically, the first epitaxial layer 11 is first grown on the surface of the substrate body 13 by a vapor phase growth method within a temperature range of 400 to 1200 ° C. while supplying a silane gas as a source gas. At this time, the concentration distribution of the dopant contained in the first epitaxial layer 11 in a plane parallel to the surface of the substrate body 13, that is, the first parallel concentration distribution of the dopant is measured. The first parallel concentration distribution of the dopant is equal to the concentration distribution of the carriers contained in the first epitaxial layer 11 in a plane parallel to the surface of the substrate body 13 (hereinafter referred to as the first parallel concentration distribution of carriers). One parallel concentration distribution is measured by the CV measurement method. Next, after forming a trench in the first epitaxial layer 11 by a photoetching method, while supplying a silane gas as a source gas to the surface of the first epitaxial layer 11 and the inside of the trench 14, a temperature of 400 to 1150 ° C. is obtained by a vapor phase growth method. The second epitaxial layer 12 is grown by lowering the temperature stepwise within the temperature range. As a result, the surface of the first epitaxial layer 11 is covered with the second epitaxial layer 12 and the trench 14 is filled with the second epitaxial layer 12. Further, the concentration distribution of the dopant contained in the second epitaxial layer 12 in a plane parallel to the surface of the substrate body 13, that is, the second parallel concentration distribution of the dopant is measured. The second parallel concentration distribution of the dopant is equal to the concentration distribution of the carriers contained in the second epitaxial layer 12 in a plane parallel to the surface of the substrate body 13 (hereinafter referred to as the second parallel concentration distribution of carriers). 2 Parallel concentration distribution is measured by CV measurement method. The growth of the second epitaxial layer 12 and the evaluation of the second parallel concentration distribution of carriers may be performed using a PW (Polished Wafer) in which the first epitaxial layer 11 and the trench 14 do not exist.

次に製品となる半導体基板１０を作製する。具体的には、先ず基板本体１３表面に、原料ガスとしてシランガスを供給しながら、気相成長法により上記実験と同じ温度条件で、即ち４００〜１２００℃の温度範囲内で第１エピタキシャル層１１を成長させる。次にこの第１エピタキシャル層１１にフォトエッチング法によりトレンチ１４を形成する。このときＣ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、第１エピタキシャル層１１の幅Ｃ1を設定する。即ち、第１エピタキシャル層１１の幅Ｃ1が設定値になるようにトレンチ１４を形成する。ここで、隣接する第１エピタキシャル層１１に含まれるドーパント量と第２エピタキシャル層１２に含まれるドーパント量を厳密に一致させることは極めて難しく、また±１０％の範囲内であれば半導体基板１０にスーパージャンクション構造を形成した後に、チャージバランスの劣化を抑制でき、良好な耐圧特性を維持できるため、（Ｃ1×Ｈ1）を（Ｃ2×Ｈ2）に対して±１０％の範囲内に収める。更に第１エピタキシャル層１１表面及びトレンチ１４内部に、原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１１５０℃の温度範囲内で段階的に温度を下げて第２エピタキシャル層１２を成長させる。これにより第１エピタキシャル層１１表面を第２エピタキシャル層１２で被覆し、トレンチ１４内部に第２エピタキシャル層１２を充填する。 Next, a semiconductor substrate 10 to be a product is manufactured. Specifically, first, while supplying silane gas as a source gas to the surface of the substrate body 13, the first epitaxial layer 11 is formed by the vapor phase growth method under the same temperature conditions as in the above experiment, that is, within a temperature range of 400 to 1200 ° C. Grow. Next, trenches 14 are formed in the first epitaxial layer 11 by photoetching. At this time, the width C 1 of the first epitaxial layer 11 is set so as to satisfy the relationship of C 1 × H 1 = C 2 × H 2 . That is, the trench 14 is formed so that the width C 1 of the first epitaxial layer 11 becomes a set value. Here, it is extremely difficult to make the amount of dopant contained in the adjacent first epitaxial layer 11 and the amount of dopant contained in the second epitaxial layer 12 exactly match. After the super junction structure is formed, charge balance deterioration can be suppressed and good withstand voltage characteristics can be maintained, so that (C 1 × H 1 ) is within ± 10% of (C 2 × H 2 ). Fit. Further, while supplying silane gas as a source gas to the surface of the first epitaxial layer 11 and the inside of the trench 14, the second epitaxial layer 12 is grown by decreasing the temperature stepwise within a temperature range of 400 to 1150 ° C. by vapor phase growth. Let As a result, the surface of the first epitaxial layer 11 is covered with the second epitaxial layer 12 and the trench 14 is filled with the second epitaxial layer 12.

このように製造された半導体基板１０では、Ｃ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、第１エピタキシャル層１１の幅Ｈ1又は第２エピタキシャル層１２の幅Ｈ2のいずれか一方又は双方が設定されるので、隣接する第１エピタキシャル層１１に含まれるキャリア量と第２エピタキシャル層１２に含まれるキャリア量が略同一になる。この結果、半導体基板１０にスーパージャンクション構造を形成した後に、隣接するＮ型領域とＰ型領域のキャリア量が略同一になるので、オフ時にＮ型領域及びＰ型領域によるＰＮ接合から空乏層が生じてドリフト領域が完全に空乏化される。従って、チャージバランスの劣化を抑制できるので、良好な耐圧特性を維持できる。
なお、上記第１〜第３の実施の形態では、基板本体、第１及び第２エピタキシャル層をシリコン単結晶により形成したが、ＧａＡｓ単結晶、ＩｎＰ単結晶、ＺｎＳ単結晶、或いはＺｎＳｅ単結晶等により形成してもよい。ＧａＡｓ単結晶の場合には、エピタキシャル層形成のための原料ガスとして、トリメチルガリウム，トリエチルガリウム，トリメチルヒ素，トリエチルヒ素，アルシン等の半導体ソースガスに、塩化水素，塩素，フッ素，三フッ化塩素，フッ化水素，臭化水素等のハロゲン化物を混合した混合ガスを用いてもよい。またＩｎＰ単結晶の場合には、エピタキシャル層形成のための原料ガスとして、トリメチルインジウム，トリエチルインジウム，塩化インジウム，トリメチルリン，トリエチルリン，ホスフィン等の半導体ソースガスに、塩化水素，塩素，フッ素，三フッ化塩素，フッ化水素，臭化水素等のハロゲン化物を混合した混合ガスを用いてもよい。またＺｎＳ単結晶の場合には、エピタキシャル層形成のための原料ガスとして、トリメチル亜鉛，トリエチル亜鉛，硫化水素等の半導体ソースガスに、塩化水素，塩素，フッ素，三フッ化塩素，フッ化水素，臭化水素等のハロゲン化物を混合した混合ガスを用いてもよい。更にＺｎＳｅ単結晶の場合には、エピタキシャル層形成のための原料ガスとして、トリメチル亜鉛，トリエチル亜鉛，セレン化水素等の半導体ソースガスに、塩化水素，塩素，フッ素，三フッ化塩素，フッ化水素，臭化水素等のハロゲン化物を混合した混合ガスを用いてもよい。 In the semiconductor substrate 10 manufactured in this way, either the width H 1 of the first epitaxial layer 11 or the width H 2 of the second epitaxial layer 12 is satisfied so as to satisfy the relationship of C 1 × H 1 = C 2 × H 2. Since one or both of them are set, the carrier amount contained in the adjacent first epitaxial layer 11 and the carrier amount contained in the second epitaxial layer 12 become substantially the same. As a result, after the super junction structure is formed in the semiconductor substrate 10, the carrier amount in the adjacent N-type region and the P-type region becomes substantially the same, so that a depletion layer is formed from the PN junction by the N-type region and the P-type region when turned off. As a result, the drift region is completely depleted. Therefore, deterioration of the charge balance can be suppressed, so that good withstand voltage characteristics can be maintained.
In the first to third embodiments, the substrate body and the first and second epitaxial layers are formed of a silicon single crystal. However, a GaAs single crystal, an InP single crystal, a ZnS single crystal, a ZnSe single crystal, etc. May be formed. In the case of GaAs single crystal, as source gas for epitaxial layer formation, semiconductor source gas such as trimethyl gallium, triethyl gallium, trimethyl arsenic, triethyl arsenic, arsine, hydrogen chloride, chlorine, fluorine, chlorine trifluoride, You may use the mixed gas which mixed halides, such as hydrogen fluoride and hydrogen bromide. In the case of an InP single crystal, as a source gas for forming an epitaxial layer, a semiconductor source gas such as trimethylindium, triethylindium, indium chloride, trimethyl phosphorus, triethyl phosphorus, phosphine, hydrogen chloride, chlorine, fluorine, three A mixed gas in which halides such as chlorine fluoride, hydrogen fluoride, and hydrogen bromide are mixed may be used. In the case of a ZnS single crystal, as a source gas for forming an epitaxial layer, a semiconductor source gas such as trimethylzinc, triethylzinc or hydrogen sulfide is added to hydrogen chloride, chlorine, fluorine, chlorine trifluoride, hydrogen fluoride, A mixed gas in which a halide such as hydrogen bromide is mixed may be used. Further, in the case of a ZnSe single crystal, as a source gas for forming an epitaxial layer, a semiconductor source gas such as trimethylzinc, triethylzinc, hydrogen selenide or the like is added to hydrogen chloride, chlorine, fluorine, chlorine trifluoride, hydrogen fluoride. A mixed gas in which a halide such as hydrogen bromide is mixed may be used.

本発明第１実施形態の半導体基板の断面構成図である。It is a section lineblock diagram of a semiconductor substrate of a 1st embodiment of the present invention. 第１及び第２エピタキシャル層の基板本体表面に平行な面におけるドーパント濃度分布を示す図である。It is a figure which shows the dopant concentration distribution in the surface parallel to the substrate main body surface of a 1st and 2nd epitaxial layer. その半導体基板の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor substrate. 本発明第２実施形態の半導体基板の断面構成図である。It is a section lineblock diagram of a semiconductor substrate of a 2nd embodiment of the present invention. 第１及び第２エピタキシャル層の基板本体表面に垂直な面におけるドーパント濃度分布を示す図である。It is a figure which shows the dopant concentration distribution in the surface perpendicular | vertical to the substrate main body surface of a 1st and 2nd epitaxial layer. 本発明第３実施形態の半導体基板の断面構成図である。It is a section lineblock diagram of a semiconductor substrate of a 3rd embodiment of the present invention.

符号の説明Explanation of symbols

１０ 半導体基板
１１ 第１エピタキシャル層
１２ 第２エピタキシャル層
１３ 基板本体
１４ トレンチ DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 11 1st epitaxial layer 12 2nd epitaxial layer 13 Substrate body 14 Trench

Claims (13)

基板本体(13)表面に所定の間隔をあけて柱状の複数の第１エピタキシャル層(11)がそれぞれ形成され、前記複数の第１エピタキシャル層(11)間のトレンチ(14)に複数の第２エピタキシャル層(12)がそれぞれ形成された半導体基板において、
前記第１エピタキシャル層(11)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布が、前記第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布に合うように構成されたことを特徴とする半導体基板。 A plurality of columnar first epitaxial layers (11) are formed on the surface of the substrate body (13) at a predetermined interval, and a plurality of second epitaxial layers (11) are formed in the trenches (14) between the plurality of first epitaxial layers (11). In the semiconductor substrate on which the epitaxial layer (12) is formed,
The concentration distribution of the dopant contained in the first epitaxial layer (11) in a plane parallel to the surface of the substrate body (13) is determined on the surface of the substrate body (13) of the dopant contained in the second epitaxial layer (12). A semiconductor substrate characterized by being adapted to a concentration distribution on parallel surfaces. 基板本体(13)表面に所定の間隔をあけて柱状の複数の第１エピタキシャル層(11)がそれぞれ形成され、前記複数の第１エピタキシャル層(11)間のトレンチ(14)に複数の第２エピタキシャル層(12)がそれぞれ形成された半導体基板において、
前記第１エピタキシャル層(11)に含まれるドーパントの前記基板本体(13)表面に垂直な面における濃度分布が、前記第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に垂直な面における濃度分布に合うように構成されたことを特徴とする半導体基板。 A plurality of columnar first epitaxial layers (11) are formed on the surface of the substrate body (13) at a predetermined interval, and a plurality of second epitaxial layers (11) are formed in the trenches (14) between the plurality of first epitaxial layers (11). In the semiconductor substrate on which the epitaxial layer (12) is formed,
The concentration distribution of the dopant contained in the first epitaxial layer (11) in a plane perpendicular to the surface of the substrate body (13) is determined on the surface of the substrate body (13) of the dopant contained in the second epitaxial layer (12). A semiconductor substrate characterized by being adapted to a concentration distribution in a vertical plane. 基板本体(13)表面に所定の間隔をあけて柱状の複数の第１エピタキシャル層(11)がそれぞれ形成され、前記複数の第１エピタキシャル層(11)間のトレンチ(14)に複数の第２エピタキシャル層(12)がそれぞれ形成された半導体基板において、
前記第１エピタキシャル層(11)の幅をＨ1(μｍ)とし、前記第２エピタキシャル層(12)の幅をＨ2(μｍ)とし、前記第１エピタキシャル層(11)のキャリア濃度をＣ1(／ｃｍ3)とし、前記第２エピタキシャル層(12)のキャリア濃度をＣ2(／ｃｍ3)とするとき、Ｃ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、前記第１エピタキシャル層(11)の幅Ｈ1又は前記第２エピタキシャル層(12)の幅Ｈ2のいずれか一方又は双方が設定されたことを特徴とする半導体基板。 A plurality of columnar first epitaxial layers (11) are formed on the surface of the substrate body (13) at a predetermined interval, and a plurality of second epitaxial layers (11) are formed in the trenches (14) between the plurality of first epitaxial layers (11). In the semiconductor substrate on which the epitaxial layer (12) is formed,
The width of the first epitaxial layer (11) is H 1 (μm), the width of the second epitaxial layer (12) is H 2 (μm), and the carrier concentration of the first epitaxial layer (11) is C 1. (/ Cm 3 ), and when the carrier concentration of the second epitaxial layer (12) is C 2 (/ cm 3 ), the first epitaxial layer (12) is formed so as to satisfy the relationship of C 1 × H 1 = C 2 × H 2 . a semiconductor substrate, characterized in that either or both of the width of H 2 width H 1 or the second epitaxial layer (12) is set in the first epitaxial layer (11). 第１エピタキシャル層(11)に含まれるドーパントの基板本体(13)表面に平行な面における濃度分布が、第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布に対して±１０％の範囲内に収まるように構成された請求項１記載の半導体基板。   The concentration distribution of the dopant contained in the first epitaxial layer (11) on the plane parallel to the surface of the substrate body (13) is parallel to the surface of the substrate body (13) of the dopant contained in the second epitaxial layer (12). The semiconductor substrate according to claim 1, wherein the semiconductor substrate is configured to be within a range of ± 10% with respect to a concentration distribution in the semiconductor device. 第１エピタキシャル層(11)に含まれるドーパントの基板本体(13)表面に垂直な面における濃度分布が、第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に垂直な面における濃度分布に対して±１０％の範囲内に収まるように構成された請求項２記載の半導体基板。   The concentration distribution of the dopant contained in the first epitaxial layer (11) in a plane perpendicular to the surface of the substrate body (13) is perpendicular to the surface of the substrate body (13) of the dopant contained in the second epitaxial layer (12). The semiconductor substrate according to claim 2, wherein the semiconductor substrate is configured to fall within a range of ± 10% with respect to the concentration distribution. （Ｃ1×Ｈ1）が（Ｃ2×Ｈ2）に対して±１０％の範囲内に収まるように、第１エピタキシャル層(11)の幅Ｈ1又は第２エピタキシャル層(12)の幅Ｈ2のいずれか一方又は双方が設定された請求項３記載の半導体基板。 The width H 1 of the first epitaxial layer 11 or the width of the second epitaxial layer 12 so that (C 1 × H 1 ) is within ± 10% of (C 2 × H 2 ). The semiconductor substrate according to claim 3, wherein either one or both of H 2 is set. 基板本体(13)表面に第１エピタキシャル層(11)を成長させる工程と、この第１エピタキシャル層(11)にトレンチ(14)を形成する工程と、前記第１エピタキシャル層(11)表面及び前記トレンチ(14)内部に第２エピタキシャル層(12)を成長させる工程とを含む半導体基板の製造方法において、
前記第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布を予め実験により測定する工程と、
前記第１エピタキシャル層(11)を成長させるときに、前記第１エピタキシャル層(11)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布を、前記第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布に合せる工程と
を更に含むことを特徴とする半導体基板の製造方法。 A step of growing a first epitaxial layer (11) on the surface of the substrate body (13), a step of forming a trench (14) in the first epitaxial layer (11), the surface of the first epitaxial layer (11), A step of growing a second epitaxial layer (12) inside the trench (14),
Measuring the concentration distribution of the dopant contained in the second epitaxial layer (12) in a plane parallel to the surface of the substrate body (13) in advance by experiments;
When the first epitaxial layer (11) is grown, the concentration distribution of the dopant contained in the first epitaxial layer (11) in a plane parallel to the surface of the substrate body (13) is expressed as the second epitaxial layer (12). And a step of adjusting the concentration distribution of the dopant contained in the substrate in a plane parallel to the surface of the substrate body (13). 基板本体(13)表面に第１エピタキシャル層(11)を成長させる工程と、この第１エピタキシャル層(11)にトレンチ(14)を形成する工程と、前記第１エピタキシャル層(11)表面及び前記トレンチ(14)内部に第２エピタキシャル層(12)を成長させる工程とを含む半導体基板の製造方法において、
前記第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に垂直な面における濃度分布を予め実験により測定する工程と、
前記第１エピタキシャル層(11)を成長させるときに、前記第１エピタキシャル層(11)に含まれるドーパントの前記基板本体(13)表面に垂直な面における濃度分布を、前記第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に垂直な面における濃度分布に合せる工程と
を更に含むことを特徴とする半導体基板の製造方法。 A step of growing a first epitaxial layer (11) on the surface of the substrate body (13), a step of forming a trench (14) in the first epitaxial layer (11), the surface of the first epitaxial layer (11), A step of growing a second epitaxial layer (12) inside the trench (14),
Measuring a concentration distribution of a dopant contained in the second epitaxial layer (12) in a plane perpendicular to the surface of the substrate body (13) in advance by an experiment;
When the first epitaxial layer (11) is grown, the concentration distribution of the dopant contained in the first epitaxial layer (11) in a plane perpendicular to the surface of the substrate body (13) is expressed as the second epitaxial layer (12). And a step of adjusting the concentration distribution of the dopant contained in the substrate in a plane perpendicular to the surface of the substrate body (13). 基板本体(13)表面に第１エピタキシャル層(11)を成長させる工程と、この第１エピタキシャル層(11)にトレンチ(14)を形成して前記第１エピタキシャル層(11)を複数の柱状にする工程と、前記第１エピタキシャル層(11)表面及び前記トレンチ(14)内部に第２エピタキシャル層(12)を成長させる工程とを含む半導体基板の製造方法において、
前記第１エピタキシャル層(11)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布を予め実験により測定する工程と、
前記第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布を予め実験により測定する工程と
を更に含み、
前記柱状の第１エピタキシャル層(11)の幅をＨ1(μｍ)とし、前記第２エピタキシャル層(12)の幅をＨ2(μｍ)とし、前記第１エピタキシャル層(11)のキャリア濃度をＣ1(／ｃｍ3)とし、前記第２エピタキシャル層(12)のキャリア濃度をＣ2(／ｃｍ3)とするとき、Ｃ1×Ｈ1＝Ｃ2×Ｈ2の関係を満たすように、前記第１エピタキシャル層(11)の幅Ｈ1又は前記第２エピタキシャル層(12)の幅Ｈ2のいずれか一方又は双方を設定することを特徴とする半導体基板の製造方法。 A step of growing the first epitaxial layer (11) on the surface of the substrate body (13), and forming a trench (14) in the first epitaxial layer (11) to form the first epitaxial layer (11) into a plurality of columns. And a method of growing a second epitaxial layer (12) on the surface of the first epitaxial layer (11) and inside the trench (14),
Measuring the concentration distribution of the dopant contained in the first epitaxial layer (11) in a plane parallel to the surface of the substrate body (13) in advance by experiment;
A step of measuring in advance a concentration distribution of a dopant contained in the second epitaxial layer (12) in a plane parallel to the surface of the substrate body (13),
The width of the columnar first epitaxial layer (11) is H 1 (μm), the width of the second epitaxial layer (12) is H 2 (μm), and the carrier concentration of the first epitaxial layer (11) is When C 1 (/ cm 3 ) is set and the carrier concentration of the second epitaxial layer (12) is C 2 (/ cm 3 ), the relationship of C 1 × H 1 = C 2 × H 2 is satisfied. the method of manufacturing a semiconductor substrate, which comprises setting any one or both of the width of H 2 width H 1 or the second epitaxial layer (12) of said first epitaxial layer (11). 第１エピタキシャル層(11)に含まれるドーパントの基板本体(13)表面に平行な面における濃度分布が、第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に平行な面における濃度分布に対して±１０％の範囲内に収まる請求項７記載の半導体基板の製造方法。   The concentration distribution of the dopant contained in the first epitaxial layer (11) on the plane parallel to the surface of the substrate body (13) is parallel to the surface of the substrate body (13) of the dopant contained in the second epitaxial layer (12). The method of manufacturing a semiconductor substrate according to claim 7, which falls within a range of ± 10% with respect to the concentration distribution in the semiconductor substrate. 第１エピタキシャル層(11)に含まれるドーパントの基板本体(13)表面に垂直な面における濃度分布が、第２エピタキシャル層(12)に含まれるドーパントの前記基板本体(13)表面に垂直な面における濃度分布に対して±１０％の範囲内に収まる請求項８記載の半導体基板の製造方法。   The concentration distribution of the dopant contained in the first epitaxial layer (11) in a plane perpendicular to the surface of the substrate body (13) is perpendicular to the surface of the substrate body (13) of the dopant contained in the second epitaxial layer (12). The method for manufacturing a semiconductor substrate according to claim 8, wherein the method falls within a range of ± 10% with respect to the concentration distribution. （Ｃ1×Ｈ1）が（Ｃ2×Ｈ2）に対して±１０％の範囲内に収まるように、柱状の第１エピタキシャル層(11)の幅Ｈ1又は第２エピタキシャル層(12)の幅Ｈ2のいずれか一方又は双方を設定する請求項９記載の半導体基板の製造方法。 The width H 1 of the columnar first epitaxial layer (11) or the second epitaxial layer (12) so that (C 1 × H 1 ) is within ± 10% of (C 2 × H 2 ). The method for manufacturing a semiconductor substrate according to claim 9, wherein one or both of the widths H 2 are set. 第２エピタキシャル層(12)を成膜する原料ガスが、半導体ソースガスにハロゲン化物を混合した混合ガスである請求項７ないし１２いずれか１項に記載の半導体基板の製造方法。   The method of manufacturing a semiconductor substrate according to any one of claims 7 to 12, wherein the source gas for forming the second epitaxial layer (12) is a mixed gas in which a halide is mixed with a semiconductor source gas.
JP2006133263A 2005-05-17 2006-05-12 Semiconductor substrate and its method for manufacturing Pending JP2006352092A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006133263A JP2006352092A (en) 2005-05-17 2006-05-12 Semiconductor substrate and its method for manufacturing

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005143497 2005-05-17
JP2006133263A JP2006352092A (en) 2005-05-17 2006-05-12 Semiconductor substrate and its method for manufacturing

Publications (1)

Publication Number Publication Date
JP2006352092A true JP2006352092A (en) 2006-12-28

Family

ID=37647554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133263A Pending JP2006352092A (en) 2005-05-17 2006-05-12 Semiconductor substrate and its method for manufacturing

Country Status (1)

Country Link
JP (1) JP2006352092A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851548B1 (en) 2007-01-23 2008-08-11 삼성전자주식회사 Phase change memory device and method of forming the same
JP2009071060A (en) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd Method of manufacturing semiconductor wafer
WO2012020290A3 (en) * 2010-07-26 2012-05-18 Stmicroelectronics S.R.L. Process for filling deep trenches in a semiconductor material body, and semiconductor device resulting from the same process
CN103730371A (en) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 Method for manufacturing super junction high-voltage device
WO2014183675A1 (en) * 2013-05-17 2014-11-20 无锡华润上华半导体有限公司 Filling structure of deep groove in semiconductor device, and filling method therefor
JP2015170698A (en) * 2014-03-06 2015-09-28 新日本無線株式会社 Semiconductor device and manufacturing method and inspection method of semiconductor device
JP2016213474A (en) * 2015-05-12 2016-12-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ Processing of semiconductor wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298190A (en) * 2000-02-09 2001-10-26 Fuji Electric Co Ltd Semiconductor device and manufacturing method thereof
JP2004356577A (en) * 2003-05-30 2004-12-16 Denso Corp Manufacturing method of semiconductor device, semiconductor substrate, and semiconductor device manufactured with them

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298190A (en) * 2000-02-09 2001-10-26 Fuji Electric Co Ltd Semiconductor device and manufacturing method thereof
JP2004356577A (en) * 2003-05-30 2004-12-16 Denso Corp Manufacturing method of semiconductor device, semiconductor substrate, and semiconductor device manufactured with them

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851548B1 (en) 2007-01-23 2008-08-11 삼성전자주식회사 Phase change memory device and method of forming the same
US7777212B2 (en) 2007-01-23 2010-08-17 Samsung Electronics Co., Ltd. Phase change memory devices including carbon-containing adhesive pattern
JP2009071060A (en) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd Method of manufacturing semiconductor wafer
WO2012020290A3 (en) * 2010-07-26 2012-05-18 Stmicroelectronics S.R.L. Process for filling deep trenches in a semiconductor material body, and semiconductor device resulting from the same process
WO2014183675A1 (en) * 2013-05-17 2014-11-20 无锡华润上华半导体有限公司 Filling structure of deep groove in semiconductor device, and filling method therefor
CN103730371A (en) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 Method for manufacturing super junction high-voltage device
JP2015170698A (en) * 2014-03-06 2015-09-28 新日本無線株式会社 Semiconductor device and manufacturing method and inspection method of semiconductor device
JP2016213474A (en) * 2015-05-12 2016-12-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ Processing of semiconductor wafer
US9859362B2 (en) 2015-05-12 2018-01-02 Infineon Technologies Austria Ag Processing a semiconductor wafer

Similar Documents

Publication Publication Date Title
KR100838146B1 (en) Semiconductor substrate and manufacturing method thereof
US11996289B2 (en) Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
EP2413348B1 (en) Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
KR20210014580A (en) Methods for selective deposition utilizing n-type dopants and/or alternative dopants to achieve high dopant incorporation
KR101062387B1 (en) Method for manufacturing semiconductor device
JP2006352092A (en) Semiconductor substrate and its method for manufacturing
CN100565803C (en) Method that is used for producing the semiconductor devices and epitaxial growth device
JP4865290B2 (en) Manufacturing method of semiconductor substrate
US10205002B2 (en) Method of epitaxial growth shape control for CMOS applications
CN102254796B (en) Method for forming alternative arrangement of P-type and N-type semiconductor thin layers
TW201411700A (en) Processes and structures for dopant profile control in epitaxial trench fill
US20150076589A1 (en) Semiconductor device
JP2007103747A (en) Method of manufacturing semiconductor substrate
EP2474039B1 (en) Method of forming a semiconductor device
JP5702622B2 (en) Method for optimizing trench buried epitaxial growth conditions
US20170221988A1 (en) Method of Manufacturing Semiconductor Devices Including Deposition of Crystalline Silicon in Trenches
US20240204057A1 (en) Methods for forming semiconductor stacked structures on a substrate and related semiconductor structures
US20240203734A1 (en) Methods for forming multilayer structures on a substrate and related multilayer structures
US20230352300A1 (en) Methods of forming superlattice structures using nanoparticles
KR20240002194A (en) Method of forming silicon within a gap on a surface of a substrate
JP6474048B2 (en) Epitaxial wafer manufacturing method
JP2006054370A (en) Semiconductor epitaxial wafer and method of manufacturing same
JP2004087669A (en) Epitaxial wafer for light receiving element and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A131 Notification of reasons for refusal

Effective date: 20120110

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20120301

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20120403

Free format text: JAPANESE INTERMEDIATE CODE: A02