JP2006350095A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP2006350095A JP2006350095A JP2005177790A JP2005177790A JP2006350095A JP 2006350095 A JP2006350095 A JP 2006350095A JP 2005177790 A JP2005177790 A JP 2005177790A JP 2005177790 A JP2005177790 A JP 2005177790A JP 2006350095 A JP2006350095 A JP 2006350095A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- column
- electrodes
- polarity
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】電力消費を抑えてALIS方式のプラズマディスプレイパネルをプログレッシブ駆動することができるプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【解決手段】アドレス期間において、奇数番目に配列された行電極各々に第1極性の走査パルスを印加すると共に第1極性とは逆極性の第2極性の画素データパルスを列電極に印加することにより、奇数表示ライン各々に属する表示セルを画素データに応じた状態(点灯又は消灯モード)に設定する。又、かかるアドレス期間において、偶数番目に配列された行電極各々に第2極性の走査パルスを印加すると共に第1極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態(点灯又は消灯モード)に設定する。
【選択図】 図3
【解決手段】アドレス期間において、奇数番目に配列された行電極各々に第1極性の走査パルスを印加すると共に第1極性とは逆極性の第2極性の画素データパルスを列電極に印加することにより、奇数表示ライン各々に属する表示セルを画素データに応じた状態(点灯又は消灯モード)に設定する。又、かかるアドレス期間において、偶数番目に配列された行電極各々に第2極性の走査パルスを印加すると共に第1極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態(点灯又は消灯モード)に設定する。
【選択図】 図3
Description
全表示電極間で表示放電を行う、いわゆるALIS(Alternate Lighting of Surfaces Method)方式のプラズマディスプレイパネルに対してプログレシブ表示を行う駆動方法に関する。
ALIS方式のプラズマディスプレイパネルでは、(2n+1)本の表示電極が、パネル面に水平方向に上から順に、X1,Y1,X2,Y2,…,Xi,Yi,…,Xn,Yn,Xn+1の順に配置されている。この際、奇数の表示ラインが(X1,Y1),(X2,Y2),…,(Xi,Yi),…,(Xn,Yn)なる一対の電極、偶数の表示ラインが(Y1,X2),(Y2,X3),…,(Yi,Xi+1),…(Yn,Xn+1)なる一対の電極にて形成される。
又、かかるALIS方式のプラズマディスプレイパネルに対して、これら奇数の表示ライン及び偶数の表示ラインを同時発光させることにより、プログレシブ表示を行うようにした駆動方法が提案されている(例えば、特許文献1参照)。
かかる駆動方法では、奇数の表示ライン(Xi,Yi)をアドレスする場合は、Yi電極に隣接するXi電極とXi+1電極のうち、Xi電極を正電圧でバイアスし、Xi+1電極を接地電位とし、Yi電極に負極性の走査パルスを加える。このとき、正極性のアドレスパルスを印加してYi電極とアドレス電極間で放電を起こすと、この放電が(Xi,Yi)間に拡張し、(Xi,Yi)間の放電セルがアドレスされる。ここで、(Yi,Xi+1)間の電圧は小さいので、(Yi,Xi+1)間には拡張せず、(Yi,Xi+1)間の放電セルはアドレスされない。一方、偶数の表示ライン(Yi,Xi+1)をアドレスする場合は、Yi電極に隣接するXi電極とXi+1電極のうち、Xi+1電極を正電圧でバイアスし、Xi電極を接地電位とし、Yi電極に負極性の走査パルスを加える。このとき、正極性のアドレスパルスを印加してYi電極とアドレス電極間で放電を起こすと、この放電が(Yi,Xi+1)間に拡張し、(Yi,Xi+1)間の放電セルがアドレスされる。ここで、(Xi,Yi)間の電圧は小さいので、(Xi,Yi)間には拡張せず、(Xi,Yi)間の放電セルはアドレスされない。
このようにして、全ラインをアドレスした後、全てのX電極に同じサステインパルスを印加し、これと逆相のサステインパルスを全てのY電極に印加することにより、プログレシブ表示を行うのである。
しかしながら、上述した如き駆動方法では、アドレス期間において隣接する2本の表示電極間にデータを書き込む際に、一方の表示電極に負電圧(走査パルス)を印加するだけでなく、他方の表示電極には正電圧を印加する必要があった。すなわち、1つの表示電極に隣接する上側の放電セルと下側の放電セルのうち、一方だけにアドレシングを行うために、上側に隣接する表示電極に印加するバイアス電圧と、下側に隣接する表示電極に印加するバイアス電圧を異ならせているのである。
従って、アドレス対象となる表示電極のみならず、その表示電極に隣接する表示電極に対しても電圧印加を行わなければならないので、駆動回路の無効電力が増大するという問題があった。
特開2004−252484号公報
本発明は、かかる問題を解決すべく為されたものであり、電力消費を抑えてALIS方式のプラズマディスプレイパネルをプログレッシブ駆動することができるプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
請求項1記載によるプラズマディスプレイパネルの駆動方法は、放電空間を介して対向配置された第1及び第2基板と、前記第1基板及び前記第2基板間において夫々表示画面の水平方向に伸長しており且つ交互に配置された複数の行電極と、前記行電極各々に交叉した方向に伸長して配置された複数の列電極と、を備え、前記行電極と前記列電極との各交叉部に画素を担う表示セルが形成されているプラズマディスプレイパネルの駆動方法であって、映像信号の1フィールドの表示期間をアドレス期間とサスティン期間とからなる複数のサブフィールドで構成し、サブフィールド各々の前記アドレス期間において、複数の前記行電極各々の内で奇数番目に配列された前記行電極各々に第1極性の走査パルスを印加すると共に前記列電極各々に前記第1極性とは逆極性の第2極性の画素データパルスを印加し、複数の前記行電極各々の内で偶数番目に配列された前記行電極各々に前記第2極性の走査パルスを印加すると共に前記列電極各々に前記第1極性の画素データパルスを印加する。
本発明の第1の特徴によるプラズマディスプレイパネルの駆動方法は、アドレス期間において、奇数番目に配列された行電極各々に第1極性の走査パルスを印加すると共に第1極性とは逆極性の第2極性の画素データパルスを列電極に印加することにより、奇数表示ライン各々に属する表示セルを画素データに応じた状態(点灯又は消灯モード)に設定する。又、かかるアドレス期間において、偶数番目に配列された行電極各々に第2極性の走査パルスを印加すると共に第1極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態(点灯又は消灯モード)に設定する。かかる駆動によれば、ALIS方式のPDPに対しても、アドレスの対象となる表示ラインに隣接する表示ラインに誤放電を防止する為のバイアス電圧を印加することなく、このアドレス対象となる表示ラインに属する表示セルのみにアドレス放電を生起させることができる。
又、本発明の第2の特徴によるプラズマディスプレイパネルの駆動方法においては、表示画面の水平方向に伸長する行電極の本体部から表示画面上方向に突出する第1電極部及び列電極間での放電開始電圧を、上記行電極の本体部から表示画面下方向に突出する第2電極部及び列電極間での放電開始電圧よりも小にしている。これにより、行電極に走査パルスが印加された際の第2電極部及び列電極間での誤った放電を確実に防止し、第1電極部及び列電極間のみ、つまりアドレス対象となる表示ラインに属する表示セルのみにアドレス放電を生起させることが可能となる。
図1は、本発明による駆動方法に従ってALIS方式のプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、及び駆動制御回路56から構成される。
PDP50には、2次元表示画面を担う前面透明基板(図示せぬ)と背面基板(図示せぬ)とが、放電ガスの充填された放電空間を挟んで対向して形成されている。更に、前面透明基板と背面基板との間には、2次元表示画面の縦方向(垂直方向)に夫々伸長しているm個の列電極D1〜Dmと、これら列電極D1〜Dmに交叉して、夫々が2次元表示画面の横方向(水平方向)に伸長している行電極X1〜Xn+1及び行電極Y1〜Ynが形成されている。例えば、列電極D1〜Dmは上記背面基板の表面(放電空間と接する面)上に形成されている。列電極D1〜Dmの各々の表面には、これを保護する為の保護層(図示せぬ)が形成されており、この保護層上に隔壁(後述する)が形成されている。更に、上記保護層上において列電極Dの各々に対応した位置には、放電に伴う紫外線の照射によって発光する蛍光体層(図示せぬ)が形成されている。蛍光体層は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。一方、行電極X1〜Xn+1及び行電極Y1〜Ynは上記前面透明基板の表面(放電空間と接する面)上に形成されている。尚、行電極X1〜Xn+1及び行電極Y1〜Yn各々は誘電体層(図示せぬ)によって被覆されており、画面上端から下端に向けてXY交互、つまり、X1,Y1,X2,Y2,…,Xi,Yi,…,Xn,Yn,Xn+1の順に配置されている。すなわち、PDP50には合計(2n+1)個の行電極が設けられており、その内の行電極X1〜Xn+1各々が奇数番目に配置されており、行電極Y1〜Yn各々が偶数番目に配置されているのである。又、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)の各々が夫々、PDP50における奇数の表示ラインを担い、行電極対(Y1,X2),(Y2,X3),…,(Yi,Xi+1),…(Yn,Xn+1)各々が偶数の表示ラインを担う。各表示ラインと列電極D1〜Dm各々との交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う表示セルPCが形成されている。すなわち、PDP50には、(2n×m)個の表示セルPC1,1〜PC2n,mが形成されている。
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。尚、図2には、PDP50の列電極D1と、行電極X1〜X4及びY1〜Y3との各交叉部のみが抜粋して示されている。
図2に示すように、行電極X及びYの各々は、2次元表示画面の水平方向に伸長するバス電極BSと、かかるバス電極BS上における列電極Dに対応した位置に夫々接触して設けられた透明電極TW及びTSから構成される。透明電極TWは、接触するバス電極BSから2次元表示画面の下方向に向けて突出するように形成されている。一方、透明電極TSは、接触するバス電極BSから2次元表示画面の上方向に向けて突出するように形成されている。透明電極TWの幅、つまり図2に示す如き2次元表示画面の水平方向における幅W1は、透明電極TSの幅W2よりも大である。すなわち、互いに隣接するバス電極BSから夫々表示画面の下方及び上方に向けて突出する透明電極TW及びTS各々の画面水平方向における幅を、
W1>W2
とすることにより、列電極D及び透明電極TS間での放電開始電圧th2が、列電極D及び透明電極TW間での放電開始電圧Vth1よりも高電圧となるようにしているのである。つまり、透明電極TSの電極面積を透明電極TWよりも小さくすることにより、列電極D及び透明電極TS間での放電開始電圧を、列電極D及び透明電極TW間での放電開始電圧よりも高くしているのである。尚、このように、列電極D及び透明電極TS間の放電開始電圧と、列電極D及び透明電極TW間の放電開始電圧とを互いに異ならせるべく、例えば、透明電極TS及びTW各々の形状、あるいは材料を互いに異ならせるようにしても良い。更に、透明電極TS近傍に形成されている誘電体層の厚さと透明電極TW近傍に形成されている誘電体層の厚さとを互いに異ならせることにより、列電極D及び透明電極TS間の距離と、列電極D及び透明電極TW間の距離とを互いに異ならせるようにしても良い。
W1>W2
とすることにより、列電極D及び透明電極TS間での放電開始電圧th2が、列電極D及び透明電極TW間での放電開始電圧Vth1よりも高電圧となるようにしているのである。つまり、透明電極TSの電極面積を透明電極TWよりも小さくすることにより、列電極D及び透明電極TS間での放電開始電圧を、列電極D及び透明電極TW間での放電開始電圧よりも高くしているのである。尚、このように、列電極D及び透明電極TS間の放電開始電圧と、列電極D及び透明電極TW間の放電開始電圧とを互いに異ならせるべく、例えば、透明電極TS及びTW各々の形状、あるいは材料を互いに異ならせるようにしても良い。更に、透明電極TS近傍に形成されている誘電体層の厚さと透明電極TW近傍に形成されている誘電体層の厚さとを互いに異ならせることにより、列電極D及び透明電極TS間の距離と、列電極D及び透明電極TW間の距離とを互いに異ならせるようにしても良い。
図2において、互いに隣接するバス電極BS間には、放電ガスが充填された放電空間を各表示セルPC毎に隔離する格子状の隔壁15が、背面基板に形成されている列電極Dを保護する保護層(図示せぬ)上に形成されている。隔壁15は、各行電極X及びYのバス電極BSと対向した位置においてこのバス電極BSと同様に表示面の水平方向(左右方向)に伸長して形成されている横壁と、表示面の垂直方向(上下方向)に伸長して形成されている縦壁とからなる。隔壁15によって囲まれた放電空間内の、互いに対向して配置された透明電極TS及びTW間にて各種放電(後述する)が生起される。
駆動制御回路56は、サブフィールド法に基づいてPDP50を階調駆動させるべき各種制御信号を発生してX電極ドライバ51及びY電極ドライバ53各々に供給する。又、駆動制御回路56は、入力映像信号に基づき、各サブフィールド毎に、PDP50の画素各々に対応した画素データを生成してアドレスドライバ55に供給する。X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55各々は、駆動制御回路56から供給された各種制御信号及び上記画素データに応じて各種駆動パルスを発生してPDP50の列電極D1〜Dm、行電極X1〜Xn+1及びY1〜Ynに印加する。
図3は、1サブフィールドを抜粋して、PDP50の列電極D、行電極X及びYに印加される各種駆動パルスの印加タイミングを示す図である。
先ず、リセット期間Rでは、X電極ドライバ51が正極性のリセットパルスRPXを行電極X1〜Xn+1に一斉に印加する。更に、かかるリセットパルスRPXの印加と同時に、Y電極ドライバ53は、負極性のリセットパルスRPYを行電極Y1〜Ynに一斉に印加する。これにより、全ての表示セルPCの透明電極TW及びTS間においてリセット放電が生起され、透明電極TW及びTS各々の近傍に壁電荷が形成される。その後、X電極ドライバ51及びY電極ドライバ53は、全ての行電極X1〜Xn+1及びY1〜Ynを接地電位に設定する。これにより、全ての表示セルPCの透明電極TW及びTS間において消去放電が生起され、透明電極TW及びTS各々の近傍に形成されていた壁電荷が消去される。
次に、アドレス期間Wでは、アドレスドライバ55が、表示セルPCを上記画素データに応じた状態(点灯モード又は消灯モード)に設定すべきパルス電圧を有する画素データパルスを発生し、これを1表示ライン分ずつ(m個)順次、列電極D1〜Dmに印加する。すなわち、アドレスドライバ55は、図3に示す如く、第1表示ラインに対応した画素データパルス群DP1、第2表示ラインに対応した画素データパルス群DP2、第3表示ラインに対応した画素データパルス群DP3、・・・、第(2n)表示ラインに対応した画素データパルス群DP(2n)なる順に、画素データパルスを列電極D1〜Dmに印加するのである。この際、奇数表示ラインに対応した画素データパルスと、偶数表示ラインに対応した画素データパルスとでは、そのパルス電圧の極性が互いに反転している。例えば、表示セルPCを点灯モードに設定する場合、アドレスドライバ55は、奇数表示ラインに対応した画素データパルスとして負極性のパルス電圧を有する画素データパルスを生成する一方、偶数表示ラインに対応した画素データパルスとしては正極性のパルス電圧を有する画素データパルスを生成する。
更に、かかるアドレス期間Wでは、X電極ドライバ51が、奇数表示ラインに対応した画素データパルス群DP1,DP3,DP5,・・・、DP(2n−1)各々の印加タイミングに同期させて、図3に示す如く、正極性の走査パルスSPを行電極X1,X2,X3,・・・,Xn各々に順次印加する。すると、行電極Xのバス電極BSから突出する透明電極TW及びTSの各々と列電極Dとの間に、上述した如き正極性の走査パルスSPのパルス電圧VS及び負極性の画素データパルスのパルス電圧−VD各々の絶対値の和にて示される電圧(VS+VD)が印加されることになる。この際、かかる電圧(VS+VD)は、透明電極TW及び列電極D間での放電開始電圧Vth1よりも大であるが、透明電極TS及び列電極D間での放電開始電圧Vth2よりも小である。つまり、図2に示す如く透明電極TSの画面水平方向における幅W2を透明電極TWの画面水平方向における幅W1よりも小にすることにより、透明電極TS及び列電極D間での放電開始電圧Vth2を上記放電開始電圧Vth1よりも高電圧に設定しているのである。従って、行電極Xに走査パルスSPが印加された場合には、この行電極Xから突出する透明電極TS及び列電極D間では放電は生起されず、透明電極TW及び列電極D間のみでアドレス放電が生起される。すなわち、この際、奇数表示ラインに属する表示セルPCのみでアドレス放電が生起され、この表示セルPC内の透明電極TWの近傍に正極性の壁電荷が形成される。これにより、奇数表示ラインに属する表示セルPCは点灯モードに設定される。
又、かかるアドレス期間Wにおいて、Y電極ドライバ53は、偶数表示ラインに対応した画素データパルス群DP2,DP4,DP6,・・・、DP(2n)各々の印加タイミングに同期させて、図3に示す如く負極性の走査パルスSPを行電極Y1,Y2,Y3,・・・,Yn各々に順次印加する。すると、行電極Yのバス電極BSから突出する透明電極TW及びTSの各々と列電極Dとの間に、上述した如き負極性の走査パルスSPのパルス電圧−VS及び正極性の画素データパルスのパルス電圧VD各々の絶対値の和にて示される電圧(VS+VD)が印加されることになる。この際、前述した如く、かかる電圧(VS+VD)は、透明電極TW及び列電極D間での放電開始電圧Vth1よりも大であるが、透明電極TS及び列電極D間での放電開始電圧Vth2よりも小である。従って、行電極Yに走査パルスSPが印加された場合には、この行電極Yから突出する透明電極TS及び列電極D間では放電は生起されず、透明電極TW及び列電極D間のみでアドレス放電が生起される。すなわち、この際、偶数表示ラインに属する表示セルPCのみでアドレス放電が生起され、この表示セルPC内の透明電極TWの近傍に負極性の壁電荷が形成される。これにより、偶数表示ラインに属する表示セルPCは点灯モードに設定される。 尚、かかるアドレス期間Wでは、各表示セルPCを第1表示ライン、第2表示ライン、第3表示ライン、・・・、第(2n)表示ラインなる順に1表示ライン分ずつアドレス放電の対象としているが、かかる動作に限定されない。例えば、図4に示されるように、先ず、奇数表示ラインに属する表示セルPCを1表示ライン分ずつアドレス放電の対象とし、次に、偶数表示ラインに属する表示セルPCを1表示ライン分ずつアドレス放電の対象とするようにしても良い。
又、上記アドレス期間Wにおいては、行電極Xに対しては正極性の走査パルスSPを印加し、行電極Yに対しては負極性の走査パルスを印加するようにしているが、これら行電極X及びYに印加する走査パルスSPの極性を互いに反転させても良い。この際、行電極Xに負極性の走査パルスSPを印加している間は列電極Dには正極性の画素データパルスを印加し、行電極Yに正極性の走査パルスSPを印加している間は列電極Dには負極性の画素データパルスを印加するようにする。更に、行電極X及びYに印加する走査パルスの極性を周期的に互いに反転させるようにしても良い。
次に、サスティン期間Iでは、X電極ドライバ51が、図3に示す如き正極性のサスティンパルスIPXを、そのサブフィールドの輝度重み付けに対応した回数分だけ繰り返し、全ての行電極X1〜Xn+1各々に印加する。又、かかるサスティン期間Iにおいて、Y電極ドライバ53は、かかるサスティンパルスIPXとはその印加タイミングをずらして、図3に示す如き正極性のサスティンパルスIPYを、そのサブフィールドの輝度重み付けに対応した回数分だけ繰り返し、全ての行電極Y1〜Yn各々に印加する。すると、上述した如き点灯モードに設定されている表示セルPCのみに、サスティンパルスIPX及びIPYが印加される度にサスティン放電が生起される。
このように、図1に示されるプラズマディスプレイ装置では、アドレス期間において、奇数番目に配列された行電極X各々に第1極性(正極性)の走査パルスSPを印加すると共に第1極性とは逆極性の第2極性(負極性)の画素データパルスを列電極Dに印加することにより、奇数表示ライン各々に属する表示セルを画素データに応じた状態(点灯又は消灯モード)に設定する。又、かかるアドレス期間において、偶数番目に配列された行電極Y各々に第2極性の走査パルスを印加すると共に第1極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態(点灯又は消灯モード)に設定するようにしている。かかる駆動によれば、例えば奇数番目に配列されている行電極(X)近傍に形成された壁電荷の極性と、この奇数番目の行電極(X)に隣接する偶数番目の行電極(Y)に印加される走査パルスの極性とが同一となる。つまり、奇数番目に配列されている行電極(X)にアドレス放電が生起された直後、その行電極(X)に隣接する偶数番目の行電極(Y)に走査パルスが印加されても、この走査パルスが、既に上記行電極(X)近傍に形成されている壁電荷に影響を与えることは無い。
従って、アドレスの対象となる表示ラインに隣接する表示ラインに誤放電を防止する為のバイアス電圧を印加することなく、このアドレス対象となる表示ラインに属する表示セルPCのみにアドレス放電を生起させることができる。よって、無効電力の消費が低減される。
尚、上記実施例においては、表示面を担う前面透明基板側に行電極対(X,Y)、背面基板側に列電極D、隔壁15及び蛍光体層が形成されているPDP50を駆動する場合について説明したが、前面透明基板側に行電極対(X,Y)及び列電極D、背面基板側に隔壁15及び蛍光体層が夫々形成されているプラズマディスプレイパネルに対しても同様に適用可能である。
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
Claims (8)
- 放電空間を介して対向配置された第1及び第2基板と、前記第1基板及び前記第2基板間において夫々表示画面の水平方向に伸長しており且つ交互に配置された複数の行電極と、前記行電極各々に交叉した方向に伸長して配置された複数の列電極と、を備え、前記行電極と前記列電極との各交叉部に画素を担う表示セルが形成されているプラズマディスプレイパネルの駆動方法であって、
映像信号の1フィールドの表示期間をアドレス期間とサスティン期間とからなる複数のサブフィールドで構成し、サブフィールド各々の前記アドレス期間において、
複数の前記行電極各々の内で奇数番目に配列された前記行電極各々に第1極性の走査パルスを印加すると共に前記列電極各々に前記第1極性とは逆極性の第2極性の画素データパルスを印加し、
複数の前記行電極各々の内で偶数番目に配列された前記行電極各々に前記第2極性の走査パルスを印加すると共に前記列電極各々に前記第1極性の画素データパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記行電極の各々は、表示画面の水平方向に伸長する電極本体部と前記電極本体部から前記表示画面における上方向に突出する第1電極部と前記電極本体部から前記表示画面における下方向に突出する第2電極部とを備え、前記第1電極部及び前記列電極間の放電開始電圧と前記第2電極部及び前記列電極間の放電開始電圧とを異ならせることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記第1電極部及び前記列電極間の放電開始電圧が前記第2電極部及び前記列電極間の放電開始電圧よりも小さいことを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。
- 前記第1電極部の電極面積と前記第2電極部の電極面積とを異ならせることを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。
- 前記第1電極部の電極面積が前記第2電極部の電極面積よりも大きいことを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。
- 前記第1基板と第2基板との間に配置され、前記放電空間を前記表示セル毎に区画する隔壁を備え、前記隔壁は前記行電極各々の前記電極本体部に対向した位置に設けられている横壁部を有することを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。
- 前記行電極及び前記列電極は前記第1基板上に形成されていることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記第1基板は、表示面側となる基板であり、前記第2基板に蛍光体層が形成されていることを特徴とする請求項7記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177790A JP2006350095A (ja) | 2005-06-17 | 2005-06-17 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177790A JP2006350095A (ja) | 2005-06-17 | 2005-06-17 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006350095A true JP2006350095A (ja) | 2006-12-28 |
Family
ID=37646010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005177790A Pending JP2006350095A (ja) | 2005-06-17 | 2005-06-17 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006350095A (ja) |
-
2005
- 2005-06-17 JP JP2005177790A patent/JP2006350095A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005141257A (ja) | プラズマディスプレーパネルの駆動方法 | |
JP4029841B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
US20050168408A1 (en) | Plasma display panel and driving method thereof | |
JP4914576B2 (ja) | プラズマ表示装置及び該プラズマ表示装置に用いられる駆動方法 | |
KR100578960B1 (ko) | 플라즈마 디스플레이 패널과 그 구동방법 | |
JP4046092B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2006350095A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2004287175A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2006084626A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100560457B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
JP2007133291A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2006258924A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
JP2005352052A (ja) | プラズマ表示装置及びプラズマ表示装置に用いられる駆動方法 | |
JP2003345290A (ja) | プラズマディスプレイの駆動方法 | |
JP2009175201A (ja) | プラズマディスプレイの駆動方法及びプラズマディスプレイ装置 | |
JP4520750B2 (ja) | 放電型表示パネルの駆動装置 | |
KR100627337B1 (ko) | 플라즈마 표시 장치 및 그의 구동 방법 | |
KR100508928B1 (ko) | 플라즈마 디스플레이 패널 및 그의 구동 방법 | |
JP4507709B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100553207B1 (ko) | 플라즈마 표시패널 및 그의 구동방법 | |
JP5005255B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
KR101009069B1 (ko) | 플라즈마 디스플레이 패널 | |
JP2006003633A (ja) | プラズマ表示装置及び該プラズマ表示装置に用いられる駆動方法 | |
JP2005203153A (ja) | プラズマディスプレイパネル並びにその駆動装置及び方法 | |
JP2008107457A (ja) | プラズマディスプレイ装置 |