JP2006331399A5 - - Google Patents

Claims (10)

1. 出力オペランド値を生成するためにプログラム指示系列のプログラム指示を並行して実行する複数の実行パイプラインと、
   上記複数の実行パイプラインのそれぞれの実行パイプラインに並行して送出される候補プログラム指示の間のデータ依存性ハザードについて、第１上記候補プログラム指示の出力オペランド値が第２上記候補プログラム指示の入力オペランド値であることにより検出し、もしこのようなデータ依存性ハザードが検出された場合には、データ依存性ハザード信号が生成されるデータハザード検査論理と、
   上記第２上記候補プログラム指示の上記入力オペランド値が必要とされる前に、上記第１上記候補プログラム指示の上記出力オペランド値が生成されるかどうかを検出し、データハザード取消信号を生成するデータハザード取消論理と、
   上記データハザード取消信号を受信すると、いずれかのデータ依存性ハザード信号でも取り消し、上記第１上記候補プログラム指示と上記第２上記候補プログラム指示を並行して送出することを許可する指示送出制御論理と、
   上記第１上記候補プログラム指示の上記出力オペランド値が、上記第２上記候補プログラム指示の上記入力オペランド値として扱われるために、実行パイプライン間に送信されるように制御するオペランド転送論理とを備え、
   上記実行パイプラインのそれぞれは、対応する複数の実行段階を備え、異なる実行段階において異なる形式のプログラム指示のための出力オペランド値を生成することを特徴とするデータ処理装置。
2. 上記複数の実行パイプラインは、プログラム指示の実行順序で実施する２つの実行パイプラインで構成されることを特徴とする請求項１記載の装置。
3. 上記複数の実行段階は、上記複数の実行段階の間で進行するプログラム指示の実行のために必要とされる異なるデータ処理機能を実施するそれぞれ異なる指示実行論理を備えることを特徴とする上記請求項１記載の装置。
4. 少なくともいくつかの形式のプログラム指示については、上記複数の実行段階の内の最後の段階が開始される前に、少なくとも１つの出力オペランド値を生成するために必要とされる必要な処理機能の全てが完了していることを特徴とする上記請求項３記載の装置。
5. 少なくともいくつかの形式のプログラム指示については、上記複数の実行段階の内の最初の段階が完了される後までは、少なくとも１つの入力オペランド値が必要とされないことを特徴とする上記請求項３記載の装置。
6. 上記それぞれの異なる指示実行論理は、
   データシフト機能、
   ＡＬＵ機能、
   及び読込み／記憶機能のうちの１つまたはそれ以上を実施することを特徴とする上記請求項３記載の装置。
7. 上記それぞれの実行パイプラインのための上記複数の実行段階は、
   データシフト機能を実施するシフト実行段階と、
   ＡＬＵ機能を実施するＡＬＵ実行段階と、
   読込み／記憶機能を実施する読込み／記憶実行段階とを備える実行段階の系列を並べて備えることを特徴とする上記請求項１記載の装置。
8. 候補プログラム指示に関しては、
   ＡＬＵプログラム指示により後続されるシフトプログラム指示が並行して送出され、
   読込み／記憶プログラム指示により後続されるシフトプログラム指示が並行して送出され、
   及び読込み／記憶プログラム指示により後続されるＡＬＵプログラム指示が並行して送出される場合に、データ依存性ハザードを有することを特徴とする上記請求項７記載の装置。
9. 出力オペランド値を生成するためにプログラム指示系列のプログラム指示を並行して実行する複数の実行パイプライン手段と、
   上記複数の実行パイプライン手段のそれぞれの実行パイプライン手段に並行して送出される候補プログラム指示の間のデータ依存性ハザードについて、第１上記候補プログラム指示の出力オペランド値が第２上記候補プログラム指示の入力オペランド値であることにより検出し、もしこのようなデータ依存性ハザードが検出された場合には、データ依存性ハザード信号が生成されるデータハザード検査手段と、
   上記第２上記候補プログラム指示の上記入力オペランド値が必要とされる前に、上記第１上記候補プログラム指示の上記出力オペランド値が生成されるかどうかを検出し、データハザード取消信号を生成するデータハザード取消手段と、
   上記データハザード取消信号を受信すると、いずれかのデータ依存性ハザード信号でも取り消し、上記第１上記候補プログラム指示と上記第２上記候補プログラム指示を並行して送出することを許可する指示送出制御手段と、
   上記第１上記候補プログラム指示の上記出力オペランド値が、上記第２上記候補プログラム指示の上記入力オペランド値として扱われるために、実行パイプライン手段間に送信されるように制御するオペランド転送手段とを備え、
   上記実行パイプラインのそれぞれは、対応する複数の実行段階手段を備え、異なる実行段階手段において異なる形式のプログラム指示のための出力オペランド値を生成することを特徴とするデータ処理装置。
10. 出力オペランド値を生成するために複数の実行パイプライン内のプログラム指示系列のプログラム指示を並行して実行するステップと、
    上記複数の実行パイプラインのそれぞれの実行パイプラインに並行して送出される候補プログラム指示の間のデータ依存性ハザードについて、第１上記候補プログラム指示の出力オペランド値が第２上記候補プログラム指示の入力オペランド値であることにより検出し、もしこのようなデータ依存性ハザードが検出された場合には、データ依存性ハザード信号が生成されるステップと、
    上記第２上記候補プログラム指示の上記入力オペランド値が必要とされる前に、上記第１上記候補プログラム指示の上記出力オペランド値が生成されるかどうかを検出し、データハザード取消信号を生成するステップと、
    上記データハザード取消信号を受信すると、いずれかのデータ依存性ハザード信号でも取り消し、上記第１上記候補プログラム指示と上記第２上記候補プログラム指示を並行して送出することを許可するステップと、
    上記第１上記候補プログラム指示の上記出力オペランド値が、上記第２上記候補プログラム指示の上記入力オペランド値として扱われるために、実行パイプライン間に送信されるように制御するステップとを備え、
    上記実行パイプラインのそれぞれは、対応する複数の実行段階を備え、異なる実行段階において異なる形式のプログラム指示のための出力オペランド値を生成することを特徴とするデータ処理方法。