JP2006330322A - 液晶表示装置 - Google Patents

Abstract

【課題】十分な光感度を有する光センサを備えた液晶セルを提供する。
【解決手段】光センサ部21のアモルファスシリコン層25の長さＬを１５μｍ以上２５μｍ以下にする。長さＬはアモルファスシリコン層25の膜厚と関係ない。膜厚を１μｍにすると、アモルファスシリコン層25は暗電流が２×１０^−１２Ａ程度となり明暗電流比率が約１５００倍となる。アモルファスシリコン層25の光電流が１ｎＡ以上となる。光センサ部21の安定動作が可能となる。十分な光感度を有する光センサ部21にできる。ノイズの影響が少なく明暗電流比も高い光センサ31になる。高感度の光センサ31内蔵型の液晶セルとなる。
【選択図】図１

Description

本発明は、スイッチ素子および光電変換素子を備えたアレイ基板および液晶表示装置に関する。

近年、平面ディスプレイとしては、液晶ディスプレイ、プラズマディスプレイおよび有機発光ディスプレイなどが、パソコン、テレビジョン（ＴＶ）あるいは携帯電話などとして実用化されている。これらパソコンおよび携帯電話機などは、モバイルユースとして情報端末の機能を拡大している。

ところが、この種の平面ディスプレイは、機能的に単なる表示装置に過ぎない。現在、カメラ機能を有する液晶表示装置を備えた携帯電話機によって、画像を取り込んで送信することが可能であるが、このカメラ機能を有する携帯電話機では、例えば議事録などを入力して送信することはできないため、現在でもＦＡＸが使用されている。このため、この携帯電話機などに用いられている液晶表示装置中に、光入力機能を有する新たな平面ディスプレイの開発が望まれている。

そして、この種の液晶表示装置である液晶セルとしては、この液晶セルのアレイ基板上の１画素内に光センサとしてＰＩＮダイオードが設けられている。このＰＩＮダイオードは、Ｉ型の光電変換層であるＩ型ポリシリコン部を備えている。そして、このＰＩＮダイオードによる光電変換によって光信号を検出蓄積して画素信号として出力させている（例えば、特許文献１参照。）。
特開２００５−４３６７２号公報

しかしながら、上述の液晶セルでは、光センサにノイズの影響のない安定動作をさせるためには、白色光５万ルクス下で明暗電流比として少なくとも１０００倍以上であるとともに光電流の絶対値として１ｎＡ以上が必要である。さらに、この光センサの光感度を決める要因は、Ｉ型の光電変換層の移動度寿命積μτ、膜厚Ｄ、長さＬ、幅Ｗおよび内部電界強度Ｅがある。従来は、光感度に対する要因の因果関係が不明確で、光感度としては白色光５万ルクス下で０．８ｎＡ程度であり、必ずしも十分な光感度を得ることが容易でないという問題を有している。

本発明は、このような点に鑑みなされたもので、十分な光感度が得られるアレイ基板および液晶表示装置を提供することを目的とする。

本発明は、活性層を有するスイッチ素子と、光電変換層を有する光電変換素子と、これらスイッチ素子の活性層と前記光電変換素子の光電変換層とを電気的に直列に接続させる共通電極と、前記光電変換素子の光電変換層に電気的に接続された電極部とを具備し、前記光電変換層の前記共通電極に電気的に接続されている部分から前記電極部に電気的に接続されている部分までの長さが、前記光電変換層での光電流を最大とさせる長さであるものである。

そして、スイッチ素子の活性層と光電変換素子の光電変換層とを共通電極にて電気的に直列に接続させるとともに、この光電変換素子の光電変換層に電極部を電気的に接続させる。さらに、この光電変換層の共通電極に電気的に接続されている部分から電極部に電気的に接続されている部分までの長さを、光電変換層での光電流を最大とさせる長さにする。

本発明によれば、アレイ基板の光電変換素子の光電変換層を、ノイズの影響が少なく明暗電流比が高くできるから、十分な光感度を有する光電変換層にできるので、十分な光感度を得ることができる。

以下、本発明の液晶表示装置の一実施の形態の構成を図１ないし図３を参照して説明する。

図１ないし図３において、１は液晶表示装置としての液晶セルである。この液晶セル１は、画像などを取り込む光入力機能を有するとともに、その画像を表示させることができる光センサ内臓型ポリシリコン液晶表示装置である。そして、この液晶セル１は、略矩形平板状のアレイ基板２を備えている。このアレイ基板２は、略透明な矩形平板状の絶縁基板としての透光性基板であるガラス基板３を備えている。このガラス基板３は、例えば０．７ｍｍほどの厚さ寸法を有している。そして、このガラス基板３の一主面である表面上には、アンダーコート層としてシリコン窒化膜４および酸化シリコン膜５が順次積層されて成膜されている。

さらに、この酸化シリコン膜５上には、多結晶半導体としてのポリシリコンにて構成されたＬＤＤ構造を有する液晶表示用の薄膜トランジスタ（ＴＦＴ）としてのＮチャネル型のスイッチ素子としての読み出しＴＦＴ部６がマトリクス状に形成されている。この読み出しＴＦＴ部６は、１画素構成要素として配設されており、ゲート領域として機能する活性層としてのゲート領域であるＩ型ポリシリコン部７を備えている。

そして、このＩ型ポリシリコン部７の両側には、Ｎ⁻ポリシリコンにて構成されたＮ⁻ポリシリコン領域であるＬＤＤ（Lightly Doped Dorain）領域８,９が設けられている。これらＬＤＤ領域８,９それぞれの両側部には、共通電極としてのソース領域11とドレイン領域12とが一対の電極として設けられている。これらソース領域11およびドレイン領域12は、Ｎ^＋ポリシリコンにより構成されたＮ^＋型のポリシリコン層としてのＮ^＋ポリシリコン電極である。

また、これらＩ型ポリシリコン部７、ＬＤＤ領域８,９、ソース領域11およびドレイン領域12それぞれの上方には、絶縁性を有するゲート絶縁膜13が積層されて成膜されている。さらに、Ｉ型ポリシリコン部７上であるゲート絶縁膜13上には、モリブデン−タングステン（ＭｏＷ）により構成されたゲート電極14が成膜されている。ここで、このゲート電極14は、図１に示すように、Ｉ型ポリシリコン部７の幅寸法よりも大きな長さ寸法を有しており、このゲート電極14の直下にＩ型ポリシリコン部７が位置して設けられている。

さらに、このゲート電極14を含むゲート絶縁膜13上には、絶縁性を有する酸化シリコン膜である層間膜15が積層されて成膜されている。そして、これら層間膜15およびゲート絶縁膜13には、これら層間膜15およびゲート絶縁膜13のそれぞれを貫通して読み出しＴＦＴ部６のドレイン領域12を導通させる導通部としてのコンタクトホール16が開口されて設けられている。そして、このコンタクトホール16を含む層間膜15上には、金属製のドレイン電極17が積層されて設けられている。このドレイン電極17は、コンタクトホール16を介して読み出しＴＦＴ部６のドレイン領域12に電気的に接続されている。

一方、この読み出しＴＦＴ部６に連続した酸化シリコン膜５上には、アモルファスシリコンにて構成された光入力機能用であるＰＩＮ型の光電変換素子としての光センサ部21が設けられている。この光センサ部21は、Ｐ^＋領域として機能する電極部であるＰ^＋ポリシリコン部としてのＰ^＋ポリシリコン電極22を備えている。このＰ^＋ポリシリコン電極22は、多結晶半導体層であるＰ^＋型のポリシリコン層にて構成されている。また、このＰ^＋ポリシリコン電極22は、読み出しＴＦＴ部６のソース領域11から離間された酸化シリコン膜５上に積層されて設けられている。すなわち、このＰ^＋ポリシリコン電極22は、読み出しＴＦＴ部６が設けられている側の反対側の酸化シリコン膜５上に設けられている。また、ソース領域11は、読み出しＴＦＴ部６が設けられている側の酸化シリコン膜５上に設けられている。よって、このＰ^＋ポリシリコン電極22は、読み出しＴＦＴ部６の同一平面状に成膜されて形成されている。

そして、このＰ^＋ポリシリコン電極22を含む酸化シリコン膜５上にゲート絶縁膜13が積層されており、このゲート絶縁膜13上に層間膜15が積層されている。そして、これら層間膜15およびゲート絶縁膜13には、一対のコンタクトホール23,24が開口されている。そして、一方のコンタクトホール23は、Ｐ^＋ポリシリコン電極22に連通している。また、他方のコンタクトホール24は、読み出しＴＦＴ部６のソース領域11に連通している。さらに、これらコンタクトホール23,24のそれぞれを含む層間膜15上には、光電変換層としてのＩ型のアモルファスシリコン部であるアモルファスシリコン層25が積層されて成膜されている。このアモルファスシリコン層25は、ガラス基板３を３００℃と一体に加温した状態で、例えばシラン（ＳｉＨ_４）ガスのグロー放電ＣＶＤ（Chemical Vapor Deposition:化学的蒸着）法によって形成されている。

また、このアモルファスシリコン層25は、非晶質半導体であるアモルファスシリコン膜にて形成されている。さらに、このアモルファスシリコン層25は、コンタクトホール23,24を介してＰ^＋ポリシリコン電極22およびソース領域11のそれぞれに電気的に接続されている。よって、このソース領域11は、光センサ部21のＮ^＋ポリシリコン部として機能する。すなわち、このソース領域11は、光センサ部21のＮ^＋ポリシリコン部と読み出しＴＦＴ部６のＮ^＋ポリシリコン部とを兼ねた共通電極として機能する。したがって、これら光センサ部21および読み出しＴＦＴ部６は、ソース領域11によって電気的に直列に接続されている。また、この光センサ部21は、Ｐ^＋ポリシリコン電極22、アモルファスシリコン層25およびソース領域11によってＰＩＮ型に構成されている。したがって、この光センサ部21は、いわゆるプレーナ型に配置されている。

ここで、この光センサ部21のアモルファスシリコン層25の実効的な大きさは、図１に示すように、このアモルファスシリコン層25のコンタクトホール間23,24の長さである距離Ｌと幅Ｗとの積によって決まる。そして、このアモルファスシリコン層25の距離Ｌは、このアモルファスシリコン層25のソース領域11に電気的に接続されている部分の中央部からＰ^＋ポリシリコン電極22に電気的に接続されている部分の中央部までの長さである。具体的に、このアモルファスシリコン層25の距離Ｌは、このアモルファスシリコン層25での光電流が最大となるとともに、この光電流の値が極大値となる１５μｍ以上２５μｍ以下の長さに設定されている。さらに、このアモルファスシリコン層25の幅Ｗは、このアモルファスシリコン層25の幅寸法であって、例えば２．０μｍ程度に設定されている。

さらに、層間膜15およびゲート絶縁膜13には、これら層間膜15およびゲート絶縁膜13のそれぞれを貫通してＰ^＋ポリシリコン電極22を導通させる導通部としてのコンタクトホール26が開口されて設けられている。そして、このコンタクトホール26を含む層間膜15上には、電極部としての金属製のソース電極27が積層されて設けられている。このソース電極27は、読み出しＴＦＴ部６のドレイン電極17とは異なる別個の電極であって、コンタクトホール26を介してＰ^＋ポリシリコン電極22に電気的に接続されている。よって、このソース電極27は、光センサ部21のＰ^＋ポリシリコン電極22を介して、この光センサ部21のアモルファスシリコン層25に電気的に接続されている。言い換えると、このソース電極27は、光センサ部21のＰ^＋ポリシリコン電極22、アモルファスシリコン層25、ソース領域11およびＬＤＤ領域８のそれぞれを介して、読み出しＴＦＴ部６のＩ型ポリシリコン部７に電気的に接続されている。

また、ドレイン電極17は、光センサ31の制御電極で、読み出しＴＦＴ部６のドレイン領域12およびＬＤＤ領域９のそれぞれを介して、この読み出しＴＦＴ部６のＩ型ポリシリコン部７に電気的に接続されている。よって、このドレイン電極17は、読み出しＴＦＴ部６のドレイン領域12、ＬＤＤ領域９、Ｉ型ポリシリコン部７、ＬＤＤ領域８およびソース領域11を介して光センサ部21のアモルファスシリコン層25に電気的に接続されている。

ここで、光センサ部21と読み出しＴＦＴ部６とは、このソース領域11を共通電極として電気的に直列に接続されており、光入力機能素子としての光センサ31を構成する。そして、この光センサ31の制御電極は、ゲート電極14と、光センサ部21のＰ^＋ポリシリコン電極22に接続されたソース電極27と、読み出しＴＦＴ部６のドレイン領域12に接続されたドレイン電極17とにて構成されている。このため、この光センサ31のソース領域11は、電気的に周囲から遮断されて絶縁された、いわゆる電気的にフローティング状態とされている。さらに、この光センサ31の光センサ部21は、材料的にはホモジニアスであるが、光学的バンドギャップがアモルファスシリコン層25とＰ^＋ポリシリコン電極22およびソース領域11とで異なるのでヘテロ接合型となっている。

そして、これら光センサ部21および読み出しＴＦＴ部６上であるアモルファスシリコン層25、ソース電極27およびドレイン電極17を含む層間膜15上には、パッシベーション膜32が積層されて設けられている。このパッシベーション膜32上には、光センサ部21および読み出しＴＦＴ部６のそれぞれを覆うように光遮断層としての遮光膜33が積層されて配置されている。この遮光膜33は、光センサ部21および読み出しＴＦＴ部６上のソース電極27とドレイン電極17との間に位置して設けられている。したがって、この遮光膜33は、光センサ部21と読み出しＴＦＴ部６とのそれぞれを覆うように配置されている。また、この遮光膜33は、ソース電極27およびドレイン電極17と同一材料および同一工程にて形成されている。さらに、この遮光膜33は、図示しない被写体にて反射され、アレイ基板２のガラス基板３側から入射される反射光を遮光する位置に配置されている。

さらに、光センサ31の光センサ部21には、図３に示すように、センサ補助容量34が電気的に並列に接続されている。このセンサ補助容量34もまた、光センサ31の一部を構成する。さらに、これらセンサ補助容量34および光センサ31それぞれには、このセンサ補助容量34に蓄積された信号電荷を読み出すスイッチ35が取り付けられている。また、これらセンサ補助容量34および光センサ31が設けられている各画素内には、画素補助容量36と、この画像補助容量36を電気的に制御する画素駆動用のスイッチ素子であるポリシリコンＴＦＴ素子37とのそれぞれが設けられている。

一方、アレイ基板２に対向して矩形平板状の対向基板41が配設されている。この対向基板41は、略透明な矩形平板状の絶縁基板としての透光性基板であるガラス基板42を備えている。このガラス基板42のアレイ基板２に対向した側の一主面には、複数のカラーフィルタ43が形成されている。これら複数のカラーフィルタ43を含むガラス基板42上には、透明導電膜としてのＩＴＯ膜である対向電極44が形成されている。また、この対向電極44とアレイ基板２との間には、液晶組成物46が注入されて封止されて光変調層として液晶層45が介在されている。

次に、上記第１の実施の形態の液晶セルの動作について説明する。

撮像時には、最初に液晶セル１のゲート電極14にパルス的に正電圧をゲート電圧として印加する。

この状態で、図示しない被写体にて反射された反射光Ｒが、光センサ部21のアモルファスシリコン層25に入射すると、このアモルファスシリコン層25内に電子および正孔の対が発生する。

そして、この発生した対のうちの電子は、アモルファスシリコン層25の内部電界にてドリフトしてソース領域11に蓄積される。

このとき、このソース領域11が電気的なフローティング状態であるので、このソース領域11への電子の蓄積は、アモルファスシリコン層25の内部電界が０になるまで続く。

一方、このアモルファスシリコン層25内に発生した正孔も同様に、このアモルファスシリコン層25の内部電界によってＰ^＋ポリシリコン電極22へドリフトしてソース電極27に吸収される。

次いで、再度ゲート電極14にゲート電圧を印加して、ソース領域11に蓄積された電荷をドレイン領域12側に読み出させる。

そして、このドレイン領域12側へと読み出された電荷は、センサ補助容量34に再度蓄積される。

この後、このセンサ補助容量34に蓄積された電荷をスイッチ35にて読み出すことによって、画像信号を液晶層45で表示できる。

上述したように、上記一実施の形態によれば、液晶セル１においては、アモルファスシリコン層25に印加できるゲート電圧には上限があり、駆動用のポリシリコンＴＦＴ素子37のゲート電圧とほぼ同じくする必要があるため最大値が約５Ｖ程度である。ここで、この液晶セル１のアモルファスシリコン層25に印加できるゲート電圧と、駆動用のポリシリコンＴＦＴ素子37に印加できるゲート電圧とが異なる場合には、駆動用のポリシリコンＴＦＴ素子37に図示しない余計な回路を付加する必要がある。

一方、光センサ部21の光感度は、アモルファスシリコン層25の幅Ｗに直線的に比例するが、このアモルファスシリコン層25の幅Ｗをより大きくするには画素の開口率の観点から限界がある。そこで、このアモルファスシリコン層25の幅Ｗを２０μｍと一定にして、この制約の中で、このアモルファスシリコン層25の移動度寿命積μτ（移動度μ×寿命τ）を決めるガラス基板３の温度、このアモルファスシリコン層25の膜厚Ｄおよび距離Ｌを変化させて、光センサ部21の光感度、すなわち光電流の最大値を与える条件を算出した。

具体的には、ガラス基板３を３００℃に保持した状態で、このガラス基板３上にシランガスのグロー放電ＣＶＤ法にてアモルファスシリコン層25を形成した。ここで、３００℃近傍の温度においては、このアモルファスシリコン層25の光感度が最大になる。そこで、このアモルファスシリコン層25の幅Ｗを２０μｍと一定した状態で、このアモルファスシリコン層25の長さＬと膜厚Ｄとのそれぞれをパラメータとして変化させたときの光感度を測定した。このとき、評価条件として、このアモルファスシリコン層25に印加させるゲート電圧を５Ｖとした。さらに、このアモルファスシリコン層25の光感度は５万ルクスの白色光下での光電流とした。このとき、このアモルファスシリコン層25の暗電流は１０^−１２Ａ以下であった。

この結果、図４に示すように、このアモルファスシリコン層25の膜厚Ｄを増加させることによって、このアモルファスシリコン層25の光電流が増加することが判った。ところが、このアモルファスシリコン層25の膜厚Ｄは、１μｍ近傍から徐々に飽和し始めることが判った。このため、いずれの膜厚Ｄの場合でも、光電流は、アモルファスシリコン層25の長さＬが１５μｍ以上２５μｍ以下の間で極大値を有することが判った。

ここで、このアモルファスシリコン層25が極大値を有する理由について説明する。すなわち、光電流は光を受ける面積、すなわち受光面積に比例する。したがって、アモルファスシリコン層25の（幅Ｗ×長さＬ）に比例する。一方、このアモルファスシリコン層25への反射光Ｒの入射によって生成された電子と正孔との対は、このアモルファスシリコン層25の内部電界強度Ｅによって、光センサ部21の各電極、すなわちＰ^＋ポリシリコン電極22およびソース領域11へドリフトして走行するが、これら電子および正孔の対の走行距離λは、ほぼμτＥ（移動度μ×寿命τ×内部電界強度Ｅ）の積で表すことができる。

さらに、入射する反射光Ｒにて生成される電子と正孔との対がＰ^＋ポリシリコン電極22およびソース領域11に到達する割合を収集確率と定義する。すなわち、長さＬ_０のアモルファスシリコン層25では、収集確率がＬ_０＜λの場合に１と仮定し、生成された電子と正孔との対がすべてＰ^＋ポリシリコン電極22およびソース領域11に到達して光電流に寄与すると仮定する。一方、長さＬ_０のアモルファスシリコン層25の収集確率がＬ_０＞λの場合には、すべての電子と正孔との対がＰ^＋ポリシリコン電極22およびソース領域11に到達できないので、これら電子と正孔との対のうちの一部が光電流に寄与できるに過ぎない。

このとき、この光電流に寄与できる電子と正孔との対の割合を示す表式をｅｘｐ（１−Ｌ／λ）の減少関数と仮定する。したがって、光電流は、アモルファスシリコン層25の受光面積×収集確率となるから、Ｌ_０＜λの場合にＷＬ以下となり、Ｌ_０＞λの場合にＷＬ×ｅｘｐ（１−Ｌ／λ）以下と表すことができる。この結果、Ｌ＝Ｌ_０＝λの場合に、アモルファスシリコン層25での光電流の極大値が得られることが判る。

一般に、このアモルファスシリコン層25のμτ積は、ガラス基板３の温度を一定にしてもシランガスの流量や放電時の出力などの要因によってばらつく。そこで、このμτ積を１０^−６ｃｍ^２／Ｖ以上１０^−７ｃｍ^２／Ｖ以下とし、このアモルファスシリコン層25の内部電界のゲート電圧を５Ｖとすると、Ｅ＝１０^３Ｖ／ｍ以下であるから、λ＝０．１μｍ以上１０μｍ以下程度になり、実験結果のＬ値（Ｌ_０）に近い値が得られるから、定性的に説明できる。

この結果、このアモルファスシリコン層25のμτ積の物理的な制限と、ゲート電圧を５Ｖ程度に抑える必要からの内部電界強度Ｅの制約とから、このアモルファスシリコン層25の長さＬの値を１５μｍ以上２５μｍ以下にすると良い。そして、このＬの値は、アモルファスシリコン層25の膜厚Ｄとは関係なく成立する。したがって、上述のように、このアモルファスシリコン層25を膜厚Ｄ＝１μｍ、幅Ｗ＝２０μｍおよびゲート電圧＝５Ｖとした場合に、このアモルファスシリコン層25の長さＬの値が２２μｍの時に、光電流として５万ルクスの白色光下で３ｎＡを得ることができる。

そしてこの結果は、このアモルファスシリコン層25の膜厚を１μｍにした場合の光電流の結果に関係している。さらに、このときのアモルファスシリコン層25は、暗電流が２×１０^−１２Ａ程度で、明暗電流比率が約１５００倍程度であった。したがって、このアモルファスシリコン層25の光電流は、上述の１ｎＡ以上の条件を満たしているから、光センサ部21の安定動作が可能となる。よって、十分な光感度を有するアモルファスシリコン層25を備えた光センサ31にできるから、ノイズの影響が少なく明暗電流比も高いアモルファスシリコン層25にでき、高感度の光センサ31内蔵型の液晶セル１を得ることができる。

なお、上記各実施の形態では、液晶セル１の光センサ部21と読み出しＴＦＴ部６とを平面的に切り離して形成したり、これら光センサ部21および読み出しＴＦＴ部６を最後に金属配線で接続したりしてもよい。また、これら光センサ部21と読み出しＴＦＴ部６とを立体的に形成したが、これら光センサ部21と読み出しＴＦＴ部６を同一平面状に形成することもできる。

本発明のアレイ基板の一実施の形態の一部を示す説明平面図である。 同上アレイ基板を備えた液晶表示装置の一部を示す説明断面図である。 同上液晶表示装置の一部を示す説明平面図である。 同上液晶表示装置の光電変換層の長さと光電流との関係を示すグラフである。 同上液晶表示装置の光電変換層の光電流の極大値を説明するグラフである。

符号の説明

１ 液晶表示装置としての液晶セル
２ アレイ基板
６ スイッチ素子としての読み出しＴＦＴ部
７ 活性層としてのＩ型ポリシリコン部
11 共通電極としてのソース領域
21 光電変換素子としての光センサ部
22 電極部としてのＰ^＋ポリシリコン電極
25 光電変換層としてのアモルファスシリコン層
41 対向基板
45 液晶層

Claims (5)

1. 活性層を有するスイッチ素子と、
   光電変換層を有する光電変換素子と、
   これらスイッチ素子の活性層と前記光電変換素子の光電変換層とを電気的に直列に接続させる共通電極と、
   前記光電変換素子の光電変換層に電気的に接続された電極部とを具備し、
   前記光電変換層の前記共通電極に電気的に接続されている部分から前記電極部に電気的に接続されている部分までの長さが、前記光電変換層での光電流を最大とさせる長さである
   ことを特徴としたアレイ基板。
2. 光電変換層での光電流を最大とさせる長さは、１５μｍ以上２５μｍ以下である
   ことを特徴とした請求項１記載のアレイ基板。
3. 光電変換層は、アモルファスシリコン層である
   ことを特徴とした請求項１または２記載のアレイ基板。
4. 光電変換層は、Ｉ型のアモルファスシリコン層で、
   共通電極は、Ｎ^＋型のポリシリコン層で、
   電極部は、Ｐ^＋型のポリシリコン層である
   ことを特徴とした請求項１ないし３いずれか記載のアレイ基板。
5. 請求項１ないし４いずれか記載のアレイ基板と、
   このアレイ基板に対向して設けられた対向基板と、
   この対向基板および前記アレイ基板の間に介在された液晶層と
   を具備したことを特徴とした液晶表示装置。

Images