JP2006329892A - Light receiving device - Google Patents
Light receiving device Download PDFInfo
- Publication number
- JP2006329892A JP2006329892A JP2005156376A JP2005156376A JP2006329892A JP 2006329892 A JP2006329892 A JP 2006329892A JP 2005156376 A JP2005156376 A JP 2005156376A JP 2005156376 A JP2005156376 A JP 2005156376A JP 2006329892 A JP2006329892 A JP 2006329892A
- Authority
- JP
- Japan
- Prior art keywords
- current
- light receiving
- circuit
- test
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本発明は受光装置に係り、特に、入力光に応じた信号を出力する受光装置に関する。 The present invention relates to a light receiving device, and more particularly to a light receiving device that outputs a signal corresponding to input light.
図5は従来の受光装置の一例のブロック構成図を示す。 FIG. 5 is a block diagram showing an example of a conventional light receiving device.
従来の受光装置1は、基準電圧回路11、フォトダイオードPDA、PDA´、入力回路12、13、カレントミラー回路14、15、コンパレータ16、抵抗RA、RA´から構成されている。
The conventional
基準電圧回路11は、端子T11に接続されており、端子T11に印加される電源電圧Vccから基準電圧Vrefを生成する。基準電圧回路11で生成された基準電圧Vrefは、フォトダイオードPDA及びフォトダイオードPDA´のカソードに印加される。
The
フォトダイオードPDAとフォトダイオードPDA´とは、隣接して配置されており、受光装置1をモータなどに実装した時には、遮光板により一方に光が入射しているときには、他方は遮光された状態となるように配置されており、遮光板の移動に伴って、フォトダイオードPDAとフォトダイオードPDA´とに入射する光量が変化してフォトダイオードPDAに流れる電流量とフォトダイオードPDA´に流れる電流量とに差が生じる。
The photodiode PDA and the photodiode PDA ′ are disposed adjacent to each other. When the light receiving
フォトダイオードPDAは、アノードが入力回路12に接続されている。また、フォトダイオードPDA´は、アノードが入力回路13に接続されている。
The anode of the photodiode PDA is connected to the
入力回路12は、npnトランジスタQAから構成されている。トランジスタQAは、ベースにフォトダイオードPDAのアノードが接続され、コレクタにカレントミラー回路14が接続され、エミッタに端子T12が接続されている。端子T12は、接地される。
The
トランジスタQAは、フォトダイオードPDAの入射光量に応じた電流をカレントミラー回路14から引き込んでいる。
The transistor QA draws current from the
カレントミラー回路14は、pnpトランジスタQ1、Q2から構成されており、トランジスタQAから引き込まれる電流に応じた電流をトランジスタQ2のコレクタから出力する。カレントミラー回路14の出力電流は、抵抗RAに供給される。抵抗RAは、カレントミラー回路14の出力電流に応じた電圧を、カレントミラー回路14を構成するトランジスタQ2のコレクタと抵抗RAとの接続点に発生する。カレントミラー回路14を構成するトランジスタQ2のコレクタと抵抗RAとの接続点はコンパレータ16の反転入力端子に接続されている。
The
入力回路13は、npnトランジスタQA´から構成されている。トランジスタQA´は、ベースにフォトダイオードPDA´のアノードが接続され、コレクタにカレントミラー回路15が接続され、エミッタに接地された端子T12が接続されている。
The
トランジスタQA´は、フォトダイオードPDA´の入射光量に応じた電流をカレントミラー回路14から引き込んでいる。
The transistor QA ′ draws a current corresponding to the amount of incident light from the photodiode PDA ′ from the
カレントミラー回路15は、pnpトランジスタQ4、Q5から構成されており、トランジスタQA´から引き込まれる電流に応じた電流をトランジスタQ5のコレクタから出力する。カレントミラー回路15の出力電流は、抵抗RA´に供給される。抵抗RA´は、カレントミラー回路15の出力電流に応じた電圧VA´を、カレントミラー回路15を構成するトランジスタQ5のコレクタと抵抗RA´との接続点に発生する。
The
カレントミラー回路15を構成するトランジスタQ5のコレクタと抵抗RA´との接続点はコンパレータ16の非反転入力端子に接続されている。コンパレータ16は、電圧VAと電圧VA´との差電圧を出力電圧Voutとして端子T13より出力する。
A connection point between the collector of the transistor Q5 constituting the
図6は従来の一例の動作説明図を示す。 FIG. 6 shows an operation explanatory diagram of a conventional example.
従来の受光装置1では、フォトダイオードPDAへの入射光PAとフォトダイオードPDA´への入射光PA´とが同一の場合には、コンパレータ16の反転入力端子に印加される電圧VAとコンパレータ16の非反転入力端子に印加される電圧VA´とが略等しくなるので、出力端子T13から出力される出力電圧Voutは不定となる。
In the conventional
また、フォトダイオードPDAへの入射光PAがフォトダイオードPDA´への入射光PA´より十分に大きければ、コンパレータ16の反転入力端子の電圧VAがコンパレータ16の非反転入力端子の電圧VA´より大きくなるので、コンパレータ16の出力はローレベルとなり、よって、出力端子T13から出力される出力電圧Voutはローレベルとなる。
If the incident light PA to the photodiode PDA is sufficiently larger than the incident light PA ′ to the photodiode PDA ′, the voltage VA of the inverting input terminal of the
さらに、フォトダイオードPDA´への入射光PA´がフォトダイオードPDAへの入射光PAより十分に大きければ、コンパレータ16の非反転入力端子の電圧VA´がコンパレータ16の反転入力端子の電圧VAより大きくなるので、コンパレータ16の出力はハイレベルとなり、よって、出力端子T13から出力される出力電圧Voutはハイレベルとなる。
Further, if the incident light PA ′ to the photodiode PDA ′ is sufficiently larger than the incident light PA to the photodiode PDA, the voltage VA ′ of the non-inverting input terminal of the
なお、本出願人は、上記のような受光装置の検査に関する公知技術について調査を行なったが、上記のような受光装置の検査に関する公知技術は検知できなかった。 The present applicant has investigated the above-described known technique related to the inspection of the light receiving device, but could not detect the known technique related to the inspection of the light receiving device as described above.
しかるに、従来の受光装置を検査する場合、フォトダイオードPDAへの入射光PAとフォトダイオードPDA´への入射光PA´とを調整する必要がある。このとき、フォトダイオードPDAとフォトダイオードPDA´とはそのピッチが数十μm、例えば、50μmと非常に近接して配置されているため、フォトダイオードPDAへの入射光PAとフォトダイオードPDA´への入射光PA´とを異ならせることは非常に困難であった。このため、例えば、パッケージング後、実際の使用状況と同様な状態で検査が行なわれ、ウェハ検査は行なわれていないのが実情であった。 However, when inspecting a conventional light receiving device, it is necessary to adjust the incident light PA to the photodiode PDA and the incident light PA ′ to the photodiode PDA ′. At this time, the pitch between the photodiode PDA and the photodiode PDA ′ is several tens μm, for example, 50 μm, so that the light incident on the photodiode PDA and the photodiode PDA ′ are incident on the photodiode PDA ′. It was very difficult to make the incident light PA ′ different. For this reason, for example, after packaging, the inspection is performed in a state similar to the actual usage state, and the wafer inspection is not performed.
本発明は上記の点に鑑みてなされたもので、簡単な構成で内部回路の検査を行なうことができる受光装置を提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a light receiving device capable of inspecting an internal circuit with a simple configuration.
本発明は、入力光に応じた信号を出力する受光装置であって、入力光を電気信号に変換する受光素子(PDA、PDA´)と、受光素子(PDA、PDA´)で変換された電気信号に応じた電流を引き込む入力回路(12、13)と、入力回路(12、13)により引き込まれた電流に応じた電流を出力するカレントミラー回路(14、15)と、テスト時にカレントミラー回路(14、15)の入力電流に対する出力電流の比を調整可能とするテスト回路(111、112)とを有することを特徴とする。 The present invention is a light receiving device that outputs a signal corresponding to input light, and includes a light receiving element (PDA, PDA ′) that converts the input light into an electric signal and an electric signal converted by the light receiving element (PDA, PDA ′). An input circuit (12, 13) for drawing a current according to a signal, a current mirror circuit (14, 15) for outputting a current according to a current drawn by the input circuit (12, 13), and a current mirror circuit during a test And a test circuit (111, 112) that can adjust the ratio of the output current to the input current of (14, 15).
テスト回路(111、112)は、入力回路(12、13)から引き込まれた電流に応じた電流をテスト端子(T14、T15)から引き込み、カレントミラー回路(14、15)の出力電流に合成することを特徴とする。 The test circuit (111, 112) draws a current corresponding to the current drawn from the input circuit (12, 13) from the test terminal (T14, T15) and combines it with the output current of the current mirror circuit (14, 15). It is characterized by that.
テスト回路(111、112)は、ベースが入力回路(12、13)に接続され、エミッタがテスト端子(T14、T15)に接続され、コレクタがカレントミラー回路(14、15)の出力に接続されたトランジスタ(Q3、Q6)から構成されたことを特徴とする。 The test circuit (111, 112) has a base connected to the input circuit (12, 13), an emitter connected to the test terminal (T14, T15), and a collector connected to the output of the current mirror circuit (14, 15). It is characterized by comprising transistors (Q3, Q6).
テスト回路(111、112)は、テスト端子にカレントミラー回路(14、15)の駆動電圧(Vcc)と同じ電圧が印加されることを特徴とする。 The test circuit (111, 112) is characterized in that the same voltage as the drive voltage (Vcc) of the current mirror circuit (14, 15) is applied to the test terminal.
なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲が限定されるものではない。 In addition, the said reference code is a reference to the last, and a claim is not limited by this.
本発明によれば、入力光を電気信号に変換する受光素子で変換された電気信号に応じた電流を入力回路によりカレントミラー回路から引き込み、テスト時にテスト回路によりカレントミラー回路の入力電流に対する出力電流の比を調整することにより、入力光を調整することなく、テスト端子の電圧を変えることにより、入力光を一定としても出力電流を制御することができる等の特長を有する。 According to the present invention, the current corresponding to the electrical signal converted by the light receiving element that converts the input light into the electrical signal is drawn from the current mirror circuit by the input circuit, and the output current corresponding to the input current of the current mirror circuit is tested by the test circuit during the test. By adjusting the ratio, the output current can be controlled even if the input light is constant by changing the voltage of the test terminal without adjusting the input light.
〔構成〕
図1は本発明の一実施例の回路構成図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明は省略する。
〔Constitution〕
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the figure, the same components as those in FIG.
本実施例の受光装置100は、基準電圧回路11、入力回路12、13、カレントミラー回路14、15、コンパレータ16、フォトダイオードPDA、PDA´、抵抗RA、RA´に加えて、テスト回路111、112を設けた構成とされている。
In addition to the
テスト回路111は、pnpトランジスタQ3から構成されている。トランジスタQ3は、エミッタがテスト端子T14に接続され、ベースがトランジスタQ1のベース及びコレクタ、並びに、トランジスタQ2のベースに接続され、コレクタがトランジスタQ2のコレクタと抵抗RAとの接続点に接続されている。
The
テスト端子T14には、テスト時に電源電圧Vcc又は接地電位GNDが印加され、通常動作時は接地電位GNDとされる。トランジスタQ3は端子T14に電源電圧Vccが印加されているときにはオンとされ、接地電位GNDのときにはオフされる。 The power supply voltage Vcc or the ground potential GND is applied to the test terminal T14 during the test, and is set to the ground potential GND during the normal operation. The transistor Q3 is turned on when the power supply voltage Vcc is applied to the terminal T14, and is turned off when the ground potential is GND.
トランジスタQ3は、テスト端子T14に電源電圧Vccを印加するとオンし、トランジスタQ2と同様に動作する。これによって、カレントミラー回路14の出力トランジスタが2つになり、入力電流に対する出力電流の比に相当するカレントミラー比が変更される。これによって、フォトダイオードPDAの入射光を一定とした場合であっても電圧VAを制御できる。
The transistor Q3 is turned on when the power supply voltage Vcc is applied to the test terminal T14, and operates in the same manner as the transistor Q2. As a result, the number of output transistors of the
テスト回路112は、pnpトランジスタQ6から構成されている。トランジスタQ6は、エミッタがテスト端子T15に接続され、ベースがトランジスタQ4のベース及びコレクタ、並びに、トランジスタQ5のベースに接続され、コレクタがトランジスタQ5のコレクタと抵抗RA´との接続点に接続されている。
The
テスト端子T15には、テスト時に電源電圧Vcc又は接地電位GNDが印加され、通常動作時は常時、接地電位GNDとされる。トランジスタQ5はテスト端子T15に電源電圧Vccを印加するとオンし、テスト端子T15の電圧が接地電位GNDとされるとオフする。トランジスタQ6はオンすると、トランジスタQ5と同様に動作する。これによって、カレントミラー回路15の出力トランジスタがQ5とトランジスタQ6の2つのトランジスタで構成されるので、入力電流に対する出力電流の比に相当するカレントミラー比が変更される。これによって、フォトダイオードPDA´への入射光を一定とした場合であっても電圧VA´を制御できる。
The power supply voltage Vcc or the ground potential GND is applied to the test terminal T15 during the test, and is always set to the ground potential GND during the normal operation. The transistor Q5 is turned on when the power supply voltage Vcc is applied to the test terminal T15, and turned off when the voltage at the test terminal T15 is set to the ground potential GND. When the transistor Q6 is turned on, it operates in the same manner as the transistor Q5. As a result, the output transistor of the
〔動作〕
図2は本発明の一実施例の動作説明図を示す。
[Operation]
FIG. 2 is a diagram for explaining the operation of an embodiment of the present invention.
本実施例の受光装置100の動作を説明する。
The operation of the
まず、フォトダイオードPDAへの入射光PA、及び、フォトダイオードPDA´への入射光PA´を均一な状態として、テスト端子T14、T15の電圧を共に接地電位GNDとする。このとき、カレントミラー回路14、15の出力電流比は、
(Iq2/Iq1)=(Iq5/Iq4) ・・・(1)
で表せる。なお、Iq1はトランジスタQ1に流れる電流、Iq2はトランジスタQ2に流れる電流、Iq4はトランジスタQ4に流れる電流、Iq5はトランジスタQ5に流れる電流を示しており、トランジスタQ1、Q2、Q4、Q5は通常、
Iq1=Iq4、Iq2=Iq5
に設定されている。よって、コンパレータ16の反転入力端子に印加される電圧VAとコンパレータ16の非反転入力端子に印加される電圧VA´と略等しくなり、コンパレータ16の出力は、不定状態となる。したがって、出力端子T13の出力電圧Voutは不定となる。
First, the incident light PA to the photodiode PDA and the incident light PA ′ to the photodiode PDA ′ are made uniform, and the voltages at the test terminals T14 and T15 are both set to the ground potential GND. At this time, the output current ratio of the
(Iq2 / Iq1) = (Iq5 / Iq4) (1)
It can be expressed as Iq1 is a current flowing through the transistor Q1, Iq2 is a current flowing through the transistor Q2, Iq4 is a current flowing through the transistor Q4, Iq5 is a current flowing through the transistor Q5, and the transistors Q1, Q2, Q4, and Q5 are usually
Iq1 = Iq4, Iq2 = Iq5
Is set to Therefore, the voltage VA applied to the inverting input terminal of the
次に、テスト端子T14に電源電圧Vccを印加し、テスト端子T15を接地電位GNDとする。テスト端子T14に電源電圧Vccが印加されると、トランジスタQ3がオンし、トランジスタQ3に電流Iq3が流れる。 Next, the power supply voltage Vcc is applied to the test terminal T14, and the test terminal T15 is set to the ground potential GND. When the power supply voltage Vcc is applied to the test terminal T14, the transistor Q3 is turned on, and a current Iq3 flows through the transistor Q3.
トランジスタQ3に電流Iq3が流れることにより、式(1)の左辺は
{(Iq2+Iq3)/Iq1} ・・・(2)
で表される。このとき、トランジスタQ1、Q2、Q4、Q5は通常
Iq1=Iq4、Iq2=Iq5
に設定されているので、
{(Iq2+Iq3)/Iq1}>(Iq5/Iq4)
となる。
When the current Iq3 flows through the transistor Q3, the left side of the equation (1) becomes {(Iq2 + Iq3) / Iq1} (2)
It is represented by At this time, the transistors Q1, Q2, Q4, and Q5 are normally Iq1 = Iq4, Iq2 = Iq5
Is set to
{(Iq2 + Iq3) / Iq1}> (Iq5 / Iq4)
It becomes.
よって、コンパレータ16の反転入力端子に印加される電圧VAはコンパレータ16の非反転入力端子に印加される電圧VA´に比べて十分に大きくなるため、コンパレータ16の出力はローレベルとなる。したがって、出力端子T13の出力電圧Voutはローレベルとなる。
Therefore, since the voltage VA applied to the inverting input terminal of the
また、テスト端子T14を接地電位GNDとし、テスト端子T15に電源電圧Vccを印加する。テスト端子T15に電源電圧Vccが印加されると、トランジスタQ6がオンし、トランジスタQ6に電流Iq6が流れる。 Further, the test terminal T14 is set to the ground potential GND, and the power supply voltage Vcc is applied to the test terminal T15. When the power supply voltage Vcc is applied to the test terminal T15, the transistor Q6 is turned on and a current Iq6 flows through the transistor Q6.
トランジスタQ6に電流Iq6が流れることにより、式(1)の右辺は
{(Iq5+Iq6)/Iq4} ・・・(2)
で表される。このとき、トランジスタQ1、Q2、Q4、Q5は通常
Iq1=Iq4、Iq2=Iq5
に設定されているので、
(Iq2/Iq1)<{(Iq5+Iq6)/Iq4}
となる。
When the current Iq6 flows through the transistor Q6, the right side of the equation (1) becomes {(Iq5 + Iq6) / Iq4} (2)
It is represented by At this time, the transistors Q1, Q2, Q4, and Q5 are normally Iq1 = Iq4, Iq2 = Iq5
Is set to
(Iq2 / Iq1) <{(Iq5 + Iq6) / Iq4}
It becomes.
よって、コンパレータ16の非反転入力端子に印加される電圧VA´はコンパレータ16の反転入力端子に印加される電圧VAに比べて十分に大きくなるため、コンパレータ16の出力はハイレベルとなる。したがって、出力端子T13の出力電圧Voutはハイレベルとなる。
Therefore, since the voltage VA ′ applied to the non-inverting input terminal of the
〔検査方法〕
次に受光装置100の検査方法について説明する。
〔Inspection method〕
Next, an inspection method for the
図3は検査システムのブロック構成図を示す。 FIG. 3 shows a block diagram of the inspection system.
検査システム200は、検査装置211、ドライブ回路212、プローブ213−1〜213−5、照明装置214から構成されており、受光装置100をウェハ300上に搭載された状態で検査する。ウェハ300上には、多数の受光装置100が搭載されている。
The
検査装置211は、予め設定されたプログラムによりドライブ回路212及び照明装置214を制御し、受光装置100の検査を行なう。ドライブ回路212は、検査装置211からの制御信号によりプローブ213−1、213−2、213−4、213−5に電圧を印加するとともに、プローブ213−3の電圧を検出し、検査装置211に供給する。プローブ213−1は、受光装置100の端子T11に接触する。プローブ213−2は、受光装置100の端子T12に接触する。プローブ213−3は、受光装置100の端子T13に接触する。プローブ213−4は、受光装置100の端子T14に接触する。プローブ213−5は、受光装置100の端子T15に接触する。
The inspection device 211 controls the
次に、検査時の動作を説明する。 Next, the operation at the time of inspection will be described.
図4は検査装置211の検査時のフローチャートを示す。 FIG. 4 shows a flowchart when the inspection apparatus 211 is inspected.
検査装置211は、まず、ステップS1−1で照明装置214を駆動し、ウェハ300全体に均一に光を照射する。
First, the inspection apparatus 211 drives the
検査装置211は、ステップS1−2で端子T11に電源電圧Vccを印加し、端子T12を接地し、ステップS1−3でテスト端子T14に電源電圧Vccを印加し、テスト端子T15を接地する。これによって、コンパレータ16の反転入力端子の電圧VAをコンパレータ16の非反転入力端子の電圧VA´より十分に大きくできる。このため、受光装置100が正常な状態であれば、コンパレータ16の出力はローレベルとなり、出力端子T13の出力電圧Voutはローレベルとなる。
The inspection device 211 applies the power supply voltage Vcc to the terminal T11 in step S1-2, grounds the terminal T12, applies the power supply voltage Vcc to the test terminal T14 in step S1-3, and grounds the test terminal T15. As a result, the voltage VA at the inverting input terminal of the
検査装置211は、ステップS1−4で出力端子T13の出力電圧Voutを監視し、ステップS1−5で出力端子T13の出力電圧Voutがローレベルであれば、次に、ステップS1−6でテスト端子T15に電源電圧Vccを印加し、テスト端子T14を接地する。これによって、コンパレータ16の非反転入力端子の電圧VA´をコンパレータ16の反転入力端子の電圧VAより十分に大きくできる。このため、受光装置100が正常な状態であれば、コンパレータ16の出力はハイレベルとなり、出力端子T13の出力電圧Voutはハイレベルとなる。
The inspection device 211 monitors the output voltage Vout of the output terminal T13 in step S1-4, and if the output voltage Vout of the output terminal T13 is low in step S1-5, next, the test terminal in step S1-6. The power supply voltage Vcc is applied to T15, and the test terminal T14 is grounded. As a result, the voltage VA ′ at the non-inverting input terminal of the
検査装置211は、ステップS1−7で出力端子T13の出力電圧Voutを監視し、ステップS1−8で出力端子T13の出力電圧Voutがハイレベルであれば、ステップS1−9で受光装置100は正常な状態であると判断して処理を終了する。また、検査装置211は、ステップS1−5で出力端子T13の出力電圧Voutがハイレベル又はステップS1−8で出力端子T13の出力電圧Voutがローレベルであると判定されると、受光装置100にエラーがあると判断して、ステップS1−10でエラー通知を行なう。
The inspection device 211 monitors the output voltage Vout of the output terminal T13 in step S1-7, and if the output voltage Vout of the output terminal T13 is high in step S1-8, the
なお、検査後、検査装置211により正常であると判定された受光装置100はウェハ300から切断され、リードフレームに搭載される。リードフレームに搭載された後、端子T11〜T15がリードにワイヤボンディングなどによって配線される。このとき、テスト端子T14、T15は、接地レベルとされるリードに配線される。これによって、製品時には、テスト端子T14、T15は、接地レベルとされ、トランジスタQ3、Q6は常時オフ状態となり、テスト回路111、112は非動作状態とされる。
After the inspection, the
〔効果〕
本実施例によれば、フォトダイオードPDA、PDA´に均一な光を照射した状態で、テスト端子T14、T15に印加する電圧を電源電圧Vccと接地電位GNDとに切り替え、出力端子T13から出力される出力電圧Voutを検出することにより、受光装置100の内部回路の検査を行うことができる。よって、微妙な光量の制御が不要となり簡単に検査を行なうことができる。また、本実施例によれば、ウェハ検査を簡単に実現できる。
〔effect〕
According to the present embodiment, the voltage applied to the test terminals T14 and T15 is switched between the power supply voltage Vcc and the ground potential GND in a state in which the photodiodes PDA and PDA ′ are irradiated with uniform light, and output from the output terminal T13. By detecting the output voltage Vout, the internal circuit of the
〔その他〕
なお、本実施例では、2つのフォトダイオードPDA、PDA´が搭載された受光装置100を例に説明を行なったが、1つ或いは3つ以上のフォトダイオードが搭載された受光装置についても同様に内部回路の検査を行なうことができることは言うまでもない。また、本実施例では、受光素子としてフォトダイオードを例に説明を行なったが、受光素子はフォトダイオードに限定されるものではなく、フォトトランジスタなどの他の受光素子でも同様な検査を行なうことができる。
[Others]
In this embodiment, the
100 受光装置
PDA、PDA´ フォトダイオード
11 基準電圧回路、12、13 入力回路、14、15 カレントミラー回路
16 コンパレータ
RA、RA´ 抵抗
T14、T15 テスト端子
100 Photodetector PDA, PDA '
Claims (4)
前記入力光を電気信号に変換する受光素子と、
前記受光素子で変換された電気信号に応じた電流を引き込む入力回路と、
前記入力回路により引き込まれた電流に応じた電流を出力するカレントミラー回路と、
テスト時に前記カレントミラー回路の入力電流に対する出力電流の比を調整可能とするテスト回路とを有することを特徴とする受光装置。 A light receiving device that outputs a signal according to input light,
A light receiving element for converting the input light into an electrical signal;
An input circuit for drawing a current according to the electrical signal converted by the light receiving element;
A current mirror circuit that outputs a current according to the current drawn by the input circuit;
And a test circuit capable of adjusting a ratio of an output current to an input current of the current mirror circuit during a test.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156376A JP4720292B2 (en) | 2005-05-27 | 2005-05-27 | Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156376A JP4720292B2 (en) | 2005-05-27 | 2005-05-27 | Receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006329892A true JP2006329892A (en) | 2006-12-07 |
JP4720292B2 JP4720292B2 (en) | 2011-07-13 |
Family
ID=37551720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005156376A Active JP4720292B2 (en) | 2005-05-27 | 2005-05-27 | Receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4720292B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007012905A (en) * | 2005-06-30 | 2007-01-18 | Mitsumi Electric Co Ltd | Light-receiving device |
JP2009074855A (en) * | 2007-09-19 | 2009-04-09 | Oki Semiconductor Co Ltd | Photodetection device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05333090A (en) * | 1992-05-28 | 1993-12-17 | Matsushita Electric Ind Co Ltd | Abnormality detection device for photosemiconductor element |
JPH08129046A (en) * | 1994-11-01 | 1996-05-21 | Mitsubishi Electric Corp | Testing circuit of current-voltage conversion amplifier |
JPH0949762A (en) * | 1995-08-09 | 1997-02-18 | Mitsubishi Electric Corp | Light quantity voltage conversion circuit |
JP2000099175A (en) * | 1998-09-24 | 2000-04-07 | Canon Inc | Current mirror circuit and photoelectric transducer |
JP2000332228A (en) * | 1999-05-24 | 2000-11-30 | Denso Corp | Optical sensor ic and inspection method therefor |
JP2005080165A (en) * | 2003-09-03 | 2005-03-24 | Asahi Kasei Microsystems Kk | Photocurrent/voltage conversion circuit |
-
2005
- 2005-05-27 JP JP2005156376A patent/JP4720292B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05333090A (en) * | 1992-05-28 | 1993-12-17 | Matsushita Electric Ind Co Ltd | Abnormality detection device for photosemiconductor element |
JPH08129046A (en) * | 1994-11-01 | 1996-05-21 | Mitsubishi Electric Corp | Testing circuit of current-voltage conversion amplifier |
JPH0949762A (en) * | 1995-08-09 | 1997-02-18 | Mitsubishi Electric Corp | Light quantity voltage conversion circuit |
JP2000099175A (en) * | 1998-09-24 | 2000-04-07 | Canon Inc | Current mirror circuit and photoelectric transducer |
JP2000332228A (en) * | 1999-05-24 | 2000-11-30 | Denso Corp | Optical sensor ic and inspection method therefor |
JP2005080165A (en) * | 2003-09-03 | 2005-03-24 | Asahi Kasei Microsystems Kk | Photocurrent/voltage conversion circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007012905A (en) * | 2005-06-30 | 2007-01-18 | Mitsumi Electric Co Ltd | Light-receiving device |
JP2009074855A (en) * | 2007-09-19 | 2009-04-09 | Oki Semiconductor Co Ltd | Photodetection device |
Also Published As
Publication number | Publication date |
---|---|
JP4720292B2 (en) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011516859A (en) | Programmable gain transimpedance amplifier overload recovery circuit | |
US20070050173A1 (en) | Computer-controlled fan unit reliability testing system | |
JPH08129046A (en) | Testing circuit of current-voltage conversion amplifier | |
US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
JP2013026255A (en) | Apparatus and method for inspecting defect of solar battery | |
JP4720292B2 (en) | Receiver | |
JP2010175339A (en) | Insulation inspection apparatus | |
US7545156B2 (en) | Test circuit and test method that includes supplying a current to a plurality of light-receiving elements | |
JP5770528B2 (en) | Semiconductor sample inspection equipment | |
JP2007040771A (en) | Semiconductor device for noise measurement | |
JP5066791B2 (en) | Light receiving device and light receiving device inspection method | |
KR101065416B1 (en) | One sheet test device and test method | |
TW202024655A (en) | Semiconductor sample inspection device and inspection method | |
US20080063212A1 (en) | Circuit testing apparatus | |
JP2009074850A (en) | Inspection method of semiconductor integrated circuit and semiconductor integrated circuit | |
CN1782726A (en) | Offset compensation circuit for a monitoring photodiode | |
JP4811986B2 (en) | Inspection method of semiconductor integrated circuit | |
JP2010071809A (en) | Method of inspecting electric characteristic of semiconductor device | |
KR20080001639A (en) | Semiconductor device and semiconductor measuring device | |
JP2007071822A (en) | Apparatus and method of inspecting light receiving device | |
JP3267869B2 (en) | Test method of light receiving device | |
JP5190103B2 (en) | Voltage generator, current generator | |
JP2001004719A (en) | Current variation measuring instrument | |
JP2003014825A (en) | Electric source device and test device | |
CN107884604B (en) | Photoelectric switch on-off level detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4720292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |