JP2006324680A - Crystal film, crystal substrate, and semiconductor device - Google Patents

Crystal film, crystal substrate, and semiconductor device Download PDF

Info

Publication number
JP2006324680A
JP2006324680A JP2006159720A JP2006159720A JP2006324680A JP 2006324680 A JP2006324680 A JP 2006324680A JP 2006159720 A JP2006159720 A JP 2006159720A JP 2006159720 A JP2006159720 A JP 2006159720A JP 2006324680 A JP2006324680 A JP 2006324680A
Authority
JP
Japan
Prior art keywords
crystal
layer
dislocation
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006159720A
Other languages
Japanese (ja)
Other versions
JP4363415B2 (en
Inventor
Etsuo Morita
悦男 森田
Yosuke Murakami
洋介 村上
Tsuyoshi Biwa
剛志 琵琶
Hiroyuki Okuyama
浩之 奥山
Masato Doi
正人 土居
Toyoji Ohata
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006159720A priority Critical patent/JP4363415B2/en
Publication of JP2006324680A publication Critical patent/JP2006324680A/en
Application granted granted Critical
Publication of JP4363415B2 publication Critical patent/JP4363415B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a crystal film, crystal substrate, and semiconductor device which are low in a dislocation density, using a crystal base containing dislocation. <P>SOLUTION: A crystal layer 23 is formed on one surface of a substrate 11 for growing a crystal via a buffer layer 12. In the crystal layer 23, at least part of the voids 23a, 23b configured by an amorphous material are formed at an end to which each dislocation D<SB>1</SB>extends from the lower part. Because the voids 23a, 23b prevent each dislocation D<SB>1</SB>from transmitting to the upper part, a crystal layer of a low dislocation density can be formed in the upper part. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、結晶膜および結晶基板並びにこれらを用いた半導体装置に係り、特に、窒化物系ＩＩＩ−Ｖ族化合物よりなる結晶膜、結晶基板および半導体レーザ等の半導体装置に関する。   The present invention relates to a crystal film, a crystal substrate, and a semiconductor device using these, and more particularly to a crystal film made of a nitride III-V group compound, a crystal substrate, and a semiconductor device such as a semiconductor laser.

近年、緑色から青色の可視領域、更には近紫外域に到る発光が可能な材料として、アルミニウム（Ａｌ），ガリウム（Ｇａ）あるいはインジウム（Ｉｎ）などの３Ｂ族元素と、窒素（Ｎ）を含む５Ｂ族元素とからなる窒化物系ＩＩＩ−Ｖ族化合物半導体が注目されており、これを用いた半導体レーザ(laser diode；ＬＤ）あるいは発光ダイオード（light emitting diode；ＬＥＤ）などの半導体装置が開発されている。そのうち、特に半導体レーザにおいては、連続発振が実現され、更なる長寿命化を実現するために窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性の改善が必要とされている。   In recent years, 3B group elements such as aluminum (Al), gallium (Ga) or indium (In) and nitrogen (N) are used as materials capable of emitting light from the green to the blue visible region and further to the near ultraviolet region. Nitride III-V compound semiconductors composed of 5B group elements are attracting attention, and semiconductor devices such as laser diodes (LDs) or light emitting diodes (LEDs) using these are developed. Has been. Among them, in particular, in a semiconductor laser, continuous oscillation is realized, and improvement of crystallinity of the nitride-based III-V compound semiconductor layer is required in order to realize a longer life.

ところが、窒化物系ＩＩＩ−Ｖ族化合物半導体では、結晶成長に好適な基板が未だ得られていない。ＧａＮなど窒化物系ＩＩＩ−Ｖ族化合物半導体は、格子定数が他の半導体結晶等に比べて小さく、格子定数や熱膨張係数が似通ったものが従来より一般的な基板に存在せず、また、最も成長に適しているはずのＧａＮ基板においても結晶中にクラックや転位の多いものしか未だ得られていない。そのため、従来より、サファイア（α−Ａｌ2 Ｏ3 ）に代表される各種の異種基板が代替に用いられており、これらの基板上に９００℃以下の低温でＡｌＮあるいはＡｌx Ｇａ1-x Ｎ（０≦ｘ＜１）よりなる緩衝層を堆積させることにより格子不整合に起因する転位を低減する方法が一般的であった（特許文献１，特許文献２）。しかし、高品質の結晶膜を得るには限界があり、より貫通転位密度の低い結晶膜を得るための技術が要求されてきた。   However, a nitride-based III-V group compound semiconductor has not yet obtained a substrate suitable for crystal growth. Nitride-based III-V group compound semiconductors such as GaN have smaller lattice constants than other semiconductor crystals and the like, and those having similar lattice constants and thermal expansion coefficients do not exist on conventional substrates, Even in the GaN substrate that should be most suitable for growth, only crystals with many cracks and dislocations have been obtained. For this reason, various types of dissimilar substrates represented by sapphire (α-Al2 O3) have been used instead, and AlN or Alx Ga1-x N (0 ≦ x) is used on these substrates at a low temperature of 900 ° C. or lower. A method of reducing dislocations caused by lattice mismatch by depositing a buffer layer made of <1) has been common (Patent Document 1, Patent Document 2). However, there is a limit to obtaining a high quality crystal film, and a technique for obtaining a crystal film having a lower threading dislocation density has been required.

これに応えるべく結晶性を向上させるための技術が検討されるなか、近年では、結晶を横方向に成長させる方法が注目されている。例えば、特許文献３には、結晶膜の下層部を成長させた後、２次元的にパターニングしたストライプ状等のマスクを形成し、このマスク上に結晶膜の上層部を横方向成長させる方法が開示されている。この方法を用いれば、マスクの開口から上層部に貫通した転位は横方向成長によってマスク上へ屈曲して、上層部のうち特にマスクの上部において貫通転位密度が低減する。また、同公報には、マスク位置を互い違いにずらすようにして複数回横方向成長を繰り返すことにより、貫通転位密度を更に低減することができることも開示されている。   In recent years, attention has been paid to a method of growing a crystal in the lateral direction, while a technique for improving crystallinity has been studied to meet this demand. For example, Patent Document 3 discloses a method in which after a lower layer portion of a crystal film is grown, a two-dimensionally patterned stripe-shaped mask or the like is formed, and the upper layer portion of the crystal film is laterally grown on the mask. It is disclosed. If this method is used, dislocations penetrating from the opening of the mask to the upper layer portion are bent onto the mask by lateral growth, and the threading dislocation density is reduced in the upper layer portion, particularly in the upper portion of the mask. The publication also discloses that the threading dislocation density can be further reduced by repeating lateral growth a plurality of times while staggering the mask positions.

また、結晶成長面によって成長速度が異なることを利用して転位を屈曲させ、目的とする領域に転位密度の低い領域を設ける方法も提案されている（例えば、特許文献４参照）。   In addition, a method has been proposed in which dislocations are bent utilizing the fact that the growth rate varies depending on the crystal growth surface, and a region having a low dislocation density is provided in a target region (see, for example, Patent Document 4).

更に、横方向成長を利用した技術としては、成長用基板の上に種結晶膜を形成し、この種結晶膜を基礎として結晶膜を成長させる方法も提案されている（例えば、非特許文献１，非特許文献２）。この方法を用いれば、種結晶膜の側面から横方向に結晶膜が成長し、それに伴って結晶膜に含まれる転位が屈曲するために、上面に貫通転位密度が低い領域が形成される。   Furthermore, as a technique using lateral growth, a method of forming a seed crystal film on a growth substrate and growing the crystal film based on the seed crystal film has been proposed (for example, Non-Patent Document 1). Non-patent document 2). If this method is used, the crystal film grows laterally from the side surface of the seed crystal film, and the dislocations included in the crystal film are bent accordingly, so that a region having a low threading dislocation density is formed on the upper surface.

また、種結晶膜をエッチングしてリセス構造とし、結晶膜を再成長させることによって欠陥が少ない領域を形成する方法（非特許文献３）が報告されている。このリセス構造は、側面と基底面とに窒化ケイ素（ＳｉＮx ）膜を成膜すると更に結晶中の欠陥低減が期待できる（非特許文献４）。そのほか、結晶膜の表面にシラン（ＳｉＨ4 ）を用いた処理を施すことにより、島状の種結晶を自己組織化させて形成する方法も報告されている（非特許文献５）。この方法によれば、エッチング等の工程を経ずに種結晶を簡易に形成することができる。
特開昭６３−１８８９３８号公報 特公平８−８２１７号公報 特開平１０−３１２９７１号公報 特開平１１−１３０５９７号公報 MRS Internet J. Nitride Semicond. Res. 4S1, G3.38(1999) 、MRS Internet J. Nitride Semicond. Res. 4S1, G4.9(1999) 第４６回応用物理学関係連合講演会’９９春講演予稿集31p-N-8,中村他） 第４６回応用物理学関係連合講演会’９９春講演会予稿集30p-M17,石田他 第４６回応用物理学関係連合講演会’９９春講演会予稿集28p-YQ-4, 石橋他 H.Lahreche, P.Vennegues, B.Beaumont and P.Gibart; J.Crystal Growth 205, 245(1999) In addition, a method of forming a region with few defects by etching the seed crystal film to form a recess structure and re-growing the crystal film (Non-patent Document 3) has been reported. In this recess structure, when a silicon nitride (SiNx) film is formed on the side surface and the basal plane, a further reduction in defects in the crystal can be expected (Non-patent Document 4). In addition, a method has been reported in which island-shaped seed crystals are formed by self-organization by performing a treatment using silane (SiH4) on the surface of the crystal film (Non-patent Document 5). According to this method, the seed crystal can be easily formed without going through a process such as etching.
JP-A-63-188938 Japanese Patent Publication No.8-8217 Japanese Patent Laid-Open No. 10-312971 JP-A-11-130597 MRS Internet J. Nitride Semicond. Res. 4S1, G3.38 (1999), MRS Internet J. Nitride Semicond. Res. 4S1, G4.9 (1999) 46th Applied Physics Related Lecture '99 Spring Proceedings 31p-N-8, Nakamura et al.) 46th Applied Physics Related Conference '99 Spring Lecture Proceedings 30p-M17, Ishida et al. 46th Applied Physics Related Lecture '99 Spring Lecture Proceedings 28p-YQ-4, Ishibashi et al. H.Lahreche, P.Vennegues, B.Beaumont and P.Gibart; J.Crystal Growth 205, 245 (1999)

しかしながら、上述の殆どの方法においては、マスク部あるいは種結晶膜を設ける際にマスク形成工程を要することや、複数回の結晶成長が必要であることなどのために工程数が多く、生産性に問題があった。   However, in most of the above-described methods, the number of steps is large due to the necessity of a mask formation step when the mask portion or the seed crystal film is provided, and the necessity of crystal growth a plurality of times. There was a problem.

また、マスクあるいは種結晶膜のパターニングは表面の転位分布に関係なく行なわれており、マスクの間の領域あるいは種結晶膜の上面から転位が少なからず伝播していた。その上、転位自体は屈曲して結晶中に留まっており、転位同士が交差しなければ変位が合成されて転位が減少することもない。場合によっては、別の方向の変位に転換される可能性があり、転位同士が交差しても必ずしも相殺されるわけではない。このように、従来の横方向成長を用いた技術では、転位密度の低減に限界があった。   Further, the patterning of the mask or the seed crystal film is performed regardless of the dislocation distribution on the surface, and the dislocation propagates from the region between the masks or the upper surface of the seed crystal film. In addition, the dislocation itself is bent and stays in the crystal. If the dislocations do not intersect with each other, the displacement is synthesized and the dislocation does not decrease. In some cases, the displacement may be converted to a displacement in another direction, and even if the dislocations cross each other, they are not necessarily offset. Thus, the conventional technique using lateral growth has a limit in reducing the dislocation density.

これらの方法で作製された結晶基板では、上面にマスクの間隙や結晶膜からの貫通転位と、会合部からの貫通転位が存在する。通常、マスクや結晶膜の間隔は一定とするので、それに応じて貫通転位は周期的に発生している。そこで、従来では、なるべく転位のない結晶で半導体装置を作製するために、半導体層のうち主要な機能部分（例えばレーザでは発光領域）を上記のような結晶基板の貫通転位密度が低い領域に成長させ、致命的な転位を避けるようにして半導体層を形成していた。そのためには、基板と素子の各部の形成領域とを極めて精度よく位置合わせする必要があり、そこに位置合わせの手間と、素子の設計寸法に限定がつくという問題が生じていた。   In a crystal substrate manufactured by these methods, there are threading dislocations from the gaps of the mask and the crystal film and threading dislocations from the meeting part on the upper surface. Usually, since the interval between the mask and the crystal film is constant, threading dislocations are periodically generated accordingly. Therefore, conventionally, in order to fabricate a semiconductor device with crystals having as few dislocations as possible, the main functional portion (for example, a light emitting region in a laser) of the semiconductor layer is grown in a region having a low threading dislocation density as described above. Thus, the semiconductor layer is formed so as to avoid fatal dislocations. For this purpose, it is necessary to align the substrate and the formation region of each part of the element with extremely high accuracy, and there is a problem that the alignment effort and the design dimensions of the element are limited.

本発明はかかる問題点に鑑みてなされたもので、その目的は、転位密度を効率よく低減することができる結晶膜，結晶基板およびこれらを用いた半導体装置を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a crystal film, a crystal substrate, and a semiconductor device using these that can efficiently reduce the dislocation density.

本発明の結晶膜は、転位が存在する下地層上に成長させる結晶膜であって、下地層から上層側へ伝播しようとする転位の終端位置に対応して転位遮断部が形成されている。この転位遮断部の少なくとも一部は非晶質の材料により構成されている。   The crystal film of the present invention is a crystal film grown on a base layer in which dislocations are present, and a dislocation blocking portion is formed corresponding to the terminal position of the dislocation to be propagated from the base layer to the upper layer side. At least a part of the dislocation blocking part is made of an amorphous material.

本発明の結晶基板および半導体装置は、下地層から上層側へ伝播しようとする転位の終端に対応する位置に転位遮断部が形成された結晶膜を備えたものである。この転位遮断部の少なくとも一部は非晶質の材料により構成されている。   The crystal substrate and the semiconductor device of the present invention are provided with a crystal film in which a dislocation blocking portion is formed at a position corresponding to the end of the dislocation to be propagated from the base layer to the upper layer side. At least a part of the dislocation blocking part is made of an amorphous material.

本発明の結晶膜では、少なくとも一部が非晶質の材料により構成された転位遮断部が個々の転位の終端部に設けられているので、転位遮断部より上層に形成された部分の転位密度が減少している。   In the crystal film of the present invention, the dislocation blocking portion, at least part of which is made of an amorphous material, is provided at the end of each dislocation, so the dislocation density of the portion formed above the dislocation blocking portion Is decreasing.

本発明の結晶基板および半導体装置では、本発明の結晶膜を備えるようにしたので、基板の上層部分の転位密度が低減されている。   Since the crystal substrate and the semiconductor device of the present invention are provided with the crystal film of the present invention, the dislocation density in the upper layer portion of the substrate is reduced.

本発明の結晶膜によれば、少なくとも一部が非晶質の材料により構成された転位遮断部を個々の転位の終端部に設けるようにしたので、これにより各転位が遮断され、上層部における転位密度を効率よく一様に低減することができる。   According to the crystal film of the present invention, since the dislocation blocking portion at least part of which is made of an amorphous material is provided at the terminal portion of each dislocation, each dislocation is blocked by this, and in the upper layer portion The dislocation density can be reduced efficiently and uniformly.

また、本発明の結晶基板によれば、上記の結晶膜を備えるようにしたので、上面側の転位密度を効率よく一様に低減することができる。また、本発明の半導体装置によれば、上記の結晶膜を備えるようにしたので、性能および生産性を向上させることができる。   Moreover, according to the crystal substrate of the present invention, since the above crystal film is provided, the dislocation density on the upper surface side can be reduced efficiently and uniformly. In addition, according to the semiconductor device of the present invention, since the crystal film is provided, performance and productivity can be improved.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

［第１の実施の形態］
図１（Ａ）は本発明の第１の実施の形態に係る結晶基板１０の断面構造を表すものであり、図１（Ｂ）は図１（Ａ）に示した結晶基板１０における転位の様子を模式的に表すものである。この結晶基板１０は、成長用基板１１の一面側に、例えばバッファ層１２を介して結晶層１３が積層された構成を有している。 [First Embodiment]
FIG. 1A shows a cross-sectional structure of the crystal substrate 10 according to the first embodiment of the present invention, and FIG. 1B shows dislocations in the crystal substrate 10 shown in FIG. Is schematically represented. This crystal substrate 10 has a configuration in which a crystal layer 13 is laminated on one surface side of a growth substrate 11 with a buffer layer 12 interposed therebetween, for example.

成長用基板１１は、例えば、サファイア，炭化ケイ素（ＳｉＣ），窒化ガリウム（ＧａＮ），砒化ガリウム（ＧａＡｓ），ケイ素（Ｓｉ）あるいはマグネシウム・アルミニウム複合酸化物（ＭｇＡｌ2 Ｏ4 ；スピネル）やリチウム・ガリウム複合酸化物（ＬｉＧａＯ2 ）などの結晶性材料により構成されており、その厚さは例えば４００μｍである。成長用基板１１は、また、３Ｂ族元素のうちの少なくとも１種と５Ｂ族元素のうちの少なくともヒ素（Ａｓ）またはリン（Ｐ）とを含むＩＩＩ−Ｖ族化合物により構成されていてもよく、更に、転位の存在する結晶基板であれば、広く適用可能である。 The growth substrate 11 is made of, for example, sapphire, silicon carbide (SiC), gallium nitride (GaN), gallium arsenide (GaAs), silicon (Si), magnesium-aluminum composite oxide (MgAl 2 O 4 ; spinel), lithium, It is made of a crystalline material such as gallium composite oxide (LiGaO 2 ) and has a thickness of, for example, 400 μm. The growth substrate 11 may also be composed of a III-V group compound containing at least one of group 3B elements and at least arsenic (As) or phosphorus (P) of group 5B elements, Furthermore, the present invention can be widely applied to any crystal substrate in which dislocations exist.

バッファ層１２は、結晶層１３を成長させる際の核となる層であり、例えば、厚さ３０ｎｍのＧａＮにより構成される。なお、バッファ層１２には結晶層１３へと伝播する貫通転位Ｄ1 が存在している。貫通転位Ｄ1 は、成長用基板１１とバッファ層１２との格子不整合あるいは熱膨張係数の差などに起因して発生したものであり、その密度は、例えば３×１０8 ｃｍ-2程度である。 The buffer layer 12 is a layer serving as a nucleus when the crystal layer 13 is grown, and is made of, for example, GaN having a thickness of 30 nm. Note that threading dislocations D 1 that propagate to the crystal layer 13 exist in the buffer layer 12. The threading dislocation D 1 is generated due to lattice mismatch between the growth substrate 11 and the buffer layer 12 or a difference in thermal expansion coefficient, and the density thereof is, for example, about 3 × 10 8 cm −2 . is there.

結晶層１３は、例えば、ウルツ鉱型構造の結晶により構成されている。ウルツ鉱型構造の結晶としては、例えば、短周期律表における３Ｂ族元素のうちの少なくとも１種と５Ｂ族元素のうちの少なくとも窒素（Ｎ）とを含む窒化物系ＩＩＩ−Ｖ族化合物が挙げられる。なお、この結晶層１３が本発明の「結晶膜」の一具体例に対応している。   The crystal layer 13 is made of, for example, a crystal having a wurtzite structure. Examples of the wurtzite structure crystals include nitride III-V compounds containing at least one of group 3B elements and at least nitrogen (N) of group 5B elements in the short periodic table. It is done. The crystal layer 13 corresponds to a specific example of the “crystal film” of the present invention.

この結晶層１３では、下層のバッファ層１２から転位Ｄ1 が貫通しており、個々の転位Ｄ1 の終端に空間部１３ａが形成されている。また、転位Ｄ1 の密度によっては空間部１３ａ同士が連通し、空間部１３ｂが形成されている。ここで、転位Ｄ1 は、これら空間部１３ａ，１３ｂの基底部に通じ、空間部１３ａ，１３ｂにより上層部へ伝播することが阻止される。 In the crystal layer 13, the dislocation D 1 penetrates from the lower buffer layer 12, and a space portion 13 a is formed at the end of each dislocation D 1 . Further, depending on the density of dislocations D 1, the space portions 13a communicate with each other to form the space portion 13b. Here, the dislocation D 1 leads to the base portions of the space portions 13a and 13b and is prevented from propagating to the upper layer portion by the space portions 13a and 13b.

空間部１３ａの形状は、例えば、貫通転位Ｄ1 と通じている部分を頂点とする多角錐、あるいは貫通転位Ｄ1 と通じている部分を中心とするすり鉢状であり、多角錐型の具体例としては、外１に示した６つの面（Ｓ面）からなる倒立六角錐がある。また、空間部１３ｂは、空間部１３ａが連結された形状であり、例えば、その断面が転位Ｄ1 と通じている部分を中心とする逆三角形をのこぎり刃状に連続させた形状である場合や、転位Ｄ1 と通じている部分を中心とするすり鉢状の空間が連続して構成される場合がある。空間部１３ａ，１３ｂに通じている転位Ｄ1 の密度をｂとすると、転位Ｄ1 間の平均距離はｂ-1/2となるので、個々の転位Ｄ1 に対応する空間部１３ａを連通させて１つの空間部１３ｂとするためには、例えば、各転位Ｄ1 に対応する空間部１３ａを、その径がｂ-1/2以上となるように形成すればよい。 The shape of the space portion 13a is, for example, a conical shape around the portion that communicates the portion in communication with threading dislocations D 1 pyramid as an apex, or a threading dislocation D 1, a specific example of a pyramid type As an example, there is an inverted hexagonal pyramid composed of the six surfaces (S surface) shown in the outside 1. Further, the space portion 13b has a shape space 13a is connected, for example, when it is allowed to continuously shape Ya the sawtooth an inverted triangle around the portion where the cross section is in communication with the dislocation D 1 In some cases, a mortar-shaped space centering on a portion communicating with the dislocation D 1 is continuously formed. Assuming that the density of dislocations D 1 communicating with the space portions 13a and 13b is b, the average distance between the dislocations D 1 is b −1 / 2 , so that the space portions 13a corresponding to the individual dislocations D 1 are communicated. to one of the space 13b Te, for example, a space 13a corresponding to the dislocation D 1, may be formed so that the diameter is b -1 / 2 or more.

（外１）

Figure 2006324680
(Outside 1)
Figure 2006324680

なお、横方向に結晶成長させる場合に、横方向に成長した結晶同士の会合部に空洞が形成されることがあるが、空間部１３ａ，１３ｂはこの空洞とは異なるものである。また、空間部１３ａ，１３ｂは、３次元的に結晶が不連続になる領域であり、内部は真空状態である場合のほか、少なくとも１部に非晶質の材料が結晶化せずに取り残された状態や、ガスあるいは液体が充填されている状態、またはそれらの複合状態になっている場合もある。   In addition, when the crystal is grown in the lateral direction, a cavity may be formed at the meeting portion between the crystals grown in the lateral direction, but the space portions 13a and 13b are different from the cavity. Further, the space portions 13a and 13b are regions where the crystal is discontinuously three-dimensionally, and in addition to the case where the inside is in a vacuum state, at least one portion of the amorphous material is left without being crystallized. In some cases, the state is filled with gas or liquid, or a composite state thereof.

この結晶層１３においては、その結晶成長過程において空間部１３ａ，１３ｂから新たに転位が派生するときには、新たな転位は、転位Ｄ1 が持つ変位の合計すなわちバーガース・ベクトルの和に相当する変位を持つ。しかしながら、例えば空間部１３ｂでは、転位Ｄ1 の変位の総和が０になれば転位は発生せず、上層への転位の伝播をなくすことが可能である。また、転位Ｄ1 の変位の合計が０以外の値となった場合においても、転位Ｄ1 が持つ変位は、通常は転位Ｄ1 が連結するように合成され、転位Ｄ1 の数よりも空間部１３ａ，１３ｂから新たに発生する転位の数の方が少なくなる。更に、空間部１３ａ，１３ｂは、後述するようにその上部が横方向成長によって構成されているので、結晶成長過程において転位Ｄ1 が持つ変位の向きを変化させ、新たに発生する転位Ｄ2 を横方向に伝播させることが可能であり、空間部１３ａ，１３ｂから上層までの領域において転位の伝播をなくすことが可能である。従って、結晶層１３の上層における転位密度は下層の転位密度よりも低くなる。なお、各転位Ｄ1 に対応する空間部１３ｂの径を３０ｎｍ以上とすれば、より多くの転位の合成が可能となり、バーガース・ベクトル同士が相殺される確率が高くなるので好ましい。 In this crystal layer 13, when a new dislocation is derived from the space portions 13 a and 13 b in the crystal growth process, the new dislocation has a displacement corresponding to the sum of displacements of the dislocation D 1, that is, the sum of Burgers vectors. Have. However, in the example space 13b, dislocations if the sum 0 of the displacement of the dislocation D 1 does not occur, it is possible to eliminate the propagation of dislocations to the upper layer. Even when the total displacement of the dislocation D 1 becomes a value other than 0, the displacement of the dislocation D 1 is usually synthesized so that the dislocation D 1 is connected, and is more space than the number of dislocations D 1. The number of dislocations newly generated from the parts 13a and 13b is smaller. Furthermore, since the upper portions of the space portions 13a and 13b are formed by lateral growth as will be described later, the direction of displacement of the dislocation D 1 is changed during the crystal growth process, and the newly generated dislocation D 2 is changed. It is possible to propagate in the lateral direction, and it is possible to eliminate dislocation propagation in the region from the space portions 13a and 13b to the upper layer. Therefore, the dislocation density in the upper layer of the crystal layer 13 is lower than the dislocation density in the lower layer. Incidentally, if the diameter of the space 13b corresponding to the dislocation D 1 or more 30 nm, it is possible to synthesize more dislocations, because the probability of Burgers vectors together is offset increases preferable.

この結晶基板１０は、次のようにして製造することができる。   The crystal substrate 10 can be manufactured as follows.

まず、図２に示したように、成長用基板１１を用意し、この成長用基板１１の一面（成長用基板１１がサファイアよりなる場合には、例えばｃ面）に、例えば、ＭＯＣＶＤ（Metalorganic Chemical Vapor Deposition；有機金属化学気相成長）法によりＧａＮよりなるバッファ層１２を成長させる。その際、成長用基板１１の温度（成長温度）は例えば５２０℃とする。次に、バッファ層１２の上に、例えば窒化物系ＩＩＩ−Ｖ族化合物よりなる結晶層１３の下層部１３ｃを１０００℃で成長させる。このとき、下層部１３ｃには転位Ｄ1 が存在している。 First, as shown in FIG. 2, a growth substrate 11 is prepared, and, for example, MOCVD (Metalorganic Chemical) is formed on one surface of the growth substrate 11 (for example, c-plane when the growth substrate 11 is made of sapphire). A buffer layer 12 made of GaN is grown by a Vapor Deposition (metal organic chemical vapor deposition) method. At this time, the temperature (growth temperature) of the growth substrate 11 is set to 520 ° C., for example. Next, the lower layer portion 13c of the crystal layer 13 made of, for example, a nitride III-V compound is grown on the buffer layer 12 at 1000 ° C. At this time, the dislocation D 1 exists in the lower layer portion 13c.

なお、ＭＯＣＶＤを行う際に、３Ｂ族元素の原料ガスとしては、例えば、ガリウムの原料ガスとしてトリメチルガリウム（（ＣＨ3 ）3 Ｇａ）、アルミニウムの原料ガスとしてトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ）、インジウムの原料ガスとしてトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ）、ホウ素の原料ガスとしてトリメチルホウ素（（ＣＨ3 ）3 Ｂ）をそれぞれ用いる。また、５Ｂ族元素の原料ガスとしては、窒素の原料ガスとして例えばアンモニア（ＮＨ3 ）を用いる。また、キャリアガスには、例えば、水素（Ｈ2 ）および窒素（Ｎ2 ）を用いる。更に、結晶層１３（下層部１３ｃおよび後述する上層部）を成長させる際には、必要に応じてケイ素（Ｓｉ）あるいはマグネシウム（Ｍｇ）などの不純物を添加して成長させることも可能である。その場合、ケイ素の原料ガスとしては例えばモノシラン（ＳｉＨ4 ）を用い、マグネシウムの原料ガスとしては例えばビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。 In addition, when performing MOCVD, as the source gas of the group 3B element, for example, trimethylgallium ((CH 3 ) 3 Ga) as the source gas of gallium, and trimethylaluminum ((CH 3 ) 3 Al) as the source gas of aluminum Trimethylindium ((CH 3 ) 3 In) is used as the source gas for indium, and trimethylboron ((CH 3 ) 3 B) is used as the source gas for boron. Further, as the source gas of the group 5B element, for example, ammonia (NH 3 ) is used as the source gas of nitrogen. Further, for example, hydrogen (H 2 ) and nitrogen (N 2 ) are used as the carrier gas. Furthermore, when the crystal layer 13 (the lower layer portion 13c and an upper layer portion to be described later) is grown, it can be grown by adding impurities such as silicon (Si) or magnesium (Mg) as necessary. In this case, for example, monosilane (SiH 4 ) is used as the silicon source gas, and bis = cyclopentadienyl magnesium ((C 5 H 5 ) 2 Mg) is used as the magnesium source gas.

次に、例えば、３Ｂ族元素の原料ガスの供給を停止し、水素を含む雰囲気中で１０００℃以上（例えば１０２０℃）の温度で所定の時間（例えば３分間）加熱する。このとき、転位Ｄ1 付近は強度が弱いために、この部分に熱と水素ガスによるエッチングが集中的に進行する。従って、下層部１３ｃの表面には、個々の転位Ｄ1 に自発的に対応するエッチピット１３ａ1 ，１３ｂ1 が形成される。ここでいう自発的に対応するとは、リソグラフィなどによるパターンニングを必要とせず、自ずと転位Ｄ1 に通ずることを意味する。エッチピット１３ａ1 ，１３ｂ1 の形成は、転位密度ｂに対応する径がｂ-1/2以上となるように成長条件を調整して行い、複数の転位Ｄ1 と通じたエッチピット１３ｂ1 とすることが好ましい。また、エッチピット１３ａ1 ，１３ｂ1 の深さは、例えば３０ｎｍ以上、好ましくは１００ｎｍ以上とする。ちなみに、ここでのエッチングは、成長用基板１１との界面まで行うようにしてもよい。 Next, for example, the supply of the group 3B element source gas is stopped, and heating is performed at a temperature of 1000 ° C. or higher (for example, 1020 ° C.) in a hydrogen-containing atmosphere for a predetermined time (for example, 3 minutes). At this time, since the strength is weak in the vicinity of the dislocation D 1, etching with heat and hydrogen gas proceeds intensively in this portion. Thus, the surface of the lower portion 13c, the etch pits 13a 1, 13b 1 corresponding spontaneously to individual dislocations D 1 is formed. “Spontaneously responding” here means that patterning by lithography or the like is not required, and the dislocation D 1 is naturally communicated. The etch pits 13a 1 and 13b 1 are formed by adjusting the growth conditions so that the diameter corresponding to the dislocation density b is equal to or larger than b −1 / 2 , and the etch pits 13b 1 communicated with the plurality of dislocations D 1 It is preferable to do. The depth of the etch pits 13a 1 and 13b 1 is, for example, 30 nm or more, preferably 100 nm or more. Incidentally, the etching here may be performed up to the interface with the growth substrate 11.

更に、例えば、３Ｂ族元素の原料ガスの供給を再開し、結晶層１３の上層部を成長させる。このとき、下層部１３ｃの表面では、エッチピット１３ａ1 ，１３ｂ1 の上よりも成長速度が速く、エッチピット１３ａ1 ，１３ｂ1 を覆うように横方向にも成長が進み、空間部１３ａ，１３ｂが形成される。これにより、個々の転位Ｄ1 の終端に空間部１３ａ，１３ｂが設けられ、転位Ｄ1 が上層部から遮断される。 Further, for example, the supply of the source gas of the group 3B element is restarted, and the upper layer portion of the crystal layer 13 is grown. In this case, the surface of the lower portion 13c, the etch pits 13a 1, 13b faster growth rate than on the 1, also advances the growth in the lateral direction so as to cover the etch pits 13a 1, 13b 1, space portions 13a, 13b Is formed. Thus, the space portion 13a, 13b is provided at the end of individual dislocations D 1, dislocations D 1 is disconnected from the upper portion.

また、ここで空間部１３ｂ（エッチピット１３ｂ1 ）に通ずる転位Ｄ1 の変位の合計が０になれば新たに転位は発生せず、転位Ｄ1 の変位の合計が０以外の値となった場合においても、通常、転位Ｄ1 が持つ変位が転位Ｄ1 が連結するように合成され、転位Ｄ1 の数よりも空間部１３ｂから新たに発生する転位の数の方が少なくなる。また、空間部１３ａ，１３ｂ（エッチピット１３ａ1 ，１３ｂ1 ）により転位Ｄ1 が持つ変位の向きが変化した場合には、空間部１３ａ，１３ｂから新たに発生する転位（例えば、図１に示した転位Ｄ2 ）を横方向に伝播させることが可能であり、空間部１３ａ，１３ｂから結晶層１３の表面までの領域（すなわち、上層部）における転位密度が低減する。 Further, when the total displacement of the dislocation D 1 leading to the space portion 13b (etch pit 13b 1 ) becomes 0, no new dislocation occurs, and the total displacement of the dislocation D 1 becomes a value other than 0. in case, typically, the displacement having dislocation D 1 are combined to couple dislocations D 1, new dislocations towards number decreases that occur from the space 13b than the number of dislocations D 1. Further, when the displacement direction of the dislocation D 1 is changed by the space portions 13a and 13b (etch pits 13a 1 and 13b 1 ), dislocations newly generated from the space portions 13a and 13b (for example, shown in FIG. 1). It is possible to propagate the dislocations D 2 ) in the lateral direction, and the dislocation density in the region from the space portions 13a, 13b to the surface of the crystal layer 13 (that is, the upper layer portion) is reduced.

上層部を一定時間以上成長させると、成長面は実質的に平坦となる。これにより、図１（Ａ），（Ｂ）に示した結晶層１３および結晶基板１０が得られる。   When the upper layer part is grown for a certain time or more, the growth surface becomes substantially flat. As a result, the crystal layer 13 and the crystal substrate 10 shown in FIGS. 1A and 1B are obtained.

このように本実施の形態では、結晶層１３に個々の転位Ｄ1 に対応した空間部１３ａ，１３ｂを設けるようにしたので、この空間部１３ａ，１３ｂにより転位Ｄ1 の上層部への伝播が阻止され、上層部を転位密度が低い結晶で構成することができる。よって、簡易な構成で、上層部における転位密度が一様に低減された結晶層１３を得ることができる。特に、空間部１３ｂでは、各転位Ｄ1 の変位が合成される確率が高くなり、転位をより効率的に低減することができる。 In this manner, in the present embodiment, the space portion 13a corresponding to the respective dislocations D 1 in the crystal layer 13. Thus provided 13b, the space portion 13a, the propagation to the upper portion of the dislocations D 1 by 13b The upper layer portion is blocked and can be composed of crystals having a low dislocation density. Therefore, the crystal layer 13 in which the dislocation density in the upper layer portion is uniformly reduced can be obtained with a simple configuration. In particular, the space portion 13b, the probability is high that the displacement of the dislocations D 1 is synthesized, it is possible to reduce dislocation more efficiently.

従って、転位の分布とは無関係にパターニングされるために、マスクあるいは種結晶から転位が伝播するという従来の問題が解消し、また、このような結晶基板１０を用いて半導体装置を作製するようにすれば、基板の位置合わせが不要となる。なお、このような観点から、本発明の結晶基板は、従来の結晶基板に比べてより有効的に転位が低減されていることがわかる。   Therefore, since the patterning is performed regardless of the dislocation distribution, the conventional problem that the dislocation propagates from the mask or the seed crystal is solved, and a semiconductor device is manufactured using such a crystal substrate 10. In this case, it is not necessary to align the substrate. From this point of view, it can be seen that the dislocation is reduced more effectively in the crystal substrate of the present invention than in the conventional crystal substrate.

また、エッチピット１３ａ1 ，１３ｂ1 ないしは空間部１３ａ，１３ｂが自発的に形成されるので、結晶層１３の上層部における貫通転位密度を効率よく簡便に低減することができる。更に、エッチピット１３ａ1 ，１３ｂ1 の形成をＭＯＣＶＤ装置内で行うようにしたので、結晶層１３を少ない製造工程数で容易に得ることができる。 Further, since the etch pits 13a 1 and 13b 1 or the space portions 13a and 13b are spontaneously formed, the threading dislocation density in the upper layer portion of the crystal layer 13 can be reduced efficiently and simply. Furthermore, since the etch pits 13a 1 and 13b 1 are formed in the MOCVD apparatus, the crystal layer 13 can be easily obtained with a small number of manufacturing steps.

（変形例）
上記第１の実施の形態では、エッチピット１３ａ1 ，１３ｂ1 を形成し、これを利用して空間部１３ａ，１３ｂを形成するようにしたが、図３に示したように、エッチピット１３ａ1 ，１３ｂ1 に代えて成長ピット１３ａ2 ，１３ｂ2 を形成するようにしてもよい。 (Modification)
In the first embodiment, to form etch pits 13a 1, 13b 1, the space portion 13a by utilizing this has been to form a 13b, as shown in FIG. 3, the etch pits 13a 1 , 13b 1 may be formed with growth pits 13a 2 , 13b 2 .

成長ピット１３ａ2 ，１３ｂ2 は、例えば以下のようにして形成する。すなわち、１０００℃以上の成長温度で下層部１３ｃを成長させたのち、３Ｂ族元素の原料ガスの供給を一旦停止し、成長温度を８５０℃に下げ、再び３Ｂ族元素の原料ガスを供給することにより結晶層１３の中層部１３ｄを、１０ｎｍ以上、好ましくは３０ｎｍ以上、より好ましくは５０ｎｍ以上、例えば１００ｎｍ成長させる。その際、中層部１３ｄには、個々の転位Ｄ1 に対応して成長ピット１３ａ2 ，１３ｂ2 が自発的に形成される。その積層方向における深さは、例えば１０ｎｍ〜１００ｎｍである。なお、成長ピット１３ａ2 ，１３ｂ2 が転位Ｄ1 に対応して自発的に形成されるのは、一般にＭＯＣＶＤ法により１０００℃以下の成長温度で成長させた結晶膜は成長ピットを生じやすいからである。また、成長ピット１３ａ2 ，１３ｂ2 の形状は、例えばエッチピット１３ａ1 ，１３ｂ1 と同様である。なお、成長ピット１３ａ2 ，１３ｂ2 は、成長速度を急激に低下させて中層部１３ｄを成長させることによって形成することもできる。成長速度を変化させるには、例えば、３Ｂ族元素の原料ガスの供給量を変化させたり、３Ｂ族元素の原料ガスの供給量と５Ｂ族元素の原料ガス全体の供給量との比を変化させたりするとよい。更に、成長ピット１３ａ2 ，１３ｂ2 は成長時のＭＯＣＶＤ装置内の圧力（成長圧力）を変化させることによっても形成することができ、上記複数の成長条件を同時に変化させるようにしてもよい。 The growth pits 13a 2 and 13b 2 are formed as follows, for example. That is, after the lower layer portion 13c is grown at a growth temperature of 1000 ° C. or higher, the supply of the 3B group element source gas is temporarily stopped, the growth temperature is lowered to 850 ° C., and the 3B group element source gas is supplied again. Thus, the middle layer portion 13d of the crystal layer 13 is grown to 10 nm or more, preferably 30 nm or more, more preferably 50 nm or more, for example, 100 nm. At that time, growth pits 13a 2 and 13b 2 are spontaneously formed in the middle layer portion 13d corresponding to the individual dislocations D 1 . The depth in the stacking direction is, for example, 10 nm to 100 nm. The reason why the growth pits 13a 2 and 13b 2 are spontaneously formed corresponding to the dislocation D 1 is that crystal pits grown at a growth temperature of 1000 ° C. or less by MOCVD generally tend to generate growth pits. is there. The shape of the growth pits 13a 2 and 13b 2 is the same as that of the etch pits 13a 1 and 13b 1 , for example. The growth pits 13a 2 and 13b 2 can also be formed by growing the middle layer portion 13d at a rapid decrease in growth rate. In order to change the growth rate, for example, the supply amount of the source gas of the group 3B element is changed, or the ratio between the supply amount of the source gas of the group 3B element and the supply amount of the entire source gas of the group 5B element is changed. Or better. Furthermore, the growth pits 13a 2 and 13b 2 can be formed by changing the pressure (growth pressure) in the MOCVD apparatus during growth, and the plurality of growth conditions may be changed simultaneously.

次に、このようにして形成した成長ピット１３ａ2 ，１３ｂ2 の上部を覆うように結晶層１３（図１R>１参照）を成長させて空間部を形成する。空間部の形成方法としては、成長速度を急激に速くし、横方向成長を促進させる方法があり、これにより上部を覆うように結晶が成長し、内部に空間が形成される。成長速度を変化させるには、例えば、３Ｂ族元素の原料ガスの供給量を変化させたり、３Ｂ族元素の原料ガスの供給量と５Ｂ族元素の原料ガス全体の供給量との比を変化させたりするとよい。更に、成長ピット１３ａ2 ，１３ｂ2 は成長時のＭＯＣＶＤ装置内の圧力（成長圧力）を変化させることによっても形成することができる。ちなみに、上記複数の成長条件を同時に変化させるようにしてもよい。 Next, the crystal layer 13 (see FIG. 1R> 1) is grown so as to cover the upper portions of the growth pits 13a 2 and 13b 2 thus formed, thereby forming a space. As a method of forming the space portion, there is a method of rapidly increasing the growth rate and promoting the lateral growth, whereby a crystal grows so as to cover the upper portion and a space is formed inside. In order to change the growth rate, for example, the supply amount of the source gas of the group 3B element is changed, or the ratio between the supply amount of the source gas of the group 3B element and the supply amount of the entire source gas of the group 5B element is changed. Or better. Furthermore, the growth pits 13a 2 and 13b 2 can also be formed by changing the pressure (growth pressure) in the MOCVD apparatus during growth. Incidentally, you may make it change the said several growth conditions simultaneously.

以下、その他の実施の形態について説明するが、第１の実施の形態と同一の構成要素については同一の符号を付してその詳細な説明は適宜省略する。   Hereinafter, other embodiments will be described. The same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted as appropriate.

［第２の実施の形態］
図４（Ａ）は第２の実施の形態の形態に係る結晶基板２０の断面構造を表すものであり、図４（Ｂ）は図４（Ａ）に示した結晶基板２０の転位の様子を模式的に表すものである。この結晶基板２０は、第１の実施の形態の結晶層１３に替えて結晶層２３を備えることを除けば、第１の実施の形態の結晶基板１０と同様の構成を有している。 [Second Embodiment]
FIG. 4A shows a cross-sectional structure of the crystal substrate 20 according to the second embodiment, and FIG. 4B shows a dislocation state of the crystal substrate 20 shown in FIG. It is schematically represented. The crystal substrate 20 has the same configuration as the crystal substrate 10 of the first embodiment, except that the crystal layer 23 is provided instead of the crystal layer 13 of the first embodiment.

本実施の形態の結晶層２３は、第１の実施の形態の空間部１３ａ，１３ｂと同様の空間部２３ａ，２３ｂを有している。但し、本実施の形態では、空間部２３ａ，２３ｂの内側表面に、例えば酸素，窒素，フッ素あるいは炭素のうちの少なくとも１種を含む被膜２１が設けられている。被膜２１は、その上に結晶が成長しにくいように非晶質であることが好ましい。被膜２１の材料としては、アルミニウム（Ａｌ），ガリウム（Ｇａ），インジウム（Ｉｎ），マグネシウム（Ｍｇ），ジルコニウム（Ｚｒ）あるいはチタン（Ｔｉ）などの金属材料、またはケイ素（Ｓｉ）の酸化物，窒化物，フッ化物あるいは炭化物等が挙げられる。なお、被膜２１は、上記の金属材料あるいはケイ素の単体、またはレジストあるいはその他の有機材料で構成されていてもよい。   The crystal layer 23 of the present embodiment has space portions 23a and 23b similar to the space portions 13a and 13b of the first embodiment. However, in the present embodiment, a coating 21 containing at least one of oxygen, nitrogen, fluorine, or carbon is provided on the inner surfaces of the space portions 23a and 23b. The coating 21 is preferably amorphous so that crystals do not easily grow on the coating 21. As the material of the coating 21, a metal material such as aluminum (Al), gallium (Ga), indium (In), magnesium (Mg), zirconium (Zr) or titanium (Ti), or an oxide of silicon (Si), Nitride, fluoride, carbide, etc. are mentioned. The coating 21 may be composed of the above metal material or silicon alone, or a resist or other organic material.

この結晶基板２０を製造する場合には、まず、図５（Ａ）に示したように、例えば第１の実施の形態と同様にしてエッチピット２３ａ1 ，２３ｂ1 を形成したのち、例えば、３Ｂ族元素および５Ｂ族元素の原料ガスの供給を中断してケイ素および酸素を含むガスをそれぞれ供給する。これにより、エッチピット２３ａ1 ，２３ｂ1 の内部にケイ素と酸素とを含む被膜２１が形成される。その際、エッチピット２３ａ1 ，２３ｂ1 の深さ方向に進むに従って被膜２１の厚さが厚くなるようにすることが好ましい。 When this crystal substrate 20 is manufactured, first, as shown in FIG. 5A, for example, the etch pits 23a 1 and 23b 1 are formed in the same manner as in the first embodiment. The supply of the source gas of the group element and the group 5B element is interrupted, and the gas containing silicon and oxygen is supplied. Thereby, the coating film 21 containing silicon and oxygen is formed inside the etch pits 23a 1 and 23b 1 . At this time, it is preferable that the thickness of the coating 21 increases as the depth of the etch pits 23a 1 and 23b 1 increases.

なお、上述した方法以外にも、例えば、酸素を含むガスを供給することによりガリウムの酸化物よりなる被膜２１を形成するようにしてもよい。また、ケイ素を含むガスを供給することにより、ケイ素の窒化物よりなる被膜２１を形成するようにしてもよい。   In addition to the method described above, for example, the film 21 made of gallium oxide may be formed by supplying a gas containing oxygen. Alternatively, a film 21 made of silicon nitride may be formed by supplying a gas containing silicon.

被膜２１を形成したのち、図５（Ｂ）に示したように、例えば、水素を含む雰囲気中においてＲＩＥなどのドライエッチングを行う。その際、下層部２３ｃの表面領域はエッチングガスと接触しやすいために、エッチピット２３ａ1 ，２３ｂ1 の部分よりもエッチングが進行しやすい。従って、このエッチングにより、被膜２１の下層部２３ｃの表面に形成されている部分が選択的に除去される。このとき、エッチピット２３ａ1 ，２３ｂ1 の深さ方向に被膜２１の厚みが厚くなっていると、被膜２１の除去を容易に行うことができる。なお、ここでのエッチングはドライエッチングに限らず、ウェットエッチングを行うようにしてもよい。 After forming the coating 21, as shown in FIG. 5B, for example, dry etching such as RIE is performed in an atmosphere containing hydrogen. At that time, since the surface region of the lower layer portion 23c is easily in contact with the etching gas, the etching proceeds more easily than the portions of the etch pits 23a 1 and 23b 1 . Therefore, by this etching, the portion formed on the surface of the lower layer portion 23c of the coating 21 is selectively removed. At this time, if the thickness of the coating 21 is increased in the depth direction of the etch pits 23a 1 and 23b 1 , the coating 21 can be easily removed. Note that the etching here is not limited to dry etching, and wet etching may be performed.

次に、例えば第１の実施の形態と同様にして、エッチピット２３ａ1 ，２３ｂ1 の上に上層部を成長させて空間部２３ａ，２３ｂを形成する。これにより、図４（Ａ），（Ｂ）に示した結晶層２３および結晶基板２０が完成する。ここでは、エッチピット２３ａ1 ，２３ｂ1 の内側表面に被膜２１が設けられているので、空間部２３ａ，２３ｂを形成するための成長条件の制御が容易になる。 Next, for example, as in the first embodiment, the upper layer portion is grown on the etch pits 23a 1 and 23b 1 to form the space portions 23a and 23b. Thereby, the crystal layer 23 and the crystal substrate 20 shown in FIGS. 4A and 4B are completed. Here, since the coating 21 is provided on the inner surfaces of the etch pits 23a 1 and 23b 1 , it becomes easy to control the growth conditions for forming the space portions 23a and 23b.

このように本実施の形態によれば、エッチピット２３ａ1 ，２３ｂ1 の表面に被膜２１を設けるようにしたので、そののち、上層部を成長させ空間部２３ａ，２３ｂを形成する際に成長条件の自由度を大きくすることができ、その形成を容易なものとすることができる。 As described above, according to the present embodiment, since the coating film 21 is provided on the surfaces of the etch pits 23a 1 and 23b 1 , after that, when the upper layer portion is grown and the space portions 23a and 23b are formed, the growth condition is set. The degree of freedom can be increased and the formation thereof can be facilitated.

［第３の実施の形態］
図６（Ａ）は第３の実施の形態の形態に係る結晶基板３０の断面構造を表すものであり、図６（Ｂ）は図６（Ａ）に示した結晶基板３０の状態を模式的に表すものである。この結晶基板３０は、第１の実施の形態の結晶層１３に替えて結晶層３３を備えることを除いては、第１の実施の形態の結晶基板１０と同様の構成を有している。この結晶基板３０は以下に説明する方法によって作製される。 [Third Embodiment]
FIG. 6A shows a cross-sectional structure of the crystal substrate 30 according to the third embodiment, and FIG. 6B schematically shows the state of the crystal substrate 30 shown in FIG. It is expressed in The crystal substrate 30 has the same configuration as that of the crystal substrate 10 of the first embodiment, except that the crystal layer 33 is provided instead of the crystal layer 13 of the first embodiment. The crystal substrate 30 is manufactured by the method described below.

まず、図７に示したように、第１の実施の形態と同様にして、下層部３３ｃの表面にエッチピット３３ａ1 ，３３ｂ1 を形成する。次いで、エッチピット３３ａ1 ，３３ｂ1 を含む下層部３３ｃの表面に対して、例えば、酸化，窒化，フッ化および炭化のうちの少なくとも１種の処理を施し、表面処理領域３３ｃ1 を形成する。なお、この表面処理領域３３ｃ1 は、厚さ方向に例えば１ｎｍとなるようにする。具体的には、例えば、３Ｂ族元素および窒素の原料ガスの供給を中断して酸素を含むガスを供給することにより、この酸素と下層部３３ｃの３Ｂ族元素とを反応させて３Ｂ族元素の酸化物よりなる表面処理領域３３ｃ1 を形成する。その他の方法としては、ケイ素を含むガスを供給することにより、このケイ素と下層部３３ｃの窒素とを反応させてケイ素の窒化物よりなる表面処理領域３３ｃ1 を形成するようにしてもよく、フッ素あるいは炭素を含むガスを供給することにより、フッ素あるいは炭素と下層部３３ｃのガリウムとを反応させてガリウムのフッ化物あるいは炭化物よりなる表面処理領域３３ｃ1 を形成するようにしてもよい。 First, as shown in FIG. 7, etch pits 33a 1 and 33b 1 are formed on the surface of the lower layer portion 33c in the same manner as in the first embodiment. Next, the surface of the lower layer portion 33c including the etch pits 33a 1 and 33b 1 is subjected to, for example, at least one treatment of oxidation, nitridation, fluorination, and carbonization to form a surface treatment region 33c 1 . The surface treatment region 33c 1 is, for example, 1 nm in the thickness direction. Specifically, for example, by interrupting the supply of the 3B group element and the nitrogen source gas and supplying a gas containing oxygen, this oxygen reacts with the 3B group element of the lower layer portion 33c, and the 3B group element A surface treatment region 33c 1 made of an oxide is formed. Other methods, by supplying a gas containing silicon may be formed a surface treatment region 33c 1 of the silicon and nitrogen in the lower layer portion 33c reacted consisting nitrides of silicon, fluorine Alternatively, by supplying a gas containing carbon, the surface treatment region 33c 1 made of fluoride or carbide of gallium may be formed by reacting fluorine or carbon with gallium in the lower layer portion 33c.

次に、例えば、第２の実施の形態と同様にしてドライエッチングまたはウェットエッチングを行い、表面処理領域３３ｃ1 の一部を選択的に除去する。それ以降の工程は、第２の実施の形態と同様である。これにより、図６（Ａ），（Ｂ）に示した結晶層３３および結晶基板３０が完成する。 Next, for example, dry etching or wet etching is performed similarly to the second embodiment, and a part of the surface treatment region 33c 1 is selectively removed. The subsequent steps are the same as those in the second embodiment. Thereby, the crystal layer 33 and the crystal substrate 30 shown in FIGS. 6A and 6B are completed.

このように本実施の形態によれば、エッチピット３３ａ1 ，３３ｂ1 の表面に表面処理を施して表面処理領域３３ｃ1 を設けるようにしたので、そののち、上層部を成長させ空間部３３ａ，３３ｂを形成する際、成長条件の自由度を大きくすることができ、空間部３３ａ，３３ｂを容易に形成することができる。 As described above, according to the present embodiment, the surface of the etch pits 33a 1 and 33b 1 is subjected to the surface treatment so as to provide the surface treatment region 33c 1 . When forming 33b, the freedom degree of growth conditions can be enlarged and the space parts 33a and 33b can be formed easily.

［第４の実施の形態］
図８（Ａ）は第４の実施の形態の形態に係る結晶基板４０の断面構造を表すものであり、図８（Ｂ）は図８（Ａ）に示した結晶基板４０の状態を模式的に表すものである。この結晶基板４０は、第１の実施の形態の結晶層１３において、層内の空間部１３ａ，１３ｂが形成されている面上にマスク部４１が設けられたものである。この結晶基板４０は以下に説明する方法によって作製される。 [Fourth Embodiment]
FIG. 8A illustrates a cross-sectional structure of the crystal substrate 40 according to the fourth embodiment, and FIG. 8B schematically illustrates the state of the crystal substrate 40 illustrated in FIG. It is expressed in The crystal substrate 40 is obtained by providing a mask portion 41 on the surface where the space portions 13a and 13b in the layer are formed in the crystal layer 13 of the first embodiment. The crystal substrate 40 is manufactured by the method described below.

図８（Ａ），（Ｂ）に示したように、まず下層部１３ｃを形成し、下層部１３ｃの上に、例えば、酸化ケイ素（ＳｉＯx ）膜あるいは窒化ケイ素（ＳｉＮy ）膜またはこれらの積層膜を形成し、ＲＩＥ（Reactive Ion Etching；反応性イオンエッチング）などのドライエッチングを行って、ストライプ状にパターニングされたマスク部４１を形成する。その際、マスク部４１の幅は、例えば５μｍとし、その間隔は、例えば５０ｎｍ〜１０ｍｍとする。この間隔は、例えば、一定であってもよいし、周期的でなくてもよい。なお、マスク部４１のパターンは、ストライプ以外の形状としてもよく、具体的には、矩形状，格子状，六角形状，三角形状あるいは円形状などとしてもよい。   As shown in FIGS. 8A and 8B, a lower layer portion 13c is first formed, and, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNy) film, or a laminated film thereof is formed on the lower layer portion 13c. Then, dry etching such as RIE (Reactive Ion Etching) is performed to form a mask portion 41 patterned in a stripe shape. At this time, the width of the mask portion 41 is, for example, 5 μm, and the interval is, for example, 50 nm to 10 mm. This interval may be, for example, constant or not periodic. Note that the pattern of the mask portion 41 may have a shape other than the stripe, and specifically, may have a rectangular shape, a lattice shape, a hexagonal shape, a triangular shape, a circular shape, or the like.

次に、例えば第１の実施の形態と同様にしてエッチピット１３ａ1 ，１３ｂ1 を形成する。ここでは、主にマスク部４１以外の開口領域において表面がエッチングされ、エッチピット１３ａ1 ，１３ｂ1 となる。そののち、上層部を成長させ、空間部１３ｂを形成する。ここでは、上層部は、マスク部４１の間の開口領域において成長し始め、マスク部４１の上に横方向成長する。その際、転位Ｄ1 は、開口領域において空間部１３ｂにより遮断されているため、マスク部４１の上へ伝播するものも低減される。よって、上層部全体が低転位密度となる。これにより、結晶層１３および結晶基板４０が完成する。 Next, for example, etch pits 13a 1 and 13b 1 are formed in the same manner as in the first embodiment. Here, the surface is etched mainly in the opening region other than the mask portion 41 to become etch pits 13a 1 and 13b 1 . After that, the upper layer portion is grown to form the space portion 13b. Here, the upper layer portion starts to grow in the opening region between the mask portions 41 and grows laterally on the mask portion 41. At that time, since the dislocation D 1 is blocked by the space portion 13b in the opening region, the amount of the dislocation D 1 propagating onto the mask portion 41 is also reduced. Therefore, the entire upper layer portion has a low dislocation density. Thereby, the crystal layer 13 and the crystal substrate 40 are completed.

このように本実施の形態では、空間部１３ｂが設けられているので、マスク部４１に関係なく一様に貫通転位密度が低い結晶基板４０が得られる。なお、ここでは下層部１３ｃの上にマスク部４１を介して横方向成長させるようにしたので、空間部１３ｂに遮断されなかった転位Ｄ1 があったとしても横方向に屈曲されるために、上層部の転位密度が更に低くなる。 Thus, in the present embodiment, since the space portion 13b is provided, the crystal substrate 40 having a low threading dislocation density can be obtained regardless of the mask portion 41. Since here it was as grown in the lateral direction through the mask portion 41 on the lower layer portion 13c, in order to be bent in the transverse direction even if dislocations D 1 that has not been cut off in the space portion 13b, The dislocation density in the upper layer portion is further reduced.

また、マスク部４１を設けることで、エッチピット１３ａ1 ，１３ｂ1 の形成領域が小さくて済み、例えば成長速度を高速化するなど上層部の成長条件を厳しくすることが可能である。なお、エッチピット１３ａ1 ，１３ｂ1 の形成と、マスク部４１の形成の順番は逆であってもよく、両者の形成位置は自由に選ぶことができる。 Further, by providing the mask portion 41, the formation area of the etch pits 13a 1 and 13b 1 can be small, and it is possible to tighten the growth conditions of the upper layer portion, for example, by increasing the growth rate. The formation order of the etch pits 13a 1 and 13b 1 and the formation order of the mask portion 41 may be reversed, and the formation positions of both can be freely selected.

［第５の実施の形態］
図９は第５の実施の形態の形態に係る結晶基板５０の断面構造を表している。この結晶基板５０は、第１の実施の形態の結晶層１３において、下層部を種結晶５１を基礎とした横方向成長により形成したものである。この結晶基板５０は以下に説明する方法によって作製される。 [Fifth Embodiment]
FIG. 9 shows a cross-sectional structure of the crystal substrate 50 according to the fifth embodiment. The crystal substrate 50 is formed by lateral growth based on the seed crystal 51 in the lower layer portion in the crystal layer 13 of the first embodiment. The crystal substrate 50 is manufactured by the method described below.

まず、成長用基板１１の上にバッファ層１２を成長させ、バッファ層１２の上に、例えば、ＭＯＣＶＤ法によりＧａＮからなる種結晶膜を２μｍ程度成長させる。次いで、種結晶膜の上に、例えばストライプ状にパターニングされた窒化ケイ素膜あるいは二酸化ケイ素膜（図示せず）を形成する。続いて、このパターンをマスクとして例えばＲＩＥを行い、種結晶膜から不要部分を除去する。次いで、同じくこのマスクを用いたＲＩＥを行い、成長用基板１１に、横方向成長時の結晶が基板１１と接触することがないように溝部１１ａを形成する。その後、例えばウェットエッチングを行って図示しないマスクを除去する。これにより、種結晶５１が形成される。   First, the buffer layer 12 is grown on the growth substrate 11, and a seed crystal film made of GaN is grown on the buffer layer 12 by about 2 μm by MOCVD, for example. Next, for example, a silicon nitride film or a silicon dioxide film (not shown) patterned in a stripe shape is formed on the seed crystal film. Subsequently, using this pattern as a mask, for example, RIE is performed to remove unnecessary portions from the seed crystal film. Next, RIE is similarly performed using this mask to form a groove 11 a in the growth substrate 11 so that crystals during lateral growth do not come into contact with the substrate 11. Thereafter, for example, wet etching is performed to remove a mask (not shown). Thereby, the seed crystal 51 is formed.

次に、種結晶５１を基礎として例えばＭＯＣＶＤ法により結晶層１３の下層部を成長させる。下層部の成長は、種結晶５１の上面から上方向に、側壁面から横方向に進行する。その際、貫通転位Ｄ1 が種結晶５１の上部に伝播する。それ以外の部分では、横方向成長に伴い、会合部に転位が生じるものの貫通転位Ｄ1 はほとんど存在しない。なお、横方向成長の速度は上面における成長速度よりも大きく、一定時間経過すると成長面が実質的に平坦となる。 Next, the lower layer portion of the crystal layer 13 is grown on the seed crystal 51 by, for example, the MOCVD method. The lower layer grows upward from the upper surface of the seed crystal 51 and laterally from the side wall surface. At that time, threading dislocations D 1 propagate to the upper part of the seed crystal 51. Otherwise part, due to the lateral growth, the threading dislocation D 1 of the things that dislocation occurs in association portion hardly exist. The lateral growth rate is higher than the growth rate on the upper surface, and the growth surface becomes substantially flat after a certain period of time.

次に、例えば第１の実施の形態と同様にして下層部の表面にエッチピット１３ａ1 ，１３ｂ1 を形成する。ここでは、上述したように種結晶５１の上部では貫通転位密度が高く、エッチピット１３ａ1 ，１３ｂ1 が多数形成される。また、会合部に発生した貫通転位Ｄ1 に対応してエッチピット１３ａ1 ，１３ｂ1 が形成される。次いで、上層部を成長させ、エッチピット１３ａ1 ，１３ｂ1 の位置に空間部１３ａ，１３ｂを形成する。上層部の成長を更に続けると、成長面は実質的に平坦となる。これにより、結晶層１３および結晶基板５０が完成する。 Next, for example, etch pits 13a 1 and 13b 1 are formed on the surface of the lower layer as in the first embodiment. Here, as described above, the threading dislocation density is high in the upper portion of the seed crystal 51, and a large number of etch pits 13a 1 and 13b 1 are formed. Etch pits 13a 1 and 13b 1 are formed corresponding to threading dislocations D 1 generated in the meeting part. Next, the upper layer portion is grown, and space portions 13a and 13b are formed at the positions of the etch pits 13a 1 and 13b 1 . As the upper layer is further grown, the growth surface becomes substantially flat. Thereby, the crystal layer 13 and the crystal substrate 50 are completed.

このように、結晶層１３は下部層が種結晶５１を利用した横方向成長領域となっており、下部層においても貫通転位密度が低いので、上層部において貫通転位密度がより低減したものとすることができる。   As described above, the crystal layer 13 is a lateral growth region in which the lower layer uses the seed crystal 51, and the threading dislocation density is low in the lower layer, so that the threading dislocation density is further reduced in the upper layer. be able to.

［第６の実施の形態］
図１０は、第６の実施の形態の形態に係る結晶基板６０を模式的に表すものである。この結晶基板６０は、第１の実施の形態の結晶層１３に替えて結晶層６３を備えたことを除いては、第１の実施の形態の結晶基板１０と同様の構成である。この結晶基板６０は以下に説明する方法によって作製される。 [Sixth Embodiment]
FIG. 10 schematically shows a crystal substrate 60 according to the sixth embodiment. The crystal substrate 60 has the same configuration as that of the crystal substrate 10 of the first embodiment, except that a crystal layer 63 is provided instead of the crystal layer 13 of the first embodiment. The crystal substrate 60 is manufactured by the method described below.

まず、図１１（Ａ）に示したように、第１の実施の形態と同様にして下層部６３ａを成長させたのち、例えば、３Ｂ族元素の原料ガスの供給を停止し、成長温度を７５０℃に下げる。そののち、例えば、ガリウムの原料ガスとインジウムの原料ガスとを所望の割合で供給し、下層部６３ａの上に、例えば、Ｉｎp Ｇａ1-p Ｎ（ｐ≧０．０５）混晶よりなる中層部６３ｂを５ｎｍ成長させる。このようにインジウムの組成比が５％以上程度に高いＩｎＧａＮ混晶を成長させると、図１１（Ｂ）に拡大して示したように、転位Ｄ1 に自発的に対応して金属インジウムが析出し、金属インジウムよりなる転位遮断部６３ｃが形成される。 First, as shown in FIG. 11A, after the lower layer 63a is grown in the same manner as in the first embodiment, for example, the supply of the source gas of the group 3B element is stopped and the growth temperature is set to 750. Reduce to ℃. Thereafter, for example, a source gas of gallium and a source gas of indium are supplied at a desired ratio, and, for example, an In p Ga 1-p N (p ≧ 0.05) mixed crystal is formed on the lower layer portion 63a. The middle layer portion 63b is grown by 5 nm. Thus, when an InGaN mixed crystal having a high indium composition ratio of about 5% or more is grown, metal indium precipitates spontaneously corresponding to the dislocation D 1 as shown in an enlarged view in FIG. Thus, the dislocation blocking portion 63c made of metal indium is formed.

次に、図１２に示したように、例えば、インジウムの原料ガスの供給を停止し、成長温度を１０２０℃まで上昇させ、中層部６３ｂの上に窒化物系ＩＩＩ−Ｖ族化合物よりなる上層部６３ｄを成長させる。転位遮断部６３ｃからは、中層部６３ｂおよび成長した上層部６３ｄからよりもＧａＮの結晶成長が起こりにくく、その上には成長した上層部６３ｄからの横方向成長が進行し（図１２（Ｂ））、転位Ｄ1 の伝播が遮断される。上層部６３ｄの成長を更に続けると、成長面は実質的に平坦となり（図１２（Ｃ））、結晶層６３および結晶基板６０が完成する。 Next, as shown in FIG. 12, for example, the supply of the indium source gas is stopped, the growth temperature is increased to 1020 ° C., and the upper layer portion made of a nitride III-V compound is formed on the middle layer portion 63b. 63d is grown. From the dislocation blocking portion 63c, GaN crystal growth is less likely to occur than from the middle layer portion 63b and the grown upper layer portion 63d, and lateral growth from the grown upper layer portion 63d proceeds on the GaN crystal growth (FIG. 12B). ), The propagation of the dislocation D 1 is blocked. When the growth of the upper layer portion 63d is further continued, the growth surface becomes substantially flat (FIG. 12C), and the crystal layer 63 and the crystal substrate 60 are completed.

このように本実施の形態によれば、中層部６３ｂに個々の貫通転位Ｄ1 に対応した転位遮断部６３ｃを設けるようにしたので、この転位遮断部６３ｃにより貫通転位Ｄ1 がそれぞれ遮断され、上層部を転位密度が低い結晶で構成することができる。よって、簡易な構成で、上層部における貫通転位密度が一様に低減された結晶層６３を得ることができる。 According to the present embodiment, since the provided dislocation blocking portion 63c corresponding to each threading dislocation D 1 in middle layer 63 b, threading dislocations D 1 by dislocation blocking portion 63c is cut off, respectively, The upper layer portion can be composed of crystals having a low dislocation density. Therefore, it is possible to obtain the crystal layer 63 with a simple configuration and the threading dislocation density in the upper layer portion being uniformly reduced.

また、ここでは、転位遮断部６３ｃが自発的に形成されるので、結晶層６３の上層部における貫通転位密度を効率よく簡便に低減することができる。   Here, since the dislocation blocking part 63c is spontaneously formed, the threading dislocation density in the upper layer part of the crystal layer 63 can be efficiently and easily reduced.

以上に説明した本発明の結晶膜および結晶基板は、全て半導体装置等に用いることができる。なお、上記実施の形態の結晶基板１０〜６０から成長用基板１１等を除去して得られる結晶層１３〜６３あるいはその一部からなる薄膜は、例えば窒化物系ＩＩＩ−Ｖ族化合物基板として半導体装置等に用いることができる。その際には、成長用基板１１やバッファ層１２などを研削，ドライエッチング、あるいはウェットエッチング等により除去すればよい。また、第１の実施の形態の結晶層１３には、空間部１３ａ，１３ｂが面状に分布しており、この部分では機械的強度が弱くなっているので、この面で結晶層１３を分割して下層部以下を除去するようにしてもよい。結晶層１３における分割は、例えば、レーザ照射，ランプ照射，超音波の付与，急冷あるいは急加熱を施して行う。その他、機械的に変形させ、空間部１３ａ，１３ｂを利用して上層部を剥離するようにしてもよい。また、上層部を剥離したのち、上層部の一部（剥離部分）を研磨することにより空間部１３ａ，１３ｂを完全に含まない結晶層（結晶膜）としてもよい。なお、この剥離部分の研磨工程は、結晶層（結晶膜）の段階で実行してもよく、また後述のように結晶膜の上に半導体レーザ等のデバイスを形成したのちに実行するようにしてもよい。これらのことは、第２の実施の形態ないし第５の実施の形態の結晶基板２０〜５０を用いる場合も同様である。   The crystal film and crystal substrate of the present invention described above can all be used for semiconductor devices and the like. In addition, the thin film which consists of the crystal layers 13-63 obtained by removing the growth board | substrate 11 grade | etc., Etc. from the crystal substrate 10-60 of the said embodiment, or its one part is a semiconductor as a nitride type III-V group compound substrate, for example It can be used for an apparatus or the like. In this case, the growth substrate 11 and the buffer layer 12 may be removed by grinding, dry etching, wet etching, or the like. Further, in the crystal layer 13 of the first embodiment, the space portions 13a and 13b are distributed in a plane shape, and the mechanical strength is weak in this portion. Therefore, the crystal layer 13 is divided on this plane. Then, the lower layer portion or less may be removed. The division in the crystal layer 13 is performed by, for example, laser irradiation, lamp irradiation, application of ultrasonic waves, rapid cooling, or rapid heating. In addition, it may be mechanically deformed and the upper layer portion may be peeled off using the space portions 13a and 13b. Further, after peeling off the upper layer portion, a part of the upper layer portion (peeled portion) may be polished to form a crystal layer (crystal film) that does not completely include the space portions 13a and 13b. In addition, the polishing process of the peeled portion may be performed at the stage of the crystal layer (crystal film), or may be performed after a device such as a semiconductor laser is formed on the crystal film as described later. Also good. The same applies to the case where the crystal substrates 20 to 50 of the second to fifth embodiments are used.

［第７の実施の形態］
この第７の実施の形態では、上記の各実施の形態において製造される結晶基板を用いた半導体装置について説明する。なお、結晶基板の内部構造の違いは考慮する必要がないので、上記実施の形態の結晶基板がいずれも同じように用いられる。よって、ここでは一例として、結晶基板４０を用いた半導体レーザについて説明する。 [Seventh Embodiment]
In the seventh embodiment, a semiconductor device using the crystal substrate manufactured in each of the above embodiments will be described. Note that since there is no need to consider the difference in the internal structure of the crystal substrate, any of the crystal substrates of the above embodiment is used in the same manner. Therefore, here, as an example, a semiconductor laser using the crystal substrate 40 will be described.

図１３は結晶基板４０を用いた半導体レーザ１の断面構成を表している。この半導体レーザ１は、リッジ導波型のＳＣＨ（Separate Confinement Heterostructure）構造であり、結晶基板４０の結晶層１３側の面に、ｎ側コンタクト層１０１，ｎ型クラッド層１０２，ｎ型ガイド層１０３，活性層１０４，結晶劣化防止層１０５，ｐ型ガイド層１０６，ｐ型クラッド層１０７およびｐ側コンタクト層１０８からなる半導体層１００が設けられている。このうち、結晶基板４０は、例えば、厚さ４００μｍのサファイアよりなる成長用基板１１，厚さ３０ｎｍのＧａＮよりなるバッファ層１２および厚さ２μｍのＧａＮよりなる結晶層１３により構成されている。この結晶基板４０は、マスク部４１の間に空間部１３ｂが設けられた構造となっているために上層部の貫通転位密度が一様に低くなっている。   FIG. 13 shows a cross-sectional configuration of the semiconductor laser 1 using the crystal substrate 40. The semiconductor laser 1 has a ridge waveguide type SCH (Separate Confinement Heterostructure) structure, and an n-side contact layer 101, an n-type cladding layer 102, and an n-type guide layer 103 are formed on the surface of the crystal substrate 40 on the crystal layer 13 side. , An active layer 104, a crystal deterioration preventing layer 105, a p-type guide layer 106, a p-type cladding layer 107, and a p-side contact layer 108 are provided. Among these, the crystal substrate 40 includes, for example, a growth substrate 11 made of sapphire having a thickness of 400 μm, a buffer layer 12 made of GaN having a thickness of 30 nm, and a crystal layer 13 made of GaN having a thickness of 2 μm. Since the crystal substrate 40 has a structure in which the space portion 13b is provided between the mask portions 41, the threading dislocation density in the upper layer portion is uniformly low.

半導体層１００は、例えば次のように構成することができる。ｎ側コンタクト層１０１は、厚さが２μｍであり、ｎ型不純物としてケイ素を添加したｎ型ＧａＮにより構成されている。ｎ型クラッド層１０２は、厚さが１μｍであり、ｎ型不純物としてケイ素を添加したｎ型ＡｌＧａＮ混晶により構成されている。ｎ型ガイド層１０３は、厚さが０．１μｍであり、ｎ型不純物としてケイ素を添加したｎ型ＧａＮにより構成されている。活性層１０４は、厚さが３０ｎｍであり、Ｇａx Ｉｎ1-x Ｎ混晶層とＧａy Ｉｎ1-y Ｎ（但し、ｘ≠ｙ）混晶層とを積層した多重量子井戸構造を有している。 The semiconductor layer 100 can be configured as follows, for example. The n-side contact layer 101 has a thickness of 2 μm and is made of n-type GaN to which silicon is added as an n-type impurity. The n-type cladding layer 102 has a thickness of 1 μm and is composed of an n-type AlGaN mixed crystal to which silicon is added as an n-type impurity. The n-type guide layer 103 has a thickness of 0.1 μm and is made of n-type GaN to which silicon is added as an n-type impurity. The active layer 104 has a thickness of 30 nm and has a multiple quantum well structure in which a Ga x In 1 -x N mixed crystal layer and a Ga y In 1 -y N (x ≠ y) mixed crystal layer are stacked. is doing.

結晶劣化防止層１０５は、厚さが２０ｎｍであり、ｐ型不純物としてマグネシウムを添加したｐ型ＡｌＧａＮ混晶により構成されている。ｐ型ガイド層１０６は、厚さが０．１μｍであり、ｐ型不純物としてマグネシウムを添加したｐ型ＧａＮにより構成されている。ｐ型クラッド層１０７は、厚さが０．８μｍであり、ｐ型不純物としてマグネシウムを添加したｐ型ＡｌＧａＮ混晶により構成されている。ｐ側コンタクト層１０８は、厚さが０．５μｍであり、ｐ型不純物としてマグネシウムを添加したｐ型ＧａＮにより構成されている。なお、ｐ側コンタクト層１０８およびｐ型クラッド層１０７の一部は、紙面に対して垂直方向に延長された細い帯状となっており、電流狭窄部を構成している。よって、活性層１０４のうち電流狭窄部に対応した部分が、発光部となっている。   The crystal deterioration preventing layer 105 has a thickness of 20 nm and is composed of a p-type AlGaN mixed crystal to which magnesium is added as a p-type impurity. The p-type guide layer 106 has a thickness of 0.1 μm and is made of p-type GaN to which magnesium is added as a p-type impurity. The p-type cladding layer 107 has a thickness of 0.8 μm and is composed of a p-type AlGaN mixed crystal to which magnesium is added as a p-type impurity. The p-side contact layer 108 has a thickness of 0.5 μm and is made of p-type GaN to which magnesium is added as a p-type impurity. Part of the p-side contact layer 108 and the p-type cladding layer 107 has a thin strip shape extending in the direction perpendicular to the paper surface, and constitutes a current confinement portion. Therefore, a portion corresponding to the current confinement portion in the active layer 104 is a light emitting portion.

また、ここでは、ｎ側コンタクト層１０１の一部にｎ型クラッド層１０２からｐ側コンタクト層１０８までの各層が積層されている。これらの積層部分は、図１３において紙面に垂直な方向に展延するストライプ形状となっている。   Here, each layer from the n-type cladding layer 102 to the p-side contact layer 108 is laminated on a part of the n-side contact layer 101. These laminated portions have a stripe shape extending in a direction perpendicular to the paper surface in FIG.

更に、ｎ側コンタクト層１０１からｐ側コンタクト層１０８の表面は、例えば二酸化ケイ素よりなる絶縁膜１１１で覆われている。この絶縁膜１１１には、ｎ側コンタクト層１０１およびｐ側コンタクト層１０８の上にあたる部位に開口がそれぞれ設けられており、これらの開口にｎ側電極１１２およびｐ側電極１１３がそれぞれ形成されている。ｎ側電極１１２は、例えばチタン（Ｔｉ）およびアルミニウム（Ａｌ）を順次積層した構造を有しており、ｎ側コンタクト層１０１と電気的に接続されている。ｐ側電極１１３は、例えばパラジウム（Ｐｄ），白金（Ｐｔ）および金（Ａｕ）が順次積層された構造を有しており、ｐ側コンタクト層１０８と電気的に接続されている。   Furthermore, the surfaces of the n-side contact layer 101 to the p-side contact layer 108 are covered with an insulating film 111 made of, for example, silicon dioxide. The insulating film 111 is provided with openings at portions corresponding to the n-side contact layer 101 and the p-side contact layer 108, and an n-side electrode 112 and a p-side electrode 113 are formed in these openings, respectively. . The n-side electrode 112 has a structure in which, for example, titanium (Ti) and aluminum (Al) are sequentially stacked, and is electrically connected to the n-side contact layer 101. The p-side electrode 113 has a structure in which, for example, palladium (Pd), platinum (Pt), and gold (Au) are sequentially stacked, and is electrically connected to the p-side contact layer 108.

また、この半導体レーザ１では、半導体層１００の延長方向に垂直であり、互いに対向する一対の側面が共振器端面となっており、この一対の共振器端面に図示しない一対の反射鏡膜がそれぞれ形成されている。これら一対の反射鏡膜のうち一方の反射鏡膜の反射率は低くなるように、他方の反射鏡膜の反射率は高くなるようにそれぞれ調整されている。これにより、活性層１０４において発生した光は一対の反射鏡膜の間を往復して増幅され、一方の反射鏡膜からレーザビームとして出射するようになっている。なお、この半導体レーザ１は、例えば、図示しないパッケージの内部に収納されて用いられる。   Further, in this semiconductor laser 1, a pair of side surfaces that are perpendicular to the extending direction of the semiconductor layer 100 and face each other serve as a resonator end surface, and a pair of reflecting mirror films (not shown) are provided on the pair of resonator end surfaces, respectively. Is formed. Of the pair of reflecting mirror films, the reflectance of one reflecting mirror film is adjusted to be low, and the reflectance of the other reflecting mirror film is adjusted to be high. As a result, the light generated in the active layer 104 is amplified by reciprocating between the pair of reflecting mirror films, and emitted from one of the reflecting mirror films as a laser beam. The semiconductor laser 1 is used by being housed in a package (not shown), for example.

この半導体レーザ１は、例えば次のようにして製造することができる。   This semiconductor laser 1 can be manufactured, for example, as follows.

まず、例えば、複数の半導体レーザ形成領域を有する結晶基板４０を用意し、この結晶基板４０の上に、例えばＭＯＣＶＤ法によりｎ側コンタクト層１０１，ｎ型クラッド層１０２，ｎ型ガイド層１０３，活性層１０４，結晶脱離防止層１０５，ｐ型ガイド層１０６，ｐ型クラッド層１０７およびｐ側コンタクト層１０８を順次成長させ、半導体層１００を形成する。一般に、発光特性の劣化防止あるいは向上のためには、少なくとも発光部に転位が伝播せず、この部分が低転位密度領域であることが好ましい。ここでは、表面が一様に低転位密度となっている結晶基板４０を用いるので、半導体層１００に伝播する転位数も均一に低減する。これにより、発光部が確実に低転位密度領域となる。   First, for example, a crystal substrate 40 having a plurality of semiconductor laser forming regions is prepared, and an n-side contact layer 101, an n-type cladding layer 102, an n-type guide layer 103, an active layer are formed on the crystal substrate 40 by, for example, MOCVD. The layer 104, the crystal detachment prevention layer 105, the p-type guide layer 106, the p-type cladding layer 107, and the p-side contact layer 108 are sequentially grown to form the semiconductor layer 100. Generally, in order to prevent or improve the deterioration of the light emission characteristics, it is preferable that dislocations do not propagate at least to the light emitting portion, and this portion is a low dislocation density region. Here, since the crystal substrate 40 whose surface has a uniform low dislocation density is used, the number of dislocations propagating to the semiconductor layer 100 is also reduced uniformly. This ensures that the light emitting portion is a low dislocation density region.

次いで、ｐ側コンタクト層１０８，ｐ型クラッド層１０７，ｐ型ガイド層１０６，結晶劣化防止層１０５，活性層１０４，ｎ型ガイド層１０３，ｎ型クラッド層１０２およびｎ側コンタクト層１０１の一部を順次エッチングして、ｎ側コンタクト層１０１を表面に露出させる。続いて、ｐ側コンタクト層１０８の上に図示しないマスクを形成し、このマスクを利用してｐ側コンタクト層１０８およびｐ型クラッド層１０７の一部を選択的にエッチングすることにより、ｐ型クラッド層１０７の上部およびｐ側コンタクト層１０８を細い帯状とし、電流狭窄部を形成する。   Next, the p-side contact layer 108, the p-type cladding layer 107, the p-type guide layer 106, the crystal deterioration preventing layer 105, the active layer 104, the n-type guide layer 103, the n-type cladding layer 102, and a part of the n-side contact layer 101 Are sequentially etched to expose the n-side contact layer 101 on the surface. Subsequently, a mask (not shown) is formed on the p-side contact layer 108, and the p-side contact layer 108 and a part of the p-type clad layer 107 are selectively etched using this mask, so that the p-type cladding is formed. The upper portion of the layer 107 and the p-side contact layer 108 are formed in a thin band shape, and a current confinement portion is formed.

次に、露出面全体に、例えば蒸着法により二酸化ケイ素よりなる絶縁膜１１１を形成し、ｐ側コンタクト層１０８に対応して開口を設け、ｐ側コンタクト層１０８を表面に露出させる。また、絶縁膜１１１のｎ側コンタクト層１０１上の領域に開口を形成し、この開口部位に、例えばチタン，アルミニウム，白金および金を順次蒸着し、合金化してｎ側電極１１２を形成する。また、露出させたｐ側コンタクト層１０８に対応して、例えばパラジウム，白金および金を順次蒸着し、ｐ側電極１１３を形成する。   Next, an insulating film 111 made of silicon dioxide is formed on the entire exposed surface by, for example, vapor deposition, and an opening is provided corresponding to the p-side contact layer 108 to expose the p-side contact layer 108 on the surface. Further, an opening is formed in a region on the n-side contact layer 101 of the insulating film 111, and, for example, titanium, aluminum, platinum and gold are sequentially deposited in this opening portion and alloyed to form the n-side electrode 112. Further, corresponding to the exposed p-side contact layer 108, for example, palladium, platinum and gold are sequentially deposited to form the p-side electrode 113.

次に、成長用基板１１を例えば８０μｍ程度の厚さとなるように研削する。そののち、結晶基板４０をｐ側コンタクト層１０８の長さ方向に対して垂直に分割する。これにより、各半導体レーザ１の一対の共振器端面が形成される。そののち、共振器端面に図示しない反射鏡膜をそれぞれ形成する。続いて、各半導体レーザ１の形成領域に応じて、結晶基板４０を半導体層１００を延長方向に分割する。これにより、図１３に示した半導体レーザ１が複数完成する。更に、完成した半導体レーザ１を、例えば図示しないパッケージに実装する。   Next, the growth substrate 11 is ground to a thickness of about 80 μm, for example. After that, the crystal substrate 40 is divided perpendicularly to the length direction of the p-side contact layer 108. Thereby, a pair of resonator end faces of each semiconductor laser 1 is formed. Thereafter, a reflecting mirror film (not shown) is formed on each end face of the resonator. Subsequently, the semiconductor substrate 100 is divided in the extending direction of the crystal substrate 40 in accordance with the formation region of each semiconductor laser 1. Thereby, a plurality of semiconductor lasers 1 shown in FIG. 13 are completed. Further, the completed semiconductor laser 1 is mounted on a package (not shown), for example.

この半導体レーザ１では、ｎ側電極１１２とｐ側電極１１３との間に所定の電圧が印加されると、活性層１０４に電流が注入され、電子−正孔再結合により発光が起こる。ここでは、表面における転位密度が低い結晶層１３の上に半導体層１００が設けられており、ｎ側コンタクト層１０１〜ｐ側コンタクト層１０８における転位密度も低くなっている。よって、半導体レーザ１は、発光特性に優れると共に寿命が延長される。   In this semiconductor laser 1, when a predetermined voltage is applied between the n-side electrode 112 and the p-side electrode 113, a current is injected into the active layer 104 and light emission occurs due to electron-hole recombination. Here, the semiconductor layer 100 is provided on the crystal layer 13 having a low dislocation density on the surface, and the dislocation density in the n-side contact layer 101 to the p-side contact layer 108 is also low. Therefore, the semiconductor laser 1 has excellent light emission characteristics and has a long life.

このように本実施の形態によれば、第４の実施の形態に係る結晶基板４０の上に半導体層１００を設けるようにしたので、半導体層１００は転位密度が極めて低く、良好な結晶性を有する。従って、半導体レーザ１は発光特性の劣化が防止することができると同時に、長寿命化および信頼性の向上を図ることができる。   As described above, according to the present embodiment, since the semiconductor layer 100 is provided on the crystal substrate 40 according to the fourth embodiment, the semiconductor layer 100 has an extremely low dislocation density and good crystallinity. Have. Therefore, the semiconductor laser 1 can prevent the deterioration of the light emission characteristics, and at the same time, can extend the life and improve the reliability.

また、第４の実施の形態に係る結晶基板４０を用いることにより、低転位密度の基板を簡易な製造方法で得ることができる。よって、半導体レーザ１の生産性の向上、低コスト化を図ることができる。なお、結晶基板４０は、一様に表面上の転位が低減しており、その上では半導体層１００を形成領域を選ばず形成することができ、基板の位置合わせが不要となる。ちなみに、通常の横方向成長を利用した結晶基板にはマスク間から延びる貫通転位が多数存在している。そこで、貫通転位を避け、マスクの上部に発光部を設けるように位置合わせを行ったのちに、半導体層の加工を行なっていた。   Further, by using the crystal substrate 40 according to the fourth embodiment, a substrate having a low dislocation density can be obtained by a simple manufacturing method. Therefore, the productivity of the semiconductor laser 1 can be improved and the cost can be reduced. Note that dislocations on the surface of the crystal substrate 40 are uniformly reduced, and the semiconductor layer 100 can be formed on any of the formation regions without any alignment of the substrate. Incidentally, there are many threading dislocations extending from between the masks in a crystal substrate using normal lateral growth. Therefore, the semiconductor layer is processed after alignment so as to avoid threading dislocations and to provide a light emitting portion on the mask.

［第８の実施の形態］
この第８の実施の形態では、上記の各実施の形態において製造される結晶膜を用いた半導体装置について説明する。結晶膜は、いずれの方法で作製されていてもよい。ここでは一例として、結晶基板１０を分割して得た結晶層１３の上層部を窒化物系ＩＩＩ−Ｖ族化合物基板８１として用いた半導体レーザ２について説明する。なお、半導体レーザ２は、電流狭窄部の両側に電流ブロック層１２０が設けられていること、およびｐ側電極１１３，ｎ側電極１１２の構成以外は、半導体レーザ１と同一の構成を有している。 [Eighth Embodiment]
In the eighth embodiment, a semiconductor device using the crystal film manufactured in each of the above embodiments will be described. The crystal film may be produced by any method. Here, as an example, the semiconductor laser 2 using the upper layer portion of the crystal layer 13 obtained by dividing the crystal substrate 10 as the nitride-based III-V compound substrate 81 will be described. The semiconductor laser 2 has the same configuration as that of the semiconductor laser 1 except that the current blocking layers 120 are provided on both sides of the current confinement portion and that the p-side electrode 113 and the n-side electrode 112 are configured. Yes.

図１４は第８の実施の形態に係る半導体レーザ２の断面構造を表している。この半導体レーザ２は、窒化物系ＩＩＩ−Ｖ族化合物基板（以下、基板と略記）８１の一面にｎ側コンタクト層１０１からｐ側コンタクト層１０８までが順次積層された構成を有している。また、電流狭窄部の両側には電流ブロック層１２０が設けられており、ｐ側コンタクト層１０８とこの電流ブロック層１２０の全面にｐ側電極１１３が形成されている。更に、基板８１の裏面側にｎ側電極１１２が形成されている。   FIG. 14 shows a cross-sectional structure of the semiconductor laser 2 according to the eighth embodiment. The semiconductor laser 2 has a configuration in which an n-side contact layer 101 to a p-side contact layer 108 are sequentially stacked on one surface of a nitride-based III-V group compound substrate (hereinafter abbreviated as a substrate) 81. Further, current blocking layers 120 are provided on both sides of the current confinement portion, and a p-side contact layer 108 and a p-side electrode 113 are formed on the entire surface of the current blocking layer 120. Further, an n-side electrode 112 is formed on the back side of the substrate 81.

基板８１は、結晶基板１０（図１３）から、成長用基板１１，バッファ層１２および結晶層１３の下層部を除去したものである。例えば、空間部１３ａ，１３ｂが分布する面は強度が弱いので、ここにレーザ照射，ランプ照射，超音波の付与，または急冷あるいは急加熱を行い、この面を境に結晶層１３を分割し、下部層以下を除去するとよい。また、機械的に変形させ、空間部１３ａ，１３ｂが分布する面で結晶層１３の上層部を剥離するようにしてもよい。なお、成長用基板１１等に、研削，ドライエッチングまたはウェットエッチング（化学エッチング）を施して除去することもできる。   The substrate 81 is obtained by removing the growth substrate 11, the buffer layer 12, and the lower layer portion of the crystal layer 13 from the crystal substrate 10 (FIG. 13). For example, the surface on which the space portions 13a and 13b are distributed has a low strength, so laser irradiation, lamp irradiation, application of ultrasonic waves, or rapid cooling or rapid heating is performed here, and the crystal layer 13 is divided on the basis of this surface, The lower layer and below may be removed. Alternatively, the upper layer portion of the crystal layer 13 may be peeled off on the surface where the space portions 13a and 13b are distributed. The growth substrate 11 or the like can be removed by grinding, dry etching, or wet etching (chemical etching).

電流ブロック層１２０は、周囲との絶縁性を保つものであり、例えばケイ素などのｎ型不純物を添加したｎ型ＡｌＧａＮ混晶により構成されている。よって、この半導体レーザ２においても、活性層１０４のうち電流狭窄部に対応した部分が発光部となっている。なお、電流ブロック層１２０は、例えば、ｐ型クラッド層１０７の上部およびｐ側コンタクト層１０８を細い帯状としたのち、ｐ型クラッド層１０７の上に再成長させることにより形成する。   The current blocking layer 120 maintains insulation from the surroundings, and is made of, for example, an n-type AlGaN mixed crystal to which an n-type impurity such as silicon is added. Therefore, also in this semiconductor laser 2, a portion corresponding to the current confinement portion of the active layer 104 is a light emitting portion. The current blocking layer 120 is formed by, for example, forming the upper part of the p-type cladding layer 107 and the p-side contact layer 108 in a thin strip shape and then regrowing the p-type cladding layer 107.

この半導体レーザ２は、基板の裏面側に電極が形成されている通常のＡｌＧａＡｓ系あるいはＡｌＧａＩｎＰ系半導体レーザと同様の構成を有しているので、これらを製造する際のプロセスと同様のプロセスで製造することができる。例えば、半導体層１００の各層を成長させた後に、ｐ型クラッド層１０７の上部およびｐ側コンタクト層１０８を細い帯状とし、その上にレジスト膜を形成する。次いで、半導体層１００の全面に絶縁材料を形成し、レジスト膜と共にその上の絶縁材料を除去して（リフトオフ）、電流ブロック層１２０を形成する。更に、その上面全体にｐ側電極１１３を形成し、基板８１の裏面側にｎ側電極１１２を形成する。なお、このようにして作製された半導体レーザ２は、パッケージについても通常のＡｌＧａＡｓ系あるいはＡｌＧａＩｎＰ系半導体レーザと同じ形状のものを利用することができる。   Since this semiconductor laser 2 has the same configuration as a normal AlGaAs or AlGaInP semiconductor laser in which an electrode is formed on the back side of the substrate, it is manufactured by a process similar to the process for manufacturing these. can do. For example, after each layer of the semiconductor layer 100 is grown, the upper part of the p-type cladding layer 107 and the p-side contact layer 108 are formed into a thin strip shape, and a resist film is formed thereon. Next, an insulating material is formed on the entire surface of the semiconductor layer 100, and the insulating material is removed together with the resist film (lift-off) to form the current blocking layer 120. Further, the p-side electrode 113 is formed on the entire upper surface, and the n-side electrode 112 is formed on the back surface side of the substrate 81. The semiconductor laser 2 manufactured in this way can use a package having the same shape as an ordinary AlGaAs-based or AlGaInP-based semiconductor laser.

ここでは、全体に転位密度が低い基板８１の上に半導体層１００が設けられており、ｎ側コンタクト層１０１〜ｐ側コンタクト層１０８層における転位密度も低くなっている。よって、半導体レーザ２は、発光特性に優れると共に寿命が延長される。   Here, the semiconductor layer 100 is provided on the substrate 81 having a low dislocation density as a whole, and the dislocation density in the n-side contact layer 101 to the p-side contact layer 108 is also low. Therefore, the semiconductor laser 2 has excellent light emission characteristics and has a long life.

このように本実施の形態では、基板８１の上に半導体層１００を設けるようにしたので、半導体層１００は転位密度が極めて低く、良好な結晶性を有する。従って、半導体レーザ２は発光特性の劣化が防止することができると同時に、長寿命化および信頼性の向上を図ることができる。   Thus, in this embodiment mode, since the semiconductor layer 100 is provided over the substrate 81, the semiconductor layer 100 has an extremely low dislocation density and good crystallinity. Therefore, the semiconductor laser 2 can prevent the deterioration of the light emission characteristics, and at the same time, can extend the life and improve the reliability.

また、導電性の基板８１を用い、その裏面側にｎ側電極１１２を設けるようにしたために、半導体レーザ１に比べて簡易な構成とすることができ、量産性に優れたものとなる。更に、半導体レーザ２では、基板８１を厚みの薄いものとすることができ、レーザ構造が簡易であることとあいまって、サイズの縮小化を図ることができる。   In addition, since the conductive substrate 81 is used and the n-side electrode 112 is provided on the back side thereof, the structure can be simplified as compared with the semiconductor laser 1 and the mass productivity is excellent. Further, in the semiconductor laser 2, the substrate 81 can be made thin, and coupled with the simplicity of the laser structure, the size can be reduced.

以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記第２の実施の形態ないし第５の実施の形態では、エッチピット１３ａ1 〜３３ａ1 ，１３ｂ1 〜３３ｂ1 を形成し、これを利用して空間部を形成するようにしたが、エッチピット１３ａ1 〜３３ａ1 ，１３ｂ1 〜３３ｂ1 に代えて成長ピット１３ａ2 ，１３ｂ2 を形成し、この成長ピットを利用して空間部１３ａ，１３ｂを形成するようにしてもよい。また、第４の実施の形態および第５の実施の形態では、第１の実施の形態と同様の空間部１３ａ，１３ｂを設けるようにしたが、第２の実施の形態または第３の実施の形態のように、被膜２１あるいは表面処理領域３３ｃが付設されていても構わない。このように、本発明は、上記実施の形態の範囲内で各種の組み合わせを行なうことが可能である。 Although the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment, and various modifications can be made. For example, in the second to fifth embodiments, the etch pits 13a 1 to 33a 1 and 13b 1 to 33b 1 are formed, and the space portion is formed using the etch pits 13a 1 to 33a 1 and 13b 1 to 33b 1 . Instead of the etch pits 13a 1 to 33a 1 and 13b 1 to 33b 1 , growth pits 13a 2 and 13b 2 may be formed, and the space portions 13a and 13b may be formed using the growth pits. In the fourth embodiment and the fifth embodiment, the space portions 13a and 13b similar to those in the first embodiment are provided. However, the second embodiment or the third embodiment is provided. As in the embodiment, the coating 21 or the surface treatment region 33c may be provided. As described above, the present invention can be variously combined within the scope of the above embodiment.

また、上記実施の形態では、面上に分布する空間部を１層だけ設けるようにしたが、エッチピット（または成長ピット）形成工程とその後の結晶成長工程とをそれぞれ２回以上行い、空間部を複数層設けるようにしてもよい。これにより、結晶膜の上層部における転位密度の低減化の効率を更に高めることができる。   Further, in the above embodiment, only one layer of the space portion distributed on the surface is provided, but the etch pit (or growth pit) formation step and the subsequent crystal growth step are each performed twice or more to obtain the space portion. A plurality of layers may be provided. Thereby, the efficiency of reduction of the dislocation density in the upper layer part of the crystal film can be further increased.

また、上記実施の形態では、窒化物系ＩＩＩ−Ｖ族化合物よりなる結晶層１３，５３，６３，７３を例に挙げて説明したが、結晶膜をＧａＡｓあるいはＩｎＰなどの他のＩＩＩ−Ｖ族化合物で構成するようにしてもよい。また、本発明は、ＩＩＩ−Ｖ族化合物以外の結晶膜、結晶基板およびこれらを用いる半導体装置に対しても同様に適用することができる。   In the above embodiment, the crystal layers 13, 53, 63, 73 made of a nitride III-V group compound have been described as examples. However, the crystal film is made of another III-V group such as GaAs or InP. You may make it comprise with a compound. The present invention can be similarly applied to crystal films other than III-V compounds, crystal substrates, and semiconductor devices using these.

また、上記第７の実施の形態および第８の実施の形態では、半導体装置として半導体レーザ１，２を具体例に挙げて説明したが、本発明は、発光ダイオードあるいは電界効果トランジスタ等の他の半導体装置についても適用することができる。   In the seventh and eighth embodiments, the semiconductor lasers 1 and 2 have been described as specific examples of the semiconductor device. However, the present invention is not limited to other light emitting diodes or field effect transistors. The present invention can also be applied to a semiconductor device.

本発明の第１の実施の形態に係る結晶基板の構成を表すもので、（Ａ）は断面図、（Ｂ）は（Ａ）に示した結晶基板の転位の発生状態を表す模式図である。1A and 1B show a configuration of a crystal substrate according to a first embodiment of the present invention, in which FIG. 2A is a cross-sectional view, and FIG. 2B is a schematic diagram showing a dislocation generation state of the crystal substrate shown in FIG. . 図１に示した結晶基板の製造方法を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing method of the crystal substrate shown in FIG. 図１に示した結晶基板の他の製造方法を説明するための模式図である。It is a schematic diagram for demonstrating the other manufacturing method of the crystal substrate shown in FIG. 本発明の第２の実施の形態に係る結晶基板の構成を表すもので、（Ａ）は断面図、（Ｂ）は（Ａ）に示した結晶基板の転位の発生状態を表す模式図である。4A and 4B show a configuration of a crystal substrate according to a second embodiment of the present invention, where FIG. 5A is a cross-sectional view, and FIG. 5B is a schematic diagram showing a dislocation generation state of the crystal substrate shown in FIG. . 図４に示した結晶基板の製造方法を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing method of the crystal substrate shown in FIG. 本発明の第３の実施の形態に係る結晶基板の構成を表すもので、（Ａ）は断面図、（Ｂ）は（Ａ）に示した結晶基板の転位の発生状態を表す模式図である。4A and 4B show a configuration of a crystal substrate according to a third embodiment of the present invention, in which FIG. 5A is a cross-sectional view, and FIG. 5B is a schematic diagram showing a dislocation generation state of the crystal substrate shown in FIG. . 図６に示した結晶基板の製造方法を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing method of the crystal substrate shown in FIG. 本発明の第４の実施の形態に係る結晶基板の構成を表すもので、（Ａ）は断面図、（Ｂ）は（Ａ）に示した結晶基板の転位の発生状態を表す模式図である。4A and 4B show a configuration of a crystal substrate according to a fourth embodiment of the present invention, in which FIG. 5A is a cross-sectional view, and FIG. 5B is a schematic diagram showing a dislocation occurrence state of the crystal substrate shown in FIG. . 本発明の第５の実施の形態に係る結晶基板の構成を表す断面図である。It is sectional drawing showing the structure of the crystal substrate which concerns on the 5th Embodiment of this invention. 本発明の第６の実施の形態に係る結晶基板の構成を表す模式図である。It is a schematic diagram showing the structure of the crystal substrate based on the 6th Embodiment of this invention. 図１０に示した結晶基板の製造方法を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing method of the crystal substrate shown in FIG. 図１１に続く製造工程を説明するための模式図である。It is a schematic diagram for demonstrating the manufacturing process following FIG. 図８に示した結晶基板を用いた半導体装置の構成を表す断面図である。It is sectional drawing showing the structure of the semiconductor device using the crystal substrate shown in FIG. 本発明の第１の実施の形態に係る結晶基板を利用した半導体装置の構成を表す断面図である。It is sectional drawing showing the structure of the semiconductor device using the crystal substrate based on the 1st Embodiment of this invention.

符号の説明Explanation of symbols

１，２…半導体レーザ、１０，２０，３０，４０，５０…結晶基板、１１…成長用基板、１２…バッファ層、１３，２３，３３，６３…結晶層、１３ａ，１３ｂ，２３ａ，２３ｂ，３３ａ，３３ｂ…空間部、１３ａ1 ，１３ｂ1 ，２３ａ1 ，２３ｂ1 ，３３ａ1 ，３３ｂ1 …エッチピット、１３ａ2 ，１３ｂ2 …成長ピット、１３ｃ，６３ａ…下層部、１３ｄ，６３ｂ…中層部、２１…被膜、３３ｃ1 …表面処理領域、４１…マスク部、５１…種結晶、６３ｃ…転位遮断部、１００…半導体層、１０１…ｎ側コンタクト層、１０２…ｎ型クラッド層、１０３…ｎ型ガイド層、１０４…活性層、１０５…結晶劣化防止層、１０６…ｐ型ガイド層、１０７…ｐ型クラッド層、１０８…ｐ側コンタクト層、１１１…絶縁膜、１１２…ｎ側電極、１１３…ｐ側電極、８１…窒化物系ＩＩＩ−Ｖ族化合物基板、１２０…電流ブロック層、Ｄ1 ，Ｄ2 …転位。 DESCRIPTION OF SYMBOLS 1, ... Semiconductor laser 10, 20, 30, 40, 50 ... Crystal substrate, 11 ... Growth substrate, 12 ... Buffer layer, 13, 23, 33, 63 ... Crystal layer, 13a, 13b, 23a, 23b, 33a, 33b ... space, 13a 1, 13b 1, 23a 1, 23b 1, 33a 1, 33b 1 ... etch pits, 13a 2, 13b 2 ... growth pits, 13c, 63a ... lower portion, 13d, 63b ... middle layer , 21 ... coating, 33 c 1 ... surface treatment region, 41 ... mask part, 51 ... seed crystal, 63 c ... dislocation blocking part, 100 ... semiconductor layer, 101 ... n-side contact layer, 102 ... n-type cladding layer, 103 ... n Type guide layer, 104 ... active layer, 105 ... crystal deterioration prevention layer, 106 ... p-type guide layer, 107 ... p-type cladding layer, 108 ... p-side contact layer, 111 ... insulating film, 112 ... n-side electrode, 11 ... p-side electrode, 81 ... nitride III-V compound substrate, 120 ... current blocking layer, D 1, D 2 ... dislocations.

Claims (5)

転位が存在する下地層上に成長させる結晶膜であって、
前記下地層から上層側へ伝播しようとする転位の終端位置に対応して転位遮断部が形成され、
前記転位遮断部の少なくとも一部が非晶質の材料により構成されている
ことを特徴とする結晶膜。 A crystal film grown on an underlayer in which dislocations exist,
A dislocation blocking portion is formed corresponding to the terminal position of the dislocation to be propagated from the base layer to the upper layer side,
A crystal film, wherein at least a part of the dislocation blocking part is made of an amorphous material. 前記転位遮断部の全体が非晶質の材料により構成されている
ことを特徴とする請求項１記載の結晶膜。 The crystal film according to claim 1, wherein the entire dislocation blocking portion is made of an amorphous material. 前記非晶質の材料はインジウム（Ｉｎ）を含む
ことを特徴とする請求項１または請求項２に記載の結晶膜。 The crystal film according to claim 1, wherein the amorphous material includes indium (In). 下地層から上層側へ伝播しようとする転位の終端に対応する位置に転位遮断部が形成された結晶膜を備え、
前記転位遮断部の少なくとも一部が非晶質の材料により構成されている
ことを特徴とする結晶基板。 A crystal film in which a dislocation blocking part is formed at a position corresponding to a terminal end of a dislocation to be propagated from the underlayer to the upper layer side,
A crystal substrate, wherein at least a part of the dislocation blocking portion is made of an amorphous material. 下地層から上層側へ伝播しようとする転位の終端に対応する位置に転位遮断部が形成された結晶膜を備え、
前記転位遮断部の少なくとも一部が非晶質の材料により構成されている
ことを特徴とする半導体装置。
A crystal film in which a dislocation blocking part is formed at a position corresponding to a terminal end of a dislocation to be propagated from the underlayer to the upper layer side,
A semiconductor device, wherein at least a part of the dislocation blocking portion is made of an amorphous material.
JP2006159720A 2006-06-08 2006-06-08 Crystal film, crystal substrate and semiconductor device Expired - Fee Related JP4363415B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006159720A JP4363415B2 (en) 2006-06-08 2006-06-08 Crystal film, crystal substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006159720A JP4363415B2 (en) 2006-06-08 2006-06-08 Crystal film, crystal substrate and semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001010708A Division JP3988018B2 (en) 2001-01-18 2001-01-18 Crystal film, crystal substrate and semiconductor device

Publications (2)

Publication Number Publication Date
JP2006324680A true JP2006324680A (en) 2006-11-30
JP4363415B2 JP4363415B2 (en) 2009-11-11

Family

ID=37544070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006159720A Expired - Fee Related JP4363415B2 (en) 2006-06-08 2006-06-08 Crystal film, crystal substrate and semiconductor device

Country Status (1)

Country Link
JP (1) JP4363415B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023240A (en) * 2013-07-23 2015-02-02 日本碍子株式会社 Method for manufacturing laminate including xiii group nitride layer, method for manufacturing xiii group nitride self-supported substrate, method for manufacturing mother substrate for light-emitting device, and xiii group nitride template substrate
US10865696B2 (en) 2016-06-16 2020-12-15 Hitachi Automotive Systems, Ltd. Cooling device for internal combustion engine of vehicle and control method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303920A (en) * 1991-03-29 1992-10-27 Nec Corp Insulating film/iii-v compound semiconductor stacked structure on group iv substrate
JPH06216037A (en) * 1993-01-13 1994-08-05 Hitachi Ltd Hetero-epitaxial growth method
JPH10326912A (en) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd Production of non-dislocated gan substrate and gan base material
JPH11130597A (en) * 1997-10-24 1999-05-18 Mitsubishi Cable Ind Ltd Control of dislocation line in transmission direction and its use
JP2000294827A (en) * 1999-04-02 2000-10-20 Nichia Chem Ind Ltd Growing method for nitride semiconductor
JP2001345281A (en) * 2000-03-31 2001-12-14 Toyoda Gosei Co Ltd Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element
JP2002110569A (en) * 2000-10-04 2002-04-12 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device, semiconductor device and method of manufacturing semiconductor substrate
JP2002261033A (en) * 2000-12-20 2002-09-13 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor and semiconductor substrate, and semiconductor light- emitting device
JP2003142414A (en) * 2001-11-02 2003-05-16 Nichia Chem Ind Ltd Method for growing nitride semiconductor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303920A (en) * 1991-03-29 1992-10-27 Nec Corp Insulating film/iii-v compound semiconductor stacked structure on group iv substrate
JPH06216037A (en) * 1993-01-13 1994-08-05 Hitachi Ltd Hetero-epitaxial growth method
JPH10326912A (en) * 1997-03-25 1998-12-08 Mitsubishi Cable Ind Ltd Production of non-dislocated gan substrate and gan base material
JPH11130597A (en) * 1997-10-24 1999-05-18 Mitsubishi Cable Ind Ltd Control of dislocation line in transmission direction and its use
JP2000294827A (en) * 1999-04-02 2000-10-20 Nichia Chem Ind Ltd Growing method for nitride semiconductor
JP2001345281A (en) * 2000-03-31 2001-12-14 Toyoda Gosei Co Ltd Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element
JP2002110569A (en) * 2000-10-04 2002-04-12 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device, semiconductor device and method of manufacturing semiconductor substrate
JP2002261033A (en) * 2000-12-20 2002-09-13 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor and semiconductor substrate, and semiconductor light- emitting device
JP2003142414A (en) * 2001-11-02 2003-05-16 Nichia Chem Ind Ltd Method for growing nitride semiconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023240A (en) * 2013-07-23 2015-02-02 日本碍子株式会社 Method for manufacturing laminate including xiii group nitride layer, method for manufacturing xiii group nitride self-supported substrate, method for manufacturing mother substrate for light-emitting device, and xiii group nitride template substrate
US10865696B2 (en) 2016-06-16 2020-12-15 Hitachi Automotive Systems, Ltd. Cooling device for internal combustion engine of vehicle and control method thereof

Also Published As

Publication number Publication date
JP4363415B2 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
JP3988018B2 (en) Crystal film, crystal substrate and semiconductor device
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
JP3876649B2 (en) Nitride semiconductor laser and manufacturing method thereof
JP4644942B2 (en) Crystal film, crystal substrate, and method of manufacturing semiconductor device
JP2000021772A (en) Semiconductor device and its manufacture
JP2000040858A (en) Optical semiconductor device, manufacture thereof and semiconductor wafer
JP2000232238A (en) Nitride semiconductor light-emitting element and manufacture thereof
JPH11126948A (en) Semiconductor device, its manufacture, and semiconductor light emitting device
JP2001267242A (en) Group iii nitride-based compound semiconductor and method of manufacturing the same
JP2001267691A (en) Semiconductor element and manufacturing method
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP3446660B2 (en) Nitride semiconductor light emitting device
JP4016062B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP2001196702A (en) Iii nitride compound semiconductor light-emitting element
JP4363415B2 (en) Crystal film, crystal substrate and semiconductor device
JP4255168B2 (en) Nitride semiconductor manufacturing method and light emitting device
JP2004165550A (en) Nitride semiconductor element
JP2001308458A (en) Semiconductor light emitting element and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3438675B2 (en) Method for growing nitride semiconductor
JP4720051B2 (en) Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device
JP2009212343A (en) Nitride semiconductor element, and method of manufacturing the same
JP4760821B2 (en) Manufacturing method of semiconductor device
JP3987879B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5080820B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP2004007009A (en) Manufacturing method of nitride semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees