JP2006319388A - Automatic gain control circuit and sine wave oscillation circuit employing the same - Google Patents
Automatic gain control circuit and sine wave oscillation circuit employing the same Download PDFInfo
- Publication number
- JP2006319388A JP2006319388A JP2005136947A JP2005136947A JP2006319388A JP 2006319388 A JP2006319388 A JP 2006319388A JP 2005136947 A JP2005136947 A JP 2005136947A JP 2005136947 A JP2005136947 A JP 2005136947A JP 2006319388 A JP2006319388 A JP 2006319388A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- circuit
- input terminal
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、角速度センサ装置等に設けられ、利得（ゲイン）の可変幅が広い自動利得制御回路（以下「AGC回路」という。）と、それを用いて安定な正弦波を出力できる正弦波発振回路に関するものである。 The present invention is an automatic gain control circuit (hereinafter referred to as “AGC circuit”) provided in an angular velocity sensor device or the like and having a wide variable gain range, and a sine wave oscillation capable of outputting a stable sine wave using the automatic gain control circuit. It relates to the circuit.
従来、位置の変化量の検出や姿勢制御等を行うための角速度センサ装置が知られている。角速度センサ装置では、水晶振動子等の圧電振動子を励振（即ち、駆動）するために、例えば、正弦波発振回路が設けられている。正弦波発振回路は、所定振幅の正弦波を発生する回路であるが、電源電圧の変動や、周囲温度の影響等を受けると、出力信号が不安定になるため、これを防止するためにAGC回路を設けて出力信号の安定化を図っている。 2. Description of the Related Art Conventionally, an angular velocity sensor device for performing position change detection, posture control, and the like is known. In the angular velocity sensor device, for example, a sine wave oscillation circuit is provided in order to excite (that is, drive) a piezoelectric vibrator such as a crystal vibrator. The sine wave oscillation circuit generates a sine wave with a predetermined amplitude, but the output signal becomes unstable when it is affected by fluctuations in the power supply voltage or the ambient temperature. A circuit is provided to stabilize the output signal.
従来のAGC回路に関する技術としては、例えば、次のような文献に記載されるものがあった。 As a technique related to a conventional AGC circuit, for example, there is a technique described in the following document.
特許文献１の図３には、角速度センサ装置に設けられたAGC回路が記載されている。このAGC回路は、入力電圧が入力される正相入力端子（非反転入力端子）、逆相入力端子（反転入力端子）、及び出力端子を有する演算増幅器（以下「オペアンプ」という。）を備えている。オペアンプの逆相入力端子は、入力抵抗、及びMOSトランジスタからなる可変抵抗素子を介して、グランドに接続されている。又、オペアンプの逆相入力端子と出力端子との間に、帰還抵抗が接続されている。この種のAGC回路では、制御電圧により可変抵抗素子のゲートを制御してオン状態のときのオン抵抗値を変えてオペアンプのゲインを可変し、このゲインにより入力電圧を増幅して出力端子から出力するようになっている。
FIG. 3 of
特許文献２の図１には、角速度センサ装置に設けられるAGC回路が記載されている。このAGC回路は、正相入力端子、入力電圧が入力される逆相入力端子、及び出力端子を有するオペアンプを備えている。オペアンプの正相入力端子は、定電流源を介して電源電圧VDDノードに接続されている。オペアンプの逆相入力端子には、ゲートがグランドに接続されたMOSトランジスタからなる入力抵抗が接続され、この入力抵抗に入力された入力電圧がオペアンプの逆相入力端子に入力される。オペアンプの逆相入力端子と出力端子との間には、ゲートが定電圧源に接続されたMOSトランジスタからなる帰還抵抗が接続されている。この種のAGC回路では、電源電圧VDDが変動した場合でも、この電源電圧VDDの変動に比例してオペアンプのゲインが変化し、このゲインにより入力電圧が増幅され、電源電圧VDDの変動に応じた出力電圧をオペアンプの出力端子から出力するようになっている。
FIG. 1 of
しかしながら、従来のAGC回路では、回路構成上、ゲインの可変範囲が狭く、制御範囲（ダイナミックレンジ）を広くすることができなかった。又、温度変化や構成部品のばらつき等に対する補償特性が不十分なため、製品の品質に問題が残っている虞があり、未だ技術的に十分満足のゆくAGC回路を得ることができなかった。 However, in the conventional AGC circuit, the variable range of gain is narrow due to the circuit configuration, and the control range (dynamic range) cannot be widened. In addition, since the compensation characteristics for temperature change, component variation, etc. are insufficient, there is a possibility that the quality of the product may remain, and it has not been possible to obtain an AGC circuit that is technically satisfactory.
本発明のうちの請求項１、６に係る発明のAGC回路では、入力信号を入力する入力端子と、出力信号を出力する出力端子と、オペアンプと、反転回路と、制御回路とを備えている。 The AGC circuit according to the first and sixth aspects of the present invention includes an input terminal for inputting an input signal, an output terminal for outputting an output signal, an operational amplifier, an inverting circuit, and a control circuit. .
前記オペアンプは、前記入力端子に接続された正相入力端子と、逆相入力端子と、前記出力端子に接続された演算器出力端子と、前記逆相入力端子とグランドとの間に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子とを有している。前記反転回路は、前記第１制御信号を入力し、この入力した前記第１制御信号を反転して前記第２制御信号を生成して前記第２可変抵抗素子に与える回路である。前記制御回路は、前記出力信号と基準信号との誤差を求め、この誤差に対応した前記第１制御信号を生成して前記反転回路に与える回路である。 The operational amplifier is connected between a positive phase input terminal connected to the input terminal, a negative phase input terminal, an arithmetic unit output terminal connected to the output terminal, and the negative phase input terminal and the ground, A first variable resistance element whose resistance value changes based on a first control signal, and a second variable element connected between the computing unit output terminal and the negative phase input terminal and whose resistance value changes based on a second control signal. And a resistance element. The inversion circuit is a circuit that receives the first control signal, inverts the input first control signal, generates the second control signal, and supplies the second control signal to the second variable resistance element. The control circuit is a circuit that calculates an error between the output signal and a reference signal, generates the first control signal corresponding to the error, and supplies the first control signal to the inverting circuit.
請求項２、６に係る発明のAGC回路では、請求項１のオペアンプを次のように構成している。即ち、請求項２のオペアンプは、グランド側に接続された正相入力端子と、逆相入力端子と、前記出力端子に接続された演算器出力端子と、前記入力端子と前記逆相入力端子との間に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子とを有している。
In the AGC circuit according to the second and sixth aspects of the present invention, the operational amplifier according to the first aspect is configured as follows. That is, the operational amplifier according to
請求項３、５、６に係る発明のAGC回路では、入力信号を入力する入力端子と、出力信号を出力する出力端子と、前記入力端子と前記出力端子との間に縦続接続（直列接続）された複数段のオペアンプと、反転回路と、制御回路とを備えている。
In the AGC circuit of the invention according to
前記複数段のオペアンプは、正相入力端子と、逆相入力端子と、演算器出力端子と、前記逆相入力端子とグランドとの間に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子と、をそれぞれ有し、前記初段のオペアンプにおける前記正相入力端子が前記入力端子に接続され、前記前段のオペアンプにおける前記増幅器出力端子が前記後段のオペアンプにおける前記正相入力端子に接続され、前記最終段のオペアンプにおける前記増幅器出力端子が前記出力端子に接続されている。前記反転回路は、前記第１制御信号を入力し、この入力した前記第１制御信号を反転して前記第２制御信号を生成して前記各段のオペアンプにおける前記第２可変抵抗素子にそれぞれ与える回路である。前記制御回路は、前記出力信号と基準信号との誤差を求め、この誤差に対応した前記第１制御信号を生成して前記反転回路に与える回路である。 The plurality of operational amplifiers are connected between a positive phase input terminal, a negative phase input terminal, an arithmetic unit output terminal, and the negative phase input terminal and the ground, and the resistance value changes based on a first control signal. A first variable resistance element; and a second variable resistance element connected between the computing unit output terminal and the negative-phase input terminal and having a resistance value that changes based on a second control signal. The positive phase input terminal of the operational amplifier is connected to the input terminal, the amplifier output terminal of the preceding operational amplifier is connected to the positive phase input terminal of the subsequent operational amplifier, and the amplifier output terminal of the final operational amplifier Is connected to the output terminal. The inverting circuit receives the first control signal, inverts the input first control signal, generates the second control signal, and supplies the second control signal to the second variable resistance elements in the operational amplifiers of the respective stages. Circuit. The control circuit is a circuit that calculates an error between the output signal and a reference signal, generates the first control signal corresponding to the error, and supplies the first control signal to the inverting circuit.
請求項４、５、６に係る発明のAGC回路では、請求項３の複数段のオペアンプを次のように構成している。即ち、請求項４の複数段のオペアンプにおいて、前記各段のオペアンプは、グランド側に接続された正相入力端子と、逆相入力端子と、演算器出力端子と、第１電極及び第２電極のうちの前記第２電極が前記逆相入力端子に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子と、をそれぞれ有し、前記初段のオペアンプにおける前記第１可変抵抗素子の前記第１電極が前記入力端子に接続され、前記前段のオペアンプにおける前記増幅器出力端子が前記後段のオペアンプにおける前記第１可変抵抗素子の前記第１電極に接続され、前記最終段のオペアンプにおける前記増幅器出力端子が前記出力端子に接続されている。
In the AGC circuit according to the fourth, fifth, and sixth aspects of the invention, the multi-stage operational amplifier according to the third aspect is configured as follows. That is, the operational amplifier of each stage according to
請求項７に係る発明の正弦波発振回路では、請求項１〜６のいずれか１項のAGC回路と、前記AGC回路の前記出力端子から出力される前記出力信号により振動して所定周波数の正弦波電流を出力する圧電振動子と、前記圧電振動子から出力された前記正弦波電流を電圧に変換する電流／電圧変換回路（以下「I/V変換回路」という。）と、前記I/V変換回路の出力電圧を増幅する増幅回路と、前記増幅回路の出力端子と前記AGC回路の前記入力端子との間に接続され、前記増幅回路の前記出力端子から出力された出力電圧から高周波成分を除去して前記AGC回路の前記入力端子に入力する低域通過フィルタ（以下「LPF」という。）とを備えている。 According to a seventh aspect of the present invention, the sine wave oscillation circuit according to any one of the first to sixth aspects is oscillated by the output signal outputted from the output terminal of the AGC circuit and the sine having a predetermined frequency. A piezoelectric vibrator that outputs a wave current, a current / voltage conversion circuit that converts the sine wave current output from the piezoelectric vibrator into a voltage (hereinafter referred to as an “I / V conversion circuit”), and the I / V An amplification circuit that amplifies the output voltage of the conversion circuit, and is connected between the output terminal of the amplification circuit and the input terminal of the AGC circuit, and a high frequency component is output from the output voltage output from the output terminal of the amplification circuit. A low-pass filter (hereinafter referred to as “LPF”) that is removed and input to the input terminal of the AGC circuit.
請求項１、２に係る発明によれば、ゲインの可変幅を大きくすることができるので、ダイナミックレンジを広くすることができる。集積回路にした時に、チップ面積が小さなAGC回路を得ることができるので、経済的である。温度係数が零又は極めて小さな、外部制御可能、且つ、ダイナミックレンジが大きなAGC回路を構成できる。 According to the first and second aspects of the invention, the variable range of the gain can be increased, so that the dynamic range can be widened. When an integrated circuit is formed, an AGC circuit with a small chip area can be obtained, which is economical. An AGC circuit having zero or extremely small temperature coefficient, external controllable and large dynamic range can be configured.
請求項３、４に係る発明によれば、可変利得範囲が接続段数倍に増大するので、ダイナミックレンジを大幅に広くすることができる。制御回路、及び反転回路を共用できるので、集積化した時にチップサイズが小さく、且つ低電力化が可能になる。 According to the third and fourth aspects of the invention, since the variable gain range increases by the number of connection stages, the dynamic range can be greatly widened. Since the control circuit and the inverting circuit can be shared, the chip size can be reduced and the power can be reduced when integrated.
請求項５に係る発明によれば、複数の制御情報により、回路系を一度に制御することができるため、回路構成の簡略化が可能となり、経済的である。
According to the invention of
請求項６に係る発明によれば、デプレッション型MOSトランジスタ（以下「DMOS」という。）のオン抵抗値の温度係数が、温度係数キャンセル用抵抗素子によって補償されているため、ゲイン設定用抵抗素子の抵抗値を自由に選択でき、任意のゲインを持つ、温度特性が良好なAGC回路の構成が可能である。
According to the invention of
請求項７に係る発明によれば、請求項１〜６のいずれか１項のAGC回路を用いることによって、ダイナミックレンジを広くすることができるので、温度依存性が大きかったり、ばらつきが大きい圧電振動子であっても、安定な正弦波発振回路を構成することができると共に、製品の無調整化を可能にすることができる。 According to the seventh aspect of the invention, by using the AGC circuit according to any one of the first to sixth aspects, the dynamic range can be widened. Therefore, the piezoelectric vibration having a large temperature dependency and a large variation. Even if it is a child, a stable sine wave oscillation circuit can be configured and the product can be made non-adjustable.
AGC回路は、入力信号を入力する入力端子と、出力信号を出力する出力端子と、オペアンプと、反転回路と、制御回路とを備えている。前記オペアンプは、前記入力端子に接続された正相入力端子と、逆相入力端子と、前記出力端子に接続された演算器出力端子と、前記逆相入力端子とグランドとの間に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子とを有している。前記反転回路は、前記第１制御信号を入力し、この入力した前記第１制御信号を反転して前記第２制御信号を生成して前記第２可変抵抗素子に与える。前記制御回路は、前記出力信号と基準信号との誤差を求め、この誤差に対応した前記第１制御信号を生成して前記反転回路に与える。 The AGC circuit includes an input terminal for inputting an input signal, an output terminal for outputting an output signal, an operational amplifier, an inverting circuit, and a control circuit. The operational amplifier is connected between a positive phase input terminal connected to the input terminal, a negative phase input terminal, an arithmetic unit output terminal connected to the output terminal, and the negative phase input terminal and the ground, A first variable resistance element whose resistance value changes based on a first control signal, and a second variable element connected between the computing unit output terminal and the negative phase input terminal and whose resistance value changes based on a second control signal. And a resistance element. The inversion circuit receives the first control signal, inverts the input first control signal, generates the second control signal, and supplies the second control signal to the second variable resistance element. The control circuit obtains an error between the output signal and a reference signal, generates the first control signal corresponding to the error, and supplies the first control signal to the inverting circuit.
前記第１可変抵抗素子は、前記第１制御信号によりゲート制御される第１DMOSで構成され、前記第２可変抵抗素子は、前記第２制御信号によりゲート制御される第２DMOSで構成されている。前記第１DMOSのオン抵抗値の温度係数に対して逆の温度係数を持つ第１温度係数キャンセル用抵抗素子と、温度係数が零又は極めて小さな第１ゲイン設定用抵抗素子とが、前記第１DMOSに対して直列に接続されている。前記第２DMOSのオン抵抗値の温度係数に対して逆の温度係数を持つ第２温度係数キャンセル用抵抗素子と、温度係数が零又は極めて小さな第２ゲイン設定用抵抗素子とが、前記第２DMOSに対して直列に接続されている。 The first variable resistance element is configured by a first DMOS that is gate-controlled by the first control signal, and the second variable resistance element is configured by a second DMOS that is gate-controlled by the second control signal. A first temperature coefficient canceling resistance element having a temperature coefficient opposite to a temperature coefficient of the on-resistance value of the first DMOS and a first gain setting resistance element having a temperature coefficient of zero or extremely small are included in the first DMOS. In contrast, they are connected in series. A second temperature coefficient canceling resistance element having a temperature coefficient opposite to the temperature coefficient of the on-resistance value of the second DMOS and a second gain setting resistance element having a temperature coefficient of zero or extremely small are included in the second DMOS. In contrast, they are connected in series.
（実施例１の構成）
図１は、本発明の実施例１を示すAGC回路の概略の構成図である。
(Configuration of Example 1)
FIG. 1 is a schematic configuration diagram of an AGC circuit showing a first embodiment of the present invention.
このAGC回路は、非反転増幅器型オペアンプを用いた回路であり、交流（以下「AC」という。）のアナログ信号等の入力信号（例えば、AC入力電圧）INを入力する入力端子１を有している。入力端子１には、非反転増幅器型オペアンプ２の正相入力端子が接続され、この演算器出力端子が、出力信号（例えば、AC出力電圧）OUTを出力する出力端子３に接続されている。オペアンプ２の逆相入力端子は、第１制御信号Ｓ１に基づき抵抗値rs1が変化する第１可変抵抗素子（例えば、第１DMOS）４を介して、グランドに接続されている。オペアンプ２の出力端子は、第１制御信号Ｓ１に対して逆相の第２制御信号Ｓ２に基づき抵抗値rf1が変化する第２可変抵抗素子（例えば、第２DMOS）７を介して、逆相入力端子に接続されている。
This AGC circuit is a circuit using a non-inverting amplifier type operational amplifier, and has an
第１DMOS４には、この第１DMOS４のオン抵抗の温度係数に対して逆の温度係数を持つ抵抗値rs2の第１温度係数キャンセル用の抵抗素子５と、任意のゲインを設定するために温度係数が零又は極めて小さな抵抗値rs3を持つ第１ゲイン設定用の抵抗素子６とを、直列に接続することが望ましい。これに対応して第２DMOS７にも、この第２DMOS７のオン抵抗の温度係数に対して逆の温度係数を持つ抵抗値rf2の第２温度係数キャンセル用の抵抗素子８と、任意のゲインを設定するために温度係数が零又は極めて小さな抵抗値rf3を持つ第２ゲイン設定用の抵抗素子９とを、直列に接続することが望ましい。
The
DMOS７のゲートには、これに第２制御信号Ｓ２を与えるための反転回路（例えば、反転増幅器）１０が接続されている。反転増幅器１０の正相入力端子は、グランド側に接続に接続され、逆相入力端子が帰還抵抗素子１２を介して増幅器出力端子に接続されている。反転増幅器１０は、第１制御信号Ｓ１が入力抵抗素子１１を介して逆相入力端子に入力されると、この第１制御信号Ｓ１を反転して第２制御信号Ｓ２を生成し、この第２制御信号Ｓ２をDMOS７のゲートへ与える回路である。入力抵抗素子１１には、これに第１制御信号Ｓ１を与えるための制御回路が接続されている。この制御回路は、出力電圧OUTと基準信号（例えば、基準電圧）VTとの誤差を求め、この誤差に対応した第１制御信号Ｓ１を生成する回路であり、例えば、振幅情報検出回路１３、基準電圧回路１４、及び比較回路１５により構成されている。
The gate of the
振幅情報検出回路１３は、出力端子３に接続され、この出力端子３から出力される出力電圧OUTに比例し、直流（以下「DC」という。）成分に変換した、ＡＣ振幅値に対応する電圧を検出（以下「振幅値検出」という。）する回路であり、この出力側に比較回路１５が接続されている。基準電圧回路１４は、基準電圧VTを出力する回路であり、この出力側に比較回路１５が接続されている。比較回路１５は、振幅情報検出回路１３で検出された出力電圧OUTの振幅値と、基準電圧回路１４から出力された基準電圧VTとを比較して誤差を求め、この誤差に対応した第１制御信号Ｓ１を出力する回路である。
The amplitude
図２は、図１の制御回路の構成例を示すAGC回路の回路図である。
制御回路を構成する振幅情報検出回路１３は、出力電圧OUTを整流してDC電圧を出力する整流回路２０と、そのDC電圧の中に含まれる高周波成分を除去するLPF３０とにより構成されている。整流回路２０は、例えば、オペアンプ２１と、この出力側に接続され、オペアンプ２１の出力電圧を整流してDC電圧を出力する整流ダイオード２２と、この出力側とグランドとの間に接続された負荷用の抵抗素子２３とにより構成されている。LPF３０は、抵抗素子２３の出力電圧を入力する２個の直列接続された抵抗素子３１，３２と、この抵抗素子３１，３２の接続点に分岐接続されたコンデンサ３３と、抵抗素子３２とグランドとの間に接続されたコンデンサ３４と、この抵抗３２及びコンデンサ３４の接続点に正相入力端子が接続されたオペアンプ３５とにより構成され、オペアンプ３５の逆相入力端子は、コンデンサ３３に接続されると共に、このオペアンプ出力端子に接続され、２次アクティブＬＰＦを構成している。
FIG. 2 is a circuit diagram of an AGC circuit showing a configuration example of the control circuit of FIG.
The amplitude
基準電圧回路１４は、例えば、バンドギャップ回路等の安定化出力ノードとグランドとの間に接続された分圧回路等により構成されている。
The
比較回路１５は、例えば、オペアンプ４１により構成され、このオペアンプ４１の正相入力端子側がグランドに接続されている。オペアンプ４１の逆相入力端子は、抵抗素子４２を介してオペアンプ３５の出力側に接続され、抵抗素子４３を介して基準電圧回路１４の出力側に接続され、更に、抵抗素子４４を介してこのオペアンプ出力端子に接続されている。
The
（実施例１の動作）
例えば、AC入力電圧INが入力端子１に入力されると、この入力電圧INがオペアンプ２の正相入力端子に与えられる。オペアンプ２のゲインＧは、入力抵抗値RS(=rs1+rs2+rs3)と帰還抵抗値RF(=rf1+rf2+rf3)で決定され、次式で表される。
G=1+(RF／RS) ・・・ （１）
入力電圧INは、オペアンプ２によりゲインＧで増幅され、この増幅されたAC出力電圧OUTが出力端子３から出力される。
(Operation of Example 1)
For example, when the AC input voltage IN is input to the
G = 1 + (RF / RS) (1)
The input voltage IN is amplified by the
振幅情報検出回路１３では、出力電圧OUTを整流回路２０でDC電圧に整流した後、LPF３０により高周波成分を除去することにより、AC出力電圧OUTの振幅値を検出し、この検出結果を比較回路１５に与える。比較回路１５では、オペアンプ４１により、検出結果と、基準電圧回路１４から出力された基準電圧VTとを比較して誤差を求め、この誤差に対応した第１制御信号Ｓ１を生成する。この第１制御信号Ｓ１により、DMOS４のゲートが制御されてこのDMOS４のオン抵抗値rs1が変化する。同時に、第１制御信号Ｓ１が反転増幅器１０により反転されて第２制御信号Ｓ２が生成され、この第２制御信号Ｓ２によりDMOS７のゲートが制御されてこのDMOS７のオン抵抗値rf1が、抵抗値rs1とは逆方向に変化する。
In the amplitude
そのため、（１）式の（RF／RS）値が大きく変化し、オペアンプ２のゲインＧも大きく変化する。このオペアンプ２のゲインＧにより、AC入力電圧INが増幅され、基準電圧VTとして設定された所定の振幅のAC出力電圧OUTが出力端子３から出力される。
For this reason, the (RF / RS) value of the equation (1) changes greatly, and the gain G of the
（実施例１の効果）
本実施例１では、次の（ａ）〜（ｄ）のような効果がある。
(Effect of Example 1)
The first embodiment has the following effects (a) to (d).
（ａ） オペアンプ２のゲインＧの可変幅を大きくすることができるので、ダイナミックレンジを広くすることができる。
(A) Since the variable width of the gain G of the
図３は、図１、図２において可変抵抗素子として、例えば、エンハンスメント型MOSトランジスタ（以下「EMOS」という。）を使用するよりも、本実施例１のようにDMOS４，７を用いた方が回路設計上極めて有利であると共に、経済的な集積回路が得られることを説明するための、DMOSとEMOSのオン抵抗値特性領域の比較の一例を示す図である。
FIG. 3 shows that the
図３において、横軸はDMOS及びEMOSのゲート・ソース間電圧Vgs、縦軸はそのオン抵抗値Ron（KΩ）である。ゲート・ソース間電圧Vgsに対するオン抵抗値RonのDMOSの特性曲線Ｃ１と、EMOSの特性曲線Ｃ２とを対比すると、DMOSの特性曲線Ｃ１では、ゲート・ソース間電圧Vgsが＋２Ｖ〜−１Ｖの範囲において、Vgsが減少するに伴いオン抵抗値Ronが緩やかに上昇していく。これに対してEMOSの特性曲線Ｃ２では、ＤＭＯＳの特性曲線Ｃ１と同等の特性が期待できるのは、Ｖgsが少なくとも＋２Ｖ以上になってしまい、例えば３Ｖ系等の低電源電圧回路系には適さない。 In FIG. 3, the horizontal axis represents the gate-source voltage Vgs of DMOS and EMOS, and the vertical axis represents the on-resistance value Ron (KΩ). When the DMOS characteristic curve C1 having the on-resistance value Ron with respect to the gate-source voltage Vgs is compared with the EMOS characteristic curve C2, the DMOS characteristic curve C1 shows that the gate-source voltage Vgs is in the range of + 2V to -1V. As the Vgs decreases, the on-resistance value Ron gradually increases. On the other hand, in the characteristic curve C2 of EMOS, the characteristic equivalent to the characteristic curve C1 of DMOS can be expected because Vgs is at least + 2V or more, and is not suitable for a low power supply voltage circuit system such as a 3V system. .
即ち、DMOSを用いた、図１のオペアンプ２を単一電源で使用する場合、電源電圧VDDの約１／２の電圧をアナロググランド電圧とし、この電圧を基準にしてゲート・ソース間電圧Vgsを定義する。＋３Ｖ単一電源で回路設計を行った場合、アナロググランド電圧は、（３Ｖ−１０％）／２＝１．３５Ｖ程度に設定するので、信号のダイナミックレンジは±１Ｖ前後が妥当な設定値となり、DMOSの使用範囲Ａ１（Vgs＝−１．０Ｖ〜＋１．０Ｖ）が最適になる。つまり、このDMOSの使用範囲Ａ１を可変抵抗として使用すると、可変リニアリティ（直線性）が良い。ゲート・ソース間電圧Vgsの使用領域をＡ２のように狭く制限すると（例えば、−０．５Ｖ〜＋０．５Ｖ）、更にリニアリティを良くすることができる。 Ｖgs＝−１．０Ｖ〜＋１．０Ｖの範囲において、DMOSにおけるオン抵抗値Ronの可変量の電気的中心は、ほぼVgs＝−０．４ＶにあってRon＝４．１８８５KΩであり、このときの帰還抵抗値RF及び入力抵抗値RSの可変することができる量は、それぞれ±４５．５％（４．１８８５KΩ±１．９０５５KΩ）である。
That is, when the
これに対してEMOSを用いる場合、特性曲線Ｃ２の可変領域が不適当なので、レベルシフト回路等が必要になるが（例えば、レベルシフト電圧は２．５Ｖ程度必要）、供給電源電圧VDDが低い場合（例えば、３Ｖ）、電源電圧不足になり、可変抵抗が設計不能になる。このときには、チャージポンプ等を用いて昇圧すれば良いが、回路部品点数が増え、消費電力も増加するので、極めて不経済である。 On the other hand, when EMOS is used, the variable region of the characteristic curve C2 is inappropriate, so a level shift circuit or the like is necessary (for example, the level shift voltage is about 2.5 V), but the supply power supply voltage VDD is low. (For example, 3V), the power supply voltage becomes insufficient, and the variable resistor cannot be designed. At this time, the voltage may be boosted using a charge pump or the like, but the number of circuit components increases and the power consumption increases, which is extremely uneconomical.
更に、本実施例１では、入力抵抗値RSと帰還抵抗値RFの両方に可変抵抗素子であるDMOS４，７を採用し、同時に入力抵抗値RSと帰還抵抗値RFの可変方向を互いに逆向きに制御しているので、従来に比べて可変比（可変量）を増大できる。
Further, in the first embodiment,
例えば、オペアンプ２のゲインＧ＝１＋（RF／RS）を３に設定した場合を例にして、可変量の増加を算出してみる。
For example, taking the case where the gain G = 1 + (RF / RS) of the
図１において、オペアンプ２のゲインＧを３にするためには、入力抵抗値RSと帰還抵抗値RFを、例えば次のように設定すれば良い。
RF=rf1+rf2+rf3=4.1885KΩ+4.1885KΩ+4.1885KΩ×2=16.7540KΩ
RS=rs1+rs2+rs3=4.1855KΩ+4.1855KΩ+0KΩ=8.3770KΩ （rs3は0KΩ)
In FIG. 1, in order to set the gain G of the
RF = rf1 + rf2 + rf3 = 4.1885KΩ + 4.1885KΩ + 4.1885KΩ × 2 = 16.7540KΩ
RS = rs1 + rs2 + rs3 = 4.1855KΩ + 4.1855KΩ + 0KΩ = 8.3770KΩ (rs3 is 0KΩ)
先ず、本実施例１のように、入力抵抗値RSと帰還抵抗値RFを同時に制御する場合を考える。 First, consider a case where the input resistance value RS and the feedback resistance value RF are controlled simultaneously as in the first embodiment.
DMOS４，７のゲート・ソース間電圧Vgsを＋１Ｖで動作させることにより、抵抗値rf1が＋４５．５％（＋１．９０５５KΩ）、rs1が−４５．５％（−１．９０５５KΩ）変化した場合、帰還抵抗値RF’と入力抵抗値RS’は、
RF’=(4.1885KΩ+1.9055KΩ)+4.1885KΩ+4.1885KΩ×2=18.6595KΩ
RS’=(4.1885KΩ−1.9055KΩ)+4.1885K+0K=6.4715KΩ
となる。故に、オペアンプ２のゲインＧ’は、
G’=1+(RF’/RS’)=1＋（18.6595/6.4715）=3.8833
となり、元のゲインＧ＝３に対してＧ’／Ｇ＝３．８８３３／３＝１．２９４４となり、約２９．４％の可変量の増加になる。
When the gate-source voltage Vgs of
RF '= (4.1885KΩ + 1.9055KΩ) + 4.1885KΩ + 4.1885KΩ × 2 = 18.6595KΩ
RS '= (4.1885KΩ−1.9055KΩ) + 4.1885K + 0K = 6.4715KΩ
It becomes. Therefore, the gain G ′ of the
G '= 1 + (RF' / RS ') = 1+ (18.6595 / 6.4715) = 3.8833
Thus, G ′ / G = 3.8833 / 3 = 1.2944 with respect to the original gain G = 3, and the variable amount increases by about 29.4%.
これに対し、従来の特許文献２のように、帰還抵抗値RFのみを可変する従来例のAGC回路Ｉの場合を考えてみる。
On the other hand, consider the case of a conventional AGC circuit I in which only the feedback resistance value RF is varied as in the
例えば、図１において、入力抵抗値rs1にはDMOSを用いずに可変しないで、帰還抵抗値rf1のみを＋４５．５％変化させた場合には、オペアンプ２のゲインＧ’は、
G’=1+18.6595/8.3770=3.2275
となる。ゲイン比Ｇ’／Ｇは、
G’/G=3.2275/3=1.0758
となり、従来例のAGC回路Ｉではわずか７．５８％の可変量となる。従って、本実施例１では、従来例の約３．９倍（２９．４％／７．５８％＝３．８７９≒３．９）もの可変量が実現できることが分かる。
For example, in FIG. 1, when the input resistance value rs1 is not changed without using DMOS and only the feedback resistance value rf1 is changed by + 45.5%, the gain G ′ of the
G '= 1 + 18.6595 / 8.3770 = 3.2275
It becomes. The gain ratio G ′ / G is
G '/ G = 3.2275 / 3 = 1.0758
Thus, in the conventional AGC circuit I, the variable amount is only 7.58%. Therefore, in Example 1, it can be seen that a variable amount of about 3.9 times (29.4% / 7.58% = 3.879≈3.9) of the conventional example can be realized.
又、入力抵抗値RSのみを制御する従来例のAGC回路IIの場合と本実施例１とを比較してみる。 Also, the case of the conventional AGC circuit II that controls only the input resistance value RS will be compared with the first embodiment.
例えば、DMOS４のゲート・ソース間電圧Vgsを＋１Ｖで動作させることにより、抵抗値rs1が−４５．５％（−１．９０５５KΩ）変化した場合、帰還抵抗値RF’と入力抵抗値RS’は、
RF’=4.1885KΩ+4.1885KΩ+4.1885KΩ×2=16.7540KΩ
RS’=(4.1885KΩ−1.9055KΩ)+4.1885K+0K=6.4715KΩ
となる。故に、ゲインＧ’は、
G’=1+(RF’/RS’)=1＋（16.7540/6.4715）=3.5889
となる。元のゲインＧ＝３に対してＧ’／Ｇ＝３．８８３３／３＝１．１９６３となり、従来例のAGC回路IIでは約１９．６％の可変量になる。そのため、本実施例１の可変量の方が、１．５倍（２９．４％／１９．６％＝１．５０００）大きいことが分かる。
For example, when the resistance value rs1 is changed by −45.5% (−1.905KΩ) by operating the gate-source voltage Vgs of the
RF '= 4.1885KΩ + 4.1885KΩ + 4.1885KΩ × 2 = 16.7540KΩ
RS '= (4.1885KΩ−1.9055KΩ) + 4.1885K + 0K = 6.4715KΩ
It becomes. Therefore, the gain G ′ is
G '= 1 + (RF' / RS ') = 1+ (16.7540 / 6.4715) = 3.5889
It becomes. With respect to the original gain G = 3, G ′ / G = 3.8833 / 3 = 1.1963, and the AGC circuit II of the conventional example has a variable amount of about 19.6%. Therefore, it can be seen that the variable amount of the first embodiment is 1.5 times larger (29.4% / 19.6% = 1.5000).
（ｂ） 集積回路にしたときに、チップ面積が小さなAGC回路を得ることができるので、経済的である。 (B) When an integrated circuit is used, an AGC circuit with a small chip area can be obtained, which is economical.
（ｃ） 温度係数が零又は極めて小さな、外部制御可能、且つ、ダイナミックレンジが大きなAGC回路を構成できる。 (C) An AGC circuit having a zero or very small temperature coefficient, external controllable, and a large dynamic range can be configured.
（ｄ） DMOS４，７のオン抵抗値rs1，rf1の温度係数が、それぞれ抵抗値rs2，rf2によって補償されているため、抵抗値rs3，rf3を自由に選択できる。これにより、任意のゲインＧを持つ、温度特性が良好AGC回路の構成が可能である。これを図４を参照して具体的に説明する。
(D) Since the temperature coefficients of the on-resistance values rs1 and rf1 of the
図４は、DMOSのオン抵抗温度係数ppm／℃のドレイン印加電圧Vds依存性の一例を示す特性図である。 FIG. 4 is a characteristic diagram showing an example of the dependency of the on-resistance temperature coefficient ppm / ° C. of the DMOS on the drain applied voltage Vds.
DMOS４，７のオン抵抗値rs1，rf1と、これに直列に接続された抵抗値rs2，rs3，rf2，rf3との関係を考えてみる。
Consider the relationship between the on-resistance values rs1, rf1 of the
抵抗素子５の抵抗値rs2と抵抗素子８の抵抗値rf2は、DMOS４，７のオン抵抗値rs1，rf1の温度係数を打消して、温度依存性が無いAGC回路を構成するための抵抗であり、抵抗素子６の抵抗値rs3と抵抗素子９の抵抗値rf3は、任意のゲイン設定を行うための、温度係数が零又は極めて小さな抵抗で構成されている。DMOS４，７のオン抵抗値rs1，rf1は、一例として図４に示すように、ドレイン印加電圧Vdsに対して温度係数が大きく異なる。従って、DMOS４，７を可変抵抗素子として使用する場合に最も注意を必要とする電気的特性項目は、ドレイン印加電圧Vdsに対する温度依存性である。つまり、オン抵抗値rs1の温度依存性を抵抗値rs2で、又、オン抵抗値rf1の温度依存性を抵抗値rf2によって、回路設計上決定される所定の印加電圧に応じて正確に打消すことで、温度依存性が無いAGC回路を構成することができる。これが抵抗素子５，８の最も重要な役割である。
The resistance value rs2 of the
（実施例２の構成）
図５は、本発明の実施例２を示すAGC回路の概略の構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
(Configuration of Example 2)
FIG. 5 is a schematic configuration diagram of an AGC circuit showing a second embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals.
本実施例２のAGC回路は、実施例１の非反転増幅器型オペアンプ２に代えて、反転増幅器型オペアンプ２Ａを用いた回路であり、これに対応して入力抵抗側の第１可変抵抗素子であるDMOS４、第１温度係数キャンセル用の抵抗素子５、及び第１ゲイン設定用の抵抗素子６の接続状態が変更されている。即ち、オペアンプ２Ａの正相入力端子側は、入力バイアス電流の影響を避けるための図示しない補償抵抗を介して、グランドに接続され、このオペアンプ２Ａの逆相入力端子と入力端子１との間に、抵抗素子６，５及びDMOS４が直列に接続されている。その他の回路構成は、実施例１と同様である。
The AGC circuit according to the second embodiment is a circuit that uses an inverting amplifier type
（実施例２の動作）
例えば、AC入力電圧INが入力端子１に入力されると、この入力電圧INが入力側の抵抗素子６，５及びDMOS４を介してオペアンプ２Ａの逆相入力端子に与えられる。オペアンプ２Ａの入力インピーダンスを無限大とすると、抵抗素子６，５及びDMOS４を流れる電流は、全て帰還側のDMOS７及び抵抗素子８，９を流れて出力端子３から出力される。DMOS４のオン抵抗値をrs1、抵抗素子５，６の抵抗値をrs2，rs3、DMOS７のオン抵抗値をrf1、抵抗素子８，９の抵抗値をrf2，rf3とすると、オペアンプ２ＡのゲインＧは、入力抵抗値RS(=rs1+rs2+rs3)と帰還抵抗値RF(=rf1+rf2+rf3)で決定され、次式で表される。
G=RF／RS ・・・ （２）
入力電圧INは、オペアンプ２ＡによりゲインＧで増幅され、この増幅されたAC出力電圧OUTが出力端子３から出力される。
(Operation of Example 2)
For example, when the AC input voltage IN is input to the
G = RF / RS (2)
The input voltage IN is amplified with a gain G by the
実施例１と同様に、AC出力電圧OUTは、振幅情報検出回路１３により振幅値が検出され、これが比較回路１５で基準電圧VTと比較されて、振幅値と基準電圧VTとの誤差が求められ、この誤差に対応した第１制御信号Ｓ１が出力される。この第１制御信号Ｓ１により入力側のDMOS４のゲートが制御されてこのオン抵抗値rs1が変化する。同時に、第１制御信号Ｓ１は、反転増幅器１０で反転されて第２制御信号Ｓ２となり、この第２制御信号Ｓ２により帰還側のDMOS７のゲートが制御され、このオン抵抗値rf1が、抵抗値rs1とは逆方向に変化する。
Similar to the first embodiment, the amplitude value of the AC output voltage OUT is detected by the amplitude
そのため、（２）式の（RF／RS）値が大きく変化し、オペアンプ２ＡのゲインＧも大きく変化する。このオペアンプ２ＡのゲインＧにより、AC入力電圧INが増幅され、基準電圧VTとして設定された所定の振幅のAC出力電圧OUTが出力端子３から出力される。
For this reason, the (RF / RS) value in equation (2) changes greatly, and the gain G of the
（実施例２の効果）
本実施例２では、実施例１の効果（ａ）よりも可変幅を大きくすることができ、更に、実施例１の効果（ｂ）〜（ｄ）とほぼ同様の効果がある。以下、可変幅の増大効果について説明する。
(Effect of Example 2)
In the second embodiment, the variable width can be made larger than the effect (a) of the first embodiment, and further, there are almost the same effects as the effects (b) to (d) of the first embodiment. Hereinafter, the effect of increasing the variable width will be described.
例えば、オペアンプ２ＡのゲインＧ＝RF／RSを２に設定した場合を例にして、可変量の増加を算出してみる。
For example, taking the case where the gain G = RF / RS of the
図５において、オペアンプ２ＡのゲインＧを２に設定するためには、入力抵抗値RSと帰還抵抗値RFを、例えば次のように設定すれば良い。
RF=rf1+rf2+rf3=4.1885KΩ+4.1885KΩ+4.1885KΩ×2=16.7540KΩ
RS=rs1+rs2+rs3=4.1855KΩ+4.1855KΩ+0KΩ=8.3770KΩ （rs3は0KΩ)
In FIG. 5, in order to set the gain G of the
RF = rf1 + rf2 + rf3 = 4.1885KΩ + 4.1885KΩ + 4.1885KΩ × 2 = 16.7540KΩ
RS = rs1 + rs2 + rs3 = 4.1855KΩ + 4.1855KΩ + 0KΩ = 8.3770KΩ (rs3 is 0KΩ)
先ず、本実施例２のように、入力抵抗値RSと帰還抵抗値RFを同時に制御する場合を考える。 First, consider a case where the input resistance value RS and the feedback resistance value RF are simultaneously controlled as in the second embodiment.
DMOS４，７のゲート・ソース間電圧Vgsを−１Ｖで動作させることにより、抵抗値rf1が＋４５．５％（＋１．９０５５KΩ）、rs1が−４５．５％（−１．９０５５KΩ）変化した場合、帰還抵抗値RF'と入力抵抗値RS’は、
RF’=(4.1885KΩ+1.9055KΩ)+4.1885KΩ+4.1885KΩ×2=18.6595KΩ
RS’=(4.1885KΩ−1.9055KΩ)+4.1885K+0K=6.4715KΩ
となる。故に、オペアンプ２ＡのゲインＧ’は、
G’=RF’/RS’=18.6595/6.4715）=2.8833
となり、元のゲインＧ＝２に対してＧ’／Ｇ＝２．８８３３／２＝１．４４１７となり、約４４．２％の可変量の増加になる。これは、実施例１よりも大きな可変量である。
When the resistance value rf1 changes by + 45.5% (+1.90555 KΩ) and rs1 changes by −45.5% (−1.90555 KΩ) by operating the gate-source voltage Vgs of
RF '= (4.1885KΩ + 1.9055KΩ) + 4.1885KΩ + 4.1885KΩ × 2 = 18.6595KΩ
RS '= (4.1885KΩ−1.9055KΩ) + 4.1885K + 0K = 6.4715KΩ
It becomes. Therefore, the gain G ′ of the
G '= RF' / RS '= 18.6595 / 6.4715) = 2.8833
Thus, G ′ / G = 2.8833 / 2 = 1.4417 with respect to the original gain G = 2, which is an increase of the variable amount by about 44.2%. This is a variable amount larger than that of the first embodiment.
これに対し、従来の特許文献２のAGC回路のように、帰還抵抗値RFのみを可変した場合を考えてみる。
On the other hand, let us consider a case where only the feedback resistance value RF is varied as in the conventional AGC circuit of
例えば、図５において、入力抵抗値rs1にはDMOSを用いずに可変しないで、帰還抵抗値rf1のみを＋４５．５％変化させた場合には、オペアンプ２ＡのゲインＧは、
G=18.6595/8.3770=2.2275
で、
G’/G=2.2275/2=1.1137
となり、わずか約１１．４％の可変量となる。従って、本実施例２では、従来例の約３．９倍（４４．２％／１１．４％＝３．８７７２≒３．９）もの可変量が実現できることが分かる。
For example, in FIG. 5, when the input resistance value rs1 is not changed without using DMOS and only the feedback resistance value rf1 is changed by + 45.5%, the gain G of the
G = 18.6595 / 8.3770 = 2.2275
so,
G '/ G = 2.2275 / 2 = 1.1137
Thus, the variable amount is only about 11.4%. Therefore, in Example 2, it can be seen that a variable amount of about 3.9 times (44.2% / 11.4% = 3.88772≈3.9) of the conventional example can be realized.
又、入力抵抗値RSのみを制御する場合と本実施例２とを比較してみる。
例えば、DMOS４のゲート・ソース間電圧Vgsを＋１Ｖで動作させることにより、抵抗値rs1が−４５．５％（−１．９０５５KΩ）変化した場合、帰還抵抗値RF'と入力抵抗値RS’は、
RF’=4.1885KΩ+4.1885KΩ+4.1885KΩ×2=16.7540KΩ
RS’=(4.1885KΩ−1.9055KΩ)+4.1885K+0K=6.4715KΩ
となる。故に、ゲインＧ’は、
G’=RF’/RS’=16.7540/6.4715）=2.5889
となり、元のゲインＧ＝２に対してＧ’／Ｇ＝２．５８８９／２＝１．２９４５となり、約２９．４％の可変量になる。そのため、本実施例２の可変量の方が、約１．５倍（４４．２％／２９．４％＝１．５０３４）大きいことが分かる。
Also, the case where only the input resistance value RS is controlled will be compared with the second embodiment.
For example, when the resistance value rs1 is changed by −45.5% (−1.905KΩ) by operating the gate-source voltage Vgs of the
RF '= 4.1885KΩ + 4.1885KΩ + 4.1885KΩ × 2 = 16.7540KΩ
RS '= (4.1885KΩ−1.9055KΩ) + 4.1885K + 0K = 6.4715KΩ
It becomes. Therefore, the gain G ′ is
G '= RF' / RS '= 16.7540 / 6.4715) = 2.5889
Thus, with respect to the original gain G = 2, G ′ / G = 2.5889 / 2 = 1.2945, which is a variable amount of about 29.4%. Therefore, it can be seen that the variable amount of Example 2 is about 1.5 times larger (44.2% / 29.4% = 1.5034).
（実施例３の構成）
図６は、本発明の実施例３を示すAGC回路の回路図であり、実施例１を示す図２中の要素と共通の要素には共通の符号が付されている。
(Configuration of Example 3)
FIG. 6 is a circuit diagram of an AGC circuit showing a third embodiment of the present invention. Elements common to those in FIG. 2 showing the first embodiment are denoted by common reference numerals.
本実施例３のAGC回路は、実施例１の１段の非反転増幅器型オペアンプ２に代えて、複数段（例えば、２段）縦続接続された非反転増幅器型オペアンプ２−１，２−２を設け、これらのゲインＧ１，Ｇ２を、共用した反転増幅器１０、及び制御回路により制御するようにしたものである。
In the AGC circuit according to the third embodiment, in place of the one-stage non-inverting amplifier type
制御回路は、図２と同様に、振幅情報検出回路１３、基準電圧回路１４、及び比較回路１５により構成されている。各段のオペアンプ２−１，２−２には、図２のオペアンプ２と同様に、入力側抵抗を構成するDMOS４−１，４−２、及び抵抗素子５−１，５−２，６−１，６−２と、帰還側抵抗を構成するDMOS７−１，７−２、及び抵抗素子８−１，８−２，９−１，９−２とが、それぞれ接続されている。比較回路１５から出力される第１制御信号Ｓ１により、各段の入力側のDMOS４−１，４−２のゲートが制御され、その第１制御信号Ｓ１が反転増幅器１０により反転されて生成された第２制御信号Ｓ２により、各段の帰還側のDMOS７−１，７−２のゲートが制御されるようになっている。その他の構成は、図２と同様である。
The control circuit includes an amplitude
（実施例３の動作）
AC入力電圧INが入力端子１に入力されると、このAC入力電圧INが２段のオペアンプ２−１，２−２により順に増幅され、AC出力電圧OUTが出力端子３から出力される。AC出力電圧OUTは、振幅情報検出回路１３により振幅値が検出され、これが比較回路１５で基準電圧VTと比較されて、振幅値と基準電圧VTとの誤差が求められ、この誤差に対応した第１制御信号Ｓ１が出力される。この第１制御信号Ｓ１により各段の入力側のDMOS４−１，４−２のゲートが制御されてこの各オン抵抗値rs1が変化する。同時に、第１制御信号Ｓ１は、反転増幅器１０で反転されて第２制御信号Ｓ２となり、この第２制御信号Ｓ２により各段の帰還側のDMOS７−１、７−２のゲートが制御され、この各オン抵抗値rf1が、各抵抗値rs1とは逆方向に変化する。
(Operation of Example 3)
When the AC input voltage IN is input to the
そのため、（１）式の（RF／RS）値が大きく変化し、各オペアンプ２−１、２−２のゲインＧも大きく変化する。この各オペアンプ２−１、２−２のゲインＧにより、AC入力電圧INが増幅され、基準電圧VTとして設定された所定の振幅のAC出力電圧OUTが出力端子３から出力される。
For this reason, the (RF / RS) value in equation (1) changes greatly, and the gain G of each operational amplifier 2-1 and 2-2 also changes greatly. The AC input voltage IN is amplified by the gain G of each of the operational amplifiers 2-1 and 2-2, and an AC output voltage OUT having a predetermined amplitude set as the reference voltage VT is output from the
（実施例３の効果）
本実施例３では、次の（Ａ）、（Ｂ）のような効果がある。
(Effect of Example 3)
The third embodiment has the following effects (A) and (B).
（Ａ） ２段のオペアンプ２−１，２−２を縦続接続して反転増幅器１０及び制御回路により共通に制御するようにしたので、AC入力電圧INの大きなばらつきに対しても安定動作を行うことができ、可変利得範囲が接続段数倍に増大し、ダイナミックレンジが大幅に拡大する。これにより、外付け部品の製造ばらつき許容範囲の拡大（即ち、低価格化が可能）、及びこのAGC回路を使用した電子部品の無調整化による経済化が図れる。
(A) Since two-stage operational amplifiers 2-1 and 2-2 are connected in cascade and controlled in common by the inverting
例えば、各段のオペアンプ２−１，２−２のゲインＧを３に設定した場合の可変量を算出してみる。 For example, the variable amount when the gain G of the operational amplifiers 2-1 and 2-2 at each stage is set to 3 will be calculated.
２段のオペアンプ２−１，２−２を縦続接続したので、合計のゲインＧ”は、
G”=3.8833×3.8833=15.0800
となり、元のゲインＧ
G=3×3=9
に対して、ゲイン比Ｇ”／Ｇ
G”/G=15.0800/9=1.6756
となり、約６７．６％の可変量増加になる。
Since the two operational amplifiers 2-1 and 2-2 are connected in cascade, the total gain G "
G ”= 3.8833 × 3.8833 = 15.0800
And the original gain G
G = 3 × 3 = 9
Gain ratio G "/ G
G ”/G=15.0800/9=1.6756
Thus, the variable amount increases by about 67.6%.
これに対し、従来の特許文献２のように、帰還抵抗値RFのみを可変する従来例のAGC回路IIIの場合を考えてみる。
On the other hand, consider the case of a conventional AGC circuit III in which only the feedback resistance value RF is varied as in the
例えば、図６において、各段の入力抵抗値rs1にはDMOSを用いずに可変しないで、各段の帰還抵抗値rf1のみを＋４５．５％変化させた場合、合計のゲインＧ”は、
G”=3.2275×3.2275=10.4168
で、ゲイン比Ｇ”／Ｇが、
G”/G=10.4168/9＝1.1574
となり、従来例のAGC回路IIIではわずか約１５．７％の可変量となる。従って、本実施例３では、従来例の約４．３倍（６７．６％／１５．７％＝４．３０５７≒４．３）もの可変量が実現できることが分かる。
For example, in FIG. 6, when the input resistance value rs1 of each stage is not changed without using DMOS and only the feedback resistance value rf1 of each stage is changed by + 45.5%, the total gain G ″ is
G ”= 3.2275 × 3.2275 = 10.4168
The gain ratio G "/ G is
G ”/G=10.4168/9=1.1574
Thus, in the AGC circuit III of the conventional example, the variable amount is only about 15.7%. Therefore, in Example 3, it can be seen that about 4.3 times as much as the conventional example (67.6% / 15.7% = 4.3057≈4.3) can be realized.
又、各段の入力抵抗値RSのみを制御する従来例のAGC回路IVの場合と本実施例３とを比較してみる。 Also, the case of the AGC circuit IV of the conventional example that controls only the input resistance value RS of each stage will be compared with the third embodiment.
各段の入力抵抗値RSのみを制御する場合、合計のゲインＧ”は、
G”=G'×G'=G”=3.5889×3.5889=12.8802
となる。これは、元の合計のゲインＧ＝３×３＝９に対して、ゲイン比Ｇ”／Ｇが、
G”/G=12.8802/9=1.4311
となり、従来例のAGC回路IVでは約４３．１％の可変量になる。従って、本実施例３の方が約１．６倍（６７．６％／４３．１％＝１．５６８４）大きいことが分かる。
When controlling only the input resistance value RS of each stage, the total gain G "
G ”= G '× G' = G” = 3.5889 × 3.5889 = 12.8802
It becomes. This is because the gain ratio G ″ / G is equal to the original total gain G = 3 × 3 = 9.
G ”/G=12.8802/9=1.4311
Thus, in the AGC circuit IV of the conventional example, the variable amount is about 43.1%. Therefore, it can be seen that Example 3 is about 1.6 times larger (67.6% / 43.1% = 1.684).
なお、本実施例３では、オペアンプ２−１，２−２の段数が２段であるが、これを３段以上設けることにより、可変量を更に拡大できる。 In the third embodiment, the number of stages of the operational amplifiers 2-1 and 2-2 is two. However, by providing three or more stages, the variable amount can be further expanded.
（Ｂ） 制御回路、及び反転増幅器１０を共用しているので、集積化した時にチップサイズの小型化、及び低電力化が可能になる。
(B) Since the control circuit and the inverting
（実施例４の構成）
図７は、本発明の実施例４を示すAGC回路の概略の構成図であり、実施例３を示す図６中の要素と共通の要素には共通の符号が付されている。
(Configuration of Example 4)
FIG. 7 is a schematic configuration diagram of an AGC circuit showing a fourth embodiment of the present invention. Elements common to those in FIG. 6 showing the third embodiment are denoted by common reference numerals.
本実施例４のAGC回路は、実施例３の２段の非反転増幅器型オペアンプ２−１，２−２に代えて、２段の反転増幅器型オペアンプ２Ａ−１，２Ａ−２を用いた回路であり、これに対応して各段の入力抵抗側の第１可変抵抗素子であるDMOS４−１、４−２、第１温度係数キャンセル用の抵抗素子５−１、５−２、及び第１ゲイン設定用の抵抗素子６−１、６−２の接続状態が、実施例２の図５と同様に変更されている。その他の回路構成は、実施例３と同様である。
The AGC circuit of the fourth embodiment is a circuit using two-stage inverting amplifier
（実施例４の動作）
AC入力電圧INが入力端子１に入力されると、実施例３とほぼ同様に、AC入力電圧INが２段のオペアンプ２Ａ−１，２Ａ−２により順に増幅され、AC出力電圧OUTが出力端子３から出力される。AC出力電圧OUTは、振幅情報検出回路１３により振幅値が検出され、これが比較回路１５で基準電圧VTと比較されて、振幅値と基準電圧VTとの誤差が求められ、この誤差に対応した第１制御信号Ｓ１が出力される。この第１制御信号Ｓ１により各段の入力側のDMOS４−１，４−２のゲートが制御されてこの各オン抵抗値rs1が変化する。同時に、反転増幅器１０で反転された第２制御信号Ｓ２により、各段の帰還側のDMOS７−１、７−２のゲートが制御され、この各オン抵抗値rf1が、各抵抗値rs1とは逆方向に変化する。
(Operation of Example 4)
When the AC input voltage IN is input to the
そのため、（２）式の（RF／RS）値が大きく変化し、各オペアンプ２Ａ−１、２Ａ−２のゲインＧも大きく変化する。この各オペアンプ２Ａ−１、２Ａ−２のゲインＧにより、AC入力電圧INが増幅され、基準電圧VTとして設定された所定の振幅のAC出力電圧OUTが出力端子３から出力される。
For this reason, the (RF / RS) value in equation (2) changes greatly, and the gain G of each
（実施例４の効果）
本実施例４では、実施例３の効果（Ａ）よりも可変幅を大きくすることができ、更に、実施例の効果（Ｂ）とほぼ同様の効果がある。以下、可変幅の増大効果について説明する。
(Effect of Example 4)
In the fourth embodiment, the variable width can be made larger than the effect (A) of the third embodiment, and further, there are substantially the same effects as the effects (B) of the embodiment. Hereinafter, the effect of increasing the variable width will be described.
例えば、各段のオペアンプ２Ａ−１，２Ａ−２のゲインＧを２に設定した場合の可変量を算出してみる。
For example, let us calculate the variable amount when the gain G of the
２段のオペアンプ２Ａ−１，２Ａ−２を縦続接続したので、合計のゲインＧ”は、
G”=2.8833×2.8833=8.3134
となり、元のゲインＧが、
G=2×2=4
に対して、ゲイン比Ｇ”／Ｇは、
G”/G=/4=8.3134/4＝2.0784
となり、約１０７．８％の可変量増加になる。
Since the two-stage
G ”= 2.8833 × 2.8833 = 8.3134
And the original gain G is
G = 2 × 2 = 4
On the other hand, the gain ratio G ″ / G is
G ”/G=/4=8.3134/4=2.0784
Thus, the variable amount increases by about 107.8%.
これに対し、従来の特許文献２のAGC回路のように、帰還抵抗値RFのみを可変した場合を考えてみる。
On the other hand, let us consider a case where only the feedback resistance value RF is varied as in the conventional AGC circuit of
例えば、図７において、各段の入力抵抗値rs1にはDMOSを用いずに可変しないで、各段の帰還抵抗値rf1のみを＋４５．５％変化させた場合、合計のゲインＧ”は、
G”=2.2275×2.2275=4.9618
で、ゲイン比Ｇ”／Ｇが、
G”/G=4.9618/4＝1.2404
となり、わずか約２４．０％の可変量となる。従って、本実施例４では、従来例の約４．５倍（１０７．８％／２４．０％＝４．４９１７）もの可変量が実現できることが分かる。
For example, in FIG. 7, when the input resistance value rs1 of each stage is not changed without using DMOS and only the feedback resistance value rf1 of each stage is changed by + 45.5%, the total gain G ″ is
G ”= 2.2275 × 2.2275 = 4.9618
The gain ratio G "/ G is
G ”/G=4.9618/4=1.2404
Thus, the variable amount is only about 24.0%. Therefore, in Example 4, it can be seen that the variable amount is about 4.5 times (107.8% / 24.0% = 4.41717) that of the conventional example.
又、各段の入力抵抗値RSのみを制御する場合と本実施例４とを比較してみる。 Further, the case where only the input resistance value RS of each stage is controlled will be compared with the fourth embodiment.
各段の入力抵抗値RSのみを制御する場合、合計のゲインＧ”は、
G”=G'×G'=G”=2.5889×2.5889=6.7024
となる。これは、元の合計のゲインＧ＝２×２＝４に対して、ゲイン比Ｇ”／Ｇが、
G”/G=6.7024/4＝1.6756
となり、約６７．６％の可変量になる。従って、本実施例４の方が約１．６倍（１０７．８％／６７．６％＝１．５９４７）大きいことが分かる。
When controlling only the input resistance value RS of each stage, the total gain G "
G ”= G '× G' = G” = 2.5889 × 2.5889 = 6.7024
It becomes. This is because the gain ratio G ″ / G is equal to the original total gain G = 2 × 2 = 4.
G ”/G=6.7024/4=1.6756
It becomes a variable amount of about 67.6%. Therefore, it can be seen that Example 4 is approximately 1.6 times larger (107.8% / 67.6% = 1.5947).
なお、本実施例４では、オペアンプ２Ａ−１，２Ａ−２の段数が２段であるが、これを３段以上設けることにより、可変量を更に拡大できる。
In the fourth embodiment, the number of stages of the
（実施例５の構成）
図８は本発明の実施例５を示すAGC回路の概略の構成図、及び、図９は図８の構成例を示すAGC回路の回路図である。この図８及び図９において、実施例３を示す図６中の要素と共通の要素には共通の符号が付されている。
(Configuration of Example 5)
8 is a schematic configuration diagram of an AGC circuit showing a fifth embodiment of the present invention, and FIG. 9 is a circuit diagram of the AGC circuit showing a configuration example of FIG. 8 and 9, elements common to those in FIG. 6 illustrating the third embodiment are denoted by common reference numerals.
本実施例５のAGC回路では、実施例３と同様に、縦続接続された２段の反転増幅器型オペアンプ２−１，２−２を備えているが、実施例３のような共通の反転増幅器１０、比較回路１５、及び基準電圧回路１４に代えて、各段のオペアンプ２−１，２−２を個別に制御するために、各段毎に、反転増幅器１０−１，１０−２と、比較回路１５−１，１５−２と、基準電圧回路１４又は補正回路１６とがそれぞれ設けられている。
The AGC circuit according to the fifth embodiment includes two stages of inverting amplifier type operational amplifiers 2-1 and 2-2 connected in cascade as in the third embodiment, but the common inverting amplifier as in the third embodiment. 10, instead of the
即ち、各段の反転増幅器１０−１，１０−２には、入力側の抵抗素子１１−１，１１−２、及び帰還側の抵抗素子１２−１，１２−２がそれぞれ接続されている。各段の反転増幅器１０−１，１０−２は、各段毎に与えられる制御信号Ｓ１１，Ｓ２１をそれぞれ反転して制御信号Ｓ１２，Ｓ２２をそれぞれ生成し、この各制御信号Ｓ１２，Ｓ２２により各段の帰還側のDMOS７−１，７−２をそれぞれゲート制御するようになっている。１段目のオペアンプ２−１のゲインＧを制御するための補正回路１６は、構成部品や回路定数等のばらつき補正、温度変化補正等を行うための補正信号ＴＨを１段目の比較回路１５−１へ与える回路である。１段目の比較回路１５−１は、振幅情報検出回路１３で検出された出力信号OUTの振幅値と補正信号ＴＨとを比較して誤差を求め、この誤差に対応した制御信号Ｓ１１を、１段目の入力側DMOS４−１のゲート、及び反転増幅器１０−１へ出力する回路であり、図６の比較回路１５と同様の演算増幅回路により構成されている。２段目のオペアンプ２−１のゲインＧを制御するための２段目の比較回路１５−２は、振幅情報検出回路１３で検出された出力信号OUTの振幅値と、基準電圧回路１４から出力された基準電圧VTとを比較して誤差を求め、この誤差に対応した制御信号Ｓ２１を、２段目の入力側DMOS４−２のゲート、及び反転増幅器１０−２へ出力する回路であり、図６の比較回路１５と同様の演算増幅回路により構成されている。その他の構成は、実施例３と同様である。
That is, the input side resistance elements 11-1 and 11-2 and the feedback side resistance elements 12-1 and 12-2 are connected to the inverting amplifiers 10-1 and 10-2 of the respective stages. The inverting amplifiers 10-1 and 10-2 at the respective stages invert the control signals S11 and S21 given to the respective stages to generate control signals S12 and S22, respectively. The control signals S12 and S22 are used to generate the control signals S12 and S22. The DMOSs 7-1 and 7-2 on the feedback side are gate-controlled. The
（実施例５の動作）
AC入力電圧INが入力端子１に入力されると、実施例３とほぼ同様に、AC入力電圧INが２段のオペアンプ２−１，２−２により順に増幅され、AC出力電圧OUTが出力端子３から出力される。AC出力電圧OUTは、振幅情報検出回路１３により振幅値が検出され、これが比較回路１５−１で補正信号ＴＨと比較され、誤差が求められてこの誤差に対応した制御信号Ｓ１１が出力されると共に、その振幅値が比較回路１５−２で基準電圧VTと比較され、誤差が求められてこの誤差に対応した制御信号Ｓ２１が出力される。制御信号Ｓ１１により、１段目の入力側DMOS４−１のゲートが制御され、制御信号Ｓ２１により、２段目の入力側DMOS４−２のゲートが制御され、その各オン抵抗値rs1が変化する。同時に、１段目の反転増幅器１０−１で反転された制御信号Ｓ１２により、１段目の帰還側DMOS７−１のゲートが制御され、２段目の反転増幅器１０−２で反転された制御信号Ｓ２２により、２段目の帰還側DMOS７−２のゲートが制御され、その各オン抵抗値rf1が、各抵抗値rs1とは逆方向に変化する。
(Operation of Example 5)
When the AC input voltage IN is input to the
そのため、（１）式の（RF／RS）値が大きく変化し、各オペアンプ２−１、２−２のゲインＧも大きく変化する。この各オペアンプ２−１、２−２のゲインＧにより、AC入力電圧INが増幅され、所定振幅のAC出力電圧OUTが出力端子３から出力される。
For this reason, the (RF / RS) value in equation (1) changes greatly, and the gain G of each operational amplifier 2-1 and 2-2 also changes greatly. The AC input voltage IN is amplified by the gain G of each of the operational amplifiers 2-1 and 2-2, and the AC output voltage OUT having a predetermined amplitude is output from the
（実施例５の効果）
本実施例５では、実施例３とほぼ同様の効果がある。特に、本実施例５では、複数の制御情報（即ち、振幅情報検出回路１３で検出した出力振幅、構成部品や回路定数等のばらつき補正、温度変化補正等を行うための補正信号ＴＨ、及び基準電圧VT）を組み合わせて、回路系を一度に制御することができるため、回路構成の簡略化が可能となり、経済的である。
(Effect of Example 5)
The fifth embodiment has substantially the same effect as the third embodiment. In particular, in the fifth embodiment, a plurality of control information (that is, an output amplitude detected by the amplitude
なお、本実施例５では、オペアンプ２−１，２−２の段数が２段であるが、これを３段以上設け、これに対応した数の基準電圧回路１４及び補正回路１６を設けることにより、可変量を拡大しつつ、各種の制御情報を組み合わせた高精度なAGC制御が可能になる。
In the fifth embodiment, the number of operational amplifiers 2-1 and 2-2 is two. However, by providing three or more operational amplifiers 2-1 and 2-2, the corresponding number of
図１０は、本発明の実施例６を示すAGC回路の概略の構成図であり、実施例５を示す図８及び図９中の要素と共通の要素には共通の符号が付されている。 FIG. 10 is a schematic configuration diagram of an AGC circuit showing a sixth embodiment of the present invention. Elements common to those in FIGS. 8 and 9 showing the fifth embodiment are denoted by common reference numerals.
本実施例６のAGC回路では、実施例５の２段の非反転増幅器型オペアンプ２−１，２−１に代えて、２段の反転増幅器型オペアンプ２Ａ−１，２Ａ−２を設けている。このような構成にしても、実施例５等とほぼ同様の作用、効果を奏する。
In the AGC circuit according to the sixth embodiment, two-stage inverting amplifier
（実施例７の構成）
図１１は、本発明の実施例７を示すAGC回路を用いた正弦波発振回路の構成図である。
(Configuration of Example 7)
FIG. 11 is a configuration diagram of a sine wave oscillation circuit using an AGC circuit showing a seventh embodiment of the present invention.
この正弦波発振回路は、実施例１〜６のいずれか１つのAGC回路を用いて構成される回路であり、水晶振動子、セラミック圧電振動子等の圧電振動子５０を有している。圧電振動子５０は、AC電圧の印加により振動して所定周波数の正弦波電流を出力する素子であり、この出力側にI/V変換回路５１が接続されている。I/V変換回路５１は、圧電振動子５０から出力される正弦波電流を電圧に変換する回路であり、この出力側に増幅回路５２が接続されている。増幅回路５２は、I/V変換回路５１の出力電圧を増幅する回路であり、この出力側にLPF５３が接続されている。LPF５３は、増幅回路５２の出力電圧から高周波成分を除去する回路であり、この出力側にAGC回路６０が接続されている。
This sine wave oscillation circuit is a circuit configured by using any one of the AGC circuits according to the first to sixth embodiments, and includes a
AGC回路６０は、例えば、図１の回路で構成され、可変利得回路６１を有している。可変利得回路６１は、図１のオペアンプ２、入力側のDMOS４、抵抗素子５，６、帰還側のDMOS７、抵抗素子８，９、反転増幅器１０、入力側抵抗素子１１、及び帰還側抵抗素子１２により構成されている。可変利得回路６１の出力側は、圧電振動子５０の入力側に接続されると共に、振幅情報検出回路１３の入力側に接続されている。振幅情報検出回路１３、及び基準電圧回路１４の出力側には、比較回路１５が接続され、この比較回路１５から出力される制御信号Ｓ１が可変利得回路６１へ帰還入力されるようになっている。
The AGC circuit 60 is composed of, for example, the circuit of FIG. 1 and has a
（実施例７の動作）
電源の投入により、圧電振動子５０が振動を開始する。圧電振動子５０の出力電流は、I/V変換回路５１により電圧に変換され、この電圧が増幅回路５２で増幅され、LPF５３により高周波成分が除去される。LPF５３の出力電圧は、可変利得回路６１内のオペアンプ２により増幅され、このオペアンプ２のAC出力電圧が圧電振動子５０へ帰還入力され、圧電振動子５０の振動が継続される。
(Operation of Example 7)
When the power is turned on, the
オペアンプ２のAC出力電圧は、振幅情報検出回路１３により振幅値が検出され、これが比較回路１５により、基準電圧回路１４から出力された基準電圧VTと比較されて、振幅値と基準電圧VTとの誤差が求められ、この誤差に対応した制御信号Ｓ１が出力される。この制御信号Ｓ１により、可変利得回路６１内の入力側DMOS４のゲートが制御されてこのDMOS４のオン抵抗値rs1が変化する。同時に、制御信号Ｓ１は、可変利得回路６１内の反転増幅器１０で反転されて制御信号Ｓ２となり、この制御信号Ｓ２により帰還側DMOS７のゲートが制御され、このDMOS７のオン抵抗値rf1が、抵抗値rs1とは逆方向に変化する。そのため、オペアンプ２のゲインＧが変化し、このオペアンプ２のゲインＧにより、LPF５３の出力電圧が増幅され、基準電圧VTとして設定された所定の振幅のAC出力電圧が出力される。このAC出力電圧により、圧電振動子５０が一定の振幅で発振する。
The amplitude value of the AC output voltage of the
なお、AGC回路６０として、実施例１の回路を用いた場合について説明したが、用途等に応じて実施例１〜６中の任意の回路を使用すれば良い。 In addition, although the case where the circuit of Example 1 was used as the AGC circuit 60 was demonstrated, the arbitrary circuits in Examples 1-6 should just be used according to a use etc.
（実施例７の効果）
本実施例７では、次の（１）、（２）のような効果がある。
(Effect of Example 7)
The seventh embodiment has the following effects (1) and (2).
（１） 実施例１〜６中の任意のAGC回路を用いることによって、ダイナミックレンジを広くすることができるので、温度依存性が大きかったり、ばらつきが大きい圧電素子５０であっても、安定な正弦波発振回路を構成することができると共に、製品の無調整化を可能にすることができる。
(1) Since the dynamic range can be widened by using any of the AGC circuits in the first to sixth embodiments, a stable sine can be obtained even in the case of the
（２） 本実施例７の正弦波発振回路は、種々の回路や装置に使用できる。例えば、本実施例７の正弦波発振回路を角速度センサ装置に用いた場合の効果について説明する。 (2) The sine wave oscillation circuit of the seventh embodiment can be used for various circuits and devices. For example, the effect when the sine wave oscillation circuit of the seventh embodiment is used in the angular velocity sensor device will be described.
本実施例７を角速度センサ装置に用いる場合は、圧電振動子５０を角速度センサ素子として使用する。角速度センサ素子として、例えば、（ｘ）音叉型水晶振動子と、（ｙ）セラミック圧電振動子を用いた場合の本実施例７を説明する。
When Example 7 is used in an angular velocity sensor device, the
（ｘ）、（ｙ）の出力振幅の代表的温度係数を考えてみると、（ｘ）は約−８０００ppm／℃、（ｙ）は約−４０００ppm／℃のものが挙げられる。これらの角速度センサ素子を、常温から±５０℃変化させた場合の出力振幅偏差は、それぞれ（ｘ）±４０％ （０．８％／℃×５０℃＝４０％）、（ｙ）±２０％（０．４％／℃×５０℃＝２０％）になる。 Considering typical temperature coefficients of the output amplitudes (x) and (y), (x) is about -8000 ppm / ° C, and (y) is about -4000 ppm / ° C. When these angular velocity sensor elements are changed from room temperature by ± 50 ° C., the output amplitude deviations are (x) ± 40% (0.8% / ° C. × 50 ° C. = 40%) and (y) ± 20%, respectively. (0.4% / ° C. × 50 ° C. = 20%).
（ｘ）の場合には、実施例１で説明した従来例のAGC回路Ｉ（７．５８％）、実施例３で説明した従来例のAGC回路III（１５．７％）、実施例１で説明した従来例のAGC回路II（１９．６％）では対応不可能であり、実施例３で説明した従来例のAGC回路IV（４３．１％）ではマージンが少なく、実施例３のAGC回路（６７．６％）のみがマージンが十分で、安心して使用可能になる。 In the case of (x), the conventional AGC circuit I (7.58%) described in the first embodiment, the conventional AGC circuit III (15.7%) described in the third embodiment, and the first embodiment. The AGC circuit II (19.6%) of the conventional example described cannot be used, and the AGC circuit IV (43.1%) of the conventional example described in the third embodiment has a small margin, and the AGC circuit of the third embodiment. Only (67.6%) has a sufficient margin and can be used with confidence.
（ｙ）の場合にも、従来例のAGC回路Ｉ（７．５８％）、従来例のAGC回路III（１５．７％）、従来例のAGC回路II（１９．６％）では対応不可能である。唯一、従来例のAGC回路IV（４３．１％）のみが使用可能となるが、オペアンプ２段接続であるため、回路規模が大きくなってしまう。これに対して実施例１のAGC回路（２９．４％）を用いれば、オペアンプ１段接続でよいので経済的である。 In the case of (y), the conventional AGC circuit I (7.58%), the conventional AGC circuit III (15.7%), and the conventional AGC circuit II (19.6%) cannot be supported. It is. Only the conventional AGC circuit IV (43.1%) can be used, but the circuit scale becomes large because of the operational amplifier two-stage connection. On the other hand, if the AGC circuit (29.4%) of the first embodiment is used, it is economical because a single operational amplifier connection is sufficient.
従って、実施例１〜６のように、可変抵抗素子にDMOS４，７を用い、これらのオン抵抗値rs1，rf1を互いに同時に逆方向に変化することが可能なAGC回路を使用することによって、従来回路では不可能又は不経済であった、あらゆる要因による入力信号の大きなばらつきに対応できることになり、小規模の回路によって極めて経済的な製品を実現することができる。即ち、実施例１〜６のAGC回路に接続される外付けの角速度センサ部品等の製造ばらつき許容度が大きくとれるようになったり、出力温度係数が大きな安価な材料を用いた角速度センサを使用することができるので、角速度センサ自身の製造コストを大幅に引き下げることができると共に、この角速度センサを組み込んだ電子部品の価格を大幅に引き下げることが可能になる。更に、電子回路から見ると、ゲイン補償範囲が広いため無調整化が可能になり、製品の調整コストが削減できるため最も経済的な製品を得ることができる。
Therefore, as in the first to sixth embodiments, by using
なお、本発明は、上記実施例１〜７に限定されず、種々の変形が可能である。例えば、実施例１〜６において、振幅情報検出回路１３や比較回路１５は、図示以外の回路構成に変更したり、或いは、基準電圧回路１４に代えて、基準電流を出力する基準電流回路に適用できる構成に変更しても良い。又、実施例１〜６のAGC回路は、実施例７のような角速度センサ装置以外の種々の回路や装置に適用できる。
In addition, this invention is not limited to the said Examples 1-7, A various deformation | transformation is possible. For example, in the first to sixth embodiments, the amplitude
２，２Ａ，２−１，２−２，２Ａ−１，２Ａ−２ オペアンプ
４，７ DMOS
５，６，８，９ 抵抗素子
１０，１０−１，１０−２ 反転増幅器
１３ 振幅情報検出回路
１４ 基準電圧回路
１５，１５−１，１５−２ 比較回路
１６ 補正回路
2,2A, 2-1,2-2,2A-1,2A-2
5, 6, 8, 9
Claims (7)
出力信号を出力する出力端子と、
前記入力端子に接続された正相入力端子と、逆相入力端子と、前記出力端子に接続された演算器出力端子と、前記逆相入力端子とグランドとの間に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子とを有する演算増幅器と、
前記第１制御信号を入力し、この入力した前記第１制御信号を反転して前記第２制御信号を生成して前記第２可変抵抗素子に与える反転回路と、
前記出力信号と基準信号との誤差を求め、この誤差に対応した前記第１制御信号を生成して前記反転回路に与える制御回路と、
を備えたことを特徴とする自動利得制御回路。 An input terminal for inputting an input signal;
An output terminal for outputting an output signal;
A first control signal connected between the positive phase input terminal connected to the input terminal, the negative phase input terminal, the arithmetic unit output terminal connected to the output terminal, and the negative phase input terminal and the ground. A first variable resistance element whose resistance value changes based on the first variable resistance element, and a second variable resistance element which is connected between the calculator output terminal and the negative phase input terminal and whose resistance value changes based on the second control signal. An operational amplifier having
An inverting circuit that inputs the first control signal, inverts the input first control signal, generates the second control signal, and applies the second control signal to the second variable resistance element;
A control circuit for obtaining an error between the output signal and a reference signal, generating the first control signal corresponding to the error, and supplying the first control signal to the inverting circuit;
An automatic gain control circuit comprising:
出力信号を出力する出力端子と、
グランド側に接続された正相入力端子と、逆相入力端子と、前記出力端子に接続された演算器出力端子と、前記入力端子と前記逆相入力端子との間に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子とを有する演算増幅器と、
前記第１制御信号を入力し、この入力した前記第１制御信号を反転して前記第２制御信号を生成して前記第２可変抵抗素子に与える反転回路と、
前記出力信号と基準信号との誤差を求め、この誤差に対応した前記第１制御信号を生成して前記反転回路に与える制御回路と、
を備えたことを特徴とする自動利得制御回路。 An input terminal for inputting an input signal;
An output terminal for outputting an output signal;
A positive-phase input terminal connected to the ground side, a negative-phase input terminal, an arithmetic unit output terminal connected to the output terminal, and connected between the input terminal and the negative-phase input terminal, the first control A first variable resistance element whose resistance value changes based on a signal, and a second variable resistance element which is connected between the calculator output terminal and the negative phase input terminal and whose resistance value changes based on a second control signal; An operational amplifier having
An inverting circuit that inputs the first control signal, inverts the input first control signal, generates the second control signal, and applies the second control signal to the second variable resistance element;
A control circuit for obtaining an error between the output signal and a reference signal, generating the first control signal corresponding to the error, and supplying the first control signal to the inverting circuit;
An automatic gain control circuit comprising:
出力信号を出力する出力端子と、
前記入力端子と前記出力端子との間に縦続接続された複数段の演算増幅器であって、前記各段の演算増幅器は、正相入力端子と、逆相入力端子と、演算器出力端子と、前記逆相入力端子とグランドとの間に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子と、をそれぞれ有し、前記初段の演算増幅器における前記正相入力端子が前記入力端子に接続され、前記前段の演算増幅器における前記増幅器出力端子が前記後段の演算増幅器における前記正相入力端子に接続され、前記最終段の演算増幅器における前記増幅器出力端子が前記出力端子に接続された前記複数段の演算増幅器と、
前記第１制御信号を入力し、この入力した前記第１制御信号を反転して前記第２制御信号を生成して前記各段の演算増幅器における前記第２可変抵抗素子にそれぞれ与える反転回路と、
前記出力信号と基準信号との誤差を求め、この誤差に対応した前記第１制御信号を生成して前記反転回路に与える制御回路と、
を備えたことを特徴とする自動利得制御回路。 An input terminal for inputting an input signal;
An output terminal for outputting an output signal;
A plurality of stages of operational amplifiers connected in cascade between the input terminal and the output terminal, the operational amplifiers of each stage include a positive phase input terminal, a negative phase input terminal, an arithmetic unit output terminal, Connected between the negative phase input terminal and the ground, connected between the first variable resistance element whose resistance value changes based on the first control signal, the arithmetic unit output terminal and the negative phase input terminal; A second variable resistance element whose resistance value changes based on a second control signal, the positive phase input terminal of the first stage operational amplifier is connected to the input terminal, and the amplifier in the previous stage operational amplifier A plurality of stages of operational amplifiers, wherein an output terminal is connected to the positive phase input terminal in the subsequent stage operational amplifier, and the amplifier output terminal in the final stage operational amplifier is connected to the output terminal;
An inverting circuit that inputs the first control signal, inverts the input first control signal, generates the second control signal, and supplies the second control signal to the second variable resistance elements in the operational amplifiers of the respective stages;
A control circuit for obtaining an error between the output signal and a reference signal, generating the first control signal corresponding to the error, and supplying the first control signal to the inverting circuit;
An automatic gain control circuit comprising:
出力信号を出力する出力端子と、
前記入力端子と前記出力端子との間に縦続接続された複数段の演算増幅器であって、前記各段の演算増幅器は、グランド側に接続された正相入力端子と、逆相入力端子と、演算器出力端子と、第１電極及び第２電極のうちの前記第２電極が前記逆相入力端子に接続され、第１制御信号に基づき抵抗値が変化する第１可変抵抗素子と、前記演算器出力端子と前記逆相入力端子との間に接続され、第２制御信号に基づき抵抗値が変化する第２可変抵抗素子と、をそれぞれ有し、前記初段の演算増幅器における前記第１可変抵抗素子の前記第１電極が前記入力端子に接続され、前記前段の演算増幅器における前記増幅器出力端子が前記後段の演算増幅器における前記第１可変抵抗素子の前記第１電極に接続され、前記最終段の演算増幅器における前記増幅器出力端子が前記出力端子に接続された前記複数段の演算増幅器と、
前記第１制御信号を入力し、この入力した前記第１制御信号を反転して前記第２制御信号を生成して前記各段の演算増幅器における前記第２可変抵抗素子にそれぞれ与える反転回路と、
前記出力信号と基準信号との誤差を求め、この誤差に対応した前記第１制御信号を生成して前記反転回路に与える制御回路と、
を備えたことを特徴とする自動利得制御回路。 An input terminal for inputting an input signal;
An output terminal for outputting an output signal;
A plurality of stages of operational amplifiers connected in cascade between the input terminal and the output terminal, the operational amplifiers of each stage, a positive phase input terminal connected to the ground side, a negative phase input terminal, An arithmetic unit output terminal, a first variable resistance element whose resistance value changes based on a first control signal, wherein the second electrode of the first electrode and the second electrode is connected to the negative phase input terminal, and the calculation A first variable resistor in the first stage operational amplifier, each having a second variable resistance element connected between the output terminal of the amplifier and the negative phase input terminal and having a resistance value that changes based on a second control signal. The first electrode of the element is connected to the input terminal, the amplifier output terminal of the preceding operational amplifier is connected to the first electrode of the first variable resistance element in the subsequent operational amplifier, and the final stage Before in operational amplifier An operational amplifier of said plurality of stages of amplifier output terminal connected to said output terminal,
An inverting circuit that inputs the first control signal, inverts the input first control signal, generates the second control signal, and supplies the second control signal to the second variable resistance elements in the operational amplifiers of the respective stages;
A control circuit for obtaining an error between the output signal and a reference signal, generating the first control signal corresponding to the error, and supplying the first control signal to the inverting circuit;
An automatic gain control circuit comprising:
前記反転回路は、前記各段の演算増幅器毎に複数段設けたことを特徴とする自動利得制御回路。 The automatic gain control circuit according to claim 3 or 4,
2. An automatic gain control circuit according to claim 1, wherein a plurality of inverting circuits are provided for each operational amplifier at each stage.
前記第１可変抵抗素子は、前記第１制御信号によりゲート制御される第１デプレッション型MOSトランジスタで構成し、
前記第２可変抵抗素子は、前記第２制御信号によりゲート制御される第２デプレッション型MOSトランジスタで構成し、
前記第１デプレッション型MOSトランジスタがオン状態のときのオン抵抗値の温度係数に対して逆の温度係数を持つ第１温度係数キャンセル用抵抗素子と、温度係数が零又は極めて小さな第１利得設定用抵抗素子と、を前記第１デプレッション型MOSトランジスタに対して直列に接続し、
前記第２デプレッション型MOSトランジスタがオン状態のときのオン抵抗値の温度係数に対して逆の温度係数を持つ第２温度係数キャンセル用抵抗素子と、温度係数が零又は極めて小さな第２利得設定用抵抗素子と、を前記第２デプレッション型MOSトランジスタに対して直列に接続したことを特徴とする自動利得制御回路。 In the automatic gain control circuit according to any one of claims 1 to 5,
The first variable resistance element includes a first depletion type MOS transistor that is gate-controlled by the first control signal.
The second variable resistance element includes a second depletion type MOS transistor that is gate-controlled by the second control signal.
A first temperature coefficient canceling resistance element having a temperature coefficient opposite to a temperature coefficient of an on-resistance value when the first depletion type MOS transistor is in an on state, and a first gain setting element having a temperature coefficient of zero or very small And a resistance element connected in series to the first depletion type MOS transistor,
A second temperature coefficient canceling resistance element having a temperature coefficient opposite to the temperature coefficient of the on-resistance value when the second depletion type MOS transistor is in an on state, and a second gain setting element having a temperature coefficient of zero or very small An automatic gain control circuit, wherein a resistance element is connected in series to the second depletion type MOS transistor.
前記自動利得制御回路の前記出力端子から出力される前記出力信号により振動して所定周波数の正弦波電流を出力する圧電振動子と、
前記圧電振動子から出力された前記正弦波電流を電圧に変換する電流／電圧変換回路と、
前記電流／電圧変換回路の出力電圧を増幅する増幅回路と、
前記増幅回路の出力端子と前記自動利得制御回路の前記入力端子との間に接続され、前記増幅回路の前記出力端子から出力された出力電圧から高周波成分を除去して前記自動利得制御回路の前記入力端子に入力する低域通過フィルタと、
を備えたことを特徴とする正弦波発振回路。 The automatic gain control circuit according to any one of claims 1 to 6,
A piezoelectric vibrator that vibrates by the output signal output from the output terminal of the automatic gain control circuit and outputs a sine wave current of a predetermined frequency;
A current / voltage conversion circuit for converting the sine wave current output from the piezoelectric vibrator into a voltage;
An amplification circuit for amplifying the output voltage of the current / voltage conversion circuit;
The automatic gain control circuit is connected between the output terminal of the amplifier circuit and the input terminal of the automatic gain control circuit, and removes high frequency components from the output voltage output from the output terminal of the amplifier circuit. A low-pass filter that inputs to the input terminal;
A sine wave oscillation circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005136947A JP2006319388A (en) | 2005-05-10 | 2005-05-10 | Automatic gain control circuit and sine wave oscillation circuit employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005136947A JP2006319388A (en) | 2005-05-10 | 2005-05-10 | Automatic gain control circuit and sine wave oscillation circuit employing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006319388A true JP2006319388A (en) | 2006-11-24 |
Family
ID=37539709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005136947A Pending JP2006319388A (en) | 2005-05-10 | 2005-05-10 | Automatic gain control circuit and sine wave oscillation circuit employing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006319388A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193191A (en) * | 2007-02-01 | 2008-08-21 | Sony Corp | Amplification circuit, agc circuit and rf receiver |
| JP2008252497A (en) * | 2007-03-30 | 2008-10-16 | Sony Corp | Variable gain amplifier |
| WO2008132863A1 (en) * | 2007-04-23 | 2008-11-06 | Nippon Antena Kabushiki Kaisha | Gain control amplifier |
| JP2009077342A (en) * | 2007-09-25 | 2009-04-09 | Epson Toyocom Corp | Compensation voltage circuit and temperature compensated piezoelectric oscillator |
| JP2012244448A (en) * | 2011-05-20 | 2012-12-10 | Hitachi Ltd | Operational amplification circuit |
| JP2020068405A (en) * | 2018-10-22 | 2020-04-30 | 株式会社デンソー | High frequency amplifier |
-
2005
- 2005-05-10 JP JP2005136947A patent/JP2006319388A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193191A (en) * | 2007-02-01 | 2008-08-21 | Sony Corp | Amplification circuit, agc circuit and rf receiver |
| JP2008252497A (en) * | 2007-03-30 | 2008-10-16 | Sony Corp | Variable gain amplifier |
| WO2008132863A1 (en) * | 2007-04-23 | 2008-11-06 | Nippon Antena Kabushiki Kaisha | Gain control amplifier |
| JP2009077342A (en) * | 2007-09-25 | 2009-04-09 | Epson Toyocom Corp | Compensation voltage circuit and temperature compensated piezoelectric oscillator |
| JP2012244448A (en) * | 2011-05-20 | 2012-12-10 | Hitachi Ltd | Operational amplification circuit |
| US8497791B2 (en) | 2011-05-20 | 2013-07-30 | Hitachi, Ltd. | Operational amplifier |
| JP2020068405A (en) * | 2018-10-22 | 2020-04-30 | 株式会社デンソー | High frequency amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8127603B2 (en) | Physical quantity sensor | |
| JP4738090B2 (en) | BTL type amplifier circuit | |
| US8854125B2 (en) | Linear amplifier that perform level shift and method of level shifting | |
| JP5774016B2 (en) | Physical quantity sensor | |
| JP5390932B2 (en) | Power circuit | |
| TWI521323B (en) | Voltage regulator | |
| JP2005227234A (en) | Angular velocity sensor | |
| JP2008165763A (en) | Voltage regulator | |
| TW201004132A (en) | Amplifier with gain expansion stage | |
| JP2006319388A (en) | Automatic gain control circuit and sine wave oscillation circuit employing the same | |
| US20100148876A1 (en) | Amplifier Arrangement and Method for Amplifying a Signal | |
| JP2007057340A (en) | Oscillation circuit and angular velocity sensor | |
| JP2011091572A (en) | Variable-gain amplifier circuit | |
| JP6270002B2 (en) | Pseudo resistance circuit and charge detection circuit | |
| US20080224767A1 (en) | Semiconductor integrated circuit and method for adjusting a capacitance value of a phase compensating capacitor | |
| JP7174152B2 (en) | Constant voltage circuit and electronic equipment | |
| JP2007233657A (en) | Amplifier, step-down regulator using it, and operational amplifier | |
| US20070222532A1 (en) | Temperature-compensated crystal oscillator | |
| US6781462B2 (en) | Power amplifier | |
| JP4735218B2 (en) | Self-excited oscillation circuit | |
| JP4180411B2 (en) | Transconductance amplifier | |
| JP4867066B2 (en) | Amplifier circuit | |
| JP2005080090A (en) | Output voltage control circuit of differential amplifier circuit and voltage detector | |
| JP5842512B2 (en) | Variable gain amplifier | |
| JP6986066B2 (en) | Noise removal circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20070727 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |