JP2006313791A - Collective printed wiring board and soldering method - Google Patents
Collective printed wiring board and soldering method Download PDFInfo
- Publication number
- JP2006313791A JP2006313791A JP2005135306A JP2005135306A JP2006313791A JP 2006313791 A JP2006313791 A JP 2006313791A JP 2005135306 A JP2005135306 A JP 2005135306A JP 2005135306 A JP2005135306 A JP 2005135306A JP 2006313791 A JP2006313791 A JP 2006313791A
- Authority
- JP
- Japan
- Prior art keywords
- land
- solder
- lands
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、個片化基板部が多面取りされ、ランド近傍にはんだ溜まりランドが形成された集合プリント配線基板及びこのプリント配線基板のはんだ付け方法に関する。 The present invention relates to a collective printed wiring board having a multi-sided singulated board portion and a solder pool land formed in the vicinity of the land, and a soldering method for the printed wiring board.
電子部品が実装されるプリント配線基板には、電子部品のリード端子がはんだ付けされるランドが設けられている。ランドは、実装される電子部品のリードに対応して列をなして形成されている。プリント配線基板の小型化に伴ってランドは、はんだが印刷され電子部品が仮止めされた後、リフローによって電子部品のリード端子と電気的に接続される。 A printed wiring board on which electronic components are mounted is provided with lands to which the lead terminals of the electronic components are soldered. The lands are formed in rows corresponding to the leads of the electronic components to be mounted. As the printed wiring board is downsized, the lands are electrically connected to the lead terminals of the electronic component by reflow after the solder is printed and the electronic component is temporarily fixed.
小型化、高密度化が図られたプリント配線基板では、互いに隣接するランドが近接しているため、はんだブリッジが発生するおそれがある。そこで、プリント配線基板には、ランドの近傍にはんだ溜まりランドが形成されている(特許文献1参照)。 In a printed wiring board that has been reduced in size and increased in density, since adjacent lands are close to each other, a solder bridge may occur. Therefore, solder pool lands are formed in the vicinity of the lands on the printed wiring board (see Patent Document 1).
しかしながら、プリント配線基板の小型化や高密度化を図ったとき、はんだ溜まりランドを設けるスペースがなくなってしまうことがある。はんだ付けランドを設けることができない場合には、個々のプリント配線基板に対してはんだブリッジの除去作業を行う必要がある。 However, when the printed wiring board is miniaturized or densified, there is a case where a space for providing a solder pool land is lost. When a soldering land cannot be provided, it is necessary to perform a solder bridge removal operation on each printed wiring board.
本発明は、以上のような問題点に鑑みてなされたものであり、その目的は、はんだブリッジの発生を防止することができる集合プリント配線基板及びはんだ付け方法を提供することにある。 The present invention has been made in view of the above problems, and an object thereof is to provide a collective printed wiring board and a soldering method capable of preventing the occurrence of solder bridges.
本発明に係る集合プリント配線基板は、個片化基板部が多面取りされた集合プリント配線基板であって、上記各個片化基板部は、互いに近接してランドが配列され、一端のランドが隣り合う個片化基板部との境界部に近接して設けられ、上記隣り合う個片化基板部には、上記境界部を介した上記一端のランドと近接した位置に、はんだ溜まりランドが設けられている。この集合プリント配線基板のはんだ付け方法は、各ランドにはんだが塗布され、電子部品が所定位置に配置された後、はんだ溜まりランドがはんだ付け方向の下流側となるように順に行われる。 The collective printed wiring board according to the present invention is a collective printed wiring board in which the singulated substrate portions are multi-faced, and each of the singulated substrate portions has a land arranged adjacent to each other, and one land is adjacent to each other. A solder pool land is provided in a position adjacent to the land at one end through the boundary portion, provided adjacent to the boundary portion with the matching individualized substrate portion. ing. This collective printed circuit board soldering method is performed in order so that solder is applied to each land and an electronic component is placed at a predetermined position, and then the solder pool land is on the downstream side in the soldering direction.
本発明によれば、各個片化基板部は、互いに近接してランド列が形成され、はんだ付け方向の下流側の一端のランドが隣り合う個片化基板部との境界部に近接して設けられ、はんだ付け方向の下流側に位置する隣接した個片化基板部には、境界部を介した上記一端のランドと近接した位置に、はんだ溜まりランドが設けられているので、各個片化基板部の小型化を図りつつはんだブリッジの発生を防止することができる。すなわち、各個片化基板部に、はんだ溜まりランドを設ける領域が無いときにも、隣接する個片化基板部にはんだ溜まりランドを設けてはんだブリッジの発生を防止することができる。 According to the present invention, each singulated substrate portion is provided with a land row adjacent to each other, and a land at one end on the downstream side in the soldering direction is provided close to a boundary portion between adjacent singulated substrate portions. In addition, since the soldering land is provided at the position adjacent to the land at the one end through the boundary portion in the adjacent individualized board portion located downstream in the soldering direction, each individualized board Generation of solder bridges can be prevented while reducing the size of the portion. That is, even when there is no area where the solder pool lands are provided in each singulated substrate portion, the solder pool lands can be provided in the adjacent singulated substrate portions to prevent the occurrence of solder bridges.
以下、本発明を適用した集合プリント配線基板を図面を参照して説明する。 Hereinafter, a collective printed wiring board to which the present invention is applied will be described with reference to the drawings.
この集合プリント配線基板1は、図1に示すように、一の電子機器に使用される電気回路を構成する配線パターンが形成された個片化基板部2が多面取りされた基板であり、隣接する個片化基板部2の境界部には、金型等で各個片化基板部2を分離するためのミシン目3等が形成されている。図2に示すように、各個片化基板部2には、電子部品4を実装するための実装部に、導体パターン8と連続したランド列5が形成されている。ミシン目3によって区画された個別の個片化基板部2は、例えば搭載される電子機器の筐体に合わせて極めて小型化されており、ランド列5がミシン目3に近接した位置に設けられる。
As shown in FIG. 1, the collective printed
ランド列5を構成するランド5aは、中央部に、電子部品4のリード端子が挿入される挿入孔5bが形成され、その周囲が銅箔を外部に臨ませて形成されている。ランド5aの周囲には、ソルダーレジスト6が、レジストインクを用いたスクリーン印刷又は感光性レジストインクやフィルムを用い露光現像する写真法によって形成されている。
The
また、ランド5a上には、電子部品4のリード端子をはんだ付けするためのクリームはんだ等がスクリーン印刷等によって印刷されている。ここで用いられるはんだは、例えば、成分に鉛を含まない鉛フリーはんだである。電子部品4は、実装部に接着剤等で止められた後、赤外線加熱法、熱風法、気相はんだ付け法等のリフローによってランド5aのはんだが溶融されることによって挿入孔5bに挿入された電子部品4のリード端子と電気的に接続される。
On the
ところで、図2に示すように、ランド列5の一端のランド5cは、隣接する個片化基板部2との境界部となるミシン目3に近接して設けられており、従来のように、一の個片化基板部2a内においてはんだ溜まりランドを設けることができない。そこで、この集合プリント配線基板1では、図1及び図2中矢印D方向で示すはんだ付け方向に対して下流側に隣接する個片化基板部2bであって、更にこの下流側の個片化基板部2bのミシン目3に近接する位置に、はんだ溜まりランド7を設けるようにしている。すなわち、このはんだ溜まりランド7は、ミシン目3を介したランド列5の一端のランド5cに近接した位置に設けられている。このはんだ溜まりランド7は、上述したランド5cと同時に形成されるものであって、個片化基板部2bの導体パターン8の銅箔を外部に臨ませて形成されており、周囲には、ソルダーレジスト6が形成されている。この導体パターン8は、個片化基板部2bの電気回路の一部を構成する配線パターンであっても良く、また、ダミーパターンであっても良い。個片化基板部2bにあっても、小型化を図るために、ミシン目3に沿って導体パターン8が形成されており、はんだ溜まりランド7のための専用の領域を設けることができないために、導体パターン8上に設けるようにしている。
By the way, as shown in FIG. 2, the
以上のように構成された集合プリント配線基板は、搬送部材に保持されて図1及び図2中反矢印D方向に搬送されることにとって、図1及び図2中矢印D方向、すなわち一の個片化基板部2aのランド列5を他端のランド5e側から一端のランド5c、更に隣接する個片化基板部2bの方向に順にはんだ付けされる。
The collective printed circuit board configured as described above is held by the transport member and transported in the direction of the arrow D in FIGS. 1 and 2. The
ここで、一端のランド5aに余分に塗布されたはんだは、ランド5aから溢れたとき、ミシン目3を介してはんだ溜まりランド7に誘導されることになり、一端のランド5aに隣り合うランド5fとの間にはんだブリッジが発生することが防止される。また、一端のランド5aとはんだ溜まりランド7との間は、ソルダーレジスト6が形成され、更にミシン目3も形成されていることから、はんだブリッジが形成することも防止することができ、仮にはんだブリッジが発生したときにも、ミシン目3で個片化基板部2を分離したときに、同時に、はんだブリッジも破断されることになる。
Here, when the solder applied excessively to the
以上のように、はんだ付け方向の下流側に位置する個片化基板部2bは、上流側の個片化基板部2aのランド列5の一端のランド5aに近接した位置に、ミシン目3を介してはんだ溜まりランド7が形成されていることから、はんだブリッジ等が発生することを防止することができる。また、集合プリント配線基板1は、ランド列5とはんだ溜まりランド7を別の個片化基板部2に設けるようにしたので、各個片化基板部2を小型化することができる。
As described above, the singulated
次に、図3を用いてはんだ溜まりランド7の変形例を説明する。図3の例では、一の個片化基板部2aに隣り合う個片化基板部2bに、はんだ溜まりランド11のための空白領域12を、ミシン目3に沿った導体パターン8を図3中矢印D方向で示すはんだ付け方向の下流側に湾曲させることによって設け、この空白領域12に、導体パターン13を外部に臨ませ、はんだ溜まりランド11を設けるようにしている。この例にあっても、このはんだ溜まりランド11は、ソルダーレジスト6を形成する際に同時に形成される。図3に示す例によっても、上記図2に示した集合プリント配線基板1と同様な作用効果を得ることができる。
Next, a modified example of the solder pool land 7 will be described with reference to FIG. In the example of FIG. 3, a
更に、図4を参照して、本発明の更なる変形例を説明する。図4は、図2の変形例であって、SOP(Small Outline Package)を実装する場合である。このSOP21は、矩形のケースの長辺の両側面にリード端子21aが設けられており、個片化基板部2bのランド列5も、リード端子21aに対応して2列設けられている。そして、各ランド列5,5の延長線上の個片化基板部2bには、各ランド列5,5のランド5a,5aに近接してミシン目3に沿った導体パターン8にはんだ溜まりランド7,7が形成されている。各はんだ溜まりランド7,7は、上述したランド5cと同時に形成されるものであって、個片化基板部2bの導体パターン8の銅箔を外部に臨ませ、周囲に、ソルダーレジスト6が形成されている。
Furthermore, with reference to FIG. 4, the further modification of this invention is demonstrated. FIG. 4 is a modification of FIG. 2 and is a case where an SOP (Small Outline Package) is mounted. The
はんだ付けは、図4中矢印D方向に行われ、はんだ付け時に各ランド列5,5のランド5a,5aを溢れたはんだは、ミシン目3を介して各はんだ溜まりランド7,7に誘導され、ランド5aとランド5cに隣り合うランド5fとの間にはんだブリッジが発生することを防止することができる。なお、ここでのはんだ溜まりランド7は、図4に示すように、ランド列5,5に対応させて2つ設けても良いが、この他に、これらを一体に設けるようにしても良い。
Soldering is performed in the direction of arrow D in FIG. 4, and the solder overflowing the
更に、図5を参照して、本発明の更なる変形例を図5を参照して説明する。図5は、図3の変形例であって、SOP21を実装する場合である。図5では、一の個片化基板部2aに隣り合う個片化基板部2bに、はんだ溜まりランド11のための空白領域12を、ミシン目3に沿った導体パターン8を図5中矢印D方向の下流側に湾曲させることによって設け、この空白領域12に、導体パターン13を外部に臨ませ、はんだ溜まりランド11,11を設けるようにしている。すなわち、SOP21の互いに平行なリード端子21aに対応して、ランド列5,5が互いに平行に2列設けられており、隣り合う個片化基板部2bには、一の個片化基板部2aのランド列5,5の延長方向に、はんだ溜まりランド11,11が設けられている。はんだ付けは、図5中矢印D方向に行われ、はんだ付け時に各ランド列5,5のランド5a,5aを溢れたはんだは、ミシン目3を介して各はんだ溜まりランド11,11に誘導され、ランド5aとランド5aに隣り合うランド5fとの間にはんだブリッジが発生することを防止することができる。なお、ここでのはんだ溜まりランド11は、図5に示すように、ランド列5,5に対応させて2つ設けても良いが、この他に、これらを一体に設けるようにしても良い。
Furthermore, with reference to FIG. 5, the further modification of this invention is demonstrated with reference to FIG. FIG. 5 is a modification of FIG. 3 and is a case where the
なお、実装される電子部品としては、上記SOPの他に、QFP(Quad Flat Package)、SIP(Single In-line Package)、SOJ(Small Outline J-leaded Package)等の表面実装部品であれば特に限定されるものではない。 In addition to the above-mentioned SOP, the mounted electronic components are particularly surface mount components such as QFP (Quad Flat Package), SIP (Single In-line Package), and SOJ (Small Outline J-leaded Package). It is not limited.
1 集合プリント配線基板、2 個片化基板部、3 ミシン目、4 電子部品、5 ランド列、5a ランド、5b 挿入孔、6 ソルダーレジスト、7 はんだ溜まりランド
DESCRIPTION OF
Claims (2)
上記各個片化基板部は、互いに近接してランドが配列され、一端のランドが隣り合う個片化基板部との境界部に近接して設けられ、
上記隣り合う個片化基板部には、上記境界部を介した上記一端のランドと近接した位置に、はんだ溜まりランドが設けられていることを特徴とする集合プリント配線基板。 It is a collective printed wiring board in which the singulated substrate part is multifaceted,
Each of the singulated substrate portions is provided with lands arranged close to each other, and a land at one end is provided close to a boundary portion between adjacent singulated substrate portions,
The collective printed wiring board according to claim 1, wherein a solder pool land is provided in a position adjacent to the land at the one end via the boundary portion in the adjacent singulated substrate portion.
The singulated substrate portions are multi-faced, and lands are arranged in each singulated substrate portion, and lands on one end are provided close to the boundary between adjacent singulated substrate portions, and solder pool lands are provided. Solder is applied to the land of the collective printed wiring board provided at a position close to the land of the one end through the boundary portion of the adjacent singulated substrate parts, and then the electronic component is attached to the printed circuit board of the collective printed circuit board. Soldering method characterized by arranging at a predetermined position and then performing soldering so that the solder pool land is on the downstream side in the soldering direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005135306A JP2006313791A (en) | 2005-05-06 | 2005-05-06 | Collective printed wiring board and soldering method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005135306A JP2006313791A (en) | 2005-05-06 | 2005-05-06 | Collective printed wiring board and soldering method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006313791A true JP2006313791A (en) | 2006-11-16 |
Family
ID=37535166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005135306A Withdrawn JP2006313791A (en) | 2005-05-06 | 2005-05-06 | Collective printed wiring board and soldering method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006313791A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079986A (en) * | 2010-10-05 | 2012-04-19 | Dainichi Co Ltd | Printed circuit board |
-
2005
- 2005-05-06 JP JP2005135306A patent/JP2006313791A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012079986A (en) * | 2010-10-05 | 2012-04-19 | Dainichi Co Ltd | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007012850A (en) | Circuit board | |
JP2009054846A (en) | Printed wiring substrate, and method for manufacturing electronic device | |
JP6318638B2 (en) | Printed wiring board and information processing apparatus | |
JP2007027538A (en) | Circuit board | |
JP2006339545A (en) | Metal core circuit board | |
JP2006319031A (en) | Printed board and its manufacturing method | |
JP2006313791A (en) | Collective printed wiring board and soldering method | |
JP2004079666A (en) | Printed circuit board, method for manufacturing printed circuit board, and method for mounting electronic component | |
JP2009130147A (en) | Electronic chip component, and mounting method for electronic chip component | |
JP2010219411A (en) | Electronic circuit board and manufacturing method of the same | |
JP2005033025A (en) | Wiring board and manufacturing method thereof, semiconductor device, electronic module, and electronic apparatus | |
JP2004303944A (en) | Module substrate and its manufacturing method | |
JP7427378B2 (en) | Printed board | |
WO2021235196A1 (en) | Mounting structure for chip component | |
JP2003133714A (en) | Printed-wiring board and manufacturing method thereof | |
KR20190000008A (en) | Flexible Printed Circuit Board sheet | |
JP2007194462A (en) | Chip component mounting structure and method therefor | |
JP2553985Y2 (en) | Electronic components | |
JP2543858Y2 (en) | Printed board | |
JP2005347711A (en) | Printed wiring board | |
JP2004327772A (en) | Marking method of circuit board and circuit board | |
JP4654394B6 (en) | Electronic device manufacturing method and electronic circuit board | |
JP4654394B2 (en) | Electronic device manufacturing method and electronic circuit board | |
JP2007059569A (en) | Electronic controller | |
JP2553989Y2 (en) | Electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |