JP2003133714A - Printed-wiring board and manufacturing method thereof - Google Patents

Printed-wiring board and manufacturing method thereof

Info

Publication number
JP2003133714A
JP2003133714A JP2001332836A JP2001332836A JP2003133714A JP 2003133714 A JP2003133714 A JP 2003133714A JP 2001332836 A JP2001332836 A JP 2001332836A JP 2001332836 A JP2001332836 A JP 2001332836A JP 2003133714 A JP2003133714 A JP 2003133714A
Authority
JP
Japan
Prior art keywords
solder resist
resist layer
solder
electrode
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001332836A
Other languages
Japanese (ja)
Inventor
Junichi Murakami
村上  順一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001332836A priority Critical patent/JP2003133714A/en
Publication of JP2003133714A publication Critical patent/JP2003133714A/en
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed-wiring board that can effectively inhibit the lifting of an electrode in the packaging of an electronic component and the generation of a soldering ball and a soldering bridge, and at the same time can easily and reliably perform flux washing, and to provide a method for manufacturing the printed-wiring board. SOLUTION: An electrode 2 that is as high as approximately 35 μm is formed on the surface of a substrate 1. Then, a first solder resist layer 3 is formed on the surface of the substrate 1 at a specific interval to the electrode 2, and further a second solder resist layer 4 is formed on the first solder resist layer 3. The gap between the first solder resist layer 3 and the electrode 2 is set to approximately 30 to 50 μm. The second solder resist layer 4 is formed so that the surface of the second solder resist layer 4 becomes nearly flat, and at the same time runs nearly in parallel to the surface of the substrate 1. The plane shape of the second solder resist layer 4 is set smaller than that of the first solder resist layer 3 below the second solder resist layer 4 by approximately 100 μm.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プリント配線板及
びその製造方法に関するものであり、さらに詳しくは、
電子部品を半田付けにより実装し、さらに樹脂で封止し
て、モジュールとして半田付けにより再度実装するプリ
ント配線板及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board and a method for manufacturing the same, more specifically,
The present invention relates to a printed wiring board in which electronic components are mounted by soldering, further sealed with a resin, and mounted again by soldering as a module, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、携帯用電子機器を主体とするマル
チメディア製品の急速な発展に伴い、電子部品などを実
装するためのプリント配線板は、薄型化、高密度化がよ
りいっそう進んでおり、さらに、電子部品の小型化に伴
って、電子部品の実装時に発生する半田ボールや半田ブ
リッジの防止などの、実装信頼性の向上が要求されてき
ている。
2. Description of the Related Art In recent years, with the rapid development of multimedia products mainly composed of portable electronic devices, printed wiring boards for mounting electronic parts have become thinner and higher in density. Furthermore, with the miniaturization of electronic components, there is a demand for improvement in mounting reliability, such as prevention of solder balls and solder bridges that occur when electronic components are mounted.

【0003】電子部品の実装時に発生する半田ボールや
半田ブリッジを防止する従来技術の方法の1つが特開平
11−298130号公報に開示されている。
One of the prior art methods for preventing solder balls and solder bridges that occur when electronic components are mounted is disclosed in Japanese Patent Laid-Open No. 11-298130.

【0004】図4〜図6は、同公報に開示してある従来
技術の方法で実施されたプリント配線板と、それを用い
た電子部品の実装工程とを示す構成説明図である。これ
らの図において、1は基板、2は電子部品接続用電極、
5は半田クリーム印刷塗布用メタル版、6は半田クリー
ム、7はリフロー半田付け後の半田、8は電子部品、9
はソルダーレジスト層、10は文字を表している。
4 to 6 are structural explanatory views showing a printed wiring board implemented by the method of the prior art disclosed in the publication and a mounting process of electronic parts using the printed wiring board. In these figures, 1 is a substrate, 2 is an electrode for connecting electronic parts,
5 is a metal plate for solder cream printing application, 6 is solder cream, 7 is solder after reflow soldering, 8 is electronic component, 9
Represents a solder resist layer, and 10 represents characters.

【0005】これらの図に基づいて説明すると、ガラス
エポキシなどからなる基板1の表面に、銅箔からなる電
極2を形成し、この電極2との間に所定の隙間を明け
て、基板1の表面にソルダーレジスト層9を形成し、こ
のソルダーレジスト層9の上に文字10を形成する(図
4)。
Explaining with reference to these figures, an electrode 2 made of copper foil is formed on the surface of a substrate 1 made of glass epoxy or the like, and a predetermined gap is formed between the electrode 2 and the electrode 2 of the substrate 1. A solder resist layer 9 is formed on the surface, and characters 10 are formed on the solder resist layer 9 (FIG. 4).

【0006】この電極2は、高さがソルダーレジスト層
9と文字10とを合わせた高さよりも低く形成されてい
る。また、文字10は、その表面がほぼ平坦になるよう
に形成されている。さらに、ソルダーレジスト層9と電
極2との隙間は、50〜200μmに形成されている。
The electrode 2 is formed so that its height is lower than the total height of the solder resist layer 9 and the characters 10. The character 10 is formed so that its surface is substantially flat. Furthermore, the gap between the solder resist layer 9 and the electrode 2 is formed to 50 to 200 μm.

【0007】この方法では、図4に示す電極2とソルダ
ーレジスト9層との隙間を50〜200μmに設け、か
つ、電極2の高さをソルダーレジスト層9と文字10と
を合わせた高さよりも低くすることにより、できた隙間
に溶融した半田クリームが流れ落ちるようにしている。
In this method, the gap between the electrode 2 and the solder resist 9 layer shown in FIG. 4 is provided at 50 to 200 μm, and the height of the electrode 2 is set to be higher than the height of the solder resist layer 9 and the character 10 combined. By lowering it, the molten solder cream flows down into the gap.

【0008】しかし、高密度実装においては、電子部品
が小型化されており、また電子部品の実装間隔も狭く、
さらに導体パターンも高密度化されており、例えば、導
体パターン幅50μm、導体パターン間隔50μmも存
在する。ところが、電極2の近傍にも導体パターンが存
在するため、ソルダーレジスト層9がないときには、電
極2で溶融した半田クリームが溢れると、導体パターン
との間でショートすることになる。
However, in high-density mounting, the electronic parts are downsized, and the mounting intervals of the electronic parts are narrow,
Further, the conductor pattern is also highly densified, and for example, the conductor pattern width is 50 μm and the conductor pattern interval is 50 μm. However, since the conductor pattern is also present in the vicinity of the electrode 2, if the solder cream melted at the electrode 2 overflows in the absence of the solder resist layer 9, a short circuit will occur between the conductor pattern and the conductor pattern.

【0009】このようなショートを防ぐため、導体パタ
ーン上にはソルダーレジスト層9が必要である。従っ
て、電極2の近傍の導体パターン上にもソルダーレジス
ト層9を形成する必要があり、高密度実装においては電
極2とソルダーレジスト層9との隙間を50μm未満に
する必要がある。ただし、電極2とソルダーレジスト層
9との間に隙間がないときには、ソルダーレジスト層9
がずれた場合、電極2上にソルダーレジスト層9が形成
されることもあるので、適さない。
In order to prevent such a short circuit, a solder resist layer 9 is required on the conductor pattern. Therefore, it is necessary to form the solder resist layer 9 also on the conductor pattern in the vicinity of the electrode 2, and in high-density mounting, the gap between the electrode 2 and the solder resist layer 9 needs to be less than 50 μm. However, when there is no gap between the electrode 2 and the solder resist layer 9, the solder resist layer 9
If the deviation occurs, the solder resist layer 9 may be formed on the electrode 2, which is not suitable.

【0010】また、この従来技術にあっては、電極2と
ソルダーレジスト層9との隙間が50μm未満では、溶
融した半田クリームの流れ落ちる量に対して充分な隙間
がなく、半田クリームが溢れることになり、半田ブリッ
ジが発生している。
Further, in this prior art, when the gap between the electrode 2 and the solder resist layer 9 is less than 50 μm, there is not a sufficient gap for the amount of the melted solder cream flowing down, and the solder cream overflows. And a solder bridge has occurred.

【0011】さらに、この従来技術による実装方法につ
いて説明する。
Further, a mounting method according to this conventional technique will be described.

【0012】図5において、電極2上に半田クリーム6
を印刷して塗布するためにメタル版5を使用する。電極
2上にメタル版5を使用して半田クリーム6を印刷塗布
する場合には、電極2がソルダーレジスト層9と文字1
0とを合わせた高さよりも低いため、半田クリーム6を
印刷塗布するメタル版5は、ソルダーレジスト層9と文
字10とを合わせた高さで支持される。このため、電極
2とメタル版5との間に隙間が発生し、印刷時にはこの
隙間から半田クリーム6が漏れることになる。これによ
っても、半田ボールや半田ブリッジを発生させる原因に
なるとともに、安定して半田クリーム6を塗布すること
ができなくなる。
In FIG. 5, the solder cream 6 is placed on the electrode 2.
A metal plate 5 is used to print and apply. When the solder cream 6 is applied by printing on the electrode 2 using the metal plate 5, the electrode 2 is connected to the solder resist layer 9 and the character 1.
Since the height is smaller than the combined height of 0 and 0, the metal plate 5 on which the solder cream 6 is applied by printing is supported at the combined height of the solder resist layer 9 and the character 10. Therefore, a gap is generated between the electrode 2 and the metal plate 5, and the solder cream 6 leaks from this gap during printing. This also causes the generation of solder balls and solder bridges, and makes it impossible to stably apply the solder cream 6.

【0013】ここで、メタル版5を電極2と隙間なく設
置するため、電極2よりも高いソルダーレジスト層9と
文字10とを合わせた高さ分以上にメタル版5をエッチ
ングして逃げることにより、メタル版5を電極2と隙間
なく設置するようにメタル版5を作製する場合もある
が、この従来技術を使用したプリント配線板の構造では
適用することができない。
Here, since the metal plate 5 is installed without a gap between the electrode 2 and the metal plate 5, the metal plate 5 is removed by etching to a height equal to or higher than the combined height of the solder resist layer 9 and the character 10 which is higher than the electrode 2. In some cases, the metal plate 5 is produced so that the metal plate 5 is installed without a gap between the metal plate 5 and the electrode 2, but this cannot be applied to the structure of the printed wiring board using this conventional technique.

【0014】それは、電極2とソルダーレジスト層9と
の隙間が50μm未満では狭すぎてメタル版5をエッチ
ングすることができないからである。また、たとえ、電
極2とソルダーレジスト9層との間にエッチング可能な
隙間を設けても、メタル版5を支持できるのは電極2上
の一部のみとなり、メタル版5を電極2上で設置した状
態では電極2とソルダーレジスト9層との隙間があるた
め、メタル版5と基板1との間にできる空間、ソルダー
レジスト層9及び文字10を合わせた高さ以上にエッチ
ングされており、そのエッチング面と文字10との間に
空間が存在することから、メタル版5に密着して支持さ
れておらず、半田クリーム6の印刷時に印刷圧力によっ
てメタル版5が撓むことになり、安定して半田クリーム
6を供給することができないからでもある。
This is because if the gap between the electrode 2 and the solder resist layer 9 is less than 50 μm, the metal plate 5 cannot be etched because it is too narrow. Even if an etchable gap is provided between the electrode 2 and the solder resist 9 layer, the metal plate 5 can be supported only on a part of the electrode 2, and the metal plate 5 is installed on the electrode 2. In this state, since there is a gap between the electrode 2 and the solder resist 9 layer, the space formed between the metal plate 5 and the substrate 1, the solder resist layer 9 and the character 10 are etched to a height higher than the combined height. Since there is a space between the etching surface and the character 10, the metal plate 5 is not closely adhered to and supported by the metal plate 5, and the printing pressure causes the metal plate 5 to bend when the solder cream 6 is printed. This is also because the solder cream 6 cannot be supplied.

【0015】図6に、この従来技術を使用したプリント
配線板により電子部品8を実装した状態を示す。すなわ
ち、図6は、図5のメタル版5を除去した後に電子部品
8を実装した状態を示す。
FIG. 6 shows a state in which an electronic component 8 is mounted on a printed wiring board using this conventional technique. That is, FIG. 6 shows a state in which the electronic component 8 is mounted after removing the metal plate 5 of FIG.

【0016】ソルダーレジスト層9の上に設けた文字1
0は印刷法により塗布されるため、印刷直後の文字10
は、表面張力により表面が平坦になることが難しく、ま
た、小型化された部品においては充分な塗布幅を設ける
ことができないため、さらに平坦化が難しい。このよう
な理由で、文字10の表面はかまぼこ状になり、電子部
品8の実装時には電極2に対して電子部品8を平行に支
持することができず、電極2の浮き上がり、半田ボー
ル、半田ブリッジが発生する原因になる。
Character 1 provided on the solder resist layer 9
Since 0 is applied by the printing method, the character 10 immediately after printing
It is difficult to flatten the surface due to surface tension, and it is difficult to flatten the surface because a sufficient coating width cannot be provided in a downsized component. For this reason, the surface of the character 10 has a semi-cylindrical shape, and the electronic component 8 cannot be supported in parallel with the electrode 2 when the electronic component 8 is mounted, and the electrode 2 is lifted up, solder balls, or solder bridges. Will be caused.

【0017】また、この従来技術を使用したプリント配
線板により電子部品8を実装したものを樹脂などで封止
したモジュールにし、リフロー炉を通して別のプリント
配線板に再度、半田により実装するモジュールにおいて
は、電子部品8をリフロー炉に通して半田付けした半田
7が再溶融するとともに、電子部品8の下部における電
極間に残る半田付け時のフラックスも再溶融し、電子部
品8の電極間のショートを引き起こすため、フラックス
洗浄不足のないように確実に洗浄を行う必要がある。
Further, in a module in which an electronic component 8 is mounted on a printed wiring board using this conventional technique to form a module sealed with resin or the like and mounted again on another printed wiring board by soldering through a reflow furnace, The solder 7 soldered by passing the electronic component 8 through the reflow furnace is re-melted, and the flux at the time of soldering remaining between the electrodes in the lower part of the electronic component 8 is also re-melted, and a short circuit occurs between the electrodes of the electronic component 8. Therefore, it is necessary to surely clean the flux so that there is no lack of cleaning.

【0018】ここで、洗浄をより確実にするには、電子
部品8の下部における電極の間に、洗浄液が充分浸透す
ることができるように間隔を設ける必要がある。この従
来方法において、具体的には、電極2とソルダーレジス
ト層9との隙間を200μmと広くすることである。
Here, in order to make the cleaning more reliable, it is necessary to provide a space between the electrodes in the lower part of the electronic component 8 so that the cleaning liquid can sufficiently permeate. In this conventional method, specifically, the gap between the electrode 2 and the solder resist layer 9 is widened to 200 μm.

【0019】この隙間が50μmであるときには、狭く
て洗浄不足になることが懸念される上、電子部品8の下
部と文字10とが密着しており、この隙間の洗浄は困難
である。フラックスの洗浄が不充分な場合、樹脂で封止
した文字10においては、別のプリント配線板をリフロ
ー炉に再度通すと、モジュールの実装済みの電子部品8
における半田7及び洗浄残りフラックスも再溶融してシ
ョートするおそれもある。
When the gap is 50 μm, there is a fear that the gap will be small and cleaning will be insufficient, and the lower portion of the electronic component 8 and the character 10 are in close contact with each other, and it is difficult to clean the gap. When the cleaning of the flux is insufficient, in the case of the resin-sealed character 10, another printed wiring board is passed through the reflow furnace again, and the electronic component 8 on which the module is mounted is mounted.
There is a possibility that the solder 7 and the residual flux after cleaning may be remelted and short-circuited.

【0020】[0020]

【発明が解決しようとする課題】以上のように、高密度
化されたプリント配線板や、高密度実装・小型化された
電子部品では、電極2とソルダーレジスト層9との隙間
を50μm未満にする必要があるが、前記従来技術を使
用したプリント配線板では実装の信頼性を確保すること
ができない。
As described above, in the printed wiring board having a high density and the electronic parts having a high density mounting and miniaturization, the gap between the electrode 2 and the solder resist layer 9 should be less than 50 μm. However, the printed wiring board using the conventional technique cannot ensure the reliability of mounting.

【0021】すなわち、前記従来技術において、高密度
化されたプリント配線板や小型化された電子部品では、
電子部品実装時の信頼性に影響のある電極の浮き上がり
や、半田ボール、半田ブリッジの発生が抑え切れていな
い。
That is, in the above-mentioned prior art, in the high density printed wiring board and the miniaturized electronic parts,
The rise of electrodes, the occurrence of solder balls and solder bridges, which affect the reliability when mounting electronic components, cannot be completely suppressed.

【0022】特に、高密度化されたプリント配線板にあ
っては、前記のように、ソルダーレジスト層と電極との
間はできるだけ狭くする方が望ましいが、溶融した半田
を逃がす領域を設けるために広くせざるを得ない。ま
た、ソルダーレジスト層の上に形成する文字も印刷塗布
によるために、小型化された電子部品の実装時には塗布
幅が狭くなり、平坦に仕上げることはさらに困難であ
る。
In particular, in the case of a high density printed wiring board, it is desirable to make the distance between the solder resist layer and the electrode as narrow as possible as described above, but in order to provide a region for escaping molten solder. There is no choice but to make it wider. Further, since the characters formed on the solder resist layer are also applied by printing, the application width becomes narrow when mounting a miniaturized electronic component, and it is more difficult to finish the surface flat.

【0023】本発明は、このような実情に鑑みてなされ
たものであり、その目的は、電子部品実装時における電
極の浮き上がりや、半田ボール、半田ブリッジの発生を
有効に抑えることができるとともに、フラックス洗浄を
より容易かつ確実に行うことのできるプリント配線板及
びその製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to effectively suppress the floating of electrodes, the generation of solder balls and solder bridges when mounting electronic components, and It is an object of the present invention to provide a printed wiring board and a method for manufacturing the same, which can perform flux cleaning more easily and reliably.

【0024】[0024]

【課題を解決するための手段】本発明の1つの観点によ
れば、基板と、この基板の上に互いにほぼ同一高さに形
成された電子部品接続用の複数の電極と、この基板の上
にこれらの電極との間に所定の隙間を明けて形成された
複数の第1ソルダーレジスト層と、これらの第1ソルダ
ーレジスト層の上に形成された複数の第2ソルダーレジ
スト層とを備えてなり、第2ソルダーレジスト層の平面
形状が、その層の下に形成された第1ソルダーレジスト
層の平面形状よりも小さくされていることを特徴とする
プリント配線板が提供される。
According to one aspect of the present invention, a substrate, a plurality of electrodes for connecting electronic components formed on the substrate at substantially the same height as each other, and an electrode on the substrate are provided. A plurality of first solder resist layers formed with a predetermined gap between these electrodes, and a plurality of second solder resist layers formed on these first solder resist layers. Thus, a printed wiring board is provided in which the planar shape of the second solder resist layer is smaller than the planar shape of the first solder resist layer formed under the layer.

【0025】電極と第1ソルダーレジスト層との間にお
ける所定の隙間は、溶融した半田クリームを逃がすため
の空間として作用する。この所定の隙間は、電子部品の
数や実装の密度、半田クリームの種類や量などにより適
宜変化させて設定される。
The predetermined gap between the electrode and the first solder resist layer acts as a space for letting out the melted solder cream. The predetermined gap is set by appropriately changing it according to the number of electronic components, the mounting density, the type and amount of solder cream, and the like.

【0026】第2ソルダーレジスト層は、複数の第1ソ
ルダーレジスト層のうち、所定の第1ソルダーレジスト
層の上に形成される。この第2ソルダーレジスト層の平
面形状を、その層の下に形成された第1ソルダーレジス
ト層の平面形状よりも小さくするのは、第1ソルダーレ
ジスト層と第2ソルダーレジスト層との間に段差を設
け、この段差を利用して、溶融した半田クリームを逃が
すためと、半田付け時のフラックスを洗浄する際にいっ
そう確実に洗浄を行うためとである。
The second solder resist layer is formed on a predetermined first solder resist layer among the plurality of first solder resist layers. The plane shape of the second solder resist layer is made smaller than the plane shape of the first solder resist layer formed below the second solder resist layer is that a step is formed between the first solder resist layer and the second solder resist layer. Is provided to allow the melted solder cream to escape by using this step, and to perform cleaning more reliably when cleaning the flux during soldering.

【0027】本発明の1つの観点によるプリント配線板
にあっては、第2ソルダーレジスト層の平面形状が、そ
の下に形成された第1ソルダーレジスト層の平面形状よ
りも小さくされていることで、溶融した半田クリーム
が、電極と第1ソルダーレジスト層との間における隙間
や、第1ソルダーレジスト層と第2ソルダーレジスト層
との間の段差に逃がされるので、電子部品実装時におけ
る電極の浮き上がりや、半田ボール、半田ブリッジの発
生を有効に抑えることができるとともに、フラックスを
洗浄する際に洗浄液の浸透が促進されてフラックス洗浄
をより容易かつ確実に行うことができる。
In the printed wiring board according to one aspect of the present invention, the plane shape of the second solder resist layer is smaller than the plane shape of the first solder resist layer formed thereunder. Since the melted solder cream is released to the gap between the electrode and the first solder resist layer or the step between the first solder resist layer and the second solder resist layer, the electrode is lifted when the electronic component is mounted. In addition, the generation of solder balls and solder bridges can be effectively suppressed, and the penetration of the cleaning liquid is promoted when cleaning the flux, so that flux cleaning can be performed more easily and reliably.

【0028】このプリント配線板は、第2ソルダーレジ
スト層の表面を、ほぼ平坦に、かつ、基板の表面に対し
てほぼ平行に構成するのが好ましい。
In this printed wiring board, it is preferable that the surface of the second solder resist layer is substantially flat and substantially parallel to the surface of the substrate.

【0029】第2ソルダーレジスト層の表面をほぼ平坦
に、かつ、基板の表面に対してほぼ平行に構成する方法
としては、例えば第1ソルダーレジスト層と同じエッチ
ング法を用いる。
As a method of forming the surface of the second solder resist layer substantially flat and substantially parallel to the surface of the substrate, for example, the same etching method as that for the first solder resist layer is used.

【0030】第2ソルダーレジスト層の表面をこのよう
に構成すれば、半田クリームの塗布幅が狭くても、電極
の表面に対して電子部品をほぼ平行にかつ精度よく支持
することが可能になる。
By configuring the surface of the second solder resist layer in this way, it becomes possible to support the electronic component substantially parallel to the surface of the electrode with high precision even if the solder cream application width is narrow. .

【0031】このプリント配線板は、第1ソルダーレジ
スト層の高さを、電極の高さとほぼ同じに構成するのが
好ましい。
In this printed wiring board, it is preferable that the height of the first solder resist layer is substantially the same as the height of the electrodes.

【0032】第1ソルダーレジスト層の高さをこのよう
に構成すれば、電極及び第1ソルダーレジスト層にまた
がって配置される半田クリーム印刷塗布用メタル版の浮
き上がりを防いで電極とメタル版との隙間をなくし、半
田クリームの安定供給を行うことができる。
If the height of the first solder resist layer is configured in this way, it is possible to prevent the metal plate for solder cream printing application arranged over the electrode and the first solder resist layer from rising and prevent the electrode and the metal plate from being separated from each other. The gap can be eliminated and the solder cream can be stably supplied.

【0033】このプリント配線板は、第1ソルダーレジ
スト層と第2ソルダーレジスト層とを合わせた高さを、
電極の高さよりも高く構成するのが好ましい。
This printed wiring board has a combined height of the first solder resist layer and the second solder resist layer,
It is preferable to make it higher than the height of the electrodes.

【0034】第1ソルダーレジスト層と第2ソルダーレ
ジスト層とを合わせた高さをこのように構成すれば、電
子部品の実装時に大きい圧力を加えても、電子部品を、
第2ソルダーレジスト層により基板上における電極の表
面に対してほぼ平行に支持することができる。
If the combined height of the first solder resist layer and the second solder resist layer is configured in this way, the electronic component can be secured even if a large pressure is applied during mounting of the electronic component.
The second solder resist layer can support the electrode substantially parallel to the surface of the electrode on the substrate.

【0035】この場合において、第2ソルダーレジスト
層の高さが高すぎると、電極と電子部品との間隔が広く
なりすぎて半田クリームの供給が不足し、半田付けが困
難になり、逆に、第2ソルダーレジスト層の高さが低す
ぎると、電極と電子部品との間隔が狭くなりすぎて溶融
した半田クリームが溢れ、半田ボールや半田ブリッジが
発生する原因になる。従って、第2ソルダーレジスト層
の高さは、これらの問題が起きないように、適切な寸法
に設定される。
In this case, if the height of the second solder resist layer is too high, the gap between the electrode and the electronic component becomes too wide, the supply of solder cream becomes insufficient, and soldering becomes difficult. If the height of the second solder resist layer is too low, the distance between the electrode and the electronic component becomes too narrow, and the melted solder cream overflows, causing solder balls and solder bridges. Therefore, the height of the second solder resist layer is set to an appropriate dimension so that these problems do not occur.

【0036】本発明の別の観点によれば、基板の上に、
電子部品接続用の複数の電極を形成する工程と、この基
板の上にこれらの電極との間に所定の隙間を明けて複数
の第1ソルダーレジスト層を所定形状に形成する工程
と、これらの第1ソルダーレジスト層の上に第2ソルダ
ーレジスト層をその平面形状がその層の下に形成された
第1ソルダーレジスト層の平面形状よりも小さくなるよ
うに形成する工程とを備えてなることを特徴とするプリ
ント配線板の製造方法が提供される。
According to another aspect of the invention, on the substrate:
A step of forming a plurality of electrodes for connecting electronic components, a step of forming a plurality of first solder resist layers in a predetermined shape on the substrate with a predetermined gap between these electrodes, Forming a second solder resist layer on the first solder resist layer so that its planar shape is smaller than the planar shape of the first solder resist layer formed under the layer. A method of manufacturing a featured printed wiring board is provided.

【0037】本発明の別の観点によるプリント配線板の
製造方法にあっては、第2ソルダーレジスト層をその平
面形状がその層の下に形成された第1ソルダーレジスト
層の平面形状よりも小さくなるように形成することで、
溶融した半田クリームが、電極と第1ソルダーレジスト
層との間における隙間や、第1ソルダーレジスト層と第
2ソルダーレジスト層との間の段差に逃がされるので、
電子部品実装時における電極の浮き上がりや、半田ボー
ル、半田ブリッジの発生を有効に抑えることができると
ともに、フラックスを洗浄する際に洗浄液の浸透が促進
されてフラックス洗浄をより容易かつ確実に行うことが
できる。
In the method of manufacturing a printed wiring board according to another aspect of the present invention, the second solder resist layer has a planar shape smaller than that of the first solder resist layer formed below the second solder resist layer. By forming so that
Since the melted solder cream is released to the gap between the electrode and the first solder resist layer or the step between the first solder resist layer and the second solder resist layer,
It is possible to effectively suppress the floating of electrodes, the generation of solder balls, and solder bridges when mounting electronic components, and facilitate the penetration of the cleaning liquid when cleaning the flux to facilitate flux cleaning. it can.

【0038】[0038]

【発明の実施の形態】以下、本発明に係る1つの実施の
形態を図面に基づいて説明する。なお、これによって本
発明が限定されるものではない。また、以下に説明する
工程や、その製造条件などは、通常のプリント配線板の
製造及び、それを使用した電子部品の実装に用いられて
いる条件などと同様であるので、特段の場合を除いて、
それらの詳細な説明は省略する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. The present invention is not limited to this. In addition, since the steps and manufacturing conditions described below are the same as those used for manufacturing an ordinary printed wiring board and mounting electronic components using the same, unless otherwise specified. hand,
Detailed description thereof will be omitted.

【0039】図1〜図3は、本発明における1つの実施
の形態に係るプリント配線板Pと、このプリント配線板
Pを用いた電子部品の実装工程とを示す構成説明図であ
る。これらの図において、1は基板、2は電子部品接続
用電極、5は半田クリーム印刷塗布用メタル版、6は半
田クリーム、7はリフロー半田付け後の半田、8は電子
部品を表している。
1 to 3 are structural explanatory views showing a printed wiring board P according to one embodiment of the present invention and a mounting process of electronic parts using the printed wiring board P. As shown in FIG. In these figures, 1 is a substrate, 2 is an electrode for connecting electronic components, 5 is a metal plate for solder cream printing application, 6 is solder cream, 7 is solder after reflow soldering, and 8 is an electronic component.

【0040】プリント配線板Pを製造するには次のよう
にする。まず、図1に示すように、ガラスエポキシなど
からなる基板1の表面に、銅箔からなる電極2を形成す
る。電極2の高さは約35μmにされている。次に、電
極2との間に所定の隙間を明けて、基板1の表面に第1
ソルダーレジスト層3を形成し、さらに、第1ソルダー
レジスト層3の上に、第1ソルダーレジスト層3と同じ
工法でエッチングにより第2ソルダーレジスト層4を形
成する。
The printed wiring board P is manufactured as follows. First, as shown in FIG. 1, an electrode 2 made of copper foil is formed on the surface of a substrate 1 made of glass epoxy or the like. The height of the electrode 2 is about 35 μm. Next, a predetermined gap is opened between the electrode 2 and the first electrode on the surface of the substrate 1.
The solder resist layer 3 is formed, and further, the second solder resist layer 4 is formed on the first solder resist layer 3 by etching by the same method as that of the first solder resist layer 3.

【0041】第1ソルダーレジスト層3の高さは、半田
クリーム6を印刷塗布する際のメタル版5の浮き上がり
をなくすために、電極2の高さと同じ高さである約35
μmにされている。また、第1ソルダーレジスト層3の
表面は、メタル版5が傾かない程度に、ほぼ平坦に、か
つ、基板1の表面に対してほぼ平行にされている。第1
ソルダーレジスト層3は、基板1を耐熱・耐湿性に保護
する役割を果たしている。
The height of the first solder resist layer 3 is about the same as the height of the electrode 2 in order to prevent the metal plate 5 from rising when the solder cream 6 is applied by printing.
It is set to μm. Further, the surface of the first solder resist layer 3 is made substantially flat so that the metal plate 5 does not tilt and is substantially parallel to the surface of the substrate 1. First
The solder resist layer 3 plays a role of protecting the substrate 1 against heat and moisture.

【0042】第1ソルダーレジスト層3と電極2との間
の隙間は、広すぎると基板1を保護する役割を果たすこ
とができず、逆に狭すぎると溶融して流れ落ちる半田が
溢れてしまうので、適切に設定する必要がある。
If the gap between the first solder resist layer 3 and the electrode 2 is too wide, it cannot play a role of protecting the substrate 1. On the contrary, if the gap is too narrow, the melted and flowing solder overflows. , Need to be set properly.

【0043】この隙間が約50μm未満であっても、第
2ソルダーレジスト層4の平面形状を、後述するよう
に、その層の下に形成された第1ソルダーレジスト層3
の平面形状よりも小さく形成してできた、第1ソルダー
レジスト層3と第2ソルダーレジスト層4との間の段差
領域に、溶融して溢れた半田を逃がすことにより、特に
電子部品8の電極間における半田ボールや半田ブリッジ
の発生を防止することができる。この隙間は、一例とし
て、第1ソルダーレジスト層3の位置ずれを考慮する
と、約30〜約50μmに設定するのが好適である。
Even if this gap is less than about 50 μm, the plane shape of the second solder resist layer 4 is, as will be described later, the first solder resist layer 3 formed below the layer.
Of the electronic component 8 by allowing the melted and overflowed solder to escape to the stepped region between the first solder resist layer 3 and the second solder resist layer 4 which is formed to be smaller than the planar shape of It is possible to prevent the generation of solder balls and solder bridges between them. As an example, this gap is preferably set to about 30 to about 50 μm in consideration of the positional deviation of the first solder resist layer 3.

【0044】第2ソルダーレジスト層4は、その表面
が、ほぼ平坦に、かつ、基板1の表面に対してほぼ平行
になるように、形成されている。また、第2ソルダーレ
ジスト層4は、半田クリーム印刷塗布用のメタル版5を
支持することができるように、かつ、その第2ソルダー
レジスト層4の下に形成された第1ソルダーレジスト層
3の端から離して、その平面形状を、その下の第1ソル
ダーレジスト層3の平面形状よりも約100μm小さく
して形成されている。
The second solder resist layer 4 is formed so that its surface is substantially flat and substantially parallel to the surface of the substrate 1. In addition, the second solder resist layer 4 can support the metal plate 5 for solder cream printing application, and the first solder resist layer 3 formed under the second solder resist layer 4 can support the metal plate 5. Separated from the edge, the planar shape is smaller than the planar shape of the first solder resist layer 3 thereunder by about 100 μm.

【0045】第1ソルダーレジスト層3と第2ソルダー
レジスト層4とを合わせた高さは、電極2の高さよりも
高くされている。従って、電子部品8の実装時に大きい
圧力を加えても、電子部品8は、第2ソルダーレジスト
層4によって、基板1の表面に対してほぼ平行に支持さ
れる。
The total height of the first solder resist layer 3 and the second solder resist layer 4 is higher than the height of the electrode 2. Therefore, even if a large pressure is applied when the electronic component 8 is mounted, the electronic component 8 is supported by the second solder resist layer 4 substantially parallel to the surface of the substrate 1.

【0046】ここで、第2ソルダーレジスト層4の高さ
が高すぎると、電極2と電子部品8との間隔が広くなり
すぎて半田クリーム6の供給が不足し、半田付けが困難
になり、逆に、第2ソルダーレジスト層4の高さが低す
ぎると、電極2と電子部品8との間隔が狭くなりすぎて
溶融した半田クリーム6が溢れ、半田ボールや半田ブリ
ッジが発生する原因になる。従って、第2ソルダーレジ
スト層4の高さは、これらの問題が起きないように、適
切な寸法に設定される。
Here, if the height of the second solder resist layer 4 is too high, the distance between the electrode 2 and the electronic component 8 becomes too wide, the supply of the solder cream 6 becomes insufficient, and soldering becomes difficult. On the other hand, if the height of the second solder resist layer 4 is too low, the distance between the electrode 2 and the electronic component 8 becomes too narrow, and the melted solder cream 6 overflows, causing solder balls or solder bridges. . Therefore, the height of the second solder resist layer 4 is set to an appropriate dimension so that these problems do not occur.

【0047】すなわち、第1ソルダーレジスト層3の高
さは、前記のように電極2の高さと同じ高さである約3
5μmにされているので、第2ソルダーレジスト層4の
最大高さは、約20〜約40μmに設定するのが好適で
ある。
That is, the height of the first solder resist layer 3 is about 3 which is the same as the height of the electrode 2 as described above.
Since the thickness is 5 μm, the maximum height of the second solder resist layer 4 is preferably set to about 20 to about 40 μm.

【0048】次に、メタル版5を設けたことによる効果
を電子部品8の実装方法とともに説明する。
Next, the effect of providing the metal plate 5 will be described together with the method of mounting the electronic component 8.

【0049】図2に示すように、電極2の上に半田クリ
ーム6を印刷して塗布するために、メタル版5を使用す
る。電極2の上にメタル版5を使用して半田クリーム6
を印刷する場合、電極2の上にメタル版5を隙間なく設
置するために、メタル版5は、第2ソルダーレジスト層
4の最大高さ約20〜約40μmを避けることとし、こ
の最大高さ以上である約50μmまでエッチングを施
す。
As shown in FIG. 2, the metal plate 5 is used for printing and applying the solder cream 6 on the electrode 2. Solder cream 6 using metal plate 5 on electrode 2
In order to place the metal plate 5 on the electrode 2 without any gap when printing, the metal plate 5 avoids the maximum height of the second solder resist layer 4 of about 20 to about 40 μm. Etching is performed up to about 50 μm as described above.

【0050】また、第1ソルダーレジスト層3は、電極
2と同じ高さに形成され、表面がメタル版5の傾かない
程度に平坦であり、さらに、第2ソルダーレジスト層4
は、第1ソルダーレジスト層3よりも約100μm小さ
い平面形状に形成されている。従って、電極2の上に設
置されたメタル版5は、第1ソルダーレジスト層3とと
もに支持されている。
The first solder resist layer 3 is formed at the same height as the electrode 2 and has a flat surface so that the metal plate 5 does not tilt, and further the second solder resist layer 4 is formed.
Is formed in a planar shape smaller than the first solder resist layer 3 by about 100 μm. Therefore, the metal plate 5 placed on the electrode 2 is supported together with the first solder resist layer 3.

【0051】また、メタル版5をエッチングするのに
は、電極2と第1ソルダーレジスト層3との間の隙間約
30〜約50μmでは狭すぎて作製不可能であるが、第
2ソルダーレジスト層4の平面形状が第1ソルダーレジ
スト層3の平面形状よりも約100μm小さく形成され
ていることから、エッチング可能な領域の幅が約130
〜150μmとなり、エッチングをするのに充分な領域
が確保され、メタル版5を容易にエッチングして作製す
ることができる。
In order to etch the metal plate 5, the gap between the electrode 2 and the first solder resist layer 3 is too small to be produced in the range of about 30 to about 50 μm, but the second solder resist layer is not available. Since the plane shape of No. 4 is smaller than the plane shape of the first solder resist layer 3 by about 100 μm, the width of the region that can be etched is about 130 μm.
Since the thickness is up to 150 μm, a sufficient area for etching is secured, and the metal plate 5 can be easily etched and manufactured.

【0052】以上のように、メタル版5は、電極2と第
1ソルダーレジスト層3とともに支持され、電極2と隙
間なく設置することができ、余分な半田クリーム6が漏
れ出すおそれのないことは明らかであり、半田クリーム
6を電極2の上に安定して塗布することができる。
As described above, the metal plate 5 is supported together with the electrode 2 and the first solder resist layer 3 and can be installed without any gap between the electrode 2 and the extra solder cream 6 without the risk of leakage. Obviously, the solder cream 6 can be stably applied on the electrode 2.

【0053】なお、このようなエッチングを施していな
いメタル版5では、第1ソルダーレジスト層3と第2ソ
ルダーレジスト層4とを合わせた高さでメタル版5が支
持されて、電極2とメタル版5との間に隙間ができる。
そして、この隙間から、溶融した半田クリーム6が漏れ
出るため、半田ボールや半田ブリッジの原因になるとと
もに、半田クリーム6を安定して塗布することができな
い。
In the metal plate 5 not subjected to such etching, the metal plate 5 is supported by the height of the first solder resist layer 3 and the second solder resist layer 4 together, and the metal plate 5 and the electrode 2 are not supported. A gap is created between the plate 5 and the plate 5.
Then, since the melted solder cream 6 leaks from this gap, it causes solder balls and solder bridges, and the solder cream 6 cannot be applied stably.

【0054】図3に、このプリント配線板Pを使用して
電子部品8を実装した状態を示す。すなわち、図3は、
図2のメタル版5を除去した後に電子部品8を実装した
状態を示す。
FIG. 3 shows a state in which an electronic component 8 is mounted using this printed wiring board P. That is, FIG.
The state where the electronic component 8 is mounted after removing the metal plate 5 of FIG. 2 is shown.

【0055】第2ソルダーレジスト層4を第1ソルダー
レジスト層3と同じ工法でエッチングにより形成するこ
とで、第2ソルダーレジスト層4の表面を平坦にかつ精
度よく、しかも、第1ソルダーレジスト層3の表面に対
してほぼ平行に形成することができる。さらには、小型
化された電子部品8の接続用電極2間に第2ソルダーレ
ジスト層4を形成する場合においても、狭い塗布幅で平
坦かつほぼ平行に形成することができるので、実装時に
電子部品8をほぼ平行に支持することができる。
By forming the second solder resist layer 4 by etching in the same method as the first solder resist layer 3, the surface of the second solder resist layer 4 is made flat and accurate, and the first solder resist layer 3 is formed. Can be formed substantially parallel to the surface of the. Furthermore, even when the second solder resist layer 4 is formed between the connection electrodes 2 of the miniaturized electronic component 8, the second solder resist layer 4 can be formed flat and substantially parallel with a narrow coating width, so that the electronic component can be mounted during mounting. 8 can be supported substantially parallel.

【0056】また、電極2と第1ソルダーレジスト層3
との間の隙間を約30〜約50μmと狭くした場合で
も、第2ソルダーレジスト層4の平面形状を第1ソルダ
ーレジスト層3の平面形状よりも約100μm小さく形
成していることから、両者の段差の領域に、溶融して溢
れた半田を逃がすことができる。
Further, the electrode 2 and the first solder resist layer 3
Even when the gap between and is narrowed to about 30 to about 50 μm, the planar shape of the second solder resist layer 4 is formed to be smaller than the planar shape of the first solder resist layer 3 by about 100 μm. The melted and overflowing solder can escape to the step region.

【0057】さらに、電子部品8を実装したプリント配
線板を樹脂などで封止したモジュールにし、リフロー炉
に別のプリント配線板を通して半田により再度実装する
モジュールにおいては、電子部品8をリフロー炉に通し
て半田付けした半田7が再溶融するとともに、電子部品
8の下部の電極間に残る半田付け時のフラックスも再溶
融し、電子部品8の電極間のショートを引き起こすた
め、フラックスの洗浄不足のないように確実に洗浄を行
う必要がある。
Further, in a module in which the printed wiring board on which the electronic component 8 is mounted is sealed with resin or the like, and another printed wiring board is passed through the reflow furnace to be mounted again by soldering, the electronic component 8 is passed through the reflow furnace. The solder 7 that has been soldered by re-melting is re-melted, and the flux that remains between the electrodes under the electronic component 8 during soldering is also re-melted, causing a short circuit between the electrodes of the electronic component 8, so there is no insufficient cleaning of the flux. It is necessary to make sure that cleaning is performed.

【0058】ここで、洗浄をより確実にするためには、
電子部品8の下部の電極間に、洗浄液が充分に浸透する
ことのできるような間隔が必要である。このプリント配
線板Pにあっては、第2ソルダーレジスト層4の平面形
状を第1ソルダーレジスト層3の平面形状よりも約10
0μm小さく形成していることから、電子部品8は第2
ソルダーレジスト層4で支持されている。そして、電子
部品8と第1ソルダーレジスト層3との間には、第2ソ
ルダーレジスト層4の最大高さ約20〜約40μmと、
電極2と第1ソルダーレジスト層3との間の隙間約30
〜約50μmとを合わせた隙間が確実にできている。従
って、この隙間によって、洗浄液がいっそう浸透しやす
くなり、フラックスの洗浄をより容易かつ確実に行うこ
とができる。
Here, in order to make the cleaning more reliable,
It is necessary to provide a space between the electrodes below the electronic component 8 so that the cleaning liquid can sufficiently permeate. In this printed wiring board P, the planar shape of the second solder resist layer 4 is about 10 times larger than that of the first solder resist layer 3.
Since the electronic component 8 is formed to be 0 μm smaller,
It is supported by the solder resist layer 4. Then, between the electronic component 8 and the first solder resist layer 3, the maximum height of the second solder resist layer 4 is about 20 to about 40 μm.
A gap of about 30 between the electrode 2 and the first solder resist layer 3
A gap including about 50 μm to about 50 μm is surely formed. Therefore, the gap makes it easier for the cleaning liquid to permeate, and the flux can be cleaned more easily and reliably.

【0059】[0059]

【発明の効果】請求項1に係るプリント配線板にあって
は、第2ソルダーレジスト層の平面形状が、その下に形
成された第1ソルダーレジスト層の平面形状よりも小さ
くされていることで、溶融した半田クリームが、電極と
第1ソルダーレジスト層との間における隙間や、第1ソ
ルダーレジスト層と第2ソルダーレジスト層との間の段
差に逃がされるので、電子部品実装時における電極の浮
き上がりや、半田ボール、半田ブリッジの発生を有効に
抑えることができるとともに、フラックスを洗浄する際
に洗浄液の浸透が促進されてフラックス洗浄をより容易
かつ確実に行うことができる。
In the printed wiring board according to the first aspect, the plane shape of the second solder resist layer is smaller than the plane shape of the first solder resist layer formed thereunder. Since the melted solder cream is released to the gap between the electrode and the first solder resist layer or the step between the first solder resist layer and the second solder resist layer, the electrode is lifted when the electronic component is mounted. In addition, the generation of solder balls and solder bridges can be effectively suppressed, and the penetration of the cleaning liquid is promoted when cleaning the flux, so that flux cleaning can be performed more easily and reliably.

【0060】請求項2に係るプリント配線板にあって
は、第2ソルダーレジスト層の表面が、ほぼ平坦に、か
つ、基板の表面に対してほぼ平行にされているので、半
田クリームの塗布幅が狭くても、電極の表面に対して電
子部品をほぼ平行にかつ精度よく支持することが可能に
なる。
In the printed wiring board according to the second aspect, since the surface of the second solder resist layer is substantially flat and substantially parallel to the surface of the substrate, the solder cream application width is Even when the width is narrow, it becomes possible to support the electronic component substantially parallel to the surface of the electrode with high accuracy.

【0061】請求項3に係るプリント配線板にあって
は、第1ソルダーレジスト層の高さが、電極の高さとほ
ぼ同じにされているので、電極及び第1ソルダーレジス
ト層にまたがって配置される半田クリーム印刷塗布用メ
タル版の浮き上がりを防いで電極とメタル版との隙間を
なくし、半田クリームの安定供給を行うことができる。
In the printed wiring board according to the third aspect, since the height of the first solder resist layer is substantially the same as the height of the electrodes, the printed wiring board is arranged so as to extend over the electrodes and the first solder resist layer. Therefore, it is possible to prevent the metal plate for solder cream printing application from rising and eliminate the gap between the electrode and the metal plate, and to stably supply the solder cream.

【0062】請求項4に係るプリント配線板にあって
は、第1ソルダーレジスト層と第2ソルダーレジスト層
とを合わせた高さが、電極の高さよりも高くされている
ので、電子部品の実装時に大きい圧力を加えても、電子
部品を、第2ソルダーレジスト層により基板上における
電極の表面に対してほぼ平行に支持することができる。
In the printed wiring board according to the fourth aspect, since the total height of the first solder resist layer and the second solder resist layer is made higher than the height of the electrodes, mounting of electronic parts is performed. Even when a large pressure is sometimes applied, the electronic component can be supported by the second solder resist layer substantially parallel to the surface of the electrode on the substrate.

【0063】請求項5に係るプリント配線板の製造方法
にあっては、第2ソルダーレジスト層をその平面形状が
その層の下に形成された第1ソルダーレジスト層の平面
形状よりも小さくなるように形成することで、溶融した
半田クリームが、電極と第1ソルダーレジスト層との間
における隙間や、第1ソルダーレジスト層と第2ソルダ
ーレジスト層との間の段差に逃がされるので、電子部品
実装時における電極の浮き上がりや、半田ボール、半田
ブリッジの発生を有効に抑えることができるとともに、
フラックスを洗浄する際に洗浄液の浸透が促進されてフ
ラックス洗浄をより容易かつ確実に行うことができる。
In the method for manufacturing a printed wiring board according to the fifth aspect, the plane shape of the second solder resist layer is smaller than the plane shape of the first solder resist layer formed below the second solder resist layer. Since the molten solder cream is released to the gap between the electrode and the first solder resist layer or the step between the first solder resist layer and the second solder resist layer, the solder cream can be mounted on the electronic component. It is possible to effectively suppress the floating of the electrodes, the generation of solder balls and solder bridges,
When cleaning the flux, the penetration of the cleaning liquid is promoted, and the flux cleaning can be performed more easily and reliably.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明における1つの実施の形態に係
るプリント配線板の構成説明図である。
FIG. 1 is a configuration explanatory view of a printed wiring board according to one embodiment of the present invention.

【図2】図2は、図1のプリント配線板に半田クリーム
印刷塗布用メタル版を合わせたときの構成説明図であ
る。
FIG. 2 is a structural explanatory view when a metal plate for solder cream printing application is combined with the printed wiring board of FIG.

【図3】図3は、図1のプリント配線板に電子部品を実
装したときの構成説明図である。
FIG. 3 is a configuration explanatory diagram when an electronic component is mounted on the printed wiring board of FIG.

【図4】図4は、従来の1つのプリント配線板の構成説
明図である。
FIG. 4 is a configuration explanatory view of one conventional printed wiring board.

【図5】図5は、図4のプリント配線板に半田クリーム
印刷塗布用メタル版を合わせたときの構成説明図であ
る。
FIG. 5 is a configuration explanatory view when a solder cream printing application metal plate is combined with the printed wiring board of FIG. 4;

【図6】図6は、図4のプリント配線板に電子部品を実
装したときの構成説明図である。
6 is a configuration explanatory view when an electronic component is mounted on the printed wiring board of FIG.

【符号の説明】[Explanation of symbols]

1 基板 2 電極 3 第1ソルダーレジスト層 4 第2ソルダーレジスト層 5 半田クリーム印刷塗布用メタル版 6 半田クリーム 7 リフロー半田付け後の半田 8 電子部品 1 substrate 2 electrodes 3 First solder resist layer 4 Second solder resist layer 5 Solder cream printing coating metal plate 6 solder cream 7 Solder after reflow soldering 8 electronic components

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板と、この基板の上に互いにほぼ同一
高さに形成された電子部品接続用の複数の電極と、この
基板の上にこれらの電極との間に所定の隙間を明けて形
成された複数の第1ソルダーレジスト層と、これらの第
1ソルダーレジスト層の上に形成された複数の第2ソル
ダーレジスト層とを備えてなり、第2ソルダーレジスト
層の平面形状が、その層の下に形成された第1ソルダー
レジスト層の平面形状よりも小さくされていることを特
徴とするプリント配線板。
1. A substrate, a plurality of electrodes for connecting electronic components, which are formed on the substrate at substantially the same height as each other, and a predetermined gap is formed between the electrodes on the substrate. A plurality of first solder resist layers formed and a plurality of second solder resist layers formed on these first solder resist layers, wherein the planar shape of the second solder resist layer is A printed wiring board having a size smaller than a planar shape of a first solder resist layer formed underneath.
【請求項2】 第2ソルダーレジスト層の表面が、ほぼ
平坦に、かつ、基板の表面に対してほぼ平行にされてい
ることを特徴とする請求項1に記載のプリント配線板。
2. The printed wiring board according to claim 1, wherein the surface of the second solder resist layer is substantially flat and substantially parallel to the surface of the substrate.
【請求項3】 第1ソルダーレジスト層の高さが、電極
の高さとほぼ同じにされていることを特徴とする請求項
1または2に記載のプリント配線板。
3. The printed wiring board according to claim 1, wherein the height of the first solder resist layer is substantially the same as the height of the electrodes.
【請求項4】 第1ソルダーレジスト層と第2ソルダー
レジスト層とを合わせた高さが、電極の高さよりも高く
されていることを特徴とする請求項1〜3のいずれか1
つに記載のプリント配線板。
4. The total height of the first solder resist layer and the second solder resist layer is higher than the height of the electrodes.
Printed wiring board according to item 1.
【請求項5】 基板の上に、電子部品接続用の複数の電
極を形成する工程と、この基板の上にこれらの電極との
間に所定の隙間を明けて複数の第1ソルダーレジスト層
を所定形状に形成する工程と、これらの第1ソルダーレ
ジスト層の上に第2ソルダーレジスト層をその平面形状
がその層の下に形成された第1ソルダーレジスト層の平
面形状よりも小さくなるように形成する工程とを備えて
なることを特徴とするプリント配線板の製造方法。
5. A step of forming a plurality of electrodes for connecting electronic components on a substrate, and forming a plurality of first solder resist layers on the substrate with a predetermined gap between these electrodes. A step of forming the second solder resist layer on the first solder resist layer so that the planar shape of the second solder resist layer is smaller than the planar shape of the first solder resist layer formed under the layer. And a step of forming the printed wiring board.
JP2001332836A 2001-10-30 2001-10-30 Printed-wiring board and manufacturing method thereof Pending JP2003133714A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001332836A JP2003133714A (en) 2001-10-30 2001-10-30 Printed-wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001332836A JP2003133714A (en) 2001-10-30 2001-10-30 Printed-wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003133714A true JP2003133714A (en) 2003-05-09

Family

ID=19148199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001332836A Pending JP2003133714A (en) 2001-10-30 2001-10-30 Printed-wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003133714A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060182A (en) * 2006-08-30 2008-03-13 Hitachi Ltd In-vehicle electronic circuit device
JP2009238995A (en) * 2008-03-27 2009-10-15 Panasonic Corp Switching device and manufacturing method thereof
KR101056404B1 (en) 2010-06-18 2011-08-11 아페리오(주) Method for manufacturing a solder resist dam
CN106504998A (en) * 2016-10-25 2017-03-15 中国电子科技集团公司第三十八研究所 Manufacture method and product for the metal soldering-resistance layer of high density microwave circuit assembling

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060182A (en) * 2006-08-30 2008-03-13 Hitachi Ltd In-vehicle electronic circuit device
JP2009238995A (en) * 2008-03-27 2009-10-15 Panasonic Corp Switching device and manufacturing method thereof
KR101056404B1 (en) 2010-06-18 2011-08-11 아페리오(주) Method for manufacturing a solder resist dam
CN106504998A (en) * 2016-10-25 2017-03-15 中国电子科技集团公司第三十八研究所 Manufacture method and product for the metal soldering-resistance layer of high density microwave circuit assembling
CN106504998B (en) * 2016-10-25 2018-12-21 中国电子科技集团公司第三十八研究所 The production method and product of metal solder mask for the assembling of high density microwave circuit

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP4219951B2 (en) Solder ball mounting method and solder ball mounting substrate manufacturing method
KR20060105595A (en) Method for producing flexible printed wiring board and flexible printed wiring board
KR20060047725A (en) Surface mount attachment of components
JP2005079581A (en) Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package
US10879208B2 (en) Chip-on-film and method of manufacturing the same
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US20160057855A1 (en) Accurate Positioning and Alignment of a Component During Processes Such as Reflow Soldering
JP2001223293A (en) Semiconductor device and its manufacturing method
JP2006140327A (en) Wiring board and method for mounting electronic component using the same
JP2007027538A (en) Circuit board
KR20090084706A (en) Printed circuit board and method of manufacturing the same
KR101336275B1 (en) Integrated circuit mount system with solder mask pad and method for making the same
KR100764668B1 (en) Substrate for mounting flip chip and the manufacturing method thereof
US20090217520A1 (en) Method for forming solder lumps on printed circuit board substrate
US8243462B2 (en) Printed wiring board, semiconductor device, and method for manufacturing printed wiring board
JP2003133714A (en) Printed-wiring board and manufacturing method thereof
JP2005142210A (en) Semiconductor mounting board, its manufacturing method, three-dimensional mounting semiconductor device, its manufacturing method, and electronic apparatus
JP2001077518A (en) Electronic component mounting printed board and electrtonic component dismounting method
KR20070026124A (en) Printed wiring board and method for fabricating the same
JP2010171125A (en) Semiconductor device and method of manufacturing the same
JP2005183868A (en) Semiconductor device and its packaging structure
JP3207266B2 (en) Manufacturing method of circuit wiring board with circuit component mounting terminals
KR100986294B1 (en) Manufacturing method for printed circuit board
JP2004200187A (en) Printed-wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040618

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061019

A131 Notification of reasons for refusal

Effective date: 20061024

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306