JP2006301105A - 画像処理装置および方法、並びにプログラム - Google Patents
画像処理装置および方法、並びにプログラム Download PDFInfo
- Publication number
- JP2006301105A JP2006301105A JP2005119918A JP2005119918A JP2006301105A JP 2006301105 A JP2006301105 A JP 2006301105A JP 2005119918 A JP2005119918 A JP 2005119918A JP 2005119918 A JP2005119918 A JP 2005119918A JP 2006301105 A JP2006301105 A JP 2006301105A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- image
- pixels
- frame rate
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 1台の装置で、複数の画像の表示方式に対応する画像の出力を可能とする。
【解決手段】 同期信号制御部37は、複数の表示モードのうちの、ユーザにより選択された表示モードに応じた同期信号をメモリコントローラ33に供給する。メモリコントローラ33は、選択された表示モードに応じて、フレームバッファ34を複数の領域に分割して、同期信号制御部37から供給される同期信号に同期して、分割された領域の所定の領域に対する画像処理部32から供給された画像の書き込み、および、分割された領域の他の所定の領域に記憶されている画像の読み出しを行う。本発明は、例えば、複数の表示方式に対応する画像を出力する画像処理装置に適用できる。
【選択図】図6
【解決手段】 同期信号制御部37は、複数の表示モードのうちの、ユーザにより選択された表示モードに応じた同期信号をメモリコントローラ33に供給する。メモリコントローラ33は、選択された表示モードに応じて、フレームバッファ34を複数の領域に分割して、同期信号制御部37から供給される同期信号に同期して、分割された領域の所定の領域に対する画像処理部32から供給された画像の書き込み、および、分割された領域の他の所定の領域に記憶されている画像の読み出しを行う。本発明は、例えば、複数の表示方式に対応する画像を出力する画像処理装置に適用できる。
【選択図】図6
Description
本発明は、画像処理装置および方法、並びにプログラムに関し、特に、1台の装置で、複数の画像の表示方式に対応する画像の出力を可能とする画像処理装置および方法、並びにプログラムに関する。
近年、地上波ディジタル放送が開始されたり、テレビ番組などのコンテンツをディジタル信号で記録または再生するディジタル記録再生装置が普及し始め、ディジタル信号でコンテンツを配信(配布)することが一般的になりつつある。
映画館で上映される映画の映像についても、以前は、フィルムで撮影され、フィルムで上映されていたものが、最近では、いわゆるデジタルシネマと呼ばれるように、ディジタル信号で記録され、各映画館へ伝送され、上映されるようになってきている。
テレビジョン放送信号では、表示される画像の解像度(画像を構成する画素の画素数)が720×480画素(横×縦)(SD(Standard Definition)画像)の他に、1920×1080画素(HD(High Definition)画像)などもあり、画像の高解像度化が進んできている。
デジタルシネマにおいても同様に、映像(画像)の高解像度化や、例えば、60Hzのフレームレートに対して2倍、4倍とした高フレームレートによる画像の表示などが要求されてくると予想される。
これに対して、例えば、複数のプロジェクタを用いて、実質的に高フレームレートで画像を表示させる技術がある(例えば、特許文献1参照)。
しかしながら、デジタルシネマでは、高フレームレートによる表示の他、HD画像の4倍解像度に相当する約4000×2000画素による表示、または複数の表示装置に同時出力するマルチスクリーン表示など、上映する映像によって、様々な表示方式となることが考えられ、1台の装置で、上映する映像に合わせた複数の表示方式が可能であることが望ましい。
本発明は、このような状況に鑑みてなされたものであり、1台の装置で、複数の画像の表示方式に対応する画像の出力を可能とするものである。
本発明の画像処理装置は、少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段と、複数の表示モードのなかから、1つの表示モードを選択する選択手段と、選択手段により選択された表示モードに対応する同期信号を出力する同期信号出力手段と、選択手段により選択された表示モードに対応して記憶手段を複数の領域に分割するとともに、同期信号出力手段が出力する同期信号に同期して、複数の領域に対する画像の読み出しおよび書き込みを制御する記憶制御手段とを備え、選択手段において、N画素で構成される画像を、第1のフレームレートで表示装置に出力する第1の表示モードが選択された場合、同期信号出力手段は、第1のフレームレートに対応する同期信号を記憶制御手段に出力し、記憶制御手段は、記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域に分割するとともに、同期信号出力手段が出力する同期信号に同期して、分割された2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを第1のフレームレートで行うように制御することを特徴とする。
選択手段において、N/2画素で構成される4つの画像それぞれを、第1のフレームレートで4つの表示装置に出力する第2の表示モードが選択された場合、同期信号出力手段には、第1のフレームレートに対応する同期信号を記憶制御手段に出力させ、記憶制御手段には、記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割させるとともに、分割された8つの領域を4つの表示装置に対して2つずつ割り当て、同期信号出力手段が出力する同期信号に同期して、4つの装置それぞれに割り当てられた2つの領域に対して交互に、N/2で構成される画像の読み出しおよび書き込みを第1のフレームレートで行うように制御させることができる。
選択手段において、N/2画素で構成される画像を、第1のフレームレートの4倍のフレームレートである第2のフレームレートで表示装置に出力する第2の表示モードが選択された場合、同期信号出力手段には、第2のフレームレートに対応する同期信号を記憶制御手段に出力させ、記憶制御手段には、記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割させるとともに、同期信号出力手段が出力する同期信号に同期して、分割された8つの領域に対して順に、N/2画素で構成される画像の読み出しおよび書き込みを第2のフレームレートで行うように制御させることができる。
選択手段において、N/2画素で構成される画像を、4つの表示装置それぞれに第3のフレームレートの1/4倍のフレームレートで出力する第2の表示モードが選択された場合、同期信号出力手段には、他の装置から入力される、第3のフレームレートに対応する同期信号を記憶制御手段に出力させ、記憶制御手段には、記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割させるとともに、同期信号出力手段が出力する同期信号に同期して、分割された8つの領域に対して順にN/2画素で構成される画像の読み出しおよび書き込みを第3のフレームレートで行うように制御させ、第3のフレームレートで記憶制御手段から読み出されたN/2画素で構成される画像が、4つの表示装置に順に出力されるようにさせることができる。
選択手段において、N/2画素で構成される4つの画像それぞれを、第1のフレームレートで4つの表示装置に出力する第2の表示モードが選択された場合、同期信号出力手段には、第1のフレームレートに対応する同期信号を記憶制御手段に出力させ、記憶制御手段には、記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割させるとともに、分割された8つの領域を4つの表示装置に対して2つずつ割り当て、同期信号出力手段が出力する同期信号に同期して、4つの装置それぞれに割り当てられた2つの領域に対して交互に、N/2で構成される画像の読み出しおよび書き込みを第1のフレームレートで行うように制御させ、選択手段において、N/2画素で構成される画像を、第1のフレームレートの4倍のフレームレートである第2のフレームレートで表示装置に出力する第3の表示モードが選択された場合、同期信号出力手段には、第2のフレームレートに対応する同期信号を記憶制御手段に出力させ、記憶制御手段には、記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割させるとともに、同期信号出力手段が出力する同期信号に同期して、分割された8つの領域に対して順に、N/2画素で構成される画像の読み出しおよび書き込みを第2のフレームレートで行うように制御させ、選択手段において、N/2画素で構成される画像を、4つの表示装置それぞれに第3のフレームレートの1/4倍のフレームレートで出力する第4の表示モードが選択された場合、同期信号出力手段には、他の装置から入力される、第3のフレームレートに対応する同期信号を記憶制御手段に出力させ、記憶制御手段には、記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割させるとともに、同期信号出力手段が出力する同期信号に同期して、分割された8つの領域に対して順にN/2画素で構成される画像の読み出しおよび書き込みを第3のフレームレートで行うように制御させ、第3のフレームレートで記憶制御手段から読み出されたN/2画素で構成される画像が、4つの表示装置に順に出力されるようにさせることができる。
本発明の画像処理方法は、複数の表示モードのなかから選択された表示モードに対応する同期信号を出力する同期信号出力ステップと、選択された表示モードに対応して、少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段を複数の領域に分割するとともに、同期信号出力ステップの処理により出力される同期信号に同期して、複数の領域に対する画像の読み出しおよび書き込みを制御する記憶制御ステップとを含み、選択された表示モードが、N画素で構成される画像を第1のフレームレートで表示装置に出力する第1の表示モードである場合、同期信号出力ステップの処理は、第1のフレームレートに対応する同期信号を出力し、記憶制御ステップの処理は、記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域に分割するとともに、同期信号出力ステップの処理により出力される同期信号に同期して、分割された2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを第1のフレームレートで行うように制御することを特徴とする。
本発明のプログラムは、複数の表示モードのなかから選択された表示モードに対応する同期信号を出力する同期信号出力ステップと、選択された表示モードに対応して、少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段を複数の領域に分割するとともに、同期信号出力ステップの処理により出力される同期信号に同期して、複数の領域に対する画像の読み出しおよび書き込みを制御する記憶制御ステップとを含み、選択された表示モードが、N画素で構成される画像を第1のフレームレートで表示装置に出力する第1の表示モードである場合、同期信号出力ステップの処理は、第1のフレームレートに対応する同期信号を出力し、記憶制御ステップの処理は、記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域に分割するとともに、同期信号出力ステップの処理により出力される同期信号に同期して、分割された2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを第1のフレームレートで行うように制御することを特徴とする。
本発明においては、複数の表示モードのなかから選択された表示モードに対応する同期信号が出力され、選択された表示モードに対応して、少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段が複数の領域に分割されるとともに、同期信号に同期して、複数の領域に対する画像の読み出しおよび書き込みが制御される。ここで、選択された表示モードが、N画素で構成される画像を第1のフレームレートで表示装置に出力する第1の表示モードである場合、第1のフレームレートに対応する同期信号が出力され、記憶手段が、それぞれがN画素で構成される画像を記憶する2つの領域に分割されるとともに、同期信号に同期して、分割された2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みが第1のフレームレートで行うように制御される。
本発明によれば、1台の装置で、複数の画像の表示方式に対応する画像の出力を可能とすることができる。
以下に本発明の実施の形態を説明するが、請求項に記載の構成要件と、発明の実施の形態における具体例との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする具体例が、発明の実施の形態に記載されていることを確認するためのものである。従って、発明の実施の形態中には記載されているが、構成要件に対応するものとして、ここには記載されていない具体例があったとしても、そのことは、その具体例が、その構成要件に対応するものではないことを意味するものではない。逆に、具体例が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その具体例が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
さらに、この記載は、発明の実施の形態に記載されている具体例に対応する発明が、請求項に全て記載されていることを意味するものではない。換言すれば、この記載は、発明の実施の形態に記載されている具体例に対応する発明であって、この出願の請求項には記載されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加されたりする発明の存在を否定するものではない。
請求項1に記載の画像処理装置(例えば、図6の画像再生装置12)は、
複数の表示モードに対応して、画像を表示装置に出力する画像処理装置において、
少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段(例えば、図6のフレームバッファ34)と、
前記複数の表示モードのなかから、1つの表示モードを選択する選択手段(例えば、図6の操作部39)と、
前記選択手段により選択された表示モードに対応する同期信号を出力する同期信号出力手段(例えば、図6の同期信号制御部37)と、
前記選択手段により選択された表示モードに対応して前記記憶手段を複数の領域に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、前記複数の領域に対する前記画像の読み出しおよび書き込みを制御する記憶制御手段(例えば、図6のメモリコントローラ33)と
を備え、
前記選択手段において、N画素で構成される画像を、第1のフレームレートで前記表示装置に出力する第1の表示モード(例えば、4倍解像度表示モード)が選択された場合、
前記同期信号出力手段は、前記第1のフレームレート(例えば、通常フレームレートf1)に対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域(例えば、図7の領域34Aおよび34B)に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行う(例えば、図8に示す処理)ように制御する
ことを特徴とする。
複数の表示モードに対応して、画像を表示装置に出力する画像処理装置において、
少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段(例えば、図6のフレームバッファ34)と、
前記複数の表示モードのなかから、1つの表示モードを選択する選択手段(例えば、図6の操作部39)と、
前記選択手段により選択された表示モードに対応する同期信号を出力する同期信号出力手段(例えば、図6の同期信号制御部37)と、
前記選択手段により選択された表示モードに対応して前記記憶手段を複数の領域に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、前記複数の領域に対する前記画像の読み出しおよび書き込みを制御する記憶制御手段(例えば、図6のメモリコントローラ33)と
を備え、
前記選択手段において、N画素で構成される画像を、第1のフレームレートで前記表示装置に出力する第1の表示モード(例えば、4倍解像度表示モード)が選択された場合、
前記同期信号出力手段は、前記第1のフレームレート(例えば、通常フレームレートf1)に対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域(例えば、図7の領域34Aおよび34B)に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行う(例えば、図8に示す処理)ように制御する
ことを特徴とする。
請求項5に記載の画像処理装置は、
前記選択手段において、N/2画素で構成される4つの画像それぞれを、前記第1のフレームレートで4つの前記表示装置に出力する第2の表示モード(例えば、マルチ表示モード)が選択された場合、
前記同期信号出力手段は、前記第1のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域(例えば、図9の領域34A’乃至領域34H’)に分割するとともに、分割された前記8つの領域を前記4つの表示装置に対して2つずつ割り当て、前記同期信号出力手段が出力する前記同期信号に同期して、前記4つの装置それぞれに割り当てられた2つの領域に対して交互に、N/2で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行う(例えば、図10に示す処理)ように制御し、
前記選択手段において、N/2画素で構成される画像を、前記第1のフレームレートの4倍のフレームレートである第2のフレームレートで前記表示装置に出力する第3の表示モード(例えば、4倍速表示モード)が選択された場合、
前記同期信号出力手段は、前記第2のフレームレート(例えば、4倍速フレームレートf2)に対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域(例えば、図11の領域34A’乃至領域34H’)に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記8つの領域に対して順に、N/2画素で構成される画像の読み出しおよび書き込みを前記第2のフレームレートで行う(例えば、図12に示す処理)ように制御し、
前記選択手段において、N/2画素で構成される画像を、4つの前記表示装置それぞれに第3のフレームレートの1/4倍のフレームレートで出力する第4の表示モード(例えば、プロジェクタ4倍速表示モード)が選択された場合、
前記同期信号出力手段は、他の装置から入力される、前記第3のフレームレート(例えば、4倍速フレームレートf2)に対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域(例えば、図13の領域34A’乃至領域34H’)に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記8つの領域に対して順にN/2画素で構成される画像の読み出しおよび書き込みを前記第3のフレームレートで行う(例えば、図14に示す処理)ように制御し、
前記第3のフレームレートで前記記憶制御手段から読み出されたN/2画素で構成される画像が、4つの前記表示装置に順に出力される
ことを特徴とする。
前記選択手段において、N/2画素で構成される4つの画像それぞれを、前記第1のフレームレートで4つの前記表示装置に出力する第2の表示モード(例えば、マルチ表示モード)が選択された場合、
前記同期信号出力手段は、前記第1のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域(例えば、図9の領域34A’乃至領域34H’)に分割するとともに、分割された前記8つの領域を前記4つの表示装置に対して2つずつ割り当て、前記同期信号出力手段が出力する前記同期信号に同期して、前記4つの装置それぞれに割り当てられた2つの領域に対して交互に、N/2で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行う(例えば、図10に示す処理)ように制御し、
前記選択手段において、N/2画素で構成される画像を、前記第1のフレームレートの4倍のフレームレートである第2のフレームレートで前記表示装置に出力する第3の表示モード(例えば、4倍速表示モード)が選択された場合、
前記同期信号出力手段は、前記第2のフレームレート(例えば、4倍速フレームレートf2)に対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域(例えば、図11の領域34A’乃至領域34H’)に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記8つの領域に対して順に、N/2画素で構成される画像の読み出しおよび書き込みを前記第2のフレームレートで行う(例えば、図12に示す処理)ように制御し、
前記選択手段において、N/2画素で構成される画像を、4つの前記表示装置それぞれに第3のフレームレートの1/4倍のフレームレートで出力する第4の表示モード(例えば、プロジェクタ4倍速表示モード)が選択された場合、
前記同期信号出力手段は、他の装置から入力される、前記第3のフレームレート(例えば、4倍速フレームレートf2)に対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域(例えば、図13の領域34A’乃至領域34H’)に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記8つの領域に対して順にN/2画素で構成される画像の読み出しおよび書き込みを前記第3のフレームレートで行う(例えば、図14に示す処理)ように制御し、
前記第3のフレームレートで前記記憶制御手段から読み出されたN/2画素で構成される画像が、4つの前記表示装置に順に出力される
ことを特徴とする。
請求項6に記載の画像処理方法は、
複数の表示モードに対応して、画像を表示装置に出力する画像処理装置の画像処理方法において、
前記複数の表示モードのなかから選択された表示モードに対応する同期信号を出力する同期信号出力ステップ(例えば、図15のステップS7の処理)と、
前記選択された表示モードに対応して、少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段を複数の領域に分割するとともに、前記同期信号出力ステップの処理により出力される同期信号に同期して、前記複数の領域に対する前記画像の読み出しおよび書き込みを制御する記憶制御ステップ(例えば、図15のステップS10の処理)と
を含み、
前記選択された表示モードが、N画素で構成される画像を第1のフレームレートで前記表示装置に出力する前記第1の表示モードである場合、
前記同期信号出力ステップの処理は、前記第1のフレームレートに対応する前記同期信号を出力し、
前記記憶制御ステップの処理は、前記記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域に分割するとともに、前記同期信号出力ステップの処理により出力される前記同期信号に同期して、分割された前記2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行うように制御する
ことを特徴とする。
複数の表示モードに対応して、画像を表示装置に出力する画像処理装置の画像処理方法において、
前記複数の表示モードのなかから選択された表示モードに対応する同期信号を出力する同期信号出力ステップ(例えば、図15のステップS7の処理)と、
前記選択された表示モードに対応して、少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段を複数の領域に分割するとともに、前記同期信号出力ステップの処理により出力される同期信号に同期して、前記複数の領域に対する前記画像の読み出しおよび書き込みを制御する記憶制御ステップ(例えば、図15のステップS10の処理)と
を含み、
前記選択された表示モードが、N画素で構成される画像を第1のフレームレートで前記表示装置に出力する前記第1の表示モードである場合、
前記同期信号出力ステップの処理は、前記第1のフレームレートに対応する前記同期信号を出力し、
前記記憶制御ステップの処理は、前記記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域に分割するとともに、前記同期信号出力ステップの処理により出力される前記同期信号に同期して、分割された前記2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行うように制御する
ことを特徴とする。
請求項7に記載のプログラムの各ステップの具体例も、請求項6に記載の画像処理方法の各ステップの発明の実施の形態における具体例と同様である。
以下、図を参照して、本発明の実施の形態について説明する。
図1は、本発明を適用した画像処理システム1の一実施の形態の構成例を示している。
図1の画像処理システム1は、ストレージ機器11、画像再生装置12、および表示装置13により構成されている。
ストレージ機器11は、例えば、ハードディスク(磁気ディスク)ドライブなどで構成され、映画やテレビ番組などのコンテンツの画像(に対応するデータ)を記憶(蓄積)している。
画像再生装置12は、ストレージ機器11から供給される画像(のデータ)に対して、例えば、MPEG(Moving Picture Experts Group)デコード処理などの所定の処理を施し、表示装置13に供給する。
表示装置13は、例えば、CRT(Cathode Ray Tube),LCD(Liquid Crystal Display:液晶ディスプレイ),GLV(Grating Light Valve),LED(Light Emitting Diode:発光ダイオード),FED(Field Emission Display)の直視型のディスプレイ、または、プロジェクタなどで構成され、画像再生装置12から供給された画像を表示する。
なお、画像再生装置12は、複数の表示モードを有しており、その複数の表示モードのなかから、表示装置13との接続形態に応じて選択された所定の表示モードで、画像を表示装置13に出力する。
そこで、図2乃至図5を参照して、画像再生装置12が、表示装置13との接続形態(第1乃至第4の接続形態)に応じて選択可能な表示モードについて説明する。
第1の接続形態は、図2に示すように、画像再生装置12に対して、例えば、60Hzなどのフレームレートf1(以下、通常フレームレートf1と称する)で4000×2000画素で構成される画像を表示可能な表示装置13−1が接続された形態である。この場合、画像再生装置12は、4倍解像度表示モードとして動作し、4000×2000画素で構成される画像(以下、適宜、4000×2000画素の画像と称する)を、通常フレームレートf1で表示装置13−1に出力する。
ここで、4000×2000画素の画像は、厳密に画素数が4000×2000画素で構成される画像を意味するのではなく、HD画像である1920×1080画素で構成される画像の水平方向および垂直方向それぞれについて画素数が2倍、即ち、3840×2160画素で構成される画像を意味する。従って、4000×2000画素の画像は、1920×1080画素で構成されるHD画像に対して、4倍の解像度となる。なお、以下では、1920×1080画素で構成される画像についても、簡単のため、2000×1000画素の画像と称する。
第2の接続形態は、図3に示すように、画像再生装置12に対して、通常フレームレートf1で2000×1000画素の画像を表示可能な4台の表示装置13−2(以下、適宜、表示装置13−2A乃至13−2Dと称する)が接続された形態である。この場合、画像再生装置12は、マルチ表示モードとして動作し、通常フレームレートf1で、4台の表示装置13−2A乃至13−2Dに同時に2000×1000画素の画像を出力する。
ここで、表示装置13−2A乃至13−2Dは、例えば、横及び縦方向にそれぞれ2台ずつ並ぶように2×2で配置され、4つの表示装置13−2A乃至13−2Dに表示される画像全体で1画面の情報となるような個別の画像が、表示装置13−2A乃至13−2Dそれぞれに表示される。
第3の接続形態は、図4に示すように、画像再生装置12に対して、通常フレームレートf1の4倍のフレームレートf2で2000×1000画素の画像を表示可能な表示装置13−3が接続された形態である。この場合、画像再生装置12は、4倍速表示モードとして動作し、2000×1000画素の画像を、4倍のフレームレートf2で表示装置13−3に出力する。例えば、通常フレームレートf1が60Hzである場合、フレームレートf2(以下、適宜、4倍速フレームレートf2と称する)は240Hzである。
第4の接続形態は、図5に示すように、画像再生装置12に対して、プロジェクタであって、通常フレームレートf1で2000×1000画素の画像を表示可能な4台の表示装置13−4(以下、適宜、表示装置13−4A乃至13−4Dと称する)が接続され、4台の表示装置13−4A乃至13−4Dそれぞれは、互いにずれたタイミングでスクリーン22の同一領域に画像を表示(投射)する形態である。この場合、画像再生装置12は、プロジェクタ4倍速表示モードとして動作し、スクリーン22上では、2000×1000画素の画像が、通常フレームレートf1の4倍速のフレームレートf2で表示されることになる。
なお、画像再生装置12がプロジェクタ4倍速表示モードとして動作する場合、表示装置13−4A乃至13−4Dそれぞれには、同期回路23から供給される外部同期信号(4倍速フレームレートf2と同一の周波数の同期信号)に同期して開口するシャッタ21A乃至21Dが取り付けられており、シャッタ21A乃至21Dが開口している場合のみ、表示装置13−4A乃至13−4Dから出射された画像に対応する光が、スクリーン22上に投影される(即ち、スクリーン22上に画像が表示される)。
また、同期回路23は、シャッタ21A乃至21Dに供給するのと同一の外部同期信号を画像再生装置12にも供給している。画像再生装置12は、同期回路23から供給される外部同期信号に同期して、表示装置13−4A乃至13−4Dに画像を出力する。
以上のように、画像再生装置12は、表示装置13との接続形態に合わせて、上述した4倍解像度表示モード、マルチ表示モード、4倍速表示モード、およびプロジェクタ4倍速表示モードの、4種類の表示モードを有している。
図6は、画像再生装置12の詳細な構成例を示すブロック図である。
ストレージ機器11が出力した画像は、画像再生装置12の入力I/F部31に供給される。入力I/F部31は、例えば、IDE(Integrated Drive Electronics),SCSI(Small Computer System Interface),USB(Universal Serial Bus)、またはIEEE(the Institute of Electrical and Electronic Engineers)1394などの規格に従い、データを授受するインタフェースである。また、入力I/F部31は、イーサネット(登録商標)やファイバーチャンネルなどによるネットワークと接続し、データを授受するインタフェースであってもよい。
入力I/F部31は、供給された画像(に対応するデータ)を画像処理部32に供給する。なお、ストレージ機器11から供給される画像に対応するデータは、ディジタル信号のデータであるものとするが、アナログ信号のデータであっても良く、その場合、入力I/F部31は、入力されたアナログ信号のデータをA/D変換して、画像処理部32に供給する。
画像処理部32は、入力I/F部31からの画像に対して、所定の処理を施し、メモリコントローラ33に供給する。ここで、所定の処理とは、例えば、MPEG,JPEG(Joint Photographic Experts Group)、JPEG2000などの方式によりエンコードされた画像をデコードするデコード処理、画像のノイズを低減するノイズリダクション処理、画像の色合いやシャープネスを補正する補正処理などである。
メモリコントローラ33は、現在設定されている表示モードにしたがい、フレームバッファ34の制御を行う。即ち、メモリコントローラ33は、現在設定されている表示モードに応じて、フレームバッファ34を複数の領域に(仮想的に)分割する。また、メモリコントローラ33は、制御部38から供給されるモード情報が表す表示モードに基づき、同期信号制御部37から供給される同期信号に同期して、画像処理部32から供給される画像をフレームバッファ34内の複数の領域のうちの所定の領域に書き込むと同時に、フレームバッファ34内の複数の領域のうちのその他の所定の領域(書きこみを行っている領域と異なる領域)に記憶されている画像を読み出して、出力I/F部35に供給する。
フレームバッファ34は、SRAM(Static RAM(Read Only Memory)),DRAM(Dynamic RAM)、または SDRAM(Synchronous DRAM)などにより構成され、メモリコントローラ33から供給される画像を記憶する。なお、フレームバッファ34は、少なくとも4000×2000画素の画像を2枚分記憶する領域を有している。
出力I/F部35は、メモリコントローラ33から供給される画像を、所定の画像信号に変換し、(表示装置13に)出力する。ここで、所定の画像信号とは、例えば、コンポジット信号、コンポーネント信号、アナログRGB信号などのアナログの画像信号、および、SDI(Serial Digital Interface),DVI(Digital Visual Interface)、HDMI(High-Definition Multimedia Interface)などの規格にしたがったディジタルの画像信号である。従って、出力I/F部25は、D/A変換回路(不図示)を内部に有しており、アナログの画像信号として、画像を出力する場合には、メモリコントローラ33から供給されたディジタルの画像信号(データ)をアナログの画像信号に変換してから出力する。
発振部36は、所定の周波数の同期信号を生成し、同期信号制御部37に供給する。ここで、発振部36が生成する同期信号の周波数は、4倍速フレームレートf2に対応する周波数F2である。
同期信号制御部37は、制御部38から供給されるモード情報にしたがい、画像再生装置12の外部(上述した図5の同期回路23)から入力される外部同期信号か、または発振部36から入力される周波数F2の内部同期信号のいずれかを選択し、選択した同期信号をメモリコントローラ33に供給する。
また、同期信号制御部37は、内部に分周回路(不図示)を有しており、モード情報によって、4倍速フレームレートf2に対応する周波数F2の内部同期信号を4分周して、通常フレームレートf1に対応する周波数F1の内部同期信号を、メモリコントローラ33に供給する。なお、同期信号制御部37は、外部同期信号を分周することもできる。
具体的には、同期信号制御部37は、制御部38から供給されたモード情報が4倍解像度表示モードまたはマルチ表示モードを表す場合には、通常フレームレートf1(第1のフレームレート)に対応する周波数F1の内部同期信号をメモリコントローラ33に供給する。
また、同期信号制御部37は、制御部38から供給されたモード情報が4倍速表示モードを表す場合には、4倍速フレームレートf2(第2のフレームレート)に対応する周波数F2の内部同期信号をメモリコントローラ33に供給する。
さらに、同期信号制御部37は、制御部38から供給されたモード情報がプロジェクタ4倍速表示モードを表す場合、そこに入力される所定の周波数の外部同期信号を、メモリコントローラ33に供給する。なお、ここで入力される外部同期信号の周波数は、上述した4倍速表示モードの場合と同様の、4倍速フレームレートf2(第3のフレームレート)に対応する周波数F2である。
なお、以下では、同期信号制御部37がメモリコントローラ33に供給する内部同期信号または外部同期信号を特に区別する必要がない場合、単に同期信号と称する。
制御部38は、記憶部40に記憶されている所定のプログラムが実行されることにより、画像再生装置12の各部を制御する。例えば、制御部38は、操作部39から供給された所定の表示モード(ユーザにより選択された表示モード)を表す操作信号に応じて、その表示モードを表すモード情報を、メモリコントローラ33および同期信号制御部37に供給する。
操作部39は、キーボード、マウス、操作ボタンなどからなり、ユーザの操作を受け付ける。例えば、ユーザが、画像再生装置12の後段に接続した表示装置13(表示装置13−1乃至13−4のいずれか)に応じて、複数の表示モードのなかから、1つの表示モードを選択(指定)する操作を行った場合、操作部39は、ユーザの操作に対応して、1つの表示モードを選択し、その選択した表示モードを表す操作信号を制御部38に供給する。
記憶部40は、画像再生装置12を制御する所定のプログラムなどを記憶する。この記憶部40には、必要に応じて、ドライブ41が接続され、ドライブ41に装着された磁気ディスク(フロッピディスクを含む)、光ディスク(CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスク(MD(Mini-Disk)(商標)を含む)、或いは半導体メモリなどのリムーバブルメディア(記録媒体)42から、プログラムや設定値などのデータが、適宜インストールされる。
以上のように構成される画像再生装置12では、ユーザにより操作部39で操作された表示モードとなるように、制御部38が、モード情報をメモリコントローラ33および同期信号制御部37に供給する。同期信号制御部37は、モード情報に従い、周波数F1または周波数F2の同期信号をメモリコントローラ33に供給する。
メモリコントローラ33は、画像処理部32から供給される画像を、周波数F1または周波数F2の同期信号にしたがい、フレームバッファ34への書き込みまたは読み出しを行う。
次に、図7乃至図14を参照して、各表示モード(4倍解像度表示モード、マルチ表示モード、4倍速表示モード、およびプロジェクタ4倍速表示モード)における、メモリコントローラ33のフレームバッファ34の制御ついて詳細に説明する。
始めに、図7および図8を参照して、表示モードが4倍解像度表示モードである場合の、メモリコントローラ33によるフレームバッファ34の制御について説明する。
表示モードが4倍解像度表示モードである場合、メモリコントローラ33は、図7に示すように、フレームバッファ34を、仮想的に2つの領域34Aと領域34Bに分割する。ここで、フレームバッファ34は、4000×2000画素で構成される画像を2枚分記憶する領域を有するので、領域34Aおよび領域34Bは、4000×2000画素で構成される画像が1枚ずつ記憶可能な領域となる。
4倍解像度表示モードでは、ストレージ機器11から入力され、画像処理部32において所定の画像処理が施された4000×2000画素の画像が、メモリコントローラ33に順次供給される。
メモリコントローラ33は、同期信号制御部37から供給される周波数F1の同期信号にしたがい、画像処理部32から供給される4000×2000画素の画像を、フレームバッファ34の2つの領域34Aおよび領域34Bに交互に書き込む。それと同時に、メモリコントローラ33は、フレームバッファ34の2つの領域34Aおよび領域34Bのうちの、書き込みが行われていない他方の領域34Aまたは領域34Bに記憶されている4000×2000画素の画像を読み出し、出力I/F部35に供給する。
図8は、メモリコントローラ33がフレームバッファ34内の2つの領域34Aおよび領域34Bに対して、画像を読み出すおよび書き込むタイミングを説明する図である。
図8に示すように、周期T1=(1/F1)の同期信号VSyncが、メモリコントローラ33に供給される。
メモリコントローラ33は、例えば、同期信号VSyncの立ち上がりエッジとなる時刻t11において、領域34Aに記憶されている4000×2000画素の画像の読み出しを開始する。また、時刻t11において、メモリコントローラ33は、画像処理部32から供給された4000×2000画素の画像の領域34Bへの書き込みを開始する。
時刻t11からT1時間後の時刻t12(同期信号VSyncの時刻t11後の次の立ち上がりエッジ)において、領域34Aからの画像の読み出しおよび領域34Bへの画像の書き込みが終了する。そして、メモリコントローラ33は、時刻t12において、領域34Bに記憶されている4000×2000画素の画像の読み出しを開始するとともに、画像処理部32から次に供給される4000×2000画素の画像の領域34Aへの書き込みを開始する。
時刻t12からT1時間後の時刻t13(同期信号VSyncの時刻t12後の次の立ち上がりエッジ)において、領域34Bからの画像の読み出しおよび領域34Aへの画像の書き込みが終了する。そして、メモリコントローラ33は、時刻t13において、領域34Aに記憶されている4000×2000画素の画像の読み出しを開始するとともに、画像処理部32から次に供給される4000×2000画素の画像の領域34Bへの書き込みを開始する。以下同様に、メモリコントローラ33は、領域34Aおよび領域34Bへの画像の読み出しおよび書き込みを交互に行う。
メモリコントローラ33が、上述したようにフレームバッファ34の領域34Aおよび34Bに対して画像の読み出しおよび書き込みを行う(制御する)ことにより、表示装置13−1(図2)に、通常フレームレートf1(例えば、60Hz)で4000×2000画素の画像を表示させることができる。即ち、表示装置13−1では、2000×1000画素の画像の4倍の解像度で画像を表示することができる。
次に、図9および図10を参照して、表示モードがマルチ表示モードである場合の、メモリコントローラ33によるフレームバッファ34の制御について説明する。
表示モードがマルチ表示モードである場合、メモリコントローラ33は、図9に示すように、フレームバッファ34を、仮想的に8つの領域34A’乃至領域34H’に分割する。ここで、フレームバッファ34は、4000×2000画素で構成される画像を2枚分記憶する領域を有するので、領域34A’乃至領域34H’それぞれは、2000×1000画素で構成される画像が1枚だけ記憶可能な領域となる。
マルチ表示モードでは、ストレージ機器11から入力され、画像処理部32において所定の画像処理が施された4000×2000画素の画像が、メモリコントローラ33に順次供給される。
メモリコントローラ33は、同期信号制御部37から供給される周波数F1の同期信号にしたがい、画像処理部32から供給される4000×2000画素の画像を、縦(垂直)方向および横(水平)方向それぞれに2分して4つの2000×1000画素の画像とし、その4つの2000×1000画素の画像を、フレームバッファ34の4つの領域34A’乃至領域34D’または領域34E’乃至領域34H’に書き込む。それと同時に、メモリコントローラ33は、フレームバッファ34の8つの領域34A’乃至領域34H’のうちの書き込みが行われていない4つの領域34A’乃至領域34D’または領域34E’乃至領域34H’それぞれに記憶されている2000×1000画素の画像を読み出し、出力I/F部35に供給する。
図10は、メモリコントローラ33がフレームバッファ34内の8つの領域34A’乃至領域34H’に対して、画像を読み出すおよび書き込むタイミングを説明する図である。
図10に示すように、周期T1=(1/F1)の同期信号VSyncが、メモリコントローラ33に供給される。
メモリコントローラ33は、例えば、同期信号VSyncの立ち上がりエッジとなる時刻t21において、領域34A’乃至34D’それぞれに記憶されている2000×1000画素の画像の読み出しを開始する。また、メモリコントローラ33は、時刻t21において、画像処理部32から供給された4000×2000画素の画像を4分して得られる4つの2000×1000画素の画像の領域34E’乃至34H’それぞれへの書き込みを開始する。
時刻t21からT1時間後の時刻t22(同期信号VSyncの時刻t21後の次の立ち上がりエッジ)において、領域34A’乃至34D’からの画像の読み出しおよび領域34E’乃至34H’への画像の書き込みが終了する。そして、メモリコントローラ33は、時刻t22において、領域34E’乃至34H’それぞれに記憶されている2000×1000画素の画像の読み出しを開始するとともに、画像処理部32から次に供給される4000×2000画素の画像を4分して得られる4つの2000×1000画素の画像の領域34A’乃至34D’それぞれへの書き込みを開始する。
時刻t22からT1時間後の時刻t23(同期信号VSyncの時刻t22後の次の立ち上がりエッジ)において、領域34E’乃至34H’からの画像の読み出しおよび領域34A’乃至34D’への画像の書き込みが終了する。そして、メモリコントローラ33は、時刻t23において、領域34A’乃至34D’それぞれに記憶されている2000×1000画素の画像の読み出しを開始するとともに、画像処理部32から次に供給される4000×2000画素の画像を4分して得られる4つの2000×1000画素の画像の領域34E’乃至34H’への書き込みを開始する。以下同様に、メモリコントローラ33は、領域34A’乃至領域34H’への画像の読み出しおよび書き込みを交互に行う。
メモリコントローラ33が、上述したようにフレームバッファ34の領域34A’乃至領域34H’に対して画像の読み出しおよび書き込みを行う(制御する)。そして、メモリコントローラ33から画像が供給される出力I/F部35では、領域34A’および領域34E’に記憶されていた画像は、表示装置13−2A(図3)に出力され、領域34B’および領域34F’に記憶されていた画像は、表示装置13−2Bに出力され、領域34C’および領域34G’に記憶されていた画像は、表示装置13−2Cに出力され、領域34D’および領域34F’に記憶されていた画像は、表示装置13−2Dに出力されるようになされている。
これにより、表示装置13−2A乃至13−2Dそれぞれに、通常フレームレートf1(例えば、60Hz)で2000×1000画素の画像を同時に表示させることができる。この場合、表示装置13−2A乃至13−2Dに同時に表示された4つの画像全体で1つの情報を表す画面を構成する。
次に、図11および図12を参照して、表示モードが4倍速表示モードである場合の、メモリコントローラ33によるフレームバッファ34の制御について説明する。
表示モードが4倍速表示モードである場合、メモリコントローラ33は、図11に示すように、フレームバッファ34を、マルチ表示モードにおける場合と同様に、仮想的に8つの領域34A’乃至領域34H’に分割する。
4倍速表示モードでは、ストレージ機器11から入力され、画像処理部32において所定の画像処理が施された2000×1000画素の画像が、メモリコントローラ33に順次供給される。
メモリコントローラ33は、同期信号制御部37から供給される周波数F2の同期信号にしたがい、画像処理部32から順次供給される2000×1000画素の画像それぞれを、フレームバッファ34の8つの領域34A’乃至領域34H’の順に書き込む。また、メモリコントローラ33は、画像を書き込んだタイミングから1周期遅れたタイミングにおいて、8つの領域34A’乃至領域34H’に記憶されている画像を順次読み出し、出力I/F部35に供給する。
図12は、メモリコントローラ33がフレームバッファ34内の8つの領域34A’乃至領域34H’に対して、画像を読み出すおよび書き込むタイミングを説明する図である。
図12に示すように、周期T2=(1/F2=T1/4)の同期信号VSync’が、メモリコントローラ33に供給される。
メモリコントローラ33は、例えば、同期信号VSync’の立ち上がりエッジとなる時刻t31において、領域34A’に記憶されている000×1000画素の画像の読み出しを開始するとともに、画像処理部32から供給される2000×1000画素の画像の領域34B’への書き込みを開始する。
時刻t31からT2時間後の時刻t32(同期信号VSync’の時刻t31後の次の立ち上がりエッジ)において、領域34A’からの画像の読み出しおよび領域34B’への書き込みが終了する。そして、メモリコントローラ33は、時刻t32において、領域34B’に記憶されている2000×1000画素の画像の読み出しを開始するとともに、画像処理部32から次に供給される2000×1000画素の画像の領域34C’への書き込みを開始する。
時刻t32からT2時間後の時刻t33(同期信号VSync’の時刻t32後の次の立ち上がりエッジ)において、領域34B’からの画像の読み出しおよび領域34C’への画像の書き込みが終了する。以下同様に、メモリコントローラ33は、領域34C’乃至領域34H’それぞれからの画像の読み出し、および領域34D’乃至領域34H’それぞれへの画像の書き込みを順に行う。
また、時刻t38において、領域34H’への画像の書き込みが終了した後は、メモリコントローラ33は、再度領域34A’に画像処理部32から供給される画像の書き込みを開始する。さらに、時刻t39において、領域34H’からの画像の読み出しが終了した後は、メモリコントローラ33は、再度領域34A’から画像の読み出しを開始する。即ち、8つの領域34A’乃至領域34H’において、画像の書き込みおよび読み出しが循環して行われる。
以上のように、メモリコントローラ33が、フレームバッファ34に対して周期T2で2000×1000画素の画像の書き込みおよび読み出しを行う(制御する)ことにより、表示装置13−3(図4)に、4倍速フレームレートf2(例えば、240Hz)で2000×1000画素の画像を表示させることができる。
なお、領域34A’乃至領域34H’それぞれに記憶された画像の読み出しを開始するタイミングは、図12に示したように、画像の書きこみを開始したタイミングの1周期遅れたタイミングとしたが、2乃至7周期のいずれかの周期だけ遅れたタイミングであってもよい。換言すれば、領域34A’乃至領域34H’において、画像の書き込みを開始するタイミングと読み出しを開始するタイミングとの間隔は、1×T2周期乃至7×T2周期のいずれでもよい。但し、領域34A’乃至領域34H’では、画像の書き込みを開始するタイミングと読み出しを開始するタイミングとの間隔が同一である必要がある。
次に、図13および図14を参照して、表示モードがプロジェクタ4倍速表示モードである場合の、メモリコントローラ33によるフレームバッファ34の制御について説明する。
表示モードがプロジェクタ4倍速表示モードである場合、メモリコントローラ33は、図13に示すように、フレームバッファ34を、マルチ表示モードにおける場合と同様に、仮想的に8つの領域34A’乃至領域34H’に分割する。
プロジェクタ4倍速表示モードでは、ストレージ機器11から入力され、画像処理部32において所定の画像処理が施された2000×1000画素の画像が、メモリコントローラ33に順次供給される。
メモリコントローラ33は、同期信号制御部37から供給される周波数F2の同期信号にしたがい、画像処理部32から順次供給される2000×1000画素の画像それぞれを、フレームバッファ34の8つの領域34A’乃至領域34H’の順に書き込む。また、メモリコントローラ33は、画像を書き込んだタイミングから4周期遅れたタイミングにおいて、8つの領域34A’乃至領域34H’それぞれに記憶されている画像を読み出し、出力I/F部35に供給する。
図14は、メモリコントローラ33がフレームバッファ34内の8つの領域34A’乃至領域34H’に対して、画像を読み出すおよび書き込むタイミングを説明する図である。
図14に示すように、周期T2=(1/F2=T1/4)の同期信号VSync”が、メモリコントローラ33に供給される。
メモリコントローラ33は、例えば、同期信号VSync”の立ち上がりエッジとなる時刻t41において、領域34A’に記憶されている2000×1000画素の画像の読み出しを開始するとともに、画像処理部32から供給される2000×1000画素の画像の領域34E’への書き込みを開始する。
時刻t41からT2時間後の時刻t42(同期信号VSync”の時刻t41後の次の立ち上がりエッジ)において、領域34B’に記憶されている2000×1000画素の画像の読み出しを開始するとともに、画像処理部32から次に供給される2000×1000画素の画像の領域34F’への書き込みを開始する。
時刻t42からT2時間後の時刻t43(同期信号VSync”の時刻t42後の次の立ち上がりエッジ)において、領域34C’に記憶されている2000×1000画素の画像の読み出しを開始するとともに、画像処理部32から次に供給される2000×1000画素の画像の領域34G’への書き込みを開始する。
時刻t43からT2時間後の時刻t44(同期信号VSync”の時刻t43後の次の立ち上がりエッジ)において、領域34D’に記憶されている2000×1000画素の画像の読み出しを開始するとともに、画像処理部32から次に供給される2000×1000画素の画像の領域34H’への書き込みを開始する。
時刻t44からT2時間後の時刻t45(同期信号VSync”の時刻t44後の次の立ち上がりエッジ)において、時刻t41で開始された領域34A’からの2000×1000画素の画像の読み出しおよび領域34E’への2000×1000画素の画像の書き込みが終了するとともに、領域34E’に記憶されている画像の読み出しを開始し、画像処理部32から供給される2000×1000画素の画像の領域34A’への書き込みを開始する。
時刻t45からT2時間後の時刻t46(同期信号VSync”の時刻t45後の次の立ち上がりエッジ)において、時刻t42で開始された領域34B’からの2000×1000画素の画像の読み出しおよび領域34F’への2000×1000画素の画像の書き込みが終了するとともに、領域34F’に記憶されている画像の読み出しを開始し、画像処理部32から供給される2000×1000画素の画像の領域34B’への書き込みを開始する。
以下同様にして、メモリコントローラ33は、領域34A’乃至領域34H’に対する画像の書き込みおよび読み出しを行う。従って、領域34A’乃至領域34H’のそれぞれでは、画像の読み出しまたは書き込みが4×T2周期で行われる。
また、周波数F2の同期信号は、上述したように、シャッタ21A乃至21Dそれぞれにも供給されており、シャッタ21A乃至21Dは、周波数F2の同期信号に同期して、T2周期と同一の時間だけ順にシャッタを開口する。
即ち、図14に示すように、時刻t41乃至時刻t42において、シャッタ21Aが開口し、時刻t42乃至時刻t43において、シャッタ21Bが開口し、時刻t43乃至時刻t44において、シャッタ21Cが開口し、時刻t44乃至時刻t45において、シャッタ21Dが開口し、時刻t45乃至時刻t46において、シャッタ21Aが再び開口する。以下、同様に、繰り返される。
この場合、シャッタ21Aが開口している時刻t45乃至時刻t46においては、スクリーン22(図5)上に、時刻t45で読み出しが完了した領域34A’に記憶されていた画像が投射されている。そして、シャッタ21Bが開口している時刻t46乃至時刻t47においては、スクリーン22上に、時刻t46で読み出しが完了した領域34B’に記憶されていた画像が投射されている。
続いて、シャッタ21Cが開口している時刻t47乃至時刻t48においては、スクリーン22上に、時刻t47で読み出しが完了した領域34C’に記憶されていた画像が投射されている。そして、シャッタ21Dが開口している時刻t48乃至時刻t49においては、スクリーン22上に、時刻t48で読み出しが完了した領域34D’に記憶されていた画像が投射されている。
従って、スクリーン22上では、2000×1000画素の画像がT2周期で表示(更新)されることとなり、通常フレームレートf1で2000×1000画素の画像を表示可能な4台の表示装置13−4A乃至13−4Dを用いて、4倍速フレームレートf2(例えば、240Hz)の画像の表示をしていることになる。
以上のように、メモリコントローラ33が、フレームバッファ34に対して周期T2で画像の書き込みおよび読み出しを行う(制御する)ことにより、スクリーン22上に、4倍速フレームレートf2(例えば、240Hz)で2000×1000画素の画像を表示させることができる。
次に、図15のフローチャートを参照して、画像再生装置12が、表示装置13に出力する画像(に対応するデータ)を制御する画像出力制御処理について説明する。なお、この処理が開始される時点において、ユーザが操作部39を操作することにより、4倍解像度表示モード、マルチ表示モード、4倍速表示モード、およびプロジェクタ4倍速表示モードのなかから、いずれか1つの表示モードが選択(指定)されているものとする。
初めに、ステップS1において、制御部38は、ユーザにより操作部39が操作されて設定されている、4倍解像度表示モード、マルチ表示モード、4倍速表示モード、およびプロジェクタ4倍速表示モードのなかの、いずれか1つの表示モードを表すモード情報をメモリコントローラ33および同期信号制御部37に供給して、ステップS2に進む。
ステップS2において、同期信号制御部37は、制御部38から供給されたモード情報が4倍速表示モードまたはプロジェクタ4倍速表示モードを表しているか否かを判定する。ステップS2で、モード情報が4倍速表示モードまたはプロジェクタ4倍速表示モードを表していないと判定された場合、即ち、表示モードが4倍解像度表示モードまたはマルチ表示モードである場合、ステップS3に進み、同期信号制御部37は、発振部36から供給される周波数F2の内部同期信号を選択するとともに、周波数F2の内部同期信号を4分周して、ステップS7に進む。
一方、ステップS2で、モード情報が4倍速表示モードまたはプロジェクタ4倍速表示モードを表していると判定された場合、即ち、表示モードが4倍速表示モードまたはプロジェクタ4倍速表示モードである場合、ステップS4に進み、同期信号制御部37は、さらに表示モードがプロジェクタ4倍速表示モードであるか否かを判定する。ステップS4において、表示モードがプロジェクタ4倍速表示モードではないと判定された場合、即ち、表示モードが4倍速表示モードである場合、ステップS5に進み、同期信号制御部37は、発振部36から供給される周波数F2の内部同期信号を選択して、ステップS7に進む。
一方、ステップS4で、表示モードがプロジェクタ4倍速表示モードであると判定された場合、ステップS6に進み、同期信号制御部37は、同期回路23から供給される周波数F2の外部同期信号を選択して、ステップS7に進む。
ステップS7において、同期信号制御部37は、表示モードに応じた同期信号をメモリコントローラ33に供給(出力)する。即ち、ステップS7では、表示モードが4倍解像度表示モードまたはマルチ表示モードである場合には、通常フレームレートf1に対応する周波数F1の内部同期信号が、メモリコントローラ33に供給される。表示モードが4倍速表示モードである場合には、4倍速フレームレートf2に対応する周波数F2の内部同期信号がメモリコントローラ33に供給される。または、表示モードがプロジェクタ4倍速表示モードである場合には、同期回路23から供給された周波数F2の外部同期信号が、メモリコントローラ33に供給される。
ステップS7の処理後、ステップS8において、メモリコントローラ33は、ステップS1の処理で制御部38から供給されたモード情報が表す表示モードに応じて、フレームバッファ34を複数の領域に分割して、ステップS9に進む。即ち、ステップS9では、表示モードが4倍解像度表示モードである場合、メモリコントローラ33は、4000×2000画素で構成される1枚の画像がそれぞれ記憶可能な領域34Aおよび領域34Bにフレームバッファ34を分割する。また、表示モードがマルチ表示モード、4倍速表示モード、またはプロジェクタ4倍速表示モードである場合、メモリコントローラ33は、2000×1000画素で構成される1枚の画像がそれぞれ記憶可能な領域34A’乃至領域34H’にフレームバッファ34を分割する。
ステップS9において、メモリコントローラ33は、画像処理部32から画像(に対応するデータ)が供給されたか否かを判定し、画像が供給されるまで待機する。
ステップS9において、画像処理部32から画像が供給されたと判定された場合、ステップS10に進み、メモリコントローラ33は、図7乃至図14を参照して説明したように、表示モードにしたがい、フレームバッファ34の分割された領域(領域34Aおよび領域34B、または、領域34A’乃至領域34H’)の所定の領域に対して、供給された画像の書き込み、および、画像の読み出しを行う。なお、ステップS9の最初の処理では、フレームバッファ34には、何の画像も記憶されていないので、画像処理部32から供給された画像のフレームバッファ34への書き込みだけが行われる。
ステップS10の処理後、ステップS11において、メモリコントローラ33は、処理を終了するか否か、即ち、画像処理部32から画像が供給されなくなったか否かを判定し、処理を終了しないと判定した場合、即ち、画像処理部32から継続して画像が供給されてくる場合、ステップS10に処理を戻し、ステップS10およびS11の処理を繰り返す。
一方、ステップS11において、処理が終了したと判定された場合、即ち、画像処理部32から画像が供給されなくなった場合、画像出力制御処理が終了する。
以上のように、画像再生装置12の画像出力制御処理によれば、表示装置13との接続形態に合わせた表示モードで、即ち、4倍解像度表示モード、マルチ表示モード、4倍速表示モード、またはプロジェクタ4倍速表示モードで、画像を(出力I/F部35を介して)表示装置13に出力することができる。
従って、1台の装置(画像再生装置12)で、複数の画像の表示方式に対応する画像(に対応するデータ)の出力を可能とすることができる。
これにより、例えば、いわゆるシネマコンプレックスなどのように、複数の上映場(スクリーン)をもつ映画館などで、映画ごとに表示方式が異なり、同時に上映する映画の内容や、観客の人数などにより、どの上映場でどの映画を上映するか、即ち、どの上映場でどの表示方式で上映するかを、その都度変更する場合などであっても、同一の画像再生装置12を全ての上映場に設置し、設置された画像再生装置12の設定(表示モード)を変更するだけで表示方式の変更に対応することができる。
また、短期的なイベントなどで画像を表示する場合などでは、1台の画像再生装置12を用意しておくだけで、多様な表示方式に対応することができるようになる。
なお、上述した実施の形態では、画像再生装置12がストレージ機器11と接続され、画像再生装置12は、ストレージ機器11から画像(に対応するデータ)を供給してもらうようになされていたが、画像再生装置12に画像を供給する供給方法は、これに限らない。
例えば、図16に示すように、受信装置53が、画像(に対応するデータ)を配信する配信サーバ51からネットワーク52を介して画像を受信し、画像再生装置12に供給するようにすることもできる。
即ち、図16は、本発明を適用した画像処理システム1のその他の実施の形態の構成例を示している。なお、図1と対応する部分については、同一の符号を付してあり、その説明を省略する。
図16の画像処理システム1では、配信サーバ51は、所定の画像を蓄積し、定期的に、または、受信装置53からの要求に応じて、画像を受信装置53に送信(配信)する。
受信装置53は、ネットワーク52を介して、配信サーバ51から送信された画像を受信し、画像再生装置12に供給する。ここで、ネットワーク52は、FDDI(Fiber Distributed Data Interface)などの光ファイバ網、衛星通信網、イーサネット(登録商標)、LAN(Local Area Network)、またはインターネットなどの各種の専用または公衆回線網である。
以上のように、フレームバッファ34は、少なくとも8000×4000画素(N=4000×2000とした場合、2N)の画素数分のデータ(画像データ)を記憶する領域を有しており、複数の表示モードのなかから、1つの表示モードが選択された場合、同期信号制御部37は、選択された表示モードに対応する同期信号を出力し、メモリコントローラ33は、選択された表示モードに対応してフレームバッファ34を複数の領域に分割するとともに、同期信号制御部37が出力する同期信号に同期して、複数の領域に対する画像の読み出しおよび書きこみを制御する。
例えば、操作部39において、4倍解像度表示モードが選択された場合、同期信号制御部37は、通常フレームレートf1に対応する同期信号をメモリコントローラ33に出力し、メモリコントローラ33は、フレームバッファ34を、それぞれが4000×2000(=N)画素で構成される画像を記憶する2つの領域34Aおよび34Bに分割するとともに、同期信号制御部37が出力する同期信号に同期して、分割された2つの領域34Aおよび34Bに対して交互に、4000×2000画素で構成される画像の読み出しおよび書きこみを通常フレームレートf1で行うように制御する。
また例えば、操作部39において、マルチ表示モードが選択された場合、同期信号制御部37は、通常フレームレートf1に対応する同期信号をメモリコントローラ33に出力し、メモリコントローラ33は、フレームバッファ34を、それぞれが2000×1000(=N/2)画素で構成される画像を記憶する8つの領域34A’乃至領域34H’に分割するとともに、分割された8つの領域34A’乃至領域34H’を4つの表示装置13−2A乃至13−2Dに対して2つずつ割り当て、同期信号制御部37が出力する同期信号に同期して、4つの表示装置13−2A乃至13−2Dそれぞれに割り当てられた2つの領域34A’および領域34E’、領域34B’および領域34F’、領域34C’および領域34G’、並びに領域34D’および領域34F’に対して交互に、2000×1000画素で構成される画像の読み出しおよび書きこみを通常フレームレートf1で行うように制御する。
例えば、操作部39において、4倍速表示モードが選択された場合、同期信号制御部37は、4倍速フレームレートf2に対応する同期信号をメモリコントローラ33に出力し、メモリコントローラ33は、フレームバッファ34を、それぞれが2000×1000(=N/2)画素で構成される画像を記憶する8つの領域34A’乃至領域34H’に分割するとともに、同期信号制御部37が出力する同期信号に同期して、分割された8つの領域34A’乃至領域34H’に対して順に、2000×1000画素で構成される画像の読み出しおよび書きこみを4倍速フレームレートf2で行うように制御する。
さらに例えば、操作部39において、プロジェクタ4倍速表示モードが選択された場合、同期信号制御部37は、同期回路23から入力される、4倍速フレームレートf2に対応する同期信号をメモリコントローラ33に出力し、メモリコントローラ33は、フレームバッファ34を、それぞれが2000×1000(=N/2)画素で構成される画像を記憶する8つの領域34A’乃至領域34H’に分割するとともに、同期信号制御部37が出力する同期信号(外部同期信号)に同期して、分割された8つの領域34A’乃至領域34H’に対して順に2000×1000画素で構成される画像の読み出しおよび書きこみを4倍速フレームレートf2で行うように制御し、4倍速フレームレートf2でフレームバッファ34から読み出された2000×1000画素で構成される画像が、表示装置13−4A乃至13−4Dに順に出力される。
なお、上述した例では、Nで表される画素数を4000×2000画素とした場合の例について説明したが、このNは、その他の画素数とすることも勿論可能である。
上述した一連の処理は、専用のハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアによって行う場合、例えば、その一連の処理は、図17に示されるような(パーソナル)コンピュータにプログラムを実行させることにより実現することができる。
図17において、CPU(Central Processing Unit)101は、ROM(Read Only Memory)102に記憶されているプログラム、または記憶部108からRAM(Random Access Memory)103にロードされたプログラムに従って各種の処理を実行する。RAM103にはまた、CPU101が各種の処理を実行する上において必要なデータなども適宜記憶される。
CPU101、ROM102、およびRAM103は、バス104を介して相互に接続されている。このバス104にはまた、入出力インタフェース105も接続されている。
入出力インタフェース105には、キーボード、マウスなどよりなる入力部106、CRT(Cathode Ray Tube)、LCD(Liquid Crystal display)などよりなるディスプレイ、並びにスピーカなどよりなる出力部107、ハードディスクなどより構成される記憶部108、ターミナルアダプタ、ADSL(Asymmetric Digital Subscriber Line)モデムや、LAN (Local Area Network)カード等より構成される通信部109が接続されている。通信部109は、インターネットなどの各種のネットワークを介しての通信処理を行う。
入出力インタフェース105にはまた、必要に応じてドライブ110が接続され、磁気ディスク(フロッピディスクを含む)、光ディスク(CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスク(MD(Mini-Disk)(商標)を含む)、或いは半導体メモリなどのリムーバブルメディア(記録媒体)121が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部108にインストールされる。
本明細書において、フローチャートに記述されたステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
12 画像再生装置, 33 メモリコントローラ, 34 フレームバッファ,37 同期信号制御部, 38 制御部, 40 記憶部, 41 ドライブ, 42 リムーバブルメディア
Claims (7)
- 複数の表示モードに対応して、画像を表示装置に出力する画像処理装置において、
少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段と、
前記複数の表示モードのなかから、1つの表示モードを選択する選択手段と、
前記選択手段により選択された表示モードに対応する同期信号を出力する同期信号出力手段と、
前記選択手段により選択された表示モードに対応して前記記憶手段を複数の領域に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、前記複数の領域に対する前記画像の読み出しおよび書き込みを制御する記憶制御手段と
を備え、
前記選択手段において、N画素で構成される画像を、第1のフレームレートで前記表示装置に出力する第1の表示モードが選択された場合、
前記同期信号出力手段は、前記第1のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行うように制御する
ことを特徴とする画像処理装置。 - 前記選択手段において、N/2画素で構成される4つの画像それぞれを、前記第1のフレームレートで4つの前記表示装置に出力する第2の表示モードが選択された場合、
前記同期信号出力手段は、前記第1のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割するとともに、分割された前記8つの領域を前記4つの表示装置に対して2つずつ割り当て、前記同期信号出力手段が出力する前記同期信号に同期して、前記4つの装置それぞれに割り当てられた2つの領域に対して交互に、N/2で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行うように制御する
ことを特徴とする請求項1に記載の画像処理装置。 - 前記選択手段において、N/2画素で構成される画像を、前記第1のフレームレートの4倍のフレームレートである第2のフレームレートで前記表示装置に出力する第2の表示モードが選択された場合、
前記同期信号出力手段は、前記第2のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記8つの領域に対して順に、N/2画素で構成される画像の読み出しおよび書き込みを前記第2のフレームレートで行うように制御する
ことを特徴とする請求項1に記載の画像処理装置。 - 前記選択手段において、N/2画素で構成される画像を、4つの前記表示装置それぞれに第3のフレームレートの1/4倍のフレームレートで出力する第2の表示モードが選択された場合、
前記同期信号出力手段は、他の装置から入力される、前記第3のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記8つの領域に対して順にN/2画素で構成される画像の読み出しおよび書き込みを前記第3のフレームレートで行うように制御し、
前記第3のフレームレートで前記記憶制御手段から読み出されたN/2画素で構成される画像が、4つの前記表示装置に順に出力される
ことを特徴とする請求項1に記載の画像処理装置。 - 前記選択手段において、N/2画素で構成される4つの画像それぞれを、前記第1のフレームレートで4つの前記表示装置に出力する第2の表示モードが選択された場合、
前記同期信号出力手段は、前記第1のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割するとともに、分割された前記8つの領域を前記4つの表示装置に対して2つずつ割り当て、前記同期信号出力手段が出力する前記同期信号に同期して、前記4つの装置それぞれに割り当てられた2つの領域に対して交互に、N/2で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行うように制御し、
前記選択手段において、N/2画素で構成される画像を、前記第1のフレームレートの4倍のフレームレートである第2のフレームレートで前記表示装置に出力する第3の表示モードが選択された場合、
前記同期信号出力手段は、前記第2のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記8つの領域に対して順に、N/2画素で構成される画像の読み出しおよび書き込みを前記第2のフレームレートで行うように制御し、
前記選択手段において、N/2画素で構成される画像を、4つの前記表示装置それぞれに第3のフレームレートの1/4倍のフレームレートで出力する第4の表示モードが選択された場合、
前記同期信号出力手段は、他の装置から入力される、前記第3のフレームレートに対応する前記同期信号を前記記憶制御手段に出力し、
前記記憶制御手段は、前記記憶手段を、それぞれがN/2画素で構成される画像を記憶する8つの領域に分割するとともに、前記同期信号出力手段が出力する前記同期信号に同期して、分割された前記8つの領域に対して順にN/2画素で構成される画像の読み出しおよび書き込みを前記第3のフレームレートで行うように制御し、
前記第3のフレームレートで前記記憶制御手段から読み出されたN/2画素で構成される画像が、4つの前記表示装置に順に出力される
ことを特徴とする請求項1に記載の画像処理装置。 - 複数の表示モードに対応して、画像を表示装置に出力する画像処理装置の画像処理方法において、
前記複数の表示モードのなかから選択された表示モードに対応する同期信号を出力する同期信号出力ステップと、
前記選択された表示モードに対応して、少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段を複数の領域に分割するとともに、前記同期信号出力ステップの処理により出力される同期信号に同期して、前記複数の領域に対する前記画像の読み出しおよび書き込みを制御する記憶制御ステップと
を含み、
前記選択された表示モードが、N画素で構成される画像を第1のフレームレートで前記表示装置に出力する前記第1の表示モードである場合、
前記同期信号出力ステップの処理は、前記第1のフレームレートに対応する前記同期信号を出力し、
前記記憶制御ステップの処理は、前記記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域に分割するとともに、前記同期信号出力ステップの処理により出力される前記同期信号に同期して、分割された前記2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行うように制御する
ことを特徴とする画像処理方法。 - 複数の表示モードに対応して、画像を表示装置に出力する処理を、コンピュータに実行させるプログラムにおいて、
前記複数の表示モードのなかから選択された表示モードに対応する同期信号を出力する同期信号出力ステップと、
前記選択された表示モードに対応して、少なくとも2N画素の画素数分の画像を記憶する領域を有する記憶手段を複数の領域に分割するとともに、前記同期信号出力ステップの処理により出力される同期信号に同期して、前記複数の領域に対する前記画像の読み出しおよび書き込みを制御する記憶制御ステップと
を含み、
前記選択された表示モードが、N画素で構成される画像を第1のフレームレートで前記表示装置に出力する前記第1の表示モードである場合、
前記同期信号出力ステップの処理は、前記第1のフレームレートに対応する前記同期信号を出力し、
前記記憶制御ステップの処理は、前記記憶手段を、それぞれがN画素で構成される画像を記憶する2つの領域に分割するとともに、前記同期信号出力ステップの処理により出力される前記同期信号に同期して、分割された前記2つの領域に対して交互に、N画素で構成される画像の読み出しおよび書き込みを前記第1のフレームレートで行うように制御する
ことを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005119918A JP2006301105A (ja) | 2005-04-18 | 2005-04-18 | 画像処理装置および方法、並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005119918A JP2006301105A (ja) | 2005-04-18 | 2005-04-18 | 画像処理装置および方法、並びにプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006301105A true JP2006301105A (ja) | 2006-11-02 |
Family
ID=37469494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005119918A Withdrawn JP2006301105A (ja) | 2005-04-18 | 2005-04-18 | 画像処理装置および方法、並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006301105A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010020290A (ja) * | 2008-06-09 | 2010-01-28 | Sony Corp | 映像信号処理装置、映像信号処理方法及び映像信号処理システム、プログラム、並びに記録媒体 |
JP2010178331A (ja) * | 2008-12-31 | 2010-08-12 | Intel Corp | 追加可能な論理ディスプレイ用の仮想フレームバッファの動的形状管理 |
JP2014027529A (ja) * | 2012-07-27 | 2014-02-06 | Canon Inc | バッファ、バッファの制御方法、同期制御装置、同期制御方法、画像処理装置および画像処理方法 |
CN106604088A (zh) * | 2016-12-15 | 2017-04-26 | 北京小米移动软件有限公司 | 缓冲区中数据的处理方法、装置及设备 |
-
2005
- 2005-04-18 JP JP2005119918A patent/JP2006301105A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010020290A (ja) * | 2008-06-09 | 2010-01-28 | Sony Corp | 映像信号処理装置、映像信号処理方法及び映像信号処理システム、プログラム、並びに記録媒体 |
JP4623222B2 (ja) * | 2008-06-09 | 2011-02-02 | ソニー株式会社 | 映像信号処理装置、映像信号処理方法及び映像信号処理システム、プログラム、並びに記録媒体 |
US8284834B2 (en) | 2008-06-09 | 2012-10-09 | Sony Corporation | Video-signal processing apparatus, video-signal processing method, and video-signal processing system |
JP2010178331A (ja) * | 2008-12-31 | 2010-08-12 | Intel Corp | 追加可能な論理ディスプレイ用の仮想フレームバッファの動的形状管理 |
US8686921B2 (en) | 2008-12-31 | 2014-04-01 | Intel Corporation | Dynamic geometry management of virtual frame buffer for appendable logical displays |
JP2014027529A (ja) * | 2012-07-27 | 2014-02-06 | Canon Inc | バッファ、バッファの制御方法、同期制御装置、同期制御方法、画像処理装置および画像処理方法 |
CN106604088A (zh) * | 2016-12-15 | 2017-04-26 | 北京小米移动软件有限公司 | 缓冲区中数据的处理方法、装置及设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4977950B2 (ja) | マルチ画面映像再生システム、映像再生方法及び表示装置 | |
US5459477A (en) | Display control device | |
JP4375313B2 (ja) | 画像音声出力システム、画像音声データ出力装置、音声処理プログラム、及び記録媒体 | |
US20050155058A1 (en) | Storage medium having interactive graphic stream and apparatus for reproducing the same | |
JP5262546B2 (ja) | 映像信号処理システム、再生装置および表示装置、ならびに映像信号処理方法 | |
US8401339B1 (en) | Apparatus for partitioning and processing a digital image using two or more defined regions | |
CN102572360B (zh) | 共享存储器多视频通道显示装置和方法 | |
JP2007072130A (ja) | 画像表示システム、画像表示装置、画像データ出力装置、画像処理プログラム、及びこの画像処理プログラムを記録した記録媒体 | |
JP2005078069A (ja) | マルチスクリーンディスプレイシステム及びその制御方法 | |
KR101603596B1 (ko) | 멀티비전을 위한 영상 처리 시스템 | |
JP2006301105A (ja) | 画像処理装置および方法、並びにプログラム | |
JP2006246307A (ja) | 画像データ処理装置 | |
JP2009296081A (ja) | 映像再生装置 | |
US20180018941A1 (en) | Display device, display control method, and display system | |
KR101250721B1 (ko) | 2개의 고해상도 영상 소스들 간의 전환 | |
JP2004173118A (ja) | 音声画像多重化データ生成装置と再生装置および動画像復号化装置 | |
JP2007214830A (ja) | 映像出力装置 | |
JP6635748B2 (ja) | 表示装置、表示装置の制御方法及びプログラム | |
JP2005316007A (ja) | 画像表示制御装置 | |
JP5237582B2 (ja) | 画像系列を表示する方法及び装置 | |
JP2018101053A (ja) | 画像表示装置及び画像表示方法 | |
JP2008283236A (ja) | 画像処理システム、画像処理方法、およびプログラム | |
JP2007311929A (ja) | 映像送出装置、映像送出方法、映像受信装置及び映像受信方法 | |
KR20080087572A (ko) | 복수의 디스플레이 장치 제어 방법 및 장치 | |
JP6103850B2 (ja) | 表示装置およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |