JP2006295668A - 信号発生装置および方法ならびに半導体集積回路システム - Google Patents
信号発生装置および方法ならびに半導体集積回路システム Download PDFInfo
- Publication number
- JP2006295668A JP2006295668A JP2005115306A JP2005115306A JP2006295668A JP 2006295668 A JP2006295668 A JP 2006295668A JP 2005115306 A JP2005115306 A JP 2005115306A JP 2005115306 A JP2005115306 A JP 2005115306A JP 2006295668 A JP2006295668 A JP 2006295668A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pulse
- adjustment
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 20
- 238000007493 shaping process Methods 0.000 claims description 17
- 230000000644 propagated effect Effects 0.000 claims description 10
- 230000001902 propagating effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 4
- 230000010363 phase shift Effects 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
【課題】電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置および方法を提供する。
【解決手段】複数の入力パルス信号21,21aまたは調整用パルス信号23を選択する選択回路24,24aと、選択回路24,24aに接続され、各入出力間の遅延量の差を調整可能な多段遅延回路28を備える。調整用パルス信号23選択時に各入出力間の遅延量の差を調整することで、入力パルス信号21,21a選択時に出力パルス信号の位相を等しくすることができる。
【選択図】図1
【解決手段】複数の入力パルス信号21,21aまたは調整用パルス信号23を選択する選択回路24,24aと、選択回路24,24aに接続され、各入出力間の遅延量の差を調整可能な多段遅延回路28を備える。調整用パルス信号23選択時に各入出力間の遅延量の差を調整することで、入力パルス信号21,21a選択時に出力パルス信号の位相を等しくすることができる。
【選択図】図1
Description
本発明は出力パルスの位相を調整する機能を備えた信号発生装置および方法に関する。
近年、半導体集積回路装置の高集積化および高機能化に伴って、信号処理装置の処理速度の向上が要求されて来ている。そのような信号処理装置は、様々な動作条件下において、入力される複数のクロック信号やデータ・バス信号等の位相について制約を受ける。信号発生装置には、その制約条件でのタイミングを保証することが要望される。
このようなパルス・タイミングを保証する手段として、信号発生装置に出力パルスの位相を微調整する位相調整回路をもたせる技術や、基準クロックから複数段の位相のずれたパルスを生成するDLL回路技術が提案されている。
以下、図5を参照しながら、従来技術の例として特許文献1の従来例に示される位相調整回路について説明する。
図5の位相調整回路では、基本クロックパルス信号1に対して、複数の直列接続された遅延回路2〜5を介して作成された位相の異なる複数のクロック信号を選択回路6にて選択しパルス出力A1を得る。ここで、選択回路6がどの位相のクロック信号を選択するかによりパルス出力A1を所望の位相に調整できるが、この制御信号は工場出荷時等に調整値を外部不揮発性記憶回路に記憶させておく。また、遅延回路2〜5および選択回路6で構成された多段遅延回路7を、複数の出力信号ごとに備えることにより、複数の出力パルス信号A1〜Anを最適な位相に調整する手段を得る。
次に、図6を参照しながら、従来技術の例として特許文献2に示されるDLL回路を用いたタイミング発生回路について説明する。
図6のタイミング発生回路では、基本クロックパルス信号11を、可変遅延ライン12、位相比較回路13および制御信号発生回路14で構成されるDLL回路16に入力する。DLL回路16内で生成された内部クロックCK1〜CKmを複数の信号生成回路15が整形して複数パルスC0〜Cnを出力する。
可変遅延ライン12は、複数の遅延回路の直列接続で構成され、各遅延回路の遅延時間は制御信号発生回路14からの制御信号で変化させることができる。可変遅延ライン12の各遅延回路の出力として、位相の異なる内部クロックCK1〜CKmが生成される。
位相比較回路13は、内部クロックCKmと基本クロックパルス信号11の位相を比較し、位相のずれを検出する。この検出したずれに応じて制御信号発生回路14が可変遅延ライン12の遅延量を変化させ、フィードバック・ループを構成する。
フィードバック・ループは最終的に内部クロックCKmの位相と基準クロックパルス信号11の立上りエッジもしくは立下りエッジを等しくするように動作する。結果として、基準クロック信号11から内部クロックCKm間の伝播遅延時間は基準クロックの1周期時間と等しくなる。
また、可変遅延ライン12の各遅延段出力CK1、CK2、〜CK(m−1)は基準クロックからそれぞれ1/m、2/m、〜(m−1)/m周期時間遅延したクロックとなる。内部クロックCK1〜CK(m−1)の位相は電源電圧、温度、プロセス変動の影響による変動を受けにくく、安定な位相を得られる。そのため、信号生成回路15で所望の位相のクロックを選択もしくは波形整形することにより安定したパルス幅や位相をもつパルス信号生成ができる。
実開平7−43551号公報
特開平11−261408号公報
これら信号発生装置のパルス出力の位相は、電源電圧、動作温度、製造ばらつきなどの条件が異なっても、その保証範囲を満たす必要がある。
また、パルス出力端子について言えば、例えば1つが信号処理装置のクロック信号であり、その他がデータ・バス信号であるなど端子外部の負荷が異なる場合が多い。特に、信号発生装置と信号処理装置が別々の半導体集積回路で構成された半導体集積回路システムである場合では、同じデータ・バス信号であっても外部負荷の影響を大きく受ける。さらに、各パルス出力端子の出力バッファを必ずしも同じ構成の出力バッファを用いるわけではない。
しかしながら、図5に示した従来例1の信号発生回路において、A0〜Anの信号を所望の位相に調整したとしても、基準クロック1から出力パルスA0〜Anの伝播遅延時間は調整した位相差分異なってくる。この伝播遅延時間は回路の電源電圧、動作温度、製造プロセスのばらつきにより一定ではない。従って、ある動作条件下で位相調整を行ったとしても動作条件が異なれば、所望の位相からのずれを生じる。
また、仮に、図5の多段遅延回路7の位相を図6のDLL回路のような電源電圧、動作温度、製造プロセスばらつきの影響を受けない回路で構成した場合や、図6の信号発生回路の構成とした場合、内部のクロック信号の位相は高精度に設定できるが、外部負荷や出力バッファ構成の違いなどによる位相のずれが生じるため、A1〜AnまたはC0〜Cnの位相を所望の位相に合わせ込むことが必要になる。位相差を等しく調整する場合は比較的容易かつ安価に実現できるが、所望の位相差に合わせることは要求される位相の精度が高くなればなるほど困難となる。特に、位相調整を自動で行う場合には調整すべき位相差の基準となるパルスを何らかの方法で生成する必要が生じ、システムが複雑になるという欠点がある。
上記事情に鑑み、本発明は電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整することができる信号発生装置および方法を提供することを目的とする。
上記目的を達成するため、本発明は、複数の入力パルス信号および調整用パルス信号のうちの一方を選択する選択回路と、その選択回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路とを備え、調整用パルス信号選択時での遅延量の差を調整することで、入力パルス信号選択時での出力パルス信号の位相差を制御する信号発生装置であることを第1の特徴とする。
本発明の第1の特徴によれば、あらかじめ調整用パルス信号を用いて、出力信号の位相差が等しくなるよう、各入出力間の遅延量の差を調整することができる。それにより、その調整後に入力されるパルス信号間では、位相のずれが抑えられ、安定した位相を持つパルス信号を発生させることが可能となる。
本発明の第2の特徴は、基準クロックから異なる位相を有する複数のパルス信号を生成するパルス生成回路と、そのパルス生成回路からのパルス信号および調整用パルス信号のうちの一方を選択する選択回路と、その選択回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路とを備え、調整用パルス信号選択時での遅延量の差を調整することで、入力パルス信号選択時での出力パルス信号の位相差を制御する信号発生装置である。
本発明の第2の特徴は、本発明の第1の特徴の信号発生装置に、たとえばDLL回路で構成されるような、パルス発生回路を設けた構成である。この構成によれば、基準クロックから生成される複数のパルス信号を用いて安定した位相を有するパルス信号を発生させることができる。特に、DLL回路を用いることで高精度のずれを有するパルス信号から所望の位相を持つパルス信号を発生させることが可能となる。
本発明の第3の特徴は、基準クロックから異なる位相を有する複数のパルス信号を生成するパルス生成回路と、そのパルス生成回路からのパルス信号および調整用パルス信号のうちの一方を選択する選択回路と、その選択回路に接続され、選択された信号を所望の位相またはパルス幅に波形整形する波形整形回路と、その波形整形回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路とを備え、調整用パルス信号選択時での遅延量の差を調整することで、入力パルス信号選択時での出力パルス信号の位相差を制御する信号発生装置である。
本発明の第3の特徴は、本発明の第1の特徴の信号発生装置に、所望の位相、パルス幅に波形整形することができる波形整形回路を設けたものである。この構成によれば、発生させる信号の位相、パルス幅をより高精度に実現することが可能となる。
本発明の第4の特徴は、複数の入力パルス信号および調整用パルス信号のうち、その調整用パルス信号を選択する第1のステップと、各入出力間の遅延量の差を調整することで、調整用パルス信号が伝播して出力される信号の位相差を制御する第2のステップと、複数の入力パルス信号および調整用パルス信号のうち、入力パルス信号を選択する第3のステップと、第2のステップでの調整値を用いて入力パルス信号を伝播させて出力する第4のステップとを含む信号発生方法である。
本発明の第4の特徴によれば、まず調整用パルス信号を選択し、その信号が伝播して出力される信号の位相差が等しくなるよう、各入出力間の遅延量の差を調整する。そして、その調整後、入力パルス信号を選択し、その調整された遅延量のまま、伝播させて出力する。このような構成により、出力信号間の位相のずれが抑えられ、安定した位相を持つパルス信号を発生させることができる。
本発明よれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置および方法が提供される。
(第1の実施形態)
以下、本発明の第1の実施形態に係る信号発生装置について、図1を参照しながら説明する。
以下、本発明の第1の実施形態に係る信号発生装置について、図1を参照しながら説明する。
図1は本発明の第1の実施形態に係る信号発生装置の構成を示すブロック図である。図1において、本実施形態に係る信号発生装置では、入力パルス信号21から伝播して出力される出力パルス信号22に対して、入力パルス信号21aから伝播して出力される出力パルス信号22aの位相を調整する手段として次の構成を備える。すなわち、本実施形態の信号発生装置は、入力パルス信号21、21aと任意の調整用パルス信号23とを選択する選択回路24、24aと、選択回路25により選択される調整時遅延回路制御信号26もしくは調整後遅延回路制御信号27で制御される多段遅延回路28を備える。
本実施形態では、多段遅延回路28の制御信号を生成する手段として、選択回路25にて、信号26または27を選択する例を示しているが、この構成に限定するものではなく、様々な変更が可能である。
また、調整用パルス信号23は任意のパルスでよく、例えば入力パルス信号21、21aのいずれかでも可能である。さらに、調整する出力パルス信号数は任意の数をとることができる。
次に、本実施形態に係る信号発生装置の動作について、図1を参照して説明する。
本実施形態に係る信号発生装置は、まず調整時には、選択回路24、24aがそれぞれ調整用パルス信号23を選択し、選択回路25が調整時遅延回路制御信号26を選択する。制御信号26を調整し、出力パルス信号22および22aの位相が等しくなるように多段遅延回路28の遅延時間を設定する。
そして、最適化された制御信号26の値は調整後遅延回路制御信号27として保持される。
調整後は、選択回路24および24aはそれぞれ、入力パルス信号21および21aを選択し、選択回路25は調整後遅延回路制御信号27を選択する。
その結果、入力パルス信号21から出力パルス信号22までの伝播遅延時間と、入力パルス信号21aから出力パルス信号22aまでの伝播遅延時間とを等しくする調整がなされる。それにより、電源電圧、動作温度、プロセスばらつきの変動により伝播遅延時間の絶対値が変動しても、出力パルス信号22と22aのタイミングの位相差は、相対的に入力パルス信号21と21aの位相差と等しく調整できる。また、出力パルス信号22および22aの負荷容量や出力バッファ構成が異なる場合でも調整には何ら支障がない。
さらに、調整時は出力パルス信号21および21aのタイミングを等しくするだけでよいため、装置を比較的容易かつ安価に実現できる。
このように本発明の第1の実施形態によれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置が提供される。
(第2の実施形態)
以下、本発明の第2の実施形態に係る信号発生装置について、図2を参照しながら説明する。
以下、本発明の第2の実施形態に係る信号発生装置について、図2を参照しながら説明する。
図2は本発明の第2の実施形態に係る信号発生装置の構成を示すブロック図である。図2において、本実施形態に係る信号発生装置では、入力パルス信号31から伝播して出力される出力パルス信号32に対して、入力パルス信号31aから伝播して出力される出力パルス信号32aの位相を調整する手段として次の構成を備える。
すなわち、本実施形態の信号発生装置は、入力パルス信号31、31aと任意の調整用パルス信号33とを選択する選択回路34、34aと、位相比較調整値決定回路35からの調整後遅延回路制御信号36と調整時遅延回路制御信号37とを選択する選択回路38と、選択回路38の出力で制御される多段遅延回路39を備える。
本実施形態において、調整用パルス信号33は任意のパルスでよく、例えば入力パルス信号31および31aのいずれかでも可能である。また、調整する出力パルス信号数は任意の数をとることができる。
本実施形態に係る信号発生装置は、まず調整時には、選択回路34および34aは、調整用パルス信号33を選択し、選択回路38は調整時遅延回路制御信号37を選択する。
次に、調整時遅延回路制御信号37を変化させ、多段遅延回路39の遅延時間を変化させる。それにより、出力パルス信号32aのタイミングを変化させる。位相比較調整値決定回路35は、出力パルス信号32および32aの位相を比較し、位相が最も等しくなる調整時遅延回路制御信号37の値を自動的に決定し保持する。その値は調整後遅延回路制御信号36として保持される。
次に、調整後は、選択回路34および34aは入力パルス信号31および31aをそれぞれ選択し、選択回路38は調整後遅延回路制御信号36を選択する。
その結果、入力パルス信号31から出力パルス信号32までの伝播遅延時間と、入力パルス信号31aから出力パルス信号32aまでの伝播遅延時間を等しくする調整がなされ、電源電圧、動作温度、プロセスばらつきの変動により伝播遅延時間の絶対値が変動しても、出力パルス信号32および32aのタイミングの位相差は相対的に入力パルス信号31および31aの位相差と等しく調整できる。また、出力パルス信号32および32aの負荷容量や出力バッファ構成が異なる場合でも調整には何ら支障がない。
さらに、調整時は出力パルス信号32および32aのタイミングを等しくするだけでよいため、装置の自動化が容易でかつ安価に実現できる。なお、上述した自動調整手段が動作する時刻は任意であり、システムの起動時にもしくは随時定期的に実施してもよい。
このように本発明の第2の実施形態によれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置が提供される。
(第3の実施形態)
以下、本発明の第3の実施形態に係る信号発生装置について、図3を参照しながら説明する。
以下、本発明の第3の実施形態に係る信号発生装置について、図3を参照しながら説明する。
図3は本発明の第3の実施形態に係る信号発生装置の構成を示すブロック図である。図3において、本実施形態に係る信号発生装置では、入力クロック信号41をDLL回路42に入力し得られる複数の位相ずれ信号43から選択した所望の位相のパルス信号44および44aがそれぞれ伝播して出力される出力パルス信号45と45aとの間の位相を調整する手段を提供する。
本実施の形態に係る信号発生装置は、パルス信号44、44aと任意の調整用パルス信号46とを選択する選択回路47、47aと、出力パルス信号45と45aの位相を比較し調整値を決定する位相比較調整値決定回路48と、位相比較調整値決定回路48からの調整後遅延回路制御信号49と調整時遅延回路制御信号50を選択する選択回路51と、選択回路51の出力で制御される多段遅延回路52を備える。
本実施形態において、調整用パルス信号46は任意のパルスでよく、例えばパルス信号41、43、44、44aのいずれかでも可能である。また、調整する出力パルス信号数は任意の数をとることができる。
本実施の形態に係る信号発生装置は、まず調整時には、選択回路47および47aはそれぞれ調整用パルス信号46を選択し、選択回路51は調整時遅延回路制御信号50を選択する。
次に、調整時遅延回路制御信号50を変化させ、多段遅延回路52の遅延時間を変化させることにより、出力パルス45aのタイミングを変化させる。位相比較調整値決定回路48は、出力パルス45と45aの出力パルス信号の位相を比較し、位相が最も等しくなる調整時遅延回路制御信号50の値を自動的に決定し保持する。その値は調整後遅延回路制御信号49として保持される。
次に、調整後は、選択回路47および47aはパルス信号44および44aを選択し、選択回路51は調整後遅延回路制御信号49を選択する。
その結果、パルス信号44から出力パルス信号45までの伝播遅延時間と、パルス信号44aから出力パルス信号45aまでの伝播遅延時間を等しくする調整がなされ、電源電圧、動作温度、プロセスばらつきの変動により伝播遅延時間の絶対値が変動しても、出力パルス信号45および45aのタイミングの位相差は相対的にパルス信号44および44aの位相差と等しく調整できる。
ここで、パルス信号44および44aの位相差はDLL回路42で生成される高精度の位相ずれパルス43のうちから選択されるため、電源電圧、動作温度、プロセスばらつきの変動に影響されず、所望の出力パルス信号45および45a間の位相を調整できることになる。また、出力パルス信号45および45aの負荷容量や出力バッファ構成が異なる場合でも調整には何ら支障がない。さらに、調整時は出力パルス信号45および45aのタイミングを等しくするだけなので、装置の自動化が容易でかつ安価に実現できる。
さらに、任意の時に上記の位相調整手段を実施しておけば、必要に応じて選択する位相ずれパルス43を変更するだけで、所望の位相の出力パルスが得られるが、位相調整手段を再度実施する必要がない。なお、自動調整手段を実施する時刻は任意であり、システムの起動時にもしくは随時定期的に実施してもよい。
このように本発明の第3の実施形態によれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置が提供される。
(第4の実施形態)
以下、本発明の第4の実施形態に係る信号発生装置について、図4を参照しながら説明する。
以下、本発明の第4の実施形態に係る信号発生装置について、図4を参照しながら説明する。
図4は本発明の第4の実施形態に係る信号発生装置の構成を示すブロック図である。本実施形態に係る信号発生装置では、入力クロック信号61をDLL回路62に入力し得られる複数の位相ずれ信号63から選択した所望の位相のパルス信号64、65、64a、65aが伝播して出力される出力パルス信号67および67aの間の位相を調整する手段を提供する。
本実施形態に係る信号発生装置では、パルス信号64、64aと任意の調整用パルス信号66とを選択する選択回路69、69aと、パルス信号65、65aと任意の調整用パルス信号66aとを選択する選択回路70、70aと、選択回路69、70の出力信号CR、CFを入力とし所望の波形に整形する波形整形回路75と、選択回路69a、70aの出力信号CRa、CFaを入力とし所望の波形に整形する波形整形回路75aと、出力パルス信号67と67aの位相を比較し調整値を決定する位相比較調整値決定回路68と、位相比較調整値決定回路68からの調整後遅延回路制御信号72と調整時遅延回路制御信号71とを選択する選択回路73と、選択回路73の出力で制御される多段遅延回路74を備える。
本実施形態において、調整用パルス信号66および66aは任意のパルスでよく、例えばパルス信号61、63、64等のいずれかでもあっても可能である。また、調整する出力パルス信号数は任意の数をとることができる。さらに、本実施形態では波形整形回路75、75aは入力信号CR、CF、CRa、CFaをそれぞれ立上りタイミングパルス、立下りタイミングパルスとして波形整形を行うが、その機能や構成に限定するものではなく、様々な形態をとりうる。
本実施形態に係る信号発生装置は、まず調整時には、選択回路69、69aは調整用パルス信号66を選択し、選択回路70、70aは調整用パルス信号66aを選択し、選択回路73は調整時遅延回路制御信号71を選択する。選択回路69、70の出力信号CR、CFは波形整形回路75に入力され、出力信号CRの立上りエッジタイミングで立上り、信号CFの立上りエッジタイミングで立下る波形に整形される。同様に選択回路69a、70aの出力信号CRa、CFaは波形整形回路75aに入力され、信号CRaの立上りエッジタイミングで立上り、信号CFaの立上りエッジタイミングで立下る波形に整形される。
次に、調整時遅延回路制御信号71を変化させ、多段遅延回路74の遅延時間を変化させることにより、出力パルス67aのタイミングを変化させる。位相比較調整値決定回路68は、出力パルス67および67aの出力パルス信号の立上りもしくは立下り、あるいは両方のエッジタイミングを比較し、位相が最も等しくなる調整時遅延回路制御信号71の値を自動的に決定し保持する。その値は調整後遅延回路制御信号72として保持される。
次に、調整後は、選択回路69、69a、70、70aはそれぞれパルス信号64、64a、65、65aを選択し、選択回路73は調整後遅延回路制御信号72を選択する。
その結果、パルス信号64から出力パルス信号67の立上りエッジまでの伝播遅延時間と、パルス信号65から出力パルス信号67の立下りエッジまでの伝播遅延時間と、パルス信号64aから出力パルス信号67aの立上りエッジまでの伝播遅延時間と、パルス信号65aから出力パルス信号67aの立下りエッジまでの伝播遅延時間をすべて等しくする調整がなされ、電源電圧、動作温度、プロセスばらつきの変動により伝播遅延時間の絶対値が変動しても、出力パルス信号67および67aのタイミングの位相差、およびパルス幅は相対的にパルス信号64、64a、65、65aの間の相対位相差と等しく調整できる。
ここで、パルス信号64、64a、65、65aの間の位相差はDLL回路62で生成される高精度の位相ずれパルス63から選択されるため、電源電圧、動作温度、プロセスばらつきの変動に影響されず、所望の出力パルス信号67および67a間の位相差および各パルスのパルス幅を調整できることになる。また、出力パルス信号67および67aの負荷容量や出力バッファ構成が異なる場合でも調整には何ら支障がない。さらに、調整時は出力パルス信号67、67aのタイミングを等しくするだけでよいため、装置の自動化が容易でかつ安価に実現できる。
さらに、本第4の実施形態に係る信号発生装置によれば、任意の時に上記の調整手段を実施しておけば、必要に応じて選択する位相ずれパルス63を変更するだけで、所望の位相およびパルス幅をもつ出力パルスが得られ、上記の調整手段を再度実施する必要がない。なお、上記の自動調整手段の実施する時刻は任意であり、システムの起動時にもしくは随時定期的に実施してもよい。
このように本発明の第4の実施形態によれば、電源電圧、動作温度、プロセスばらつきによる位相のずれを抑制し、かつ外部負荷や出力バッファ構成が異なる場合でも高精度かつ容易に調整できる信号発生装置が提供される。
本発明は、上述した第1ないし第4の実施形態に限定せず、本発明の趣旨を逸脱しない範囲内で種々の変更、変形が可能である。また、本発明に係る信号発生装置が適用される半導体集積回路装置を備えることを特徴とする信号処理システムやハードディスクや固体撮像素子等の駆動システムを含む半導体集積回路システムにも適用が可能である。
さらに、本発明の信号発生装置や自動調整手段は単一の半導体集積回路装置内での構成に限定されるものではなく、複数の半導体集積回路装置に分割して構成された半導体集積回路システムにも適用が可能である。
以上説明したように、本発明は、信号発生装置、もしくは信号発生装置を備えた信号処理システムや駆動システム等の半導体集積装置システムに有用である。
1,11 基本クロックパルス信号
2,3,4,5 遅延回路
6,24,24a,25,34,34a,38,47,47a,51,69,69a,
7,28,39,52,74 多段遅延回路
12 可変遅延ライン
13 位相比較回路
14 制御信号発生回路
15 信号生成回路
16,42,62 DLL回路
21,21a,31,31a 入力パルス信号
22,22a,32,32a,45,45a,67,67a 出力パルス信号
23,33,46,66,66a 調整用パルス信号
26,37,50,71 調整時遅延回路制御信号
27,36,49,72 調整後遅延回路制御信号
35,48,68 位相比較調整値決定回路
41,61 入力クロック信号
43,63 位相ずれ信号
44,44a,64,64a,65,65a パルス信号
70,70a,73 選択回路
75,75a 波形整形回路
2,3,4,5 遅延回路
6,24,24a,25,34,34a,38,47,47a,51,69,69a,
7,28,39,52,74 多段遅延回路
12 可変遅延ライン
13 位相比較回路
14 制御信号発生回路
15 信号生成回路
16,42,62 DLL回路
21,21a,31,31a 入力パルス信号
22,22a,32,32a,45,45a,67,67a 出力パルス信号
23,33,46,66,66a 調整用パルス信号
26,37,50,71 調整時遅延回路制御信号
27,36,49,72 調整後遅延回路制御信号
35,48,68 位相比較調整値決定回路
41,61 入力クロック信号
43,63 位相ずれ信号
44,44a,64,64a,65,65a パルス信号
70,70a,73 選択回路
75,75a 波形整形回路
Claims (12)
- 複数の入力パルス信号および調整用パルス信号のうちの一方を選択する選択回路と、
該選択回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路と
を備え、
前記調整用パルス信号選択時での前記遅延量の差を調整することで、前記入力パルス信号選択時での出力パルス信号の位相差を制御することを特徴とする信号発生装置。 - 基準クロックから異なる位相を有する複数のパルス信号を生成するパルス生成回路と、
該パルス生成回路からのパルス信号および調整用パルス信号のうちの一方を選択する選択回路と、
該選択回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路と
を備え、
前記調整用パルス信号選択時での前記遅延量の差を調整することで、前記入力パルス信号選択時での出力パルス信号の位相差を制御することを特徴とする信号発生装置。 - 基準クロックから異なる位相を有する複数のパルス信号を生成するパルス生成回路と、
該パルス生成回路からのパルス信号および調整用パルス信号のうちの一方を選択する選択回路と、
該選択回路に接続され、選択された信号を所望の位相またはパルス幅に波形整形する波形整形回路と、
該波形整形回路に接続され、各入出力間の遅延量の差を調整可能な遅延回路と
を備え、
前記調整用パルス信号選択時での前記遅延量の差を調整することで、前記入力パルス信号選択時での出力パルス信号の位相差を制御することを特徴とする信号発生装置。 - 前記調整用パルス信号は前記入力パルス信号のうちの少なくとも1つであることを特徴とする請求項1に記載の信号発生装置。
- 前記調整用パルス信号は前記基準クロックおよびパルス生成回路からのパルス信号のうちの少なくとも1つであることを特徴とする請求項2または3に記載の信号発生装置。
- 前記パルス生成回路はDLL回路であることを特徴とする請求項2,3または5に記載の信号発生装置。
- 前記信号発生装置はさらに、
前記調整用パルス信号選択時での出力パルス信号のそれぞれの位相を検出する位相検出回路と、
該位相検出回路からの検出結果に基づいて前記遅延回路の調整値を決定する遅延調整値決定回路と
を備えることを特徴とする請求項1,2,3,4,5または6に記載の信号発生装置。 - 前記位相検出回路および遅延調整値決定回路は、前記信号発生装置の起動時に、または、随時自動的に動作することを特徴とする請求項7に記載の信号発生装置。
- 請求項1,2,3,4,5,6,7または8に記載の信号発生装置が適用される半導体集積回路装置を備えることを特徴とする半導体集積回路システム。
- 請求項1,2,3,4,5,6,7または8に記載の信号発生装置の機能を複数の半導体集積回路装置に分割して備えることを特徴とする半導体集積回路システム。
- 複数の入力パルス信号および調整用パルス信号のうち、該調整用パルス信号を選択する第1のステップと、
各入出力間の遅延量の差を調整することで、前記調整用パルス信号が伝播して出力される信号の位相差を制御する第2のステップと、
前記複数の入力パルス信号および調整用パルス信号のうち、前記入力パルス信号を選択する第3のステップと、
前記調整値を用いて前記入力パルス信号を伝播させて出力する第4のステップと
を含むことを特徴とする信号発生方法。 - 前記第2のステップは前記調整値を一時保持する工程を含み、
前記第4のステップは前記一時保持された調整値を読み出す工程を含むことを特徴とする請求項11に記載の信号発生方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005115306A JP2006295668A (ja) | 2005-04-13 | 2005-04-13 | 信号発生装置および方法ならびに半導体集積回路システム |
US11/396,453 US20060232314A1 (en) | 2005-04-13 | 2006-04-04 | Phase adjustment device, phase adjustment method, and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005115306A JP2006295668A (ja) | 2005-04-13 | 2005-04-13 | 信号発生装置および方法ならびに半導体集積回路システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006295668A true JP2006295668A (ja) | 2006-10-26 |
Family
ID=37107912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005115306A Pending JP2006295668A (ja) | 2005-04-13 | 2005-04-13 | 信号発生装置および方法ならびに半導体集積回路システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060232314A1 (ja) |
JP (1) | JP2006295668A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7826813B2 (en) * | 2006-12-22 | 2010-11-02 | Orthosoft Inc. | Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection |
US7642831B2 (en) * | 2007-07-23 | 2010-01-05 | Altera Corporation | Phase shift circuit with lower intrinsic delay |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6104225A (en) * | 1997-04-21 | 2000-08-15 | Fujitsu Limited | Semiconductor device using complementary clock and signal input state detection circuit used for the same |
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
US6580305B1 (en) * | 1999-12-29 | 2003-06-17 | Intel Corporation | Generating a clock signal |
JP3772089B2 (ja) * | 2000-12-18 | 2006-05-10 | 松下電器産業株式会社 | 位相オフセット演算回路および信号点マッピング回路 |
US7013407B2 (en) * | 2002-01-03 | 2006-03-14 | Intel Corporation | Method, apparatus, and system for high speed data transfer between electronic devices |
US6831491B2 (en) * | 2002-12-23 | 2004-12-14 | Agilent Technologies, Inc. | Systems and methods for correcting phase locked loop tracking error using feed-forward phase modulation |
JP4179884B2 (ja) * | 2003-01-08 | 2008-11-12 | 株式会社東芝 | 動作テスト回路を含む半導体集積回路、および、その動作テスト方法 |
-
2005
- 2005-04-13 JP JP2005115306A patent/JP2006295668A/ja active Pending
-
2006
- 2006-04-04 US US11/396,453 patent/US20060232314A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060232314A1 (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4309725B2 (ja) | デューティサイクル補正回路を備える半導体メモリ装置及び半導体メモリ装置でクロック信号を補間する回路 | |
US7535270B2 (en) | Semiconductor memory device | |
TWI611284B (zh) | 用於延遲鎖定電源供應調整器的設備及其方法 | |
JP5180793B2 (ja) | クロック生成回路、集積回路及び撮像センサ | |
JP2009284266A (ja) | Dll回路 | |
JP2011176615A (ja) | クロック制御回路及びこれを備える半導体装置 | |
JP5375330B2 (ja) | タイミング調整回路、タイミング調整方法及び補正値算出方法 | |
JP2006295668A (ja) | 信号発生装置および方法ならびに半導体集積回路システム | |
US20020006178A1 (en) | Digital PLL pulse generating apparatus | |
JP2008172574A (ja) | クロック位相シフト回路 | |
US9331676B2 (en) | Pulse signal generation circuit and operating method thereof | |
JP2015162052A (ja) | デューティ補正装置ならびにデューティ補正方法 | |
JP2007228145A (ja) | 半導体集積回路 | |
JP2008099002A (ja) | Dll回路 | |
JP5154901B2 (ja) | 信号生成回路 | |
CN108304019B (zh) | 电压调整器 | |
KR19990036836A (ko) | 클럭 제어회로 | |
JP2005050228A (ja) | クロック遅延回路、およびデータ出力回路 | |
JP2006270355A (ja) | 集積回路 | |
JP2007228045A (ja) | デジタルdll回路 | |
JP2004343291A (ja) | 位相調整回路 | |
JP2016127602A (ja) | クロック生成装置 | |
JP4502644B2 (ja) | メモリ制御装置 | |
JP2007300591A (ja) | 位相調整回路装置及びタイミング調整回路システム | |
JP2019135584A (ja) | データ処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |