JP2006293046A - Active matrix liquid crystal display and its manufacturing method - Google Patents

Active matrix liquid crystal display and its manufacturing method Download PDF

Info

Publication number
JP2006293046A
JP2006293046A JP2005114213A JP2005114213A JP2006293046A JP 2006293046 A JP2006293046 A JP 2006293046A JP 2005114213 A JP2005114213 A JP 2005114213A JP 2005114213 A JP2005114213 A JP 2005114213A JP 2006293046 A JP2006293046 A JP 2006293046A
Authority
JP
Japan
Prior art keywords
wiring
liquid crystal
lines
crystal display
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005114213A
Other languages
Japanese (ja)
Inventor
Akio Ota
昭雄 太田
Satoshi Morita
聡 森田
Makoto Murakami
誠 村上
Osamu Kobayashi
修 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005114213A priority Critical patent/JP2006293046A/en
Publication of JP2006293046A publication Critical patent/JP2006293046A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix liquid crystal display wherein the occurrence of a display defect is prevented by providing preventing means of destruction of a pixel and a TFT due to static electricity and to provide its manufacturing method. <P>SOLUTION: In the active matrix liquid crystal display 10 wherein a plurality of signa lines Y1, Y2, ..., Ym and a plurality of scanning lines X1, X2, ..., Xn are wired in a matrix shape on a light transmissive substrate, display regions are formed by regions enclosed by the plurality of signal lines and the plurality of scanning lines and wire lines for connecting the signal lines and the scanning lines to connection terminal for connecting an external part are formed at peripheral edge parts of the display regions, scanning line wiring lines 401, 402, ..., 40n respectively connected to the plurality of scanning lines and signal line wiring lines respectively connected to the plurality of signal lines are electrically connected to each other via a connection wiring line 30 and then the scanning lines and the signal lines are electrically disconnected one another from the connection wiring line 30 at a plurality of points. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、アクティブマトリクス型液晶表示装置及びその製造方法に関し、特に半導体スイッチング素子として薄膜トランジスタ(Thin Film Transistor.以下「TFT」という。)を使用したアクティブマトリクス型液晶表示装置において、静電気によるTFTの破壊防止手段を設けたアクティブマトリクス型液晶表示装置及びその製造方法に関する。   The present invention relates to an active matrix liquid crystal display device and a method for manufacturing the same, and more particularly to an active matrix liquid crystal display device using a thin film transistor (hereinafter referred to as “TFT”) as a semiconductor switching element. The present invention relates to an active matrix liquid crystal display device provided with prevention means and a method for manufacturing the same.

一般に液晶表示装置には薄型軽量、低消費電力という特徴があり、特に、薄膜トランジスタ方式のアクティブマトリクス型液晶表示装置は携帯電話機、携帯端末から大型テレビに至るまで幅広く利用されている。   In general, liquid crystal display devices are characterized by thinness, light weight and low power consumption. In particular, thin film transistor type active matrix liquid crystal display devices are widely used from mobile phones and portable terminals to large televisions.

まず、従来のアクティブマトリクス型液晶表示装置の一般的な構成を、数画素部分の平面図である図3、その数画素分の模式的な等価回路図である図4及び図3のA−A断面図である図5を参照して簡単に説明する。従来の液晶表示パネル10Aは、第1の透光性基板11上にマトリクス状に設けられた走査線X1、X2・・・、Xnと信号線Y1、Y2・・・、Ymで囲まれた領域毎に画素電極12が設けられており、この画素電極12は図4においては等価的に液晶容量CLCで表わされている。通常液晶容量CLCには補助容量電極13により形成された補助容量Csが並列に接続されている。液晶容量CLCの一端は駆動用の画素トランジスタ14に接続されているとともに、他端は第2の透光性基板15にカラーフィルタ層CFを介して設けられた対向電極16に接続されて所定のコモン電位Vcが印加されている。 First, a general configuration of a conventional active matrix type liquid crystal display device is shown in FIG. 3 which is a plan view of several pixel portions, and a schematic equivalent circuit diagram corresponding to several pixels of FIG. 4 and FIG. This will be briefly described with reference to FIG. The conventional liquid crystal display panel 10A includes a region surrounded by scanning lines X1, X2,..., Xn and signal lines Y1, Y2,. pixel electrodes 12 are provided, the pixel electrode 12 are equivalently represented by a liquid crystal capacitance C LC in FIG. 4 for each. Usually the liquid crystal capacitance C LC auxiliary capacitance Cs formed by the auxiliary capacitance electrodes 13 are connected in parallel. One end of the liquid crystal capacitance C LC is connected to the pixel transistor 14 for driving, the other end is connected to a counter electrode 16 provided through the color filter layer CF to the second light-transmitting substrate 15 a predetermined Common potential Vc is applied.

画素トランジスタ14は絶縁ゲート電界効果型の薄膜トランジスタTFT(Thin Film Transistor)からなり、そのソース電極Sは信号線Y1、Y2・・・、Ymに接続されて画像信号Vsの供給を受け、また、ドレイン電極Dは液晶容量CLCの一端、すなわち画素電極12に接続されている。さらに、画素トランジスタ14のゲート電極Gは走査線X1、X2・・・、Xnに接続されて所定の電圧を有するゲートパルスVgが印加されるようになされている。 The pixel transistor 14 is formed of an insulated gate field effect type thin film transistor TFT (Thin Film Transistor), and its source electrode S is connected to signal lines Y1, Y2,. electrode D is connected to one end of the liquid crystal capacitance C LC, i.e., the pixel electrode 12. Further, the gate electrode G of the pixel transistor 14 is connected to the scanning lines X1, X2,..., Xn so that a gate pulse Vg having a predetermined voltage is applied.

また、画素電極12及び対向電極16の表面にはそれぞれ配向膜(図示せず)が設けられているとともに、第1の透光性基板11と第2の透光性基板15との間には液晶17が封入されている。なお、符号18及び19はそれぞれSiOもしくはSiNからなる絶縁膜を示し、符号20はa−Si層を示す。そして複数本の走査線X1、X2・・・、Xn及び信号線Y1、Y2・・・、Ymは、基板の額縁部(基板の周縁部)の2方向ないしは1方向に引き出され、それぞれの終端部に走査線用入力端子部21及び信号線用入力端子部22が設けられている。 In addition, an alignment film (not shown) is provided on the surface of each of the pixel electrode 12 and the counter electrode 16, and between the first translucent substrate 11 and the second translucent substrate 15. Liquid crystal 17 is enclosed. Reference numerals 18 and 19 denote insulating films made of SiO 2 or SiN, respectively, and reference numeral 20 denotes an a-Si layer. A plurality of scanning lines X1, X2,..., Xn and signal lines Y1, Y2,..., Ym are drawn out in two directions or one direction of the frame portion of the substrate (peripheral portion of the substrate). A scanning line input terminal portion 21 and a signal line input terminal portion 22 are provided in the portion.

このような構成のアクティブマトリクス型液晶表示装置は、小型のものから対角40インチ(約102cm)ないし50インチ(約127cm)サイズ程度の大型のものまで製造されるようになってきている。特に中小型機種等においては、高精細化が進むにつれて今まで以上に静電気不良が発生しやすく、様々な対策が取られているが、その問題の1つとして製造工程中に各電極に静電気が溜まり、静電破壊が生じることがある。   The active matrix liquid crystal display device having such a structure has been manufactured from a small size to a large size of about 40 inches (about 102 cm) to 50 inches (about 127 cm) diagonal. Especially in small and medium-sized models, static defects are more likely to occur as high definition progresses, and various countermeasures have been taken. One of the problems is that static electricity is applied to each electrode during the manufacturing process. Accumulation and electrostatic breakdown may occur.

液晶表示装置は、製造工程において表示領域内に静電気が浸入すると、液晶表示装置としてでき上がった段階で表示欠陥が生じる。静電気は、製造工程においても、パネルを搬送する際にも、他のものと接触するだけで発生してしまう。また、配向膜のラビング時には摩擦により最も静電気が発生しやすい。したがって、液晶表示装置の製造技術分野では、静電気による表示欠陥が生じないようにすることは特に急務である。   In the liquid crystal display device, when static electricity enters the display area in the manufacturing process, a display defect occurs when the liquid crystal display device is completed. Static electricity is generated only by contact with other objects in the manufacturing process and when the panel is transported. Further, when the alignment film is rubbed, static electricity is most likely to occur due to friction. Therefore, in the manufacturing technical field of liquid crystal display devices, it is particularly urgent to prevent display defects due to static electricity.

このような静電気による表示欠陥を防止する方法として、下記特許文献1に記載の液晶基板の製造方法がある。この液晶基板の製造方法は、走査回路部TFTのソース・ドレイン電極とゲート電極とを共通に接続する短絡回路を形成する工程と、プラズマ雰囲気炉中での処理を施す処理工程と、後に前記短絡回路を除去して各電極を電気的に分離する分離工程とを備えた。そして、予め前記走査回路部TFTのソース・ドレイン電極とゲート電極間に短絡回路を形成しておき、静電気によるダメージを受容し易い工程を通過後に前記短絡回路を除去して各電極を電気的に分離することにしたため、両者間に静電気破壊等の原因となる電位差の発生を抑制することができる。   As a method for preventing such display defects due to static electricity, there is a method for manufacturing a liquid crystal substrate described in Patent Document 1 below. The method of manufacturing the liquid crystal substrate includes a step of forming a short circuit that commonly connects the source / drain electrodes and the gate electrode of the scanning circuit unit TFT, a processing step of performing a treatment in a plasma atmosphere furnace, and the short circuit later. And a separation step of electrically separating each electrode by removing the circuit. Then, a short circuit is formed in advance between the source / drain electrodes and the gate electrode of the scanning circuit unit TFT, and after passing through a process that easily accepts damage due to static electricity, the short circuit is removed to electrically connect each electrode. Since the separation is performed, generation of a potential difference that causes electrostatic breakdown or the like can be suppressed between the two.

特に、前記画素トランジスタ部TFTのソース電極とドレイン電極とゲート電極の少なくとも一対の電極を共通に接続する短絡回路を形成する工程と、プラズマ雰囲気炉中での処理を施す処理工程と、後に前記短絡回路を除去して各電極を電気的に分離する分離工程とを備えた。そして、画素トランジスタ部TFTのソース電極とドレイン電極とゲート電極の少なくとも一対の電極に短絡回路を形成して、静電気によるダメージを受容し易い工程を通過後に前記短絡回路を除去して各電極を電気的に分離することにしたため、静電気等によるダメージを回避することができる。
特開平8−114815号公報(段落[0015]、[0016])
In particular, a step of forming a short circuit for commonly connecting at least a pair of electrodes of a source electrode, a drain electrode and a gate electrode of the pixel transistor portion TFT, a processing step of performing a treatment in a plasma atmosphere furnace, and the short circuit later And a separation step of electrically separating each electrode by removing the circuit. Then, a short circuit is formed on at least a pair of the source electrode, the drain electrode, and the gate electrode of the pixel transistor portion TFT, and after passing through a process that easily accepts damage due to static electricity, the short circuit is removed to electrically connect each electrode. Therefore, damage due to static electricity or the like can be avoided.
JP-A-8-1114815 (paragraphs [0015] and [0016])

しかしながら、上記特許文献1に開示された液晶基板の製造方法においては、画素トランジスタTFTとは異なる走査回路部TFT、すなわちゲートドライバIC乃至ソースドライバICのソース・ドレイン電極及びゲート電極間を短絡回路で接続することにより、プラズマ雰囲気炉中での処理工程において発生する静電気によるダメージをこの短絡回路で受容するものであるが、本来短絡回路によって静電気ダメージを避けなくとも、ソース・ドレイン電極およびゲート電極が同電位であればこのような短絡回路を設ける必要がない。   However, in the method of manufacturing a liquid crystal substrate disclosed in Patent Document 1, a scanning circuit unit TFT different from the pixel transistor TFT, that is, a gate driver IC or a source / drain electrode of the source driver IC and a gate electrode with a short circuit. By connecting, the short circuit can accept damage caused by static electricity generated in the processing process in the plasma atmosphere furnace, but the source / drain electrodes and gate electrodes are not necessarily avoided by the short circuit. If the potential is the same, there is no need to provide such a short circuit.

そこで本願発明者らは、アクティブマトリクス基板の初期の製造工程においても有効な外部からの静電気の侵入による画素、TFTの破壊防止を達成しうる構成を検討すべく種々実験を重ねた結果、アクティブマトリクス基板の走査線と信号線とを全て同一の接続配線に接続して短絡しておき、製造工程の後半で他の工程と同時にこれらの短絡手段を除去することにより外部からの静電気の侵入による画素、TFTの破壊防止を達成できることを見出し、本発明に至ったものである。   Therefore, the inventors of the present application have conducted various experiments to examine a configuration that can achieve the prevention of destruction of pixels and TFTs due to intrusion of static electricity from the outside that is effective even in the initial manufacturing process of the active matrix substrate. Pixels due to intrusion of static electricity from the outside by removing all shorting means simultaneously with other processes in the second half of the manufacturing process by connecting all the scanning lines and signal lines of the substrate to the same connection wiring. The present inventors have found that the TFT can be prevented from being destroyed, and have achieved the present invention.

すなわち、本発明の目的は、静電気による画素及びTFTの破壊防止手段を設けたことにより表示欠陥の発生を防止したアクティブマトリクス型液晶表示装置及びその製造方法を提供すること。である。   That is, an object of the present invention is to provide an active matrix liquid crystal display device that prevents the occurrence of display defects by providing a means for preventing destruction of pixels and TFTs due to static electricity, and a method for manufacturing the same. It is.

上記目的を達成するために、本発明の請求項1に記載のアクティブマトリクス型液晶表示装置の発明は、透光性基板上に複数の信号線及び走査線がマトリクス状に配線され、前記複数の信号線及び走査線に囲まれた領域が表示領域を形成し、前記表示領域の周縁部に前記信号線及び走査線を外部接続用接続端子に接続するための配線が形成されたアクティブマトリクス型液晶表示装置であって、
前記複数の走査線のそれぞれに接続された走査線配線と前記複数の信号線のそれぞれに接続された信号線配線とが互いに接続配線を介して電気的に接続された後に、各走査線配線及び信号線配線のそれぞれが互いに複数箇所で前記接続配線から電気的に切断されていることを特徴とする。
In order to achieve the above object, an active matrix type liquid crystal display device according to claim 1 of the present invention is characterized in that a plurality of signal lines and scanning lines are wired in a matrix on a light-transmitting substrate. An active matrix type liquid crystal in which a region surrounded by the signal lines and the scanning lines forms a display region, and wiring for connecting the signal lines and the scanning lines to the connection terminals for external connection is formed in the peripheral portion of the display region A display device,
After the scanning line wiring connected to each of the plurality of scanning lines and the signal line wiring connected to each of the plurality of signal lines are electrically connected to each other via the connection wiring, each scanning line wiring and Each of the signal line wirings is electrically disconnected from the connection wiring at a plurality of locations.

また、請求項2に記載の発明は、請求項1に記載のアクティブマトリクス型液晶表示装置にかかり、前記複数の信号線配線及び走査線配線のそれぞれは静電保護素子と前記静電保護素子を迂回するように配設された迂回配線を有し、前記迂回配線が複数箇所で電気的に切断されていることを特徴とする。   According to a second aspect of the present invention, there is provided the active matrix liquid crystal display device according to the first aspect, wherein each of the plurality of signal line wirings and scanning line wirings includes an electrostatic protection element and the electrostatic protection element. It has a detour wiring arranged so as to detour, and the detour wiring is electrically disconnected at a plurality of locations.

また、請求項3に記載の発明は、請求項2に記載のアクティブマトリクス型液晶表示装置にかかり、前記迂回配線がアルミニウム又はアルミニウム合金からなることを特徴とする。   According to a third aspect of the invention, there is provided the active matrix type liquid crystal display device according to the second aspect, wherein the bypass wiring is made of aluminum or an aluminum alloy.

請求項4に記載のアクティブマトリクス型液晶表示装置の製造方法の発明は、透光性基板上に複数の信号線及び走査線をマトリクス状に配線すると共に前記複数の信号線及び走査線を外部接続用接続端子に接続する配線を形成する工程と、
前記複数の走査線にそれぞれ接続された走査線配線と前記複数の信号線にそれぞれ接続された信号線配線を接続配線を介して電気的に接続する工程と、
その後の工程において前記走査線配線と信号線配線とをそれぞれ前記接続配線の近傍の複数箇所で電気的に切断する工程と、
を含むことを特徴とする。
According to a fourth aspect of the present invention, there is provided a method of manufacturing an active matrix liquid crystal display device, wherein a plurality of signal lines and scanning lines are arranged in a matrix on a translucent substrate, and the plurality of signal lines and scanning lines are externally connected. Forming a wiring connected to the connection terminal for use;
Electrically connecting the scanning line wiring respectively connected to the plurality of scanning lines and the signal line wiring respectively connected to the plurality of signal lines via a connection wiring;
Electrically cutting the scanning line wiring and the signal line wiring at a plurality of locations in the vicinity of the connection wiring, respectively, in a subsequent process;
It is characterized by including.

また、請求項5に記載の発明は、請求項4に記載のアクティブマトリクス型液晶表示装置の製造方法にかかり、前記信号線及び走査線に接続された配線上に静電保護素子を形成する工程と、
前記走査線に接続された配線上に形成された静電保護素子を迂回するように迂回配線を形成する工程と、
を備え、前記走査線配線と信号線配線とをそれぞれ前記接続配線の近傍の複数箇所で電気的に切断する工程において、前記迂回配線を電気的に切断することを特徴とする。
According to a fifth aspect of the present invention, there is provided the method of manufacturing the active matrix liquid crystal display device according to the fourth aspect, wherein the electrostatic protection element is formed on the wiring connected to the signal line and the scanning line. When,
Forming a bypass wiring so as to bypass the electrostatic protection element formed on the wiring connected to the scanning line;
The bypass line is electrically disconnected in the step of electrically disconnecting the scanning line wiring and the signal line wiring at a plurality of locations in the vicinity of the connection wiring.

また、請求項6に記載の発明は、請求項5に記載のアクティブマトリクス型液晶表示装置の製造方法にかかり、前記迂回配線がアルミニウム又はアルミニウム合金から形成されており、前記走査線配線と信号線配線とをそれぞれ前記接続配線の近傍の複数箇所で電気的に切断する工程は、前記透光性基板上に形成されたIZO(Indium Zinc Oxide)からなる透明電極材料の湿式エッチング工程において前記迂回配線を同時に切断することを特徴とする。   According to a sixth aspect of the present invention, there is provided an active matrix liquid crystal display device manufacturing method according to the fifth aspect, wherein the bypass wiring is formed of aluminum or an aluminum alloy, and the scanning line wiring and the signal line are formed. The step of electrically cutting each of the wirings at a plurality of locations in the vicinity of the connection wiring includes the detour wiring in a wet etching process of a transparent electrode material made of IZO (Indium Zinc Oxide) formed on the translucent substrate. Are simultaneously cut.

本発明は上記構成を備えることにより、以下に示す優れた効果を奏する。すなわち、請求項1の発明によれば、製造時には複数の走査線及び信号線のそれぞれに接続された走査線配線及び信号線配線が接続配線に接続されていると共に、完成前にそれぞれの走査線配線及び信号線配線が複数箇所で互いに切断されているので、製造時に外部から侵入した静電気があっても各配線は同電位となっているために画素、TFTは何らダメージを受けることなく、後の製造工程において走査線配線及び信号線配線を複数箇所で切断することにより、表示欠陥の生じにくいアクティブマトリクス型液晶表示装置を提供できる。また、走査線配線と信号線配線が複数箇所で切断されるために確実に切断できる。   By providing the above configuration, the present invention has the following excellent effects. That is, according to the first aspect of the present invention, the scanning line wiring and the signal line wiring connected to each of the plurality of scanning lines and signal lines are connected to the connection wiring at the time of manufacture, and each scanning line is connected before the completion. Since the wiring and the signal line wiring are cut from each other at a plurality of locations, even if there is static electricity that has entered from the outside during manufacturing, each wiring is at the same potential. By cutting the scanning line wiring and the signal line wiring at a plurality of locations in the manufacturing process, it is possible to provide an active matrix liquid crystal display device in which display defects are unlikely to occur. In addition, since the scanning line wiring and the signal line wiring are cut at a plurality of locations, they can be cut reliably.

また、請求項2の発明によれば、走査線配線及び信号線配線上に静電保護素子が設けられている場合においても、迂回電極を形成することにより走査線及び信号線が同電位とすることができ、後の製造工程においてこの迂回電極を電気的に切断するようになせば、この切断工程以前に静電気が侵入したとしても静電破壊を起こすことなく表示欠陥の生じにくいアクティブマトリクス型液晶表示装置を提供できる。   According to the invention of claim 2, even when the electrostatic protection element is provided on the scanning line wiring and the signal line wiring, the scanning line and the signal line are set to the same potential by forming the bypass electrode. If the bypass electrode is electrically cut in a later manufacturing process, even if static electricity enters before this cutting process, the active matrix type liquid crystal is less likely to cause display defects without causing electrostatic breakdown. A display device can be provided.

また、請求項3の発明によれば、迂回配線がアルミニウム又はアルミニウム合金からなるものとすることにより、透光性基板上に設けられる透明電極をIZOにより形成すれば、この透明電極を形成する際のエッチング処理時に同時に迂回配線をエッチングにより切断でき、この迂回配線のエッチング処理工程を別途設ける必要がなく、製造工程を簡略化できる。   According to a third aspect of the present invention, when the bypass wiring is made of aluminum or an aluminum alloy and the transparent electrode provided on the translucent substrate is formed of IZO, the transparent electrode is formed. In this etching process, the bypass wiring can be cut simultaneously by etching, and it is not necessary to provide a separate etching process for the bypass wiring, thereby simplifying the manufacturing process.

請求項4の発明によれば、請求項1の効果を奏するアクティブマトリクス型液晶表示装置を簡単な製造方法で製造することができる。   According to the invention of claim 4, the active matrix type liquid crystal display device having the effect of claim 1 can be manufactured by a simple manufacturing method.

また、請求項5及び6の発明によれば、それぞれ請求項2及び3の効果を奏するアクティブマトリクス型液晶表示装置の製造方法を提供できる。   Moreover, according to the invention of Claim 5 and 6, the manufacturing method of the active-matrix liquid crystal display device which has the effect of Claim 2 and 3 can be provided, respectively.

以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するためのアクティブマトリクス型液晶表示装置及びその製造方法を例示するものであって、本発明をこのアクティブマトリクス型液晶表示装置及びその製造方法に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。   Hereinafter, the best embodiment of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies an active matrix type liquid crystal display device and a manufacturing method thereof for embodying the technical idea of the present invention. It is not intended to be specific to manufacturing methods, and other embodiments within the scope of the claims are equally applicable.

図1は本発明の液晶表示装置の一部を拡大して示す拡大平面図であり、図2は図1のB部拡大図である。   FIG. 1 is an enlarged plan view showing a part of the liquid crystal display device of the present invention in an enlarged manner, and FIG. 2 is an enlarged view of a portion B in FIG.

実施例に係るアクティブマトリクス型の液晶表示装置10は、一対の透光性基板の何れかの基板上にマトリクス状に設けられた走査線X1、X2、・・・、Xnと信号線Y1、Y2、・・・、Ymが設けられている。このうち、走査線X1、X2、・・・、Xn及び信号線Y1、Y2、・・・、Ymで囲まれた領域が表示領域であり、この表示領域の周囲に各配線と外部からの各種信号等が供給される接続端子(図示省略)とを結ぶ各種配線が設けられている。   The active matrix liquid crystal display device 10 according to the embodiment includes scanning lines X1, X2,..., Xn and signal lines Y1, Y2 provided in a matrix on one of a pair of translucent substrates. ,..., Ym are provided. Among these, the area surrounded by the scanning lines X1, X2,..., Xn and the signal lines Y1, Y2,..., Ym is a display area. Various wirings that connect to connection terminals (not shown) to which signals and the like are supplied are provided.

この有効表示領域においては、各走査線及び信号線で囲まれた領域毎に表示に寄与する画素電極12が設けられている。また、スイッチングトランジスタ14はTFTからなり、そのソース電極Sは信号線Y1、Y2、・・・、Ymに接続され、ゲート電極Gは走査線X1、X2、・・・、Xnに接続され、さらに、ドレイン電極Dは画素電極12に接続されている。また、ドレイン電極Dの下部には補助容量電極13が、走査線X1、X2、・・・、Xnと平行に設けられている。これらの液晶表示装置10の表示領域の具体的構成及び動作原理は、図3〜図5に示した従来例のものと同様であるので、必要に応じて図3〜図5を引用して説明することとする。   In this effective display area, pixel electrodes 12 that contribute to display are provided for each area surrounded by each scanning line and signal line. The switching transistor 14 is made of a TFT, and its source electrode S is connected to the signal lines Y1, Y2,..., Ym, the gate electrode G is connected to the scanning lines X1, X2,. The drain electrode D is connected to the pixel electrode 12. Further, an auxiliary capacitance electrode 13 is provided below the drain electrode D in parallel with the scanning lines X1, X2,. The specific configuration and operation principle of the display area of these liquid crystal display devices 10 are the same as those of the conventional example shown in FIGS. 3 to 5, and will be described with reference to FIGS. 3 to 5 as necessary. I decided to.

この液晶表示装置10は、図5に示したように、透光性基板11上に絶縁膜11’を介してアルミニウム又はアルミニウム合金により走査線X1、X2、・・・、Xn及びこれらの走査線に平行に各補助容量電極13が形成されている。   As shown in FIG. 5, the liquid crystal display device 10 includes scanning lines X1, X2,..., Xn and scanning lines formed of aluminum or an aluminum alloy on an optically transparent substrate 11 with an insulating film 11 ′ interposed therebetween. Each auxiliary capacitance electrode 13 is formed in parallel with the first electrode.

前記走査線X1、X2、・・・、Xn及び信号線Y1、Y2、・・・、Ymの一端には、後述する接続配線30に接続するための走査線配線401、402、・・・、40n及び信号線配線(図示省略)が接続され、この走査線配線401、402、・・・、40n及び信号線配線は接続配線30を介して電気的に接続されている。なお、図1においては接続配線30と走査線配線401、402、・・・、40nとの接続部分を示しており、接続配線30と信号線配線との接続構造については、図1に示すものと同様の構成からなるためにその説明は省略し、以下には図1に示す走査線配線401、402、・・・、40n周辺の構造についてのみ説明する。   The scanning lines X1, X2,..., Xn and the signal lines Y1, Y2,..., Ym are connected to scanning lines 401, 402,. 40n and signal line wiring (not shown) are connected, and the scanning line wirings 401, 402,..., 40n and signal line wiring are electrically connected via the connection wiring 30. 1 shows a connection portion between the connection wiring 30 and the scanning line wirings 401, 402,..., 40n, and the connection structure between the connection wiring 30 and the signal line wiring is shown in FIG. The description thereof will be omitted, and only the structure around the scanning line wirings 401, 402,..., 40n shown in FIG.

走査線配線401、402、・・・、40nは、走査線X1、X2、・・・、Xnから表示領域外へ延設されており、表示領域の外縁部に引き回された接続配線に電気的に接続されている。そして、この走査線配線401、402、・・・、40n上には、走査線X1、X2、・・・、Xnへの静電気の侵入を阻止する静電保護素子31が設けられている。この静電保護素子31は、図2に示すように、走査線や信号線に印加される電圧では導通せず、静電気のような高電圧が印加されたときに全ての配線が短絡する素子であって、例えば一対のダイオード接続されたTFTを逆並列接続した静電保護素子であり、なお、走査線配線41n、41nと401、402、・・・、40nとはコンタクトホール32を介して接続されている。   The scanning line wirings 401, 402,..., 40n are extended from the scanning lines X1, X2,..., Xn to the outside of the display area. Connected. On the scanning line wirings 401, 402,..., 40n, electrostatic protection elements 31 are provided that prevent static electricity from entering the scanning lines X1, X2,. As shown in FIG. 2, the electrostatic protection element 31 is an element that does not conduct at a voltage applied to a scanning line or a signal line, and shorts all wiring when a high voltage such as static electricity is applied. For example, it is an electrostatic protection element in which a pair of diode-connected TFTs are connected in antiparallel, and the scanning line wirings 41n, 41n and 401, 402,..., 40n are connected via the contact holes 32. Has been.

このような構成からなる静電保護素子31では、通常走査線や信号線に印加される電圧では導通しないため、このままでは接続端子30に走査線配線401、402、・・・、40n及び信号線配線を接続しても同電位に保つことはできない。そこで、この静電保護素子31により各配線の接続が阻害されないように走査線配線401、402、・・・、40nと41nとの間にはこの静電保護素子31を迂回するように迂回配線42が設けられている。この迂回配線42を設けたことにより、走査線上X1、X2、・・・、Xnが走査線配線401、402、・・・、40n、41n及び迂回配線42を通って接続配線30に接続され、同様に信号線も信号線配線及び迂回配線を経由して接続配線30に接続されるため、この両配線を同電位に保つことができる。   Since the electrostatic protection element 31 having such a configuration does not conduct at a voltage normally applied to the scanning line or the signal line, the scanning line wiring 401, 402,. Even if wiring is connected, the same potential cannot be maintained. In order to prevent the electrostatic protection element 31 from interfering with the connection of the respective wirings, a bypass wiring is provided between the scanning line wirings 401, 402,..., 40n and 41n so as to bypass the electrostatic protection element 31. 42 is provided. By providing this bypass wiring 42, the scanning lines X1, X2,..., Xn are connected to the connection wiring 30 through the scanning line wirings 401, 402,. Similarly, since the signal line is connected to the connection wiring 30 via the signal line wiring and the bypass wiring, both wirings can be kept at the same potential.

また、迂回配線42はアルミニウム又はアルミニウム合金から形成され、好ましくは走査線配線401、402、・・・、40n及び走査線X1、X2、・・・、Xnも同様の材料からなり、一体成形される。そして、この迂回配線42上には複数の切断領域341、342、・・・、34nが形成されており、一連の製造工程における絶縁膜18被覆の際に、この切断領域341、342、・・・、34nには絶縁膜18が被覆されず、配線が露出した状態となる。この切断領域341、342、・・・、34nはより確実に切断を行うために複数部分で切断されることが好ましい。   The bypass wiring 42 is made of aluminum or an aluminum alloy, and preferably the scanning line wirings 401, 402,..., 40n and the scanning lines X1, X2,. The A plurality of cutting regions 341, 342,..., 34n are formed on the bypass wiring 42, and the cutting regions 341, 342,. The insulating film 18 is not covered on 34n, and the wiring is exposed. These cutting regions 341, 342,..., 34n are preferably cut at a plurality of portions in order to cut more reliably.

この状態で後の種々の工程を行うが、その際に基板が他のものと接触等を起こし、各電極等に静電気が侵入しても、信号線及び走査線が同電位であるためにこの静電気によりTFT等が静電破壊を起こすことはない。   In this state, various subsequent processes are performed. At this time, even if the substrate comes into contact with other objects and static electricity enters the electrodes, the signal lines and scanning lines are at the same potential. The TFT or the like does not cause electrostatic breakdown due to static electricity.

また、迂回電極42の切断領域341、342、・・・、34nでの切断に際しては、所定のエッチング処理で行うが、透光性基板上に形成される透明電極をIZO(Indium Zinc Oxide)により形成しておけば、この透明電極のエッチング処理の際に同時に切断領域341、342、・・・、34nのエッチングを行うことができ、別途処理工程を追加することなく迂回電極42の切断ができる。なお、透明電極材料として現在広く使用されているITO(Indium Tin Oxide)により透明電極を形成する際には、この迂回電極42の切断工程が別途必要となる。この切断工程としては、透明電極のパターニング後に行うのが好ましく、このタイミングで迂回電極42を切断すれば、迂回電極42の一部を除く金属層(金属配線が形成されている層)の上層にこのITOからなる透明電極が形成されることとなり、切断工程において迂回電極42以外の切断したくない他の配線を保護することができる。このように迂回電極42を切断する工程が製造工程全体の後半に行われることにより、製造工程の初期段階での静電破壊を良好に防止することができる。   Further, when the detour electrode 42 is cut at the cutting regions 341, 342,..., 34n, it is performed by a predetermined etching process, and the transparent electrode formed on the translucent substrate is made of IZO (Indium Zinc Oxide). If formed, the cutting regions 341, 342,..., 34n can be simultaneously etched during the transparent electrode etching process, and the bypass electrode 42 can be cut without additional processing steps. . In addition, when forming a transparent electrode by ITO (Indium Tin Oxide) currently widely used as a transparent electrode material, the cutting process of this bypass electrode 42 is needed separately. This cutting step is preferably performed after the patterning of the transparent electrode. If the bypass electrode 42 is cut at this timing, the metal layer (layer on which the metal wiring is formed) excluding a part of the bypass electrode 42 is formed. The transparent electrode made of ITO is formed, and other wirings that are not desired to be cut other than the bypass electrode 42 can be protected in the cutting process. As described above, the step of cutting the bypass electrode 42 is performed in the latter half of the entire manufacturing process, whereby electrostatic breakdown at the initial stage of the manufacturing process can be satisfactorily prevented.

以上のように、本発明においては、走査線配線及び信号線配線に迂回配線を設けて接続配線に接続することにより、走査線及び信号線が同電位に保たれるため、走査線、信号線及び各種電極に静電気が侵入した際にもこの静電気により静電破壊等が生じることを防止することができる。   As described above, in the present invention, the scanning line and the signal line are maintained at the same potential by providing the bypass line in the scanning line wiring and the signal line wiring and connecting to the connection wiring. In addition, even when static electricity enters the various electrodes, it is possible to prevent electrostatic breakdown or the like from occurring due to this static electricity.

また、上記実施例においては、透過性液晶表示装置について説明したが、これに限らず、例えば半透過型液晶表示装置にも適応でき、その際には反射用電極を走査線あるいは信号線に接続することにより、この反射用電極に静電気が侵入した際にもこの静電気による静電破壊を防止することができる。   In the above embodiment, the transmissive liquid crystal display device has been described. However, the present invention is not limited to this. For example, the transmissive liquid crystal display device can also be applied to a transflective liquid crystal display device. Thus, even when static electricity enters the reflective electrode, electrostatic breakdown due to the static electricity can be prevented.

図1は本発明の液晶表示装置の一部を拡大して示す拡大平面図、FIG. 1 is an enlarged plan view showing an enlarged part of a liquid crystal display device of the present invention, 図2は図1のB部拡大図2 is an enlarged view of part B of FIG. 図3は従来の液晶表示装置の数画素部分の平面図FIG. 3 is a plan view of several pixel portions of a conventional liquid crystal display device. 図4は図3の液晶表示装置の数画素分の模式的な等価回路図、4 is a schematic equivalent circuit diagram for several pixels of the liquid crystal display device of FIG. 図5は図5のA−A断面図。5 is a cross-sectional view taken along the line AA in FIG.

符号の説明Explanation of symbols

10、10A 液晶表示装置
12 画素電極
13 補助容量電極
14 画素トランジスタ
16 対向電極
17 液晶
11’、18、19 絶縁膜
20、36 a−Si層
30 接続配線
31 静電保護素子
32 コンタクトホール
35 トランジスタ
341、・・・、34n 切断領域
401、・・・、40n、41n 走査線配線
42 迂回配線
X1、X2、・・・、Xn 走査線
Y1、Y2、・・・、Ym 信号線
10, 10A Liquid crystal display device 12 Pixel electrode 13 Auxiliary capacitance electrode 14 Pixel transistor 16 Counter electrode 17 Liquid crystal 11 ′, 18, 19 Insulating film 20, 36 a-Si layer 30 Connection wiring 31 Electrostatic protection element 32 Contact hole 35 Transistor 341 ,..., 34n Cutting region 401,..., 40n, 41n Scanning line wiring 42 Detour wiring X1, X2, ..., Xn Scanning line Y1, Y2, ..., Ym Signal line

Claims (6)

透光性基板上に複数の信号線及び走査線がマトリクス状に配線され、前記複数の信号線及び走査線に囲まれた領域が表示領域を形成し、前記表示領域の周縁部に前記信号線及び走査線を外部接続用接続端子に接続するための配線が形成されたアクティブマトリクス型液晶表示装置であって、
前記複数の走査線のそれぞれに接続された走査線配線と前記複数の信号線のそれぞれに接続された信号線配線とが互いに接続配線を介して電気的に接続された後に、各走査線配線及び信号線配線のそれぞれが互いに複数箇所で前記接続配線から電気的に切断されていることを特徴とするアクティブマトリクス型液晶表示装置。
A plurality of signal lines and scanning lines are arranged in a matrix on a light-transmitting substrate, a region surrounded by the plurality of signal lines and scanning lines forms a display region, and the signal lines are formed at a peripheral portion of the display region. And an active matrix liquid crystal display device in which a wiring for connecting the scanning line to the connection terminal for external connection is formed,
After the scanning line wiring connected to each of the plurality of scanning lines and the signal line wiring connected to each of the plurality of signal lines are electrically connected to each other via the connection wiring, each scanning line wiring and An active matrix liquid crystal display device, wherein each of the signal line wirings is electrically disconnected from the connection wiring at a plurality of locations.
前記複数の信号線配線及び走査線配線のそれぞれは静電保護素子と前記静電保護素子を迂回するように配設された迂回配線を有し、前記迂回配線が複数箇所で電気的に切断されていることを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。   Each of the plurality of signal line wirings and scanning line wirings has an electrostatic protection element and a bypass wiring arranged to bypass the electrostatic protection element, and the bypass wiring is electrically disconnected at a plurality of locations. The active matrix liquid crystal display device according to claim 1, wherein the liquid crystal display device is an active matrix liquid crystal display device. 前記迂回配線がアルミニウム又はアルミニウム合金からなることを特徴とする請求項2に記載のアクティブマトリクス型液晶表示装置。   3. The active matrix liquid crystal display device according to claim 2, wherein the bypass wiring is made of aluminum or an aluminum alloy. 透光性基板上に複数の信号線及び走査線をマトリクス状に配線すると共に前記複数の信号線及び走査線を外部接続用接続端子に接続する配線を形成する工程と、
前記複数の走査線にそれぞれ接続された走査線配線と前記複数の信号線にそれぞれ接続された信号線配線を接続配線を介して電気的に接続する工程と、
その後の工程において前記走査線配線と信号線配線とをそれぞれ前記接続配線の近傍の複数箇所で電気的に切断する工程と、
を含むことを特徴とするアクティブマトリクス型液晶表示装置の製造方法。
Forming a plurality of signal lines and scanning lines on a light-transmitting substrate in a matrix and forming a wiring for connecting the plurality of signal lines and scanning lines to an external connection terminal;
Electrically connecting the scanning line wiring respectively connected to the plurality of scanning lines and the signal line wiring respectively connected to the plurality of signal lines via a connection wiring;
Electrically cutting the scanning line wiring and the signal line wiring at a plurality of locations in the vicinity of the connection wiring, respectively, in a subsequent process;
A method of manufacturing an active matrix liquid crystal display device comprising:
前記信号線及び走査線に接続された配線上に静電保護素子を形成する工程と、
前記走査線に接続された配線上に形成された静電保護素子を迂回するように迂回配線を形成する工程と、
を備え、前記走査線配線と信号線配線とをそれぞれ前記接続配線の近傍の複数箇所で電気的に切断する工程において、前記迂回配線を電気的に切断することを特徴とする請求項4に記載のアクティブマトリクス型液晶表示装置の製造方法。
Forming an electrostatic protection element on the wiring connected to the signal line and the scanning line;
Forming a bypass wiring so as to bypass the electrostatic protection element formed on the wiring connected to the scanning line;
5. The step of electrically disconnecting the scanning line wiring and the signal line wiring at a plurality of locations in the vicinity of the connection wiring, respectively, wherein the bypass wiring is electrically disconnected. Of manufacturing an active matrix liquid crystal display device.
前記迂回配線がアルミニウム又はアルミニウム合金から形成されており、前記走査線配線と信号線配線とをそれぞれ前記接続配線の近傍の複数箇所で電気的に切断する工程は、前記透光性基板上に形成されたIZO(Indium Zinc Oxide)からなる透明電極材料の湿式エッチング工程において前記迂回配線を同時に切断することを特徴とする請求項5に記載のアクティブマトリクス型液晶表示装置の製造方法。   The bypass wiring is formed of aluminum or an aluminum alloy, and the step of electrically cutting the scanning line wiring and the signal line wiring at a plurality of locations in the vicinity of the connection wiring is formed on the translucent substrate. 6. The method of manufacturing an active matrix liquid crystal display device according to claim 5, wherein the bypass wiring is simultaneously cut in a wet etching process of a transparent electrode material made of indium zinc oxide (IZO).
JP2005114213A 2005-04-12 2005-04-12 Active matrix liquid crystal display and its manufacturing method Withdrawn JP2006293046A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005114213A JP2006293046A (en) 2005-04-12 2005-04-12 Active matrix liquid crystal display and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005114213A JP2006293046A (en) 2005-04-12 2005-04-12 Active matrix liquid crystal display and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006293046A true JP2006293046A (en) 2006-10-26

Family

ID=37413689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005114213A Withdrawn JP2006293046A (en) 2005-04-12 2005-04-12 Active matrix liquid crystal display and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006293046A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105685A (en) * 2013-01-30 2013-05-15 江苏亿成光电科技有限公司 Anti-static wide temperature liquid crystal display module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103105685A (en) * 2013-01-30 2013-05-15 江苏亿成光电科技有限公司 Anti-static wide temperature liquid crystal display module

Similar Documents

Publication Publication Date Title
JP4088619B2 (en) Active matrix substrate and display device
JP4697524B2 (en) Active matrix liquid crystal display device
JP4277874B2 (en) Manufacturing method of electro-optical device
KR102080065B1 (en) Thin film transistor array substrate and method for fabricating the same
US9263387B2 (en) GOA circuit of array substrate and display apparatus
KR101152528B1 (en) Liquid crystal display device capable of reducing leakage current and fabrication method thereof
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
US20120153290A1 (en) Flat display device and method for manufacturing the same
JP2007294709A (en) Electro-optical device, electronic equipment, and method for manufacturing electro-optical device
US8728836B2 (en) Method for preventing electrostatic breakdown, method for manufacturing array substrate and display substrate
JP2006191016A (en) Thin film transistor array substrate and its manufacturing method
JPWO2008001517A1 (en) TFT substrate, display panel including the same, display device, and method for manufacturing TFT substrate
JP2007293073A (en) Method of manufacturing electrooptical device and electrooptical device, and electronic equipment
JP6168777B2 (en) Display panel, display device, and method of manufacturing the display panel
JP2007041432A (en) Method for manufacturing electrooptical device
US8835928B2 (en) Semiconductor device and process for production thereof
JP2006293046A (en) Active matrix liquid crystal display and its manufacturing method
JP5279574B2 (en) Liquid crystal display
JP5271661B2 (en) Liquid crystal display
JP4627081B2 (en) Active matrix substrate and display device
KR20080058036A (en) An array substrate of liquid crystal display device and the method for fabricating thereof
KR100558716B1 (en) Liquid crystal display panel and fabricating method thereof
KR101754917B1 (en) Thin film transistor array panel and manufacturing method thereof
JP4517916B2 (en) Manufacturing method of liquid crystal display device
JP2008164881A (en) Display device and method of manufacturing the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701