JP2006286892A - Swp−cvd成膜法,cvd成膜装置およびフラットパネルディスプレー用表示パネル - Google Patents

Swp−cvd成膜法,cvd成膜装置およびフラットパネルディスプレー用表示パネル Download PDF

Info

Publication number
JP2006286892A
JP2006286892A JP2005104254A JP2005104254A JP2006286892A JP 2006286892 A JP2006286892 A JP 2006286892A JP 2005104254 A JP2005104254 A JP 2005104254A JP 2005104254 A JP2005104254 A JP 2005104254A JP 2006286892 A JP2006286892 A JP 2006286892A
Authority
JP
Japan
Prior art keywords
film
plasma
swp
gas
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005104254A
Other languages
English (en)
Inventor
Osamu Nakatsu
治 中津
Masayasu Suzuki
正康 鈴木
Tetsuya Saruwatari
哲也 猿渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2005104254A priority Critical patent/JP2006286892A/ja
Publication of JP2006286892A publication Critical patent/JP2006286892A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 高品質な膜が安定して得られるようなSWP−CVD成膜装置の提供。
【解決手段】 発振器11で発生したマイクロ波を導波管2でプロセス室3まで伝送し、スロットアンテナ2aから誘電体部材で形成されたマイクロ波導入窓3aを介してプロセス室3内へと放射し、放電により放電ガスをプラズマ化する。プラズマが形成されるとマイクロ波は表面波となって放電面であるマイクロ波導入窓3aの全体へと拡がり、表面波励起プラズマが形成される。材料ガス(TEOS等)は、配管32によりプラズマの高密度領域よりも基板9側に導入される。その結果、プラズマ領域のラジカルによる材料ガスの解離が抑制され、過剰解離による膜質の低下を防止することができる。また、成膜時の圧力を1Pa〜40Paとすることにより、入力電力が1W/cm程度であっても放電面全体に拡がった均一なプラズマを形成することができる。
【選択図】 図1

Description

本発明は、SWP−CVD成膜法,CVD成膜装置およびフラットパネルディスプレー用表示パネルに関する。
TFTの絶縁膜形成方法としては従来から熱CVD法があるが、ガラス基板上に作る場合には低温形成が必要なため、プラズマCVDが一般的に使われている。そのようなプラズマCVDとして、高密度プラズマが形成できて、より高品質な膜を成膜することが可能な表面波励起プラズマCVD(SWP−CVD)法が知られている(例えば、特許文献1参照)。SWP−CVD法では、誘電体部材を介してプロセス室内にマイクロ波を導入し、誘電体部材の表面に表面波を形成してプラズマを形成する。そのため、誘電体のほぼ全面に拡がった大面積のプラズマを形成できるという、利点を有している。
特開2004−235562号公報
しかしながら、高密度プラズマ領域では材料ガスの過剰解離が発生しやすく、また、成膜圧力によっては、プラズマが放電面全体に均一に拡がらない場合がある。そのため、高品質な膜が安定して得られるようなSWP−CVD装置が望まれていた。
請求項1の発明は、マイクロ波を誘電体部材を介してプラズマ生成室内に導入して表面波を形成し、その表面波により励起されたプラズマを利用してSiO膜またはSiN膜を成膜するSWP−CVD成膜法に適用され、SiO膜の材料ガスであるTEOS(テトラエトキシシラン)ガスまたはSiN膜の材料ガスであるSiHガスやNHガスをプラズマの高密度領域よりも基板側に導入することを特徴とする。
請求項2の発明は、請求項1に記載のSWP−CVD成膜法において、成膜時におけるプラズマ生成室内の圧力を1Pa以上40Pa以下に制御するようにしたものである。
請求項3の発明によるCVD成膜装置は、請求項1または2に記載のSWP−CVD成膜法により成膜を行うことを特徴とする。
請求項4の発明によるフラットパネルディスプレー用表示パネルは、請求項1または2に記載のSWP−CVD成膜法により、SiO膜およびSiN膜の少なくとも一方が形成されていることを特徴とする。
本発明によれば、膜質の低下を招く材料ガスの過剰解離や不均一なプラズマ分布の発生を防止することができ、基板に入射する電子温度を下げることができるため、高品質なSiO膜やSiN膜を形成することができる。
以下、図を参照して本発明を実施するための最良の形態について説明する。図1は本発明による表面波励起プラズマCVD(SWP−CVD)装置の一実施の形態を示す図である。SWP−CVD装置は、CVDが行われるプロセス室3と、マイクロ波を発生するマイクロ波発生部1と、そのマイクロ波をプロセス室3まで導く導波管2とを備えている。本実施の形態のSWP−CVD装置ではSiO膜およびSiN膜が成膜される。
マイクロ波発生部1には、マイクロ波発振器11、アイソレータ12およびチューナー13が設けられている。アイソレータ12は導波管2から反射してきたマイクロ波が再びマイクロ発振器11へ戻らないようにするためのもので、チューナー13は出射電力が最大となり反射電力が最小となるように整合を行うものである。マイクロ波発振器11で発生されたマイクロ波(例えば、2.45GHzのマイクロ波)は、これらを介して導波管2に送出される。
真空チャンバを構成しているプロセス室3の隔壁の一部は、石英等の誘電体で形成されたマイクロ波導入窓3aになっている。導波管2はこのマイクロ波導入窓3a上に載置されている。導波管2のマイクロ波導入窓3aと接する面には、すなわち、導波管2の底面には、マイクロ波をプロセス室3へと放射するためのスロットアンテナ2aが複数形成されている。
マイクロ波は導波管2内で定在波を形成し、スロットアンテナ2aから漏れ出したマイクロ波は、誘電体から成るマイクロ波導入窓3aに伝播してマイクロ波導入窓3aの底面を伝わる表面波となる。この表面波により、プロセス室3内に導入されたガスが励起されプラズマ化する。表面波によって励起されるプラズマPは、放電面(表面波が形成される面)であるマイクロ波導入窓3a下面の全面に拡がった厚さが比較的薄い高密度プラズマ領域を有し、マイクロ波導入窓3aの近傍で密度が高くなっている。そのため、マイクロ波導入窓3aが円形であれば円形状のプラズマが形成され、矩形であれば矩形状のプラズマが形成される。フラットパネルディスプレー用表示パネルのガラス基板にゲート酸化膜等を成膜する場合には、矩形状のマイクロ波導入窓3aが適している。
プロセス室3内には、プラズマ放電を発生させるための放電ガスを供給する配管31と、薄膜形成を行うための材料ガスを供給する配管32とが設けられている。SiO膜を成膜する場合には、放電ガスとして酸素(O)ガスが用いられ、材料ガスとしてはTEOS(テトラエトキシシラン)が用いられる。また、SiN膜を成膜する場合には、放電ガスとしてアルゴン(Ar)ガスが用いられ、材料ガスとしてSiHやNHが用いられる。
プロセス室3には基板ホルダ8が設けられていて、基板ホルダ8上にはSiO膜やSiN膜の成膜対象である基板9が載置される。基板ホルダ8には基板9を加熱するためのヒータ10が設けられている。プロセス室3には、可変コンダクタンスバルブ20を介してターボ分子ポンプ等の真空ポンプ21が設けられている。可変コンダクタンスバルブ20でプロセス室3と真空ポンプ21間のコンダクタンスを調整することにより、プロセス室3内の圧力を所望のプロセス圧力に保つようにしている。
本実施の形態の成膜装置は、以下の点で従来の成膜装置と異なっている。
(A)上述した従来の装置では、成膜をする際に放電ガスと材料ガスとを同じ位置に導入していたが、本実施の形態では材料ガスをプラズマPの高密度領域よりも基板側に導入するようにした。
(B)励起されたプラズマが放電面全体に拡がるように、成膜時の圧力を1Pa〜40Paに設定するようにした。
まず、放電ガスおよび材料ガスの導入位置について説明する。SiO膜やSiN膜を成膜する場合、放電ガスである酸素ガスやアルゴンガスが放電によりプラズマ化され、プラズマ中の活性な酸素ラジカルやアルゴンラジカルにより、材料ガスであるTEOSガスやSiHガスが解離され、基板9上にSiO膜やSiN膜が形成される。SWP−CVD装置の場合、放電面の近くに高密度のプラズマが形成されるため、従来のように放電ガスと材料ガスとを同じ位置に導入すると材料ガスが過剰に解離されてしまい、例えば、SiO膜の場合、SiOの重合体がパーティクルとして混入した低品質の膜が形成されてしまう。
本実施の形態では、上述したように材料ガスを放電面から離して、すなわちプラズマ密度の高い領域から離して材料ガスを導入することにより、材料ガスの過剰解離を抑えるようにした。例えば、放電面と基板9との距離L1を220mmとした場合、放電面と材料ガスの導入位置との距離L2をL2=50〜180mmに設定すれば良い。このとき、プラズマPの高密度領域は放電面から約1cm程度の範囲となる。そのため、材料ガスの導入位置をプラズマの高密度領域よりも基板9側に導入することにより、材料ガスの過剰解離を防止できる。なお、放電ガスの導入位置については、放電面とTEOSガス導入位置との間とすれば良く、例えば、放電面から下方に導入しても良い。この構成ではTEOSガスは拡散により一部分放電面に達し、放電が全面に拡がる助けをする。
次に、成膜時圧力について説明する。SWPの場合には、放電面とほぼ同程度の大きさのプラズマが得られるが、入力電力は装置の消費電力、発熱を考慮し小さい方が望ましい。しかし、本実施の形態のようにSiO膜やSiN膜を成膜する場合には、入力電力は1W/cm程度で行った場合、従来方法の熱CVDでは、1333Pa以上26664Pa以下(10Torr以上200Torr以下)(特開平6−13367号)の圧力であり、プラズマを用いた方法では、500mTorr以上700mTorr以下(66.5Pa以上93.1Pa以下)(特開平9−50990号)であった。このような圧力では、放電が放電面全体に拡がり難かった。
しかしながら、本発明者らは、成膜時の圧力を1〜40Pa程度まで小さくすることにより、入力電力が1W/cm程度であっても放電面全体に放電が拡がることを見出した。このように圧力を設定すると、1W/cm以下でも放電が放電面のほぼ全面に拡がり、さらに入力電力を強くして1.5W/cmとすると、放電面に均一にプラズマが拡がる。
このように、上述した条件(A),(B)を備えたCVD成膜装置とすることにより、フラットパネルディスプレー用表示パネルのガラス基板にSiO膜による絶縁膜やSiN膜による封止膜を成膜するような場合でも、面積の大きな基板に緻密で均一な膜を成膜することができる。
例えば、L2=50mm〜180mmで、TEOSガス流量と酸素ガス流量との比を12:100とし、成膜時圧力を4Paに制御してSiO膜を成膜した場合、希釈したフッ酸で測定したエッチングレートは、熱CVD法で形成された熱酸化膜のエッチングレートと比較して1.5〜3倍程度と向上した。すなわち、成膜時の圧力が低い条件において、エッチングレートに優れた緻密なSiO膜を形成することができた。膜厚分布に関しては、6インチウェハ内で±7%の膜厚分布を得ることができた。また、4Paと成膜時の圧力が低い条件であっても、図2のように200nmの段差を有する基板に成膜を行った場合、ステップカバレッジは60%以上と良好な値が得られた。
SiNx膜の場合には、マイクロ波入力電圧0.5〜0.8W/cm、放電ガス(Arガス)と材料ガス(SiH,NH)との流量比を100:20〜30:30、成膜時圧力を4〜10Paで行ったとき、緻密で透湿性に優れた膜が得られた。SWP−CVDの場合、放電が放電面全体に拡がるが、プラズマ電位は放電面から離れるに従って急激に減少し、また、電子温度が低いため、基板9に成膜される膜へのダメージが小さくなるという利点を有している。
以上説明した実施の形態と特許請求の範囲の要素との対応において、マイクロ波導入窓3aは誘電体部材を構成する。なお、以上の説明はあくまでも一例であり、発明を解釈する際、上記実施の形態の記載事項と特許請求の範囲の記載事項の対応関係に何ら限定も拘束もされない。
本発明によるSWP−CVD成膜装置の一実施の形態を示す図である。 ステップカバレッジを説明する図である。
符号の説明
1 マイクロ波発生部
2 導波管
3 プロセス室
3a マイクロ波導入窓
9 基板
31,32 配管

Claims (4)

  1. マイクロ波を誘電体部材を介してプラズマ生成室内に導入して表面波を形成し、その表面波により励起されたプラズマを利用してSiO膜またはSiN膜を成膜するSWP−CVD成膜法において、
    SiO膜の材料ガスであるTEOS(テトラエトキシシラン)ガスまたはSiN膜の材料ガスであるSiHガスやNHガスをプラズマの高密度領域よりも前記基板側に導入することを特徴とするSWP−CVD成膜法。
  2. 請求項1に記載のSWP−CVD成膜法において、
    成膜時における前記プラズマ生成室内の圧力を1Pa以上40Pa以下に制御することを特徴とするSWP−CVD成膜法。
  3. 請求項1または2に記載のSWP−CVD成膜法により成膜を行うCVD成膜装置。
  4. 請求項1または2に記載のSWP−CVD成膜法により、SiO膜およびSiN膜の少なくとも一方が形成されたフラットパネルディスプレー用表示パネル。
JP2005104254A 2005-03-31 2005-03-31 Swp−cvd成膜法,cvd成膜装置およびフラットパネルディスプレー用表示パネル Pending JP2006286892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005104254A JP2006286892A (ja) 2005-03-31 2005-03-31 Swp−cvd成膜法,cvd成膜装置およびフラットパネルディスプレー用表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005104254A JP2006286892A (ja) 2005-03-31 2005-03-31 Swp−cvd成膜法,cvd成膜装置およびフラットパネルディスプレー用表示パネル

Publications (1)

Publication Number Publication Date
JP2006286892A true JP2006286892A (ja) 2006-10-19

Family

ID=37408471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005104254A Pending JP2006286892A (ja) 2005-03-31 2005-03-31 Swp−cvd成膜法,cvd成膜装置およびフラットパネルディスプレー用表示パネル

Country Status (1)

Country Link
JP (1) JP2006286892A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038900A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマcvd装置
JP2011231357A (ja) * 2010-04-26 2011-11-17 Shimadzu Corp ガスバリア性薄膜、およびそれを用いた有機デバイス

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038900A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマcvd装置
CN102171799A (zh) * 2008-09-30 2011-08-31 东京毅力科创株式会社 氧化硅膜、氧化硅膜的形成方法及等离子体cvd装置
JP2011231357A (ja) * 2010-04-26 2011-11-17 Shimadzu Corp ガスバリア性薄膜、およびそれを用いた有機デバイス

Similar Documents

Publication Publication Date Title
TWI461114B (zh) 安定之表面波電漿源
KR101772723B1 (ko) 플라즈마 처리 방법
US8323521B2 (en) Plasma generation controlled by gravity-induced gas-diffusion separation (GIGDS) techniques
US6497783B1 (en) Plasma processing apparatus provided with microwave applicator having annular waveguide and processing method
US6870123B2 (en) Microwave applicator, plasma processing apparatus having same, and plasma processing method
US5897713A (en) Plasma generating apparatus
EP0283311B1 (en) Thin film forming method
JP2925535B2 (ja) 環状導波路を有するマイクロ波供給器及びそれを備えたプラズマ処理装置及び処理方法
US7067436B2 (en) Method of forming silicon oxide film and forming apparatus thereof
US20060156984A1 (en) Plasma processing apparatus and plasma processing method
US20050005854A1 (en) Surface wave plasma treatment apparatus using multi-slot antenna
JP5242162B2 (ja) 表面波プラズマソース
US20080105650A1 (en) Plasma processing device and plasma processing method
KR20060081350A (ko) 개선된 갭 충전 애플리케이션을 위한 고-처리량hdp-cvd 프로세스
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
TWI335610B (ja)
JPH06326026A (ja) 半導体装置の薄膜形成方法
JP2006286892A (ja) Swp−cvd成膜法,cvd成膜装置およびフラットパネルディスプレー用表示パネル
WO2012043250A1 (ja) 絶縁膜形成装置及び方法
TW201308431A (zh) Psg間隙填充所用之整合製程調整
US20040161946A1 (en) Method for fluorocarbon film depositing
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
JP3530788B2 (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
JP2003142471A (ja) プラズマ処理装置及び構造体の製造方法
JP2008027798A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070608

A977 Report on retrieval

Effective date: 20080104

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526