JP2006285141A - マトリックス表示装置 - Google Patents

Abstract

【課題】 逆スキャン機能を入力する信号によって入切する機能を有し、ゲートドライバやソースドライバへの信号配線を絶縁性基板上の配線を介するようにしたマトリックス表示装置を提供する。
【解決手段】 ゲートドライバ２１３〜２１５および該ゲートドライバに接続された複数の電極端子４０１が設けられた複数の可撓性基板２１３１〜２１５１と、アレイ基板２００上に形成され、隣り合う可撓性基板間の対応する電極端子同士を接続する複数のゲート制御信号配線２１７とを備え、複数の電極端子４０１は、ゲートドライバから見てアレイ基板２００側である可撓性基板の一辺の縁部に形成され、複数のゲート制御信号配線２１７は、可撓性基板の一辺の縁部から見てゲートドライバと反対側に形成されており、順方向ゲート走査スタート信号ＳＴＶ１配線と、逆方向ゲート走査スタート信号ＳＴＶ２配線を前記ゲート制御信号配線２１７に含む。
【選択図】図１

Description

この発明は、マトリックス表示装置に係り、特に前記表示装置へ入力する電気信号に基づいて逆スキャン機能を有効にする機能を具備し、ゲートドライバやソースドライバへの信号配線を絶縁性基板に形成した配線を経由するようにしたマトリックス表示装置に関するものである。

マトリックス表示装置、例えば液晶表示装置において、設置方向の自由度を上げるため、前記表示装置の設置の都合によって、ライン走査順を上下逆転して画像を上下反転し、また、画像信号の取り込み順を左右逆転して左右反転表示可能とする、いわゆる逆スキャン表示モードを備えたものが有る。（例えば特許文献１）

一方、前記逆スキャン表示モードを実施するためには、ゲート配線への走査信号の印加順番を上下逆転する機能やソースドライバへの映像信号取り込みを左右逆転する機能が必須であり、それらの機能が電気信号で切換可能な構成を具備したドライバは、既に周知である。（例えばゲートドライバについては特許文献２）

また、前記ゲートドライバはチップサイズからその出力本数に制限があり、一液晶表示装置につき複数個使用することが一般的である。さらにゲートドライバ内部にこれを制御するゲート制御信号用のバッファを設け、複数個のゲートドライバをカスケード接続し、また前記ゲート制御信号配線をガラス基板を経由して配線することにより、ゲート配線基板を省略した構成が周知である。（例えば特許文献３）

特開平６−１６０８０３ 特開２０００−２３５３７６ 特開２００３−５０４０２

前記従来の液晶表示装置おける垂直方向のスキャン方向切り換え手段としては、前記ゲート制御信号をゲートドライバに供給するタイミングコントローラに機械的スイッチを設置し、該スイッチの入切状態をタイミングコントローラが読み込んでタイミングコントローラの出力を所定の状態に設定することで実現しているのが一般的であった。

この場合、前記スイッチの入切設定は、表示装置の設置条件に従って設置作業者が手操作により前記スイッチを設定することになり、煩雑であり、また誤った設定による誤表示の可能性が有った。

また、前記ゲートドライバへのゲート制御信号の中で、特に第一番目のゲート配線の走査開始タイミングを表す信号であるゲート走査スタート信号に関して、垂直スキャン方向の切り換えに伴って、前記信号の伝送方向を切り換える必要が有る。

前記タイミングジェネレータから出力される通常スキャンモード即ち第一のスキャンモードおよび逆スキャンモード即ち第二のスキャンモードを現す２本のゲート走査スタート信号は、最上端のゲート線を駆動するゲートドライバと最下端のゲート線を駆動するゲートドライバまで各々接続され、且つカスケード接続された途中のドライバ間も配線する必要があり、特に前記ゲート配線基板を省略した構成においてはゲートドライバと可撓性基板間の接続端子数が増加すると言う問題点が有った。

本発明は、以上のような問題を解決するためになされたもので、人為的行為にて機械的スイッチを設定する必要が無く、前記マトリックス表示装置に入力される電気信号にもとづいてスキャン方向を切り換えることができる表示装置を提供する。さらに前記ゲートスタート信号を、ゲートドライバを搭載した可撓性基板上に配線することにより、ゲートドライバと可撓性基板間の接続端子数を減少させたマトリックス表示装置を提供することを目的とする。

この発明に係るマトリックス表示装置は、複数のゲート配線および複数のソース配線とで囲まれる複数の画素電極に接続された複数のスイッチ素子を前記ゲート配線により供給される選択信号によって導通制御し、これらのスイッチ素子を介して、前記ソース配線により供給される映像信号を前記画素電極に供給するようにしたアレイ基板を具備するマトリックス表示装置であって、前記マトリックス表示装置へ入力する電気信号に基づいて第一のスキャンモードと第二のスキャンモードを切替る機能を具備し、前記ゲート配線に信号を供給するゲートドライバおよび該ゲートドライバに接続された複数の電極端子が設けられた複数の可撓性基板と、前記アレイ基板上に形成され、隣り合う可撓性基板同士の対応する電極端子同士を接続する複数のゲート制御信号配線とを備え、前記複数の電極端子は、前記ゲートドライバから見て前記アレイ基板側である前記可撓性基板の一辺の縁部に形成され、前記複数のゲート制御信号配線は、前記可撓性基板の一辺の縁部から見てゲートドライバと反対側に形成されており、第一のスキャンモード時に有効になる第一のゲート走査スタート信号配線と、第二のスキャンモード時に有効になる第二のゲート走査スタート信号配線を前記ゲート制御信号配線に含むことを特徴とするものである。

この発明によるマトリックス表示装置によれば人為的行為にてスキャン方向切り替えスイッチを設定する必要が無く、マトリックス表示装置に入力される電気信号に基づいて逆スキャン機能を実現することができ、またゲートドライバと可撓性基板間の接続端子数を抑制することができる。

実施の形態１．
図１は、本発明を実施するための実施の形態１における液晶表示装置を示す構成図である。本液晶表示装置は、外部表示機器２１９からコネクタ２１８を経由して映像信号、水平垂直同期信号および逆スキャン入切信号を入力する。該逆スキャン入切信号は、液晶表示装置が通常スキャン表示モード即ち第一のスキャンモードとなるか、前記逆スキャンモード即ち第二のスキャンモードとなるかを制御する信号である。また、同図において、２００はＸＧＡ（Extended Graphics Array：１０２４列×７６８行）の解像度を持つ液晶表示装置の主要な構成要素であるＴＦＴアレイ基板で、ガラス基板上の破線で示した表示領域２０１内に互いに直行する７６８本の走査配線と１０２４本の信号配線がマトリックス状に形成されており、前記走査配線と信号配線に囲まれた画素領域の角部に液晶を駆動するためのＴＦＴが形成されている。前記ＴＦＴアレイ基板は、ガラス基板上に透明導電膜（例えばＩＴＯ膜）を形成した対向基板と所定の間隔を持って液晶材料を狭持し、液晶パネルを構成する。また、前記ＴＦＴアレイ基板の周辺部には走査配線駆動用ゲートドライバや信号配線駆動用ソースドライバを接続する為の端子部が形成されている。

また、図１おいて、画素２０４は最上行の第一番目のゲート配線２０２と最左列の第一番目のソース配線２０３に接続されるＴＦＴ２０５にて駆動され、その位置をアドレス（１．１）と定義すれば、最下行、最右列の画素２０６はアドレス（１０２４、７６８）と定義することができ、第７６８番目のゲート配線２０７と第１０２４番目のソース配線２０８に接続されたＴＦＴ２０９によって駆動される。図示しないその他の複数の信号配線および複数の走査配線の交差部にはそれぞれ接続された図示しないＴＦＴが形成されており、対応する各画素を駆動して映像を表示する。

前記１０２４本のソース配線は、可撓性基板を介してそれぞれ２５６本の出力端子を有する四個のソースドライバ２１０の出力と一対一で接続されており、前記ソースドライバ２１０は、映像を表示するための映像信号２１１をタイミングコントローラ２１２から入力する。また図示した通り映像信号２１１は四個のソースドライバ２１０に並列に配線されている。逆スキャン信号２１６（以降ＲＥＶ信号と称す）はタイミングコントローラ２１２から出力され、ソースドライバ２１０にそれぞれ並列に入力される。

一方、前記７６８本のゲート配線は、可撓性基板を介してそれぞれ２５６本の出力を持つ三個のゲートドライバ２１３、２１４、２１５の出力と一対一で接続されている。また、前記ゲートドライバ２１３、２１４、２１５は出力ピン配置、内部構成が同一のチップであり、またこれを搭載する可撓性基板２１３１，２１４１、２１５１上の配線パターンや外形寸法も同一である。

さらに、タイミングコントローラ２１２から出力されたゲートドライバ２１５，２１４，２１３のゲート制御信号２１７は最も左側のソースドライバ２１０の可撓性基板、ＴＦＴアレイ基板２００の左下角部および可撓性基板２１５１を通ってゲートドライバ２１５に接続されている。また、図示した通りゲート制御信号２１７はゲートドライバ２１５、２１４、２１３間でカスケード接続されており、可撓性基板２１５１、２１４１，２１３１、該可撓性基板上に形成された複数の電極端子４０１およびＴＦＴアレイ基板２００上に形成された配線を経由してＴＦＴアレイ基板２００の端子部最上部まで配線される。

次に、図２に示したゲート駆動回路配線図において、ゲートドライバ２１３、２１４、２１５の内部構成及びＲＥＶ信号、ゲートクロック信号（以降ＧＣＬＫ信号と称す）および順方向ゲート走査スタート信号即ち第一のゲート走査スタート信号（以降ＳＴＶ１信号と称す）などのゲート制御信号２１７に対するゲートドライバ２１５，２１４，２１３間のカスケード接続について説明する。同図において、外部制御機器２１９から出力されたＲＥＶ信号は、ソースドライバ２１０へ入力される一方、ゲートドライバ２１３，２１４，２１５間をカスケード接続されてゲートドライバ２１３の端子３０７へ入力される。同様に外部制御機器２１９から出力された水平垂直信号は、タイミングコントローラ２１２内の信号処理回路２２０にてＧＣＬＫ信号とゲート走査スタート信号に分離生成され、ＲＥＶ信号が“Ｌｏｗ”即ち逆スキャン切の場合は、ＳＴＶ１信号がアクティブとなりタイミングコントローラ２１２から出力され、ゲートドライバ２１５、２１４、２１３間をカスケード接続されてゲートドライバ２１３の端子３０４に入力される。その後、ゲートドライバ２１３内のバッファを介して端子３０３から出力され、次にＴＦＴアレイ基板上に形成された結線部４００を介してゲートドライバ２１３の端子３０２の入力する。

前記結線部４００の形状について、図３にゲートドライバ２１３の終端部２２１の詳細図として示す。同図において、可撓性基板２１３１上に配線されたＳＴＶＩ信号、ＳＴＶ２信号、ＲＥＶ信号、ＧＣＬＫ信号、ゲート制御出力Ｇ１信号、Ｇ２信号、Ｇ３〜Ｇ２５６信号（図示せず）などの短冊状の接続端子は、ＴＦＴガラス基板２００上に形成され、前記各端子にそれぞれ対応する短冊状の各接続端子とＡＣＦ等の電気的かつ機械的接続手段を通じて接続される。ここで、結線部４００は、前記ＴＦＴガラス基板２００上に形成された前記接続端子を構成する材料の内、少なくとも一つの導電性材料で構成され、前記短冊状の接続端子部の間を結線する。さらに前記接続端子部をＡＣＦ接続する際の放熱性等、表面の均一性を考慮して、本例では前期短冊状の接続部から一旦配線を引き出してコの字型またはＵの字型に形成した。

また、前記信号処理回路２２０にて生成れたＧＣＬＫ信号も同様にゲートドライバ２１５、２１４、２１３間をカスケード接続されてゲートドライバ２１３の端子３０７に入力される。

ここで、ゲートドライバ２１３、２１４および２１５は、内部構造からも明らかなように、３０６端子から入力されるＲＥＶ信号によって、シフト方向が切換る双方向シフトレジスタと、該レジスタに接続される出力バッファを備えたゲート制御出力Ｇ１〜Ｇ２５６、およびＧ２５７〜Ｇ５１２及びＧ５１３〜Ｇ７６８を備えており、前述のように前記ゲート制御出力は表示領域２０１内のゲート配線に一対一で接続されている。

また、前述のように、ＲＥＶ信号が“Ｌｏｗ”の場合は、ゲートドライバ２１３の内部構造からも明らかなように、端子３０２から入力したＳＴＶ１信号がゲート走査スタート信号として有効であり、ゲート制御出力Ｇ１から順に、Ｇ１，Ｇ２、Ｇ３の順でゲート走査信号が印加される。

次に、上記ＲＥＶ信号が“Ｌｏｗ”レベルの状態における動作について説明する。先ずソースドライバ２１０は、タイミングコントローラ２１２から出力された映像信号２１１を所定のクロック信号に同期するタイミングで、左から順にソース配線２０３〜２０８に対応する映像信号電圧としてサンプルホールド動作を実行し、所定の出力タイミングで一斉にサンプルホールドした電圧をソース配線に印加する。

また、ＳＴＶ１信号，ＧＣＬＫ信号とゲート制御出力Ｇ１〜Ｇ７６８のタイミング関係について、図４を以って説明する。図４において、ＣＬ０サイクルにてＳＴＶ１信号が“Ｈｉｇｈ”レベルが双方向シフトレジスタに読み込まれ、次のＣＬ１サイクルにてＧＣＬＫ信号の立ち上がりに同期して、図４のゲート制御出力Ｇ１に示したの波形のタイミングで“Ｈｉｇｈ”信号レベルが出力されゲート配線２０２の走査が開始され、そこに接続されたＴＦＴがオンになる。その後ＣＬ２サイクルで“Ｌｏｗ”レベルとなり、ゲート配線２０２の走査が終了する。また前記“Ｈｉｇｈ”の信号は順次ＣＬ２、ＣＬ３サイクルにおいて同様に前記双方向シフトレジスタにてシフトされ、図４に示した波形のようにＧＣＬＫ信号に同期してゲート制御出力Ｇ２、Ｇ３に対して順次“Ｈｉｇｈ”レベルが印加される。その後ＧＣＬＫがＣＬ２５６サイクルとなるとＧ２５６端子に“Ｈｉｇｈ”が印加されると同時に３０５端子から“Ｈｉｇｈ”が出力され、その信号がゲートドライバ２１４の双方向シフトレジスタに入力する。この信号はゲートドライバ２１４のＳＴＶ１信号に相当し、次にＧＬＣＫがＣＬ２５７サイクル（図示しない）になるとゲートドライバ２１４のＧ２５７端子からＨｉｇｈ”レベルが出力される。以降、同様にゲートクロック信号ＧＣＬＫがＣＬ７６８になるまで、ゲートドライバ２１４および２１５内で双方向シフトレジスタのシフト動作とＧ２５８〜Ｇ７６８端子への“Ｈｉｇｈ”レベル印加が繰り返され、表示領域２０１内のゲート配線２０７までのゲート走査が順次実行される。

上記のように、ＲＥＶ信号が“Ｌｏｗ”の時は、水平周期毎にゲートドライバ２１３のゲート制御出力Ｇ１から順方向（図１において下方向）にゲート端子が順に“Ｈｉｇｉｈ”となる為、画素２０４、アドレス（１．１）から図１において下方向に水平走査が実行される。

一方、逆スキャン入の場合、即ちＲＥＶ信号が“Ｈｉｇｈ”レベルの場合は、図２における逆方向ゲート走査スタート信号即ち第二のゲート走査スタート信号（以降ＳＴＶ２信号と称す）がアクティブとなりタイミングコントローラ２１２から出力され、ゲートドライバ２１５に入力された後、ゲートドライバ２１５、２１４および２１３間をカスケード接続される。その他の信号の接続は前述の逆スキャン切の場合と同様である。

ここで、ゲートドライバ２１３、２１４および２１５は、前述したようにＲＥＶ信号によってシフト方向が切換る双方向シフトレジスタを備えているので、ＲＥＶ信号が“Ｈｉｇｈ”レベルの場合は３０８端子から入力したＳＴＶ２信号がゲート走査スタート信号として有効であり、ゲート制御出力Ｇ７６８から順に、Ｇ７６８，Ｇ７６７、Ｇ７６６の順でゲート走査信号が順次印加される。図５のそのタイミングを示す。図５において、ＣＬ０サイクルにてＳＴＶ２信号の“Ｈｉｇｈ”レベルが前記双方向シフトレジスタに読み込まれ、次のＣＬ１サイクルのＧＣＬＫの立ち上がりに同期して、図４のゲート出力端子Ｇ７６８端子の波形のタイミングで“Ｈｉｇｈ”レベルが出力される。この“Ｈｉｇｈ”レベルの信号は順次ＣＬ２、ＣＬ３サイクルにおいて同様に前記双方向シフトレジスタにてシフトされ、図５に示した波形ようにＧＣＬＫに同期してＧ７６７、Ｇ７６６端子に順に“Ｈｉｇｈ”が印加される。その後ＧＣＬＫがＣＬ２５６（図示しない）サイクルとなるとゲート制御出力Ｇ５１３端子に“Ｈｉｇｈ”レベルが印加されると同時に、端子３０９から“Ｈｉｇｈ”レベルが出力され、その信号がゲートドライバ２１４の双方向シフトレジスタに入力する。この信号はゲートドライバ２１４のＳＴＶ２信号に相当し、次にＧＬＣＫがＣＬ２５７サイクルになるとゲートドライバ２１４のＧ５１２端子からＨｉｇｈ”が出力される。以降、同様にＧＣＬＫ信号がＣＬ７６８サイクルになるまで、ゲートドライバ２１４および２１３内で双方向シフトレジスタのシフト動作とゲート制御出力Ｇ５１１〜Ｇ１への“Ｈｉｇｈ”印加が繰り返され、表示領域２０１内のゲート配線１までのゲート走査が順次実行される。

上記のように、ＲＥＶ信号が“Ｈｉｇｈ”レベルの時は、水平周期毎にゲートドライバ２１５のゲート制御出力Ｇ７６８端子から逆方向（図１において上方向）にゲート端子が順次“Ｈｉｇｉｈ”レベルとなる為、画素２０６、アドレス（１０２４．７６８）から図１において上方向に水平走査が実行される。即ち垂直方向の逆スキャン表示が実行される。

また、前記逆スキャン表示状態ではタイミングコントローラ２１２から出力されるＲＥＶ信号が “Ｈｉｇｈ”レベルとなり、前記サンプルホールドする順番とは逆に、ソースドライバ２１０は、図１において右から順に映像信号２１１をソース配線２０８〜２０３に対応する映像信号電圧として所定のクロックに同期したタイミングでサンプルホールドし、所定の出力タイミングで一斉にサンプルホールドした電圧をソース配線に印加する。

以上のように、外部制御機器２１９から入力された逆スキャン信号２１６即ちＲＥＶ信号をソースドライバ２１０およびゲートドライバ２１３、２１４、２１５に入力することにより、外部機器からの“Ｈｉｇｈ”、“Ｌｏｗ”レベルの電気的信号に基づいて逆スキャン機能を平易に入切することが可能となる。さらに言えば、タイミングコントローラ２１２内において、前記逆スキャン信号２１６にもとづいてＳＴＶ１信号とＳＴＶ２信号の二出力に分離して出力し、さらにタイミングコントローラ２１２から最も遠いゲートドライバ２１３の端子３０３と端子３０２をＴＦＴガラス基板内の結線部４００にて接続したため、逆スキャン信号２１６が“Ｌｏｗ／Ｈｉｇｈ”レベルどちらの場合においてもゲート走査スタート信号を所定のゲートドライバに伝達することが可能となった。

また、以上の実施例では、ソースドライバに対する信号配線は、所謂ソース配線基板上にパラレル配線方式を採用して配線した例を示したが、ソースドライバ内に双方向シフトレジスタ機能やバッファ機能を備えて、縦続接続配線を実現することが可能である。特に、映像信号伝送方式として、アナログ信号方式を採った場合や、ＬＶＤＳ方式やＲＳＤＳ方式など信号線数を削減することが可能なディジタル信号データ伝送方式を採用し、ソースドライバ間の配線本数を減らすことができれば、前記ソースドライバ間の配線をＴＦＴアレイ基板２００と可撓性基板を経由してカスケード配線することが可能となり、所謂ソース基板レスの構成を採るが比較的容易となる。この場合も、前期逆スキャン信号２１６をタイミングコントローラ２１２内において、逆スキャン信号２１６“Ｌｏｗ”時画像データシフト開始信号ＳＴＨ１（図示しない）と逆スキャン信号“Ｈｉｇｈ”時画像データシフト開始信号ＳＴＨ２（図示しない）とに分離して出力し、さらにタイミングコントローラ２１２から最も遠いソースドライバ２１３のＳＴＨ２端子（図示しない）をＴＦＴガラス基板内の接続部にて結線し、逆スキャン信号２１６が“Ｌｏｗ／Ｈｉｇｉ”それぞれのレベル時において、画像データシフト開始信号ＳＴＨ１またはＳＴＨ２を所定のソースドライバに電気的に伝達することが可能となる。

ここで、本実施例においては、表示領域２０１の解像度としてＸＧＡ（１０２４列×７６８行）の場合を例に説明したが、前記表示領域２０１の縦横の列数、行数に制限は無く、一つ以上のゲートドライバまたはソースドライバを使用する場合であれば同様に提供可能である。

実施の形態２．
図６は、本発明を実施するための実施の形態２による液晶表示装置を示す構成図である。
同図において、タイミングコントローラ２１２から出力されるＳＴＶ１信号は、ゲートドライバ２１３、２１４、２１５内のバッファを経由せず、可撓性基板２１３２、２１４２、２１４３及びＴＦＴアレイ基板２００を経由してＴＦＴアレイ基板２００上に形成された結線部４００まで配線される。その後、結線部４００を経由して、終端部２２２拡大図である図７に示したように再び可撓性基板２１３２を経由してゲートドライバ２１３の端子３０２に配線される。ここで、上記ＳＴＶ１信号は、ゲートドライバ２１３の端子３０３に入力すまで途中のバッファを介していない。このためタイミングコントローラ２１２から出力されるＳＴＶ１信号を駆動する出力バッファは、配線を駆動するに充分な大きな能力の物が選ばれる。

このように、実施の形態２においては、ゲートドライバ２１３、２１４、２１５にバッファの為のＳＴＶ１信号を配線する必要が無く、可撓性基板２１３２，２１４２、２１５２とゲートドライバ２１３、２１４、２１５間の接続本数を減らすことができ、信頼性をあげることができる。また、ゲートドライバ２１３、２１４、２１５からバッファ回路及び端子部を削除することが可能となり、ゲートドライバのチップサイズを減少することが可能となる。

以上、実施の形態１および２において、可撓性基板の材質やドライバチップ実装技術については特に言及しなかったが、一般に広く使用されているＴＣＰ方式やＣＯＦ方式のどちらでも実施の形態１および２において実施することができ、特に設計上の制約はない。

また、実施の形態１および２においては、マトリックス表示装置の一例としてＴＦＴを用いたＸＧＡの解像度を持つアクティブマトリックス液晶表示装置の例を用いて説明したが、特にＸＧＡの解像度に限定されるわけではなく、その他の解像度でもよい。またアクティブ型である必要は無く、パッシブマトリックス型液晶表示装置であってもよく、さらにＥＬディスプレイなどマトリックス状の複数の配線を有し、逆スキャン機能を有する表示装置であれば、本実施の例と同様に構成することが可能であり、同様の効果を奏することができる。

前記実施の形態１または２の駆動方法により駆動される本発明の液晶表示装置は、前述の図１に示す如く構成され、ゲート制御出力Ｇ１からＧ７６８からゲート配線２０２〜２０７へ供給するゲートドライバ２１３、２１４，２１５とタイミングコントローラ２１２およびゲート制御信号２１７用配線を備えており、更に外部制御機器２１９から入力した逆スキャン信号２１６が“Ｌｏｗ”のときは、ゲート走査スタート信号ＳＴＶ１信号を、逆スキャン信号２１６が“Ｈｉｇｈ”のときは、ゲート走査スタート信号ＳＴＶ２信号をそれぞれ出力するように構成し、前記逆スキャン信号２１６が“Ｌｏｗ”のときはＴＦＴガラス基板２００上に形成した結線部４００を介して前記ＳＴＶ１信号がゲートドライバ２１３に入力するように構成した。

このように構成されたこの発明による液晶表示装置によれば、外部制御機器２１９から逆スキャン信号２１６をタイミングコントローラ２１２に入力するだけで、電気的に表示の正逆を平易に切り換えることが可能な液晶表示装置を得ることができる。

本発明に係る実施の形態１おける液晶表示装置の構成図である。 本発明に係る実施の形態１におけるゲート駆動回路配線図である。 本発明に係る実施の形態１におけるゲートドライバ周辺部の詳細図である。 本発明に係る実施の形態１における正スキャン時のゲート走査タイミング図である。 本発明に係る実施の形態１における逆スキャン時のゲート走査タイミング図である。 本発明に係る実施の形態２おける液晶表示装置の構成図である。 本発明に係る実施の形態２におけるゲートドライバ周辺部の詳細図である。

符号の説明

２００ ＴＦＴアレイ基板
２０２、２０７ ゲート配線
２１２ タイミングコントローラ
２１３、２１４、２１５ ゲートドライバ
２１６、ＲＥＶ 逆スキャン信号
２１７ ゲート制御信号
２２０ 信号処理回路
２２１、２２２ 終端部
３０２、３０３、３０４、３０５、３０６、３０７、３０８、３０９ 端子
４００ 結線部
４０１ 電極端子
２１３１、２１４１、２１５１、２１３２、２１４２、２１５２ 可撓性基板
ＳＴＶ１ 順方向ゲート走査スタート信号
ＳＴＶ２ 逆方向ゲート走査スタート信号
ＧＣＬＫ ゲートクロック信号
Ｇ１〜Ｇ７６８ ゲート制御出力

Claims (5)

1. 複数のゲート配線および複数のソース配線とで囲まれる複数の画素電極に接続された複数のスイッチ素子を前記ゲート配線により供給される選択信号によって導通制御し、これらのスイッチ素子を介して、前記ソース配線により供給される映像信号を前記画素電極に供給するようにしたアレイ基板を具備するマトリックス表示装置であって、
   前記マトリックス表示装置へ入力する電気信号に基づいて第一のスキャンモードと第二のスキャンモードを切替る機能を具備し、
   前記ゲート配線に信号を供給するゲートドライバおよび該ゲートドライバに接続された複数の電極端子が設けられた複数の可撓性基板と、前記アレイ基板上に形成され、隣り合う可撓性基板同士の対応する電極端子同士を接続する複数のゲート制御信号配線とを備え、前記複数の電極端子は、前記ゲートドライバから見て前記アレイ基板側である前記可撓性基板の一辺の縁部に形成され、前記複数のゲート制御信号配線は、前記可撓性基板の一辺の縁部から見てゲートドライバと反対側に形成されており、
   第一のスキャンモード時に有効になる第一のゲート走査スタート信号配線と、第二のスキャンモード時に有効になる第二のゲート走査スタート信号配線を前記ゲート制御信号配線に含むことを特徴とするマトリックス表示装置。
2. 前記複数のゲートドライバはタイミングコントローラから出力した前記複数のゲート制御信号配線にてカスケード接続されており、前記タイミングコントローラからみて最も遠いゲートドライバの終端部において、前記第一または第二のゲート走査スタート信号配線を前記アレイ基板上に形成された配線を介して前記ゲートドライバに入力することを特徴とする請求項１に記載のマトリックス表示装置。
3. 第一のゲート走査スタート信号および第二のゲート走査スタート信号は前記タイミングコントローラから別配線として出力し、第一または第二のゲート走査スタート信号は一方がアクティブの場合は他方が高インピーダンス状態となることを特徴とする請求項１または２のいずれか１項に記載のマトリックス表示装置。
4. 前記ゲートドライバを可撓性基板に搭載し、前記アレイ基板の一辺に前記可撓性基板が装着され、前記ゲートドライバへのゲート制御信号の入出力を上記アレイ基板の上記一辺の隣接する上記可撓性基板間に対応する部分に設けた配線を介して行うことを特徴とする請求項１から３のいずれか１項に記載のマトリックス表示装置。
5. 前記可撓性基板内に形成された第一または第二のゲート走査スタート信号のどちらか一方は、ゲートドライバを経由しないことを特徴とする請求項１から４のいずれか１項に記載のマトリックス表示装置。
   
   

Images