JP2006284565A - 素子基板、検査方法、及び半導体装置の作製方法 - Google Patents

Abstract

【課題】信頼性の高い素子特性評価が可能な半導体層を有する基板、およびその評価方法を提供することを課題とする。
【解決手段】本発明の半導体層を有する基板は、アンテナコイルと半導体素子とが直列に接続されてなる閉ループ回路が形成され、回路が形成された領域の表面は絶縁膜で覆われている。このような回路を用いることによって、非接触で検査を行うことができる。また閉ループ回路に変えてリングオシレータを適用することができる。
【選択図】図１

Description

本発明は素子基板、その検査方法、及び当該検査方法を用いた半導体装置の作製方法に関する。

近年、無線で情報の送受信を行う半導体装置（無線チップ、ＲＦＩＤタグ等と呼ばれる）の開発が進んでいる。
一般に、ＬＳＩチップを製造する場合にはＬＳＩチップを形成する基板上にＴＥＧ（ｔｅｓｔ ｅｌｅｍｅｎｔａｒｙ ｇｒｏｕｐ）と呼ばれる特性評価用素子あるいは回路が形成される。ＴＥＧを評価することで、ＬＳＩチップの製造プロセスの検証、あるいはＬＳＩ設計に用いられるパラメータの検証を行うことができる。無線チップもＬＳＩチップによって構成されており、製造プロセスの検証等の目的で、ＬＳＩチップを形成する基板上にはＴＥＧが設けられている。

また半導体装置の検査工程において、非接触の検査工程が提案されている（特許文献１参照）。
特開２００３−３１８１４号公報

無線チップを構成するＬＳＩチップは現在シリコンウェハ上に形成されたものが知られているが、可撓性のある基板に設けられたチップ（以下、可撓性を有するチップと呼ぶ）に関する開発が進められている。可撓性を有するチップは、非常に薄く、可撓性を有するために、様々な用途に用いることができる。

ところで、上記チップの評価は、通常、ＴＥＧを形成した基板上にプローバと呼ばれる針を接触させ、電気的特性を測定することにより行われている。つまり接触による測定を行う。しかしながら、可撓性を有するチップでは、薄い半導体層を損傷する危険性が高いため、針を接触させての自動測定は困難である。そのため接触による測定を行うには、手動で精度よく針を接触させる、あるいは所定の異方性伝導膜を用いる必要があり、時間と手間を要する。

このように、可撓性を有するチップに対して、効率よく、また高い信頼性をもって測定することは難しかった。

また、ＴＥＧでは電極パッドを介して静電破壊の危険性がある。このような問題は電極を表面にさらすために生じる。従って、電極パッド数を極力減らしたＴＥＧ、あるいは全く有さないＴＥＧ、およびそのようなＴＥＧを評価する方法は、ＴＥＧ評価の信頼性を改善する上で有効である。

そこで本発明は、無線技術を利用して、極力電極に接触することなく、もしくは全く電極に接触することなく、半導体素子特性を評価することができるＴＥＧ、および該ＴＥＧが形成された素子基板を提供することを課題とする。また、その測定方法を提供することを課題とする。

上記課題を解決するために本発明では以下の手段を講ずる。

本発明は、アンテナコイルと、半導体素子とが直列に接続されてなる閉ループ回路を有する特性評価素子（ＴＥＧ）が設けられ、閉ループ回路が設けられた領域の表面は絶縁膜で覆われている素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。

本発明の別の形態は、アンテナコイルと、半導体素子とが直列に接続された閉ループ回路を有する特性評価素子が設けられ、可撓性を有することを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。

本発明の別の形態は、アンテナコイルと、容量素子と、半導体素子とが直列に接続された閉ループ回路を有する特性評価素子が設けられ、閉ループ回路が設けられた領域の表面は絶縁膜で覆われていることを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。

本発明の別の形態は、アンテナコイルと、容量素子と、半導体素子とが直列に接続された閉ループ回路を有する特性評価素子が設けられ、可撓性を有することを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。

本発明の別の形態は、アンテナコイルと、電源回路と、リングオシレータと、トランジスタと、を有する特性評価素子が設けられ、電源回路はリングオシレータに電源電圧を供給する機能を有し、アンテナコイルにはリングオシレータの発振周波数で負荷変調が行われる回路が接続され、電源回路、リングオシレータ、及び、トランジスタが設けられた領域の表面は絶縁膜で覆われていることを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。

本発明の別の形態は、アンテナコイルと、電源回路と、リングオシレータと、トランジスタと、を有する特性評価用素子が設けられ、電源回路はリングオシレータに電源電圧を供給する機能を有し、アンテナコイルにはリングオシレータの発振周波数で負荷変調が行われる回路が接続され、可撓性を有することを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。

本発明の別の形態は、アンテナコイルと、リングオシレータと、トランジスタと、リングオシレータへ電源電圧の供給を行う電極パッドとを有する特性評価用素子が設けられ、アンテナコイルはリングオシレータの発振周波数で負荷変調が行われる回路が接続され、電源回路、リングオシレータ、及び、トランジスタが設けられた領域の表面は、電極パッド又は絶縁膜で構成されていることを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。

本発明の別の形態は、アンテナコイルと、リングオシレータと、トランジスタと、リングオシレータへ電源電圧の供給を行う電極パッドとを有する特性評価用素子が設けられ、アンテナコイルはリングオシレータの発振周波数で負荷変調が行われる回路が接続され、可撓性を有することを特徴とする素子基板であって、当該基板を用いて半導体素子の特性を評価することができる。

また本発明の検査方法は、上記したいずれかの素子基板に電磁波を印加するステップと、素子基板に吸収される電力を測定するステップと、により半導体素子の特性を評価する。
また、素子基板で消費される電力を測定することで前記半導体素子の特性を評価する。

また本発明は、制御可能な電磁波をアンテナから放出可能な測定装置を用いて、電磁波を印加する。

また本発明の検査方法は、磁界プローバにより素子基板に吸収される電力を測定するステップを有する。

また本発明の検査方法を用いて、素子基板に設けられた半導体素子の静特性又は動特性を非接触で評価することができる。

また本発明の半導体装置の作製方法は、非可撓性基板上に第１の半導体層を有する特性評価用素子と、第２の半導体層を有する薄膜トランジスタを形成し、特性評価用素子に対して接触式で検査を行い、非可撓性基板を剥離して、特性評価用素子及び薄膜トランジスタを可撓性基板上に転置し、可撓性基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって薄膜トランジスタの特性を評価し、薄膜トランジスタの特性が許容範囲を満たした基板を切断する。

本発明の別形態の半導体装置の作製方法は、非可撓性基板上に第１の半導体層を有する特性評価用素子と、第２の半導体層を有する薄膜トランジスタを形成し、特性評価用素子に対して接触式で検査を行い、非可撓性基板を剥離して、特性評価用素子及び薄膜トランジスタを可撓性基板上に転置し、可撓性基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって薄膜トランジスタの特性を評価し、薄膜トランジスタの特性が許容範囲を満たした基板を切断し、切断された基板上の薄膜トランジスタを検査する工程を有する。

本発明の半導体装置の作製方法は、接触式の検査によって、特性評価用素子の電圧−電流特性を求め、可撓性基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって薄膜トランジスタの特性を評価し、薄膜トランジスタの電圧−電流特性の許容範囲を満たした基板を切断する工程を有する。

本発明によって、電極パッドに針を接触させて行う測定が難しい場合も、効率よく、かつ信頼性の高い、素子特性評価を行うことができる。また、露出した電極表面の面積を極力減らすことによって、評価用素子の静電破壊を抑制することが可能となり、信頼性の高い素子特性評価を行うことができる。その結果、製造プロセス、あるいは設計パラメータの検証を効率よく行うことが可能となる。

本発明の実施の形態を、図面を用いて説明する。しかしながら本発明は以下の説明に限定されず、本発明の趣旨から逸脱することなくその形態を様々に変更し得ることは当業者であれば容易に理解される。したがって本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通する場合がある。

（実施の形態１）
本発明のＴＥＧを有する素子基板と、これを用いて半導体素子特性を測定する方法とを図１を用いて説明する。

本発明の素子基板１０７は、ＴＥＧとしてアンテナコイル１０５と半導体素子１０６が直列に接続された構成、つまり閉ループ回路を有することを特徴とする。

また当該素子基板上には、ＴＥＧによって評価される薄膜トランジスタが設けられている。当該薄膜トランジスタによって、無線チップ等の半導体装置が構成される。薄膜トランジスタ及びＴＥＧは、同様の構成を有しており、例えば下地膜上に形成された半導体層を有する。ＴＥＧ及び薄膜トランジスタがそれぞれ有する半導体層は、同時に同一工程で形成される。さらに半導体層を覆って設けられたゲート絶縁膜、ゲート絶縁膜を介して半導体層上に設けられたゲート電極、ゲート電極及び半導体層を覆って設けられた絶縁膜、絶縁膜の開口部に形成され半導体層の不純物領域に接続された配線、配線上に設けられた保護膜等を有する。保護膜は窒素を有する絶縁膜から形成すると好ましく、半導体層へのアルカリ金属等の不純物元素の侵入を防止するため、素子基板１０７全体に設けられている。この保護膜により配線等を覆ってしまうため、接触式での検査を行うことが難しくなってしまう。

半導体装置の例として無線チップ、つまり非接触型チップを形成する場合、当該チップにアンテナコイルが実装された形態となり、具体的には不純物領域に接続された配線にアンテナコイルが接続された形態となる。そのためアンテナコイルは配線と同時に形成することができる。勿論、ゲート電極と同時にアンテナコイルを形成することもできるが、配線と接続する必要があるため、コンタクトホールを介して導電層により接続する必要がある。

また半導体装置の例として接触型チップを形成する場合もある。この場合、アンテナコイルと接続するための配線が露出された形態となり得る。

ＴＥＧは、アンテナコイル１０５と半導体素子１０６が直列に接続された構成を有するため、アンテナコイルが実装された形態を有しており、配線又はゲート電極と同時にアンテナコイルを形成することもできる。アンテナコイルの材料は、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等の導電性材料、又は酸化インジウムスズ（ＩＴＯ）、酸化インジウムスズに酸化珪素が添加された材料（ＩＳＯ）等の透明導電性材料から形成することができる。またアンテナコイルは、印刷法、インクジェットを代表とする液滴吐出法、スパッタリング法、蒸着法等により形成することができる。このようなアンテナコイルを実装することによって、ＴＥＧを非接触式で検査することができる。

測定装置１０４は、電波インターフェイス１０２、アンテナコイル１０３、制御回路１０１等を有し、所定の周波数と電力で電磁波を放射することができる。

測定装置１０４から電磁波が放射されると、電磁誘導により、素子基板１０７上の少なくともＴＥＧが有するアンテナコイルの両端に誘導起電力が生じる。そして、ＴＥＧが有する半導体素子１０６には素子特性に従った電流が流れる。このことは、素子基板１０７上に設けられた半導体素子１０６を構成する薄膜トランジスタや配線が、半導体素子１０６の特性に依存した電力を吸収することを意味する。そして、測定装置１０４によってこの電力の吸収量を測定することにより半導体素子１０６の特性に関する情報を得ることができる。半導体素子１０６の特性と薄膜トランジスタの特性との相関関係があるため、半導体装置を構成する薄膜トランジスタからなる回路の特性を評価、検査することができる。

図１に示した測定系をモデル化した回路を、図２を用いて説明する。

図２に示すように、測定装置１０４は、容量Ｃ_１を有する容量素子と、インダクタンスＬ_１、寄生抵抗Ｒ_１を有するコイルとが直列に接続された共振回路を有する。そして、当該回路へは電流ｉ_１および電圧Ｖが印加されている。一方、素子基板１０７上のＴＥＧが有する半導体素子１０６は、インピーダンスＺ_２を有し、インダクタンスＬ_２、寄生抵抗Ｒ_２を有するとみなすことができるアンテナコイルを有する。なお本発明のＴＥＧは、共振回路が設けられていない。そして測定装置１０４のアンテナコイル及びＴＥＧのアンテナコイル１０５は相互インダクタンスＭを有する。このようなアンテナコイルには、測定装置１０４から放射された電磁波によって、誘導起電力ｕ_２が生じ、電流ｉ_２が流れる。

図２にモデル化した回路において、測定装置１０４の共振回路に印加される電圧Ｖは、共振条件（Ｃ_１・Ｌ_１・ω^２＝１）において、式１（数１）のようにあらわされる。

さらに半導体素子１０６に流れる電流ｉ_２は式２（数２）のように表され、誘導起電力ｕ_２は、式３（数３）のように表されることから、これらを代入すると電圧Ｖに関する式４（数４）が得られる。なお、ｊは虚数単位を表す。

式４から、測定装置１０４の共振回路に生じる電圧Ｖと電流ｉ_１は比例し、比例係数はω、Ｒ_１、Ｍ、Ｒ_２、Ｌ_２、Ｚ_２によって決まることがわかる。ω、Ｒ_１、Ｍ、Ｒ_２、Ｌ_２を固定して、半導体素子１０６のインピーダンスＺ_２を変化させた場合、電圧Ｖと電流ｉ_１は図３に示すようなグラフで表されることがわかる。インピーダンスＺ_２が０に等しい領域、ある値をもつ領域、無限大となる領域にわけることができる。なおある値を持つ領域は、インピーダンスＺ_２の値を大きくするにつれ、同一電圧Ｖに対する電流ｉ_１が大きくなるといった特性を持っている。

測定装置１０４のアンテナコイル１０３に印加される電圧Ｖと電流ｉ_１は測定可能な量であるから、これよりＴＥＧの半導体素子１０６のインピーダンスＺ_２の情報を得ることが可能となる。このような原理に基づいて、非接触で該半導体素子１０６を評価することが可能となる。そして、半導体素子１０６の特性と、薄膜トランジスタの特性とは、同一工程で作成されているため相関関係を求めることができる。よって半導体素子１０６の特性から薄膜トランジスタの特性、当該薄膜トランジスタから構成される回路及び半導体装置の特性を検査することができる。

次に、本発明のより具体的な形態について説明する。

図４には、インピーダンスＺ_２を持つような半導体素子としてダイオード４０１を用い、アンテナコイル４０２を有するＴＥＧが設けられた素子基板のモデル回路図を示す。なお図４において、容量素子４０３を、アンテナコイル４０２及びダイオード４０１と直列に接続した構成としているが、容量素子４０３は設けなくともよい。容量素子４０３は信号の位相成分を調整するために設けているため、当該調整が不要の場合には容量素子４０３は設けなくとも良い。なお容量素子４０３を設ける場合、上記数式において容量はインピーダンスに含まれているものとする。

次に図４に示した素子基板を用いてダイオード４０１のしきい値電圧Ｕｔｈを評価する方法について説明する。

図５（Ａ）はダイオード４０１の電圧−電流特性（Ｉ−Ｖ特性と呼ぶ）のグラフであり、電極に接することなく直接得ることが難しい。一方、図５（Ｂ）は上述した原理に基づき非接触による測定から得られる、測定装置１０４の共振回路に生じる電圧Ｖと電流ｉ_１の関係を表すグラフである。なお図５（Ｂ）においてグラフが急激に変化する点（Ｖ_０，Ｉ_０）がダイオード４０１のしきい値に相当する。

このように測定したダイオード４０１のＩ−Ｖ特性と、ダイオード４０１のＶ_０，Ｉ_０との関係を求めることで、非接触式の測定のみでダイオード４０１のしきい値Ｕｔｈを評価することが可能となる。このように本発明によりダイオード４０１のＩ−Ｖ特性と、ダイオード４０１のＶ_０，Ｉ_０との関係を求めることによって、ダイオード４０１のしきい値を得ることができるのである。

実用的には、ＴＥＧと同じ構成となるアンテナコイル及び回路を形成した基準となる素子基板に対して、接触式による測定を行うことが好ましい。その後当該素子基板に対して、非接触による測定を行うこともできる。基準となる素子基板に対して接触式の評価を用い、同一条件下、つまり相互インダクタンスＭ、アンテナコイルのインダクタンスＬ_２やアンテナコイルの寄生抵抗Ｒ_２が一定の条件のもとで測定することによって、ＴＥＧが有するダイオードのしきい値Ｕｔｈと、非接触式測定を行ったＶ_０やＩ_０との関係を求めることが可能となるからである。

なお当該しきい値電圧Ｕｔｈは、上述した式３から、相互インダクタンスＭ、アンテナコイルのインダクタンスＬ_２、寄生抵抗Ｒ_２を用いて計算することもできる。相互インダクタンスＭ、アンテナコイルのインダクタンスＬ_２やアンテナコイルの寄生抵抗Ｒ_２は、本発明の素子基板、及び測定装置を用いて得ることができる。アンテナコイルのＬ_２やＲ_２は、その形状と材質で決まり、製造ばらつきを小さくすることが可能である。また、相互インダクタンスは同じ位置と測定環境下で測定することで一定に保つことが可能である。

またさまざまなしきい値電圧Ｕｔｈを有するダイオードについて、本発明のような測定を行うことで、ダイオードのしきい値Ｕｔｈと測定装置１０４の電圧Ｖ_０の関係は、例えば図５（Ｃ）のように求めることができる。

一旦、基準となる素子基板上のダイオードのしきい値Ｕｔｈと測定装置１０４の電圧Ｖ_０の関係が得られれば、あとは非接触での測定のみで、ダイオードのしきい値を評価することが可能となる。

このように本発明では、評価する素子特性（しきい値等の値）を求める場合、接触式によって評価可能な基準となる素子基板を別途準備することが好ましい。一方、評価する素子特性を相対的に比較する場合、例えば複数の素子のしきい値の比較や、単数の素子の経時変化を評価する場合には、基準となる素子基板を準備する必要はない。

なお、本実施の形態では、半導体素子１０６としてダイオードを用いる場合を説明したが、半導体素子１０６は、トランジスタ、抵抗素子、発光素子といった素子であってもよい。また、これら半導体素子のいずれかからなる単一の素子に限らず、一般に２端子を有する素子、或いは当該素子を有する回路であればよい。上記したダイオード、トランジスタ、発光素子を用いる場合、しきい値がわかり、抵抗素子を用いる場合抵抗値がわかる。このように本発明は、非接触でしきい値や抵抗値といった素子特性を表すパラメータ（素子パラメータと呼ぶ）を得ることができ、その結果、素子特性を評価することができる。

非接触による測定は、測定装置の電圧Ｖと電流ｉを測定する方法に限られず、一般に測定装置１０４から供給する電力に関する量と、素子基板１０７上に設けられた回路等による電力吸収に関する量とを測定することができればよい。例えば、測定装置１０４の電圧Ｖと、素子基板１０７のアンテナコイル付近に設置した磁界プローバから得られる磁界強度とによって上述した評価を行うことも可能である。このような磁界強度は、スペクトラムアナライザを用いて測定することが可能である。

上記したように、本発明の素子基板によって、非接触で半導体素子特性を評価することが可能となる。その結果、電極パッドに針を接触させて行う測定が難しい場合も、効率よく、かつ信頼性の高い、素子特性評価を行うことができる。また、評価用素子の静電破壊を抑制することが可能となり、信頼性の高い素子特性評価を行うことができる。

（実施の形態２）
実施形態１とは異なる本発明の素子基板の評価形態について説明する。

図６には、インピーダンスＺ_２を有する半導体素子６０１を評価する素子基板のモデル回路図を示す。素子基板に設けられたＴＥＧは、アンテナコイル６０２、半導体素子６０１、及び容量素子６０３が直列に接続された回路、つまり閉ループ回路を有する。なお図４と同様に、容量素子６０３は設けなくともよい。

ＴＥＧの評価では、半導体製造プロセスにおいて、半導体素子の特性が許容される範囲内に入っているかどうかを判断することが重要な目的の一つである。ここでは、図６に示す素子基板を用いて半導体素子６０１の特性が許容範囲に入っているかどうかを評価する方法について説明する。

まず、基準となる素子基板のＴＥＧとして、図６に示した素子基板と同じ構造のアンテナコイルおよび半導体素子６０１を有する構成とする。そして、接触式による測定と非接触式による測定の両方が可能となるＴＥＧが複数形成された素子基板を準備する。接触式による測定を行う場合には、ＴＥＧはアンテナ等に接続される接続配線が露出した形態となっている。また非接触式による測定を行う場合には、ＴＥＧはアンテナを実装している形態となっている。このような形態をそれぞれ有するＴＥＧを同一素子基板上に設ければよい。勿論、このような形態を有するＴＥＧをそれぞれ別の素子基板上に設けてもよい。またさらに非接触式で測定を行う場合、素子基板として可撓性基板を用いることができる。

このような素子基板を用い、接触式測定により相互インダクタンスＭ、アンテナコイルのインダクタンスＬ_２や寄生抵抗Ｒ_２一定のもとで半導体素子６０１を測定する。そして半導体素子６０１のＶ−Ｉ特性と、非接触式で測定を行った結果に相当する半導体素子のＶ−ｉ_１曲線の関係を求めることができる。さらに多くのＴＥＧを測定し、許容範囲のばらつきに入った半導体素子のＶ−ｉ_１の領域を求めることで、許容される範囲を求めることができる。

例えば、半導体素子６０１の許容される特性が図７（Ａ）の斜線領域のように表されるとき、非接触式（Ｖ，ｉ_１）平面では、図７（Ｂ）の斜線領域のように表すことができる。これは接触式で得られた図７（Ａ）に示すＶ−Ｉ特性は、非接触式で得られた図７（Ｂ）に示すＶ−Ｉ特性と相関があるために求めることができる。図７（Ｂ）に示すように得られた許容特性図に基づき、非接触で半導体素子６０１の評価を行うことができる。

そして、一旦、半導体素子６０１の許容される特性が（Ｖ，ｉ_１）平面上の領域として得られれば、あとは非接触での測定のみで半導体素子の特性が許容範囲に入っているかどうかを評価することが可能となる。なお、許容される特性の範囲は、半導体装置の仕様に基づき決定することができる。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。

（実施の形態３）
本実施の形態では、上記実施の形態２に示した評価方法を用いた半導体装置の作製工程について説明する。

図１７（Ａ）に示すように、素子基板となるガラス基板７０１に、ＴＥＧ及びチップ等を構成する半導体層を形成する。ガラス基板等の非可撓性基板上に形成することによって、接触式でＴＥＧを検査することが可能となる。ＴＥＧを接触式で検査することにより、図７（Ａ）に示すようなＶ−Ｉ特性を得る（図１７（Ｄ）のＳ１００）。そして、図７（Ｂ）に示すような非接触式測定における許容特性図（Ｖ−ｉ_１曲線）を作成する（図１７（Ｄ）のＳ１０１）。

次いで、図１７（Ｂ）に示すように、ガラス基板７０１を剥離し、素子基板として可撓性基板７０２を設ける。当該可撓性基板７０２上のＴＥＧ７０３に対して非接触式で検査を行う（図１７（Ｄ）のＳ１０２）。そして上記許容特性図における許容特性を満たす素子基板か否かを判断する（図１７（Ｄ）のＳ１０３）。許容特性とは素子パラメータのいずれかを用いることができる。

ＴＥＧに対して非接触式で検査を行うことによって、当該ＴＥＧの静特性、又は動特性を得ることもできる。

その後、図１７（Ｃ）に示すように、許容特性を満たすと判断された素子基板は各チップ７０４に切断され（図１７（Ｄ）のＳ１０４）、完成する（図１７（Ｄ）のＳ１０５）。以上のようにして、チップ等の半導体装置を作製することができる。

このとき、各チップ７０４に対する検査を行ってもよい（図１７（Ｄ）のＳ１０６）。各チップに対する検査は、アンテナが実装されているチップの場合、非接触式で検査を行うことができ、アンテナが実装されていないチップの場合、アンテナ用接続端子に接して接触式で検査を行うことができる。

図１７（Ｄ）に、上記工程をフローチャートに示す。図１７（Ｄ）に示すように、許容特性を満たすと判断された素子基板は各チップに切断され、完成する。以上のようにして、チップ等の半導体装置を作製することができる。

このような本発明の素子基板を用いた評価方法により、素子基板単位でチップ等の半導体装置の不良を検査することができる。その結果、半導体装置の不良検査の迅速化を図ることができる。

（実施の形態４）
実施形態１及び２とは異なる本発明の素子基板の構成と評価形態について説明する。

本発明の素子基板は、図８（Ａ）に示すようにアンテナコイル８０４、容量素子８０５、電源回路８０１、トランジスタ８０３、リングオシレータ８０２を具備したＴＥＧを有する。アンテナコイル８０４、容量素子８０５、電源回路８０１は直列に接続されており、トランジスタ８０３は、容量素子８０５及びアンテナコイル８０４と並列に接続されている。トランジスタ８０３のゲート電極はリングオシレータ８０２の出力（Ｓｏｕｔ）に接続されており、電源回路８０１は一方が接地され（ＧＮＤ）、他方はリングオシレータ８０２の電源（ＶＤＤ）に接続されている。トランジスタ８０３は、アンテナコイルの負荷変調用のトランジスタとして機能を奏する。また、リングオシレータの発振周波数で負荷変調を行う回路の代表例として、容量素子８０５と抵抗８０６からなる回路を図８（Ａ）に示す。

このような素子基板において、アンテナコイル８０４に誘導起電力が生じると、電源回路８０１は電源電圧を生成し、リングオシレータ８０２に供給する。リングオシレータ８０２は電力供給を受けると、発振信号を出力し、当該発振信号によってトランジスタ８０３のスイッチングを行うことができる。そして測定装置１０４は、電力供給が変化する周期を測定することで、リングオシレータの発振周波数を評価することができる。

具体的な評価方法としては、例えば、リングオシレータの発振周波数を測定し、その相対的な変化を評価する。あらゆるストレス状況下での経時変化や、さまざまな環境下での周波数の変化を評価することで、リングオシレータや電源回路の信頼性を評価することができる。

または実際の無線チップで使用する電源回路を採用して、リングオシレータの発振周波数を測定する。無線チップの論理回路の周波数特性とリングオシレータの周波数特性には相関があるため、発振周波数を測定することで、同一工程で製造された無線チップの特性を評価することができる。つまり、無線チップが有する電源回路の能力を、ＴＥＧとして形成されたリングオシレータによって評価することが可能である。

またリングオシレータ８０２からの放射電磁波を、磁界プローバ及びスペクトラムアナライザや、磁界プローバ及びオシロスコープを用いて測定することにより、リングオシレータや電源回路の信頼性を評価することができる。

また実施の形態１又は２で示したように、リングオシレータを用いた場合であっても基準となる素子基板を準備するとよい。基準となる素子基板には、接触式で測定できるリングオシレータ、及び非接触式で測定できるリングオシレータが設けられている。その結果、リングオシレータの動特性又は静特性、つまり発振周波数と電源の関係を評価することも可能である。また実施の形態１又は２で示したように、より多くのリングオシレータを設けることにより、許容される特性の範囲を決めることができる。

なお上記測定及び評価を行うことができる限り、図８（Ｂ）に示すように、トランジスタ８０３を省略した形態であってもよい。トランジスタ８０３は、アンテナコイルの負荷変調用に設けており、負荷変調が不要であれば設ける必要はない。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。

実施の形態４に用いる電源回路８０１の具体例を示す。

図９に示した電源回路は、ダイオード９０１及びダイオード９０２が直列に接続されており、ダイオード９０１の出力と、ダイオード９０２の入力間に容量素子９０３が設けられている。ダイオード９０２の入力は接地され（ＧＮＤ）ている。このような電源回路は、ダイオード９０１の入力に振幅Ｖｉｎの交流信号を入力し、電源電圧Ｖｏｕｔを出力する回路である。入力した交流信号はダイオード９０１によって整流され、容量素子９０３によって安定化される。

図１０に示した電源回路は、図９に示した電源回路に相当する電源１００１の後段に、レギュレータ１００２を設けた構成である。レギュレータ１００２は、入力電圧によらず出力電圧をほぼ一定に保つための回路であって、公知の回路を用いることができる。図１０に示した電源回路は、図１１に示すように、入力する交流信号の振幅Ｖｉｎにあまり依存せずに安定した電圧を出力することができる点で好ましい。

本発明のＴＥＧは、接触による測定を行う場合であっても適用することができる。そして、接触させる電極パッド数は少ないほうが、静電破壊は起こりにくい。また、可撓性を有するチップにおいて、多数の電極パッドによる接触測定は困難であるが、少ない電極パッドであれば接触測定が可能な場合もある。

このような場合、図１２、図１３にモデル回路図を示したようなＴＥＧが設けられた素子基板を用いてもよい。図１２に示したＴＥＧは、容量素子１２０４、アンテナコイル１２０３、トランジスタ１２０２、リングオシレータ１２０１、及び２個の電源パッド１２０５、１２０６を有する。電源パッド１２０５、１２０６からは電源電圧が供給される。そしてリングオシレータ１２０１の電源（ＶＤＤ）とＧＮＤとは、それぞれ電源パッド１２０５、１２０６に接続されている。このようなＴＥＧをリングオシレータ評価回路と呼び、リングオシレータ評価回路は、発振周波数を無線によって測定することができる回路と表現することができる。

このようなリングオシレータ評価回路を有する素子基板は、入力する電源電圧と発振周波数の両方を測定できるため、リングオシレータ１２０１の特性を正確に評価することが可能である。その結果、薄膜トランジスタから形成される回路の特性も正確に評価し得る。

また電極パッド数を減らす構成としては、図１３に示すように、２個の電極パッド１３０２、１３０３を共通として、複数のリングオシレータ評価回路１３０１（１）〜１３０１（ｎ）を並列に接続した構成もある。複数のリングオシレータ評価回路を接続することによって、特性評価精度を向上させることができる。

なお、本実施例は上記実施の形態と自由に組み合わせたり、上記実施の形態のＴＥＧと置き換えることができる。

本実施例では、リングオシレータ評価回路を有する素子基板を、スペクトラムアナライザを用いて測定した結果を示す。

図１４に示すように、スペーサ１４１に支持された一対の基体１４０の間に、スペクトラムアナライザ用アンテナコイル１４４を挿入する。一基体上に配置された、リングオシレータ評価回路を有する評価用素子基板１４３に、ピコプローブ針１４２を接触させ、接続されたオシロスコープに測定周波数を出力する。なおリングオシレータは５１段配置し、ｎ型の薄膜トランジスタのチャネル幅は１０μｍ、ｐ型の薄膜トランジスタのチャネル幅は２０μｍとし、両薄膜トランジスタのチャネル長は１μｍとし、ゲート絶縁膜の膜厚は４０ｎｍとした。またｎ型の薄膜トランジスタはＬＤＤ構造とし、ｐ型の薄膜トランジスタはシングルドレイン構造とした。

図１５には、オシロスコープによるリングオシレータの発振周波数の測定結果を示す。
図１６には、スペクトラムアナライザによるリングオシレータの発振周波数の測定結果を示す。
図１５に示す波形と、図１６に示す波形とがほぼ一致するため、非接触アンテナを使用したスペクトラムアナライザによって非接触式でリングオシレータ評価回路の発振周波数を測定できることが分かる。

本発明の素子基板および測定装置からなるブロック図 本発明の半導体素子の評価原理を説明する回路図 本発明の半導体素子特性の評価方法を説明するグラフ 本発明の素子基板に形成された回路図 本発明の半導体素子の評価方法を説明するグラフ 本発明の素子基板に形成された回路図 本発明の半導体素子の評価方法を説明するグラフ 本発明の素子基板に形成された回路図 本発明の素子基板に形成された電源回路の回路図 本発明の素子基板に形成された電源回路の回路図 本発明の素子基板に形成された電源回路の特性曲線 本発明の素子基板に形成された回路図 本発明の素子基板に形成された回路図 スペクトラムアナライザによる測定モデル図 オシロスコープによるリングオシレータの発振周波数の測定結果 スペクトラムアナライザによるリングオシレータの発振周波数の測定結果 本発明の評価方法を用いた半導体装置の作製方法を示す図

符号の説明

１０１ 制御回路
１０２ 電波インターフェイス
１０３ アンテナコイル
１０４ 測定装置
１０５ アンテナコイル
１０６ 半導体素子
１０７ 素子基板
１４０ 基体
１４１ スペーサ
１４２ ピコプローブ針
１４３ 評価用素子基板
１４４ スペクトラムアナライザ用アンテナコイル
４０１ ダイオード
４０２ アンテナコイル
４０３ 容量素子
６０１ 半導体素子
６０２ アンテナコイル
６０３ 容量素子
７０１ ガラス基板
７０２ 可撓性基板
８０１ 電源回路
８０２ リングオシレータ
８０３ トランジスタ
８０４ アンテナコイル
８０５ 容量素子
９０１ ダイオード
９０２ ダイオード
９０３ 容量素子
１００１ 電源
１００２ レギュレータ
１２０１ リングオシレータ
１２０２ トランジスタ
１２０３ アンテナコイル
１２０４ 容量素子
１２０５ 電源パッド
１３０１ リングオシレータ評価回路
１３０２ 電極パッド

Claims (25)

1. アンテナコイルと、半導体素子とが電気的に直列に接続された閉ループ回路を有する特性評価用素子が設けられ、前記閉ループ回路が設けられた領域の表面は絶縁膜で覆われていることを特徴とする素子基板。
2. アンテナコイルと、半導体素子とが電気的に直列に接続された閉ループ回路を有する特性評価用素子が設けられ、可撓性を有することを特徴とする素子基板。
3. 請求項１または請求項２において、
   前記半導体素子はダイオード、トランジスタ、発光素子、抵抗素子、容量素子のいずれかであることを特徴とする素子基板。
4. アンテナコイルと、容量素子と、半導体素子とが電気的に直列に接続された閉ループ回路を有する特性評価用素子が設けられ、前記閉ループ回路が設けられた領域の表面は絶縁膜で覆われていることを特徴とする素子基板。
5. アンテナコイルと、容量素子と、半導体素子とが電気的に直列に接続された閉ループ回路を有する特性評価用素子が設けられ、可撓性を有することを特徴とする素子基板。
6. 請求項４または請求項５において、
   前記半導体素子はダイオード、トランジスタ、発光素子、抵抗素子のいずれかであることを特徴とする素子基板。
7. アンテナコイルと、電源回路と、リングオシレータと、トランジスタと、を有する特性評価用素子が設けられ、
   前記電源回路は前記リングオシレータに電源電圧を供給する機能を有し、
   前記アンテナコイルには前記リングオシレータの発振周波数で負荷変調が行われる回路が電気的に接続され、
   前記電源回路、前記リングオシレータ、及び、前記トランジスタが設けられた領域の表面は絶縁膜で覆われていることを特徴とする素子基板。
8. アンテナコイルと、電源回路と、リングオシレータと、トランジスタと、を有する特性評価用素子が設けられ、
   前記電源回路は前記リングオシレータに電源電圧を供給する機能を有し、
   前記アンテナコイルには前記リングオシレータの発振周波数で負荷変調が行われる回路が電気的に接続され、
   可撓性を有することを特徴とする素子基板。
9. アンテナコイルと、リングオシレータと、トランジスタと、前記リングオシレータへ電源電圧の供給を行う電極パッドとを有する特性評価用素子が設けられ、
   前記アンテナコイルは前記リングオシレータの発振周波数で負荷変調が行われる回路が電気的に接続され、
   前記電源回路、前記リングオシレータ、及び、前記トランジスタが設けられた領域の表面は、前記電極パッド又は絶縁膜で構成されていることを特徴とする素子基板。
10. アンテナコイルと、リングオシレータと、トランジスタと、前記リングオシレータへ電源電圧の供給を行う電極パッドとを有する特性評価用素子が設けられ、
    前記アンテナコイルは前記リングオシレータの発振周波数で負荷変調が行われる回路が電気的に接続され、
    可撓性を有することを特徴とする素子基板。
11. 請求項７乃至請求項１０のいずれか一において、
    前記トランジスタは負荷変調を行う機能を有することを特徴とする素子基板。
12. 請求項１乃至請求項６のいずれか一に記載の素子基板に電磁波を印加し、
    前記素子基板で消費される電力を測定することで前記半導体素子の特性を評価することを特徴とする検査方法。
13. 請求項１乃至請求項６のいずれか一に記載の素子基板に、アンテナから電磁波を放出することができる測定装置を用いて、前記電磁波を印加し、
    前記アンテナに印加される電流又は電圧を測定することで前記半導体素子の特性を評価することを特徴とする検査方法。
14. 請求項１乃至請求項６のいずれか一に記載の素子基板に、電磁波をアンテナから放出可能な測定装置を用いて、電磁波を印加するステップと、
    磁界プローバにより前記素子基板に吸収される電力を測定するステップと、
    により前記半導体素子の特性を評価することを特徴とする検査方法。
15. 請求項１２乃至請求項１４のいずれか一に記載の検査方法を用いて、前記素子基板に設けられた半導体素子の静特性を非接触で評価することを特徴とする検査方法。
16. 請求項７乃至請求項９のいずれか一に記載の素子基板に、電磁波をアンテナから放出可能な測定装置を用いて、電磁波を印加するステップと、
    前記アンテナに印加される電流又は電圧を測定するステップと、
    により、前記リングオシレータの特性を評価することを特徴とする検査方法。
17. 請求項７乃至請求項９のいずれか一に記載の素子基板に、電磁波をアンテナから放出可能な測定装置を用いて、電磁波を印加するステップと、
    磁界プローバにより前記素子基板に吸収される電力を測定するステップと、
    により、前記リングオシレータの特性を評価することを特徴とする検査方法。
18. 請求項７乃至請求項９のいずれか一に記載の素子基板に、電磁波をアンテナから放出可能な測定装置を用いて、電磁波を印加するステップと、
    前記リングオシレータから放出された電磁波を測定するステップと、
    により、前記リングオシレータの特性を評価する検査方法。
19. 請求項１６乃至請求項１８のいずれか一に記載の検査方法を用いて、前記素子基板に設けられた半導体素子の動特性を非接触で評価することを特徴とする検査方法。
20. 請求項１２乃至請求項１９のいずれか一に記載の検査方法を用いて、前記素子基板を非接触で検査する方法を有することを特徴とする半導体装置の作製方法。
21. 第１の基板上に第１の半導体層を有する特性評価用素子と、第２の半導体層を有する薄膜トランジスタを形成し、
    前記特性評価用素子に対して接触式で検査を行い、
    前記第１の基板から前記特性評価用素子及び前記薄膜トランジスタを剥離し、
    前記特性評価用素子及び前記薄膜トランジスタを、可撓性を有する第２の基板上に転置し、
    前記第２の基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって前記薄膜トランジスタの特性を評価し、
    前記薄膜トランジスタの特性が許容範囲を満たした前記第２の基板を切断することを特徴とする半導体装置の作製方法。
22. 第１の基板上に第１の半導体層を有する特性評価用素子と、第２の半導体層を有する薄膜トランジスタを形成し、
    前記特性評価用素子に対して接触式で検査を行い、
    前記第１の基板から前記特性評価用素子及び前記薄膜トランジスタを剥離し、
    前記特性評価用素子及び前記薄膜トランジスタを、可撓性を有する第２の基板上に転置し、
    前記第２の基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって前記薄膜トランジスタの特性を評価し、
    前記薄膜トランジスタの特性が許容範囲を満たした前記第２の基板を切断し、
    前記切断された第２の基板上の薄膜トランジスタを検査することを特徴とする半導体装置の作製方法。
23. 第１の基板上に第１の半導体層を有する特性評価用素子と、第２の半導体層を有する薄膜トランジスタを形成し、
    前記特性評価用素子に対して接触式で検査を行い、
    前記接触式の検査によって、前記特性評価用素子の電圧−電流特性を求め、
    前記第１の基板から前記特性評価用素子及び前記薄膜トランジスタを剥離し、
    前記特性評価用素子及び前記薄膜トランジスタを、可撓性を有する第２の基板上に転置し、
    前記第２の基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって前記薄膜トランジスタの特性を評価し、
    前記薄膜トランジスタの特性が、前記電圧−電流特性の許容範囲を満たした前記第２の基板を切断することを特徴とする半導体装置の作製方法。
24. 第１の基板上に第１の半導体層を有する特性評価用素子と、第２の半導体層を有する薄膜トランジスタを形成し、
    前記特性評価用素子に対して接触式で検査を行い、
    前記接触式の検査によって、前記特性評価用素子の電圧−電流特性を求め、
    前記第１の基板から前記特性評価用素子及び前記薄膜トランジスタを剥離し、
    前記特性評価用素子及び前記薄膜トランジスタを、可撓性を有する第２の基板上に転置し、
    前記第２の基板上に転置された特性評価用素子に対して非接触式で検査を行うことによって前記薄膜トランジスタの特性を評価し、
    前記薄膜トランジスタの特性が、前記電圧−電流特性の許容範囲を満たした前記第２の基板を切断し、
    前記切断された第２の基板上の薄膜トランジスタを検査することを特徴とする半導体装置の作製方法。
25. 請求項２１乃至請求項２４のいずれか一において、
    前記第１の半導体層と、前記第２の半導体層とは同一工程で前記第１の基板上に形成することを特徴とする半導体装置の作製方法。

Images