JP2006278943A - High frequency circuit board - Google Patents

High frequency circuit board Download PDF

Info

Publication number
JP2006278943A
JP2006278943A JP2005099080A JP2005099080A JP2006278943A JP 2006278943 A JP2006278943 A JP 2006278943A JP 2005099080 A JP2005099080 A JP 2005099080A JP 2005099080 A JP2005099080 A JP 2005099080A JP 2006278943 A JP2006278943 A JP 2006278943A
Authority
JP
Japan
Prior art keywords
substrate
solder
bumps
waveguide
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005099080A
Other languages
Japanese (ja)
Other versions
JP4602139B2 (en
Inventor
Minoru Hashimoto
実 橋本
Tatsuya Kaneko
達也 金子
Yosuke Kondo
洋介 近藤
Norihiko Kanezuka
憲彦 金塚
Kiyoshi Ishida
清 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005099080A priority Critical patent/JP4602139B2/en
Publication of JP2006278943A publication Critical patent/JP2006278943A/en
Application granted granted Critical
Publication of JP4602139B2 publication Critical patent/JP4602139B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To reliably join a ceramic board to a carrier with a solder even when a curve or swell occurs in the ceramic board or carrier, thereby preventing a leakage of radio waves from a waveguide. <P>SOLUTION: This high frequency circuit board comprises a multilayered ceramic board 1 on which a plurality of pads 8 are formed on a joining face to a carrier board 2 and semiconductor electronic parts 5 are mounted for propagating radio waves, and the carrier board 2 which has waveguide holes 7 for passing the radio waves propagated by the semiconductor electronic parts 5 and retains the multilayered ceramic board 1. Bumps 10a, 10b are formed in the plurality of pads 8 of the multilayered ceramic board 1 by a high temperature solder, respectively, and the plurality of bumps 10a, 10b are joined to the carrier board 2 by a low temperature solder 11 with a lower melting temperature than the bumps 10a, 10b, whereby the multilayered ceramic board 1 is joined to the carrier board 2. The bumps 10a, 10b are formed so that the heights are different so as to follow a face shape of the carrier board 2. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電波を送受信する回路が搭載されたセラミック基板と、該セラミック基板が送受信する電波を通過させるための導波管孔を有し前記セラミック基板を保持するキャリアとを備える高周波回路基板に関し、更に詳しくはセラミック基板とキャリアとの接合構造に関するものである。   The present invention relates to a high-frequency circuit board comprising a ceramic substrate on which a circuit for transmitting and receiving radio waves is mounted, and a carrier having a waveguide hole for allowing the radio waves transmitted and received by the ceramic substrate to pass therethrough and holding the ceramic substrate. More particularly, the present invention relates to a bonding structure between a ceramic substrate and a carrier.

レーダなどの高周波回路には、電波を送受信する回路が搭載されたセラミック基板と、該セラミック基板が送受信する電波を通過させるための導波管孔を有し該セラミック基板を保持するキャリアとから構成される高周波回路基板が用いられることが多い。これらセラミック基板とキャリアとは、従来、ろう材としての板状はんだによって接合されていたが、板状はんだの場合は、板状はんだが溶融、硬化される際に、空気が閉じこめられたボイドが形成されて、導波管部のアイソレーションが確保できないことが多いという問題がある。   A high-frequency circuit such as a radar includes a ceramic substrate on which a circuit for transmitting and receiving radio waves is mounted, and a carrier that has a waveguide hole for passing the radio waves transmitted and received by the ceramic substrate and holds the ceramic substrate. Often used is a high-frequency circuit board. Conventionally, these ceramic substrate and carrier have been joined by a plate-like solder as a brazing material, but in the case of a plate-like solder, when the plate-like solder is melted and hardened, a void in which air is trapped is formed. As a result, there is a problem that isolation of the waveguide portion cannot be ensured in many cases.

このような問題を解決するために、特許文献1においては、セラミック基板の裏面、すなわちキャリアとの接合面に格子状に配列された複数のパッド部を設け、さらにこれら複数のパッド部に高温はんだで形成した一定高さのバンプを設けてキャリアと所定の間隔を得るためのスペーサとするとともに、キャリア側には低温はんだを供給し、低温はんだが溶融し高温はんだが溶融しない温度で加熱することで、セラミック基板およびキャリアを接合するようにしている。   In order to solve such a problem, in Patent Document 1, a plurality of pad portions arranged in a lattice pattern are provided on the back surface of the ceramic substrate, that is, the bonding surface with the carrier, and high-temperature solder is further provided on the plurality of pad portions. As a spacer for obtaining a predetermined distance from the carrier by providing bumps of a certain height formed in step 1, supply low temperature solder to the carrier side and heat at a temperature at which the low temperature solder melts and the high temperature solder does not melt Therefore, the ceramic substrate and the carrier are joined.

特開2003−68930号公報JP 2003-68930 A

セラミック基板の面状態は一般に平坦ではないが、ICを搭載するための凹み(キャビティ)をセラミック基板の表面に形成する場合には、セラミック基板の厚みの変化により焼成状態が不均一となるために、キャリアとの接合面にはより顕著な反りやうねりが生じることが多い。また、キャリアについても、プレス加工によって安価に形成する場合には、部品に反りが生じる。このように、反りがある部品同士をはんだ付けで接合する場合には、特許文献1のように一定高さのバンプを設けるようにしていたのでは、隙間が大きい箇所においてはんだ量が不足するために、はんだフィレット幅の細過ぎや、フィレットが繋がっていない等の欠陥が生じ、これらの欠陥が導波管の周囲に生じた場合には、欠陥部から電波が漏れて、通過損失の増加や、隣接する他のポートへの漏れ込みによりアイソレーション特性が劣化するなどの問題が生じる。このように、セラミック基板およびキャリア間の隙間管理は、正常なフィレット形状を得る上で、非常に重要である。なお、セラミック基板やキャリアの反りを修正する方法として、表面を研磨する方法もあるが、部品のコストアップに繋がるため、有効とはいえない。   Although the surface state of the ceramic substrate is generally not flat, when a recess (cavity) for mounting an IC is formed on the surface of the ceramic substrate, the firing state becomes uneven due to the change in the thickness of the ceramic substrate. In many cases, more remarkable warpage and undulation occur on the joint surface with the carrier. Further, when the carrier is formed at a low cost by press working, the parts are warped. As described above, when soldered parts are joined together by soldering, the bumps of a certain height are provided as in Patent Document 1, so that the amount of solder is insufficient at a location where the gap is large. In addition, when defects such as the solder fillet width is too narrow or the fillet is not connected occur, and these defects occur around the waveguide, radio waves leak from the defective part, increasing passage loss and Problems such as deterioration of isolation characteristics due to leakage into other adjacent ports occur. Thus, the gap management between the ceramic substrate and the carrier is very important in obtaining a normal fillet shape. Although there is a method of polishing the surface as a method of correcting the warp of the ceramic substrate or the carrier, it is not effective because it leads to an increase in the cost of components.

本発明は、上記に鑑みてなされたものであって、セラミック基板あるいはキャリアに反りやうねりが生じている場合においてもセラミック基板およびキャリアをろう材で確実に接合し、導波管部からの電波の漏れを防ぐことができる高周波回路基板を得ることを目的とする。   The present invention has been made in view of the above, and even when the ceramic substrate or the carrier is warped or swelled, the ceramic substrate and the carrier are securely joined with the brazing material, and the radio wave from the waveguide portion is obtained. An object of the present invention is to obtain a high-frequency circuit board that can prevent leakage.

上述した課題を解決し、目的を達成するために、本発明は、第2の基板との接合面に複数のパッド部が形成され、電波を送受信する回路が搭載された第1の基板と、前記回路が送受信する電波を通過させるための導波管孔を有し前記第1の基板を保持する第2の基板とを備え、前記第1の基板の複数のパッド部に高温はんだでバンプをそれぞれ形成し、これら複数バンプと第2の基板とを前記バンプよりも溶融温度が低い低温はんだで接合することにより、第1の基板及び第2の基板を接合するようにした高周波回路基板において、前記バンプを、第2の基板の面形状に倣うように高さが異なるよう形成したことを特徴とする。   In order to solve the above-described problems and achieve the object, the present invention includes a first substrate on which a plurality of pad portions are formed on a joint surface with a second substrate and a circuit for transmitting and receiving radio waves is mounted. And a second substrate that holds the first substrate, and has bumps made of high temperature solder on a plurality of pad portions of the first substrate. In the high-frequency circuit board formed by joining each of the plurality of bumps and the second substrate with a low-temperature solder having a melting temperature lower than that of the bumps, the first substrate and the second substrate are joined. The bumps are formed to have different heights so as to follow the surface shape of the second substrate.

この発明によれば、各バンプの高さが、第2の基板の面形状に倣うように形成される。   According to this invention, the height of each bump is formed so as to follow the surface shape of the second substrate.

この発明によれば、第1の基板に形成されるバンプの高さを第1の基板の面形状に倣うように異ならせているので、第1あるいは第2の基板に反りやうねりがある場合でも、ろう材としての低温はんだを安定的に接合することが可能となり、はんだ不足やはんだ過剰によるフィレットの形状異常を防ぐことが可能となる。これにより、導波管周囲の接合状態も安定させることが可能となり、電波の漏れを防止することができ、通過特性、アイソレーション特性を向上させることができる。   According to the present invention, since the height of the bump formed on the first substrate is varied so as to follow the surface shape of the first substrate, the first or second substrate is warped or wavy. However, it is possible to stably join the low-temperature solder as the brazing material, and it is possible to prevent the fillet shape abnormality due to insufficient solder or excessive solder. As a result, the bonding state around the waveguide can be stabilized, the leakage of radio waves can be prevented, and the passage characteristics and isolation characteristics can be improved.

以下に、本発明にかかる高周波回路基板およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Embodiments of a high-frequency circuit board and a method for manufacturing the same according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態1.
図1〜図6にしたがってこの発明の実施の形態1について説明する。図1は、多層セラミック基板1およびキャリア基板2によって構成される高周波回路基板を示すものであり、図2は、多層セラミック基板1の一部を省略した状態の高周波回路基板を示すものであり、図3は、多層セラミック基板1の表面側を示すものであり、図4は、多層セラミック基板1の裏面側を示すものであり、図5は、キャリア基板2を示すものである。
Embodiment 1 FIG.
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a high-frequency circuit board constituted by a multilayer ceramic substrate 1 and a carrier substrate 2, and FIG. 2 shows a high-frequency circuit board in a state where a part of the multilayer ceramic substrate 1 is omitted. 3 shows the front surface side of the multilayer ceramic substrate 1, FIG. 4 shows the back surface side of the multilayer ceramic substrate 1, and FIG. 5 shows the carrier substrate 2. As shown in FIG.

図1〜図3に示すように、多層セラミック基板(特許請求の範囲で云うところの第1の基板)1の表面側の中央部には、半導体実装エリアとしての凹部であるIC搭載凹部(キャビティ)4が形成されており、このIC搭載凹部4に、電波を送受信する回路などを含む半導体電子部品5が搭載されている。電子部品5間および電子部品5−多層セラミック基板1間は、配線ワイヤ6によって接続されている。   As shown in FIGS. 1 to 3, an IC mounting recess (cavity) that is a recess as a semiconductor mounting area is provided at the center of the surface side of a multilayer ceramic substrate (first substrate in the claims) 1. ) 4 is formed, and a semiconductor electronic component 5 including a circuit for transmitting and receiving radio waves is mounted on the IC mounting recess 4. Between the electronic components 5 and between the electronic components 5 and the multilayer ceramic substrate 1 are connected by wiring wires 6.

一方、多層セラミック基板1の裏面側には、図4に示すように、はんだ濡れ性の良い材料で形成された複数のパッド部8が格子状に配列されている。これらパッド部8上には、多層セラミック基板1とキャリア基板2との距離を確保するために、高温はんだによるバンプが形成される。このような格子状のパッド部8を採用した場合、バンプ形成時に、パッド部8間の溝にフラックスなどの不純物が流出するという利点がある。また、多層セラミック基板1の裏面側において、キャリア基板2に形成された導波管孔7に対向する部位には、多層セラミック基板1に形成された誘電体導波管の入出力部として機能する導波管開口部9が形成されている。導波管開口部9においては、セラミック面が露出されており、その周囲に、他の部分よりも小さな面積として形成された複数のパッド部8aが配置されている。   On the other hand, on the back surface side of the multilayer ceramic substrate 1, as shown in FIG. 4, a plurality of pad portions 8 made of a material having good solder wettability are arranged in a lattice pattern. On these pad portions 8, bumps made of high-temperature solder are formed in order to ensure the distance between the multilayer ceramic substrate 1 and the carrier substrate 2. When such a grid-like pad portion 8 is employed, there is an advantage that impurities such as flux flow out into the groove between the pad portions 8 during bump formation. Further, on the back surface side of the multilayer ceramic substrate 1, a portion facing the waveguide hole 7 formed in the carrier substrate 2 functions as an input / output part of the dielectric waveguide formed in the multilayer ceramic substrate 1. A waveguide opening 9 is formed. In the waveguide opening portion 9, the ceramic surface is exposed, and a plurality of pad portions 8a formed with an area smaller than that of other portions are arranged around the ceramic surface.

キャリア基板2(特許請求の範囲で云うところの第2の基板)は、金属で構成されており、図2、図5に示すように、多層セラミック基板1を支持する。キャリア基板2には、複数の導波管孔7が形成されている。この場合、キャリア基板2の四隅には、キャリア基板2を図示しない別部品に固定するためのネジ孔20が形成されている。   The carrier substrate 2 (second substrate in the claims) is made of metal and supports the multilayer ceramic substrate 1 as shown in FIGS. A plurality of waveguide holes 7 are formed in the carrier substrate 2. In this case, screw holes 20 for fixing the carrier substrate 2 to other components (not shown) are formed at the four corners of the carrier substrate 2.

図6は、多層セラミック基板1およびキャリア基板2をろう材としてのはんだで接合したときの断面を示すものである。この場合は、多層セラミック基板1には上凸状の反りが、キャリア基板2には、下凸状の反りが発生している。実施の形態1においては、各パッド部8,8a上に高温はんだによって形成するバンプ10a,10bがキャリア基板2の面形状に倣うように、別言すれば多層セラミック基板1とキャリア基板2の隙間が大きい箇所ではバンプ高さが高くなるように、該隙間が小さい箇所ではバンプ高さが低くなるように、各バンプ10a,10bの高さを異ならせている。図6においては、10aは高さが高めのバンプを示しており、10bは高さが低めのバンプを示している。そして、これら高さが異なるバンプ10a,10bとキャリア基板2とをバンプ10a,10bよりも溶融温度が低い低温はんだ11で接合することにより、多層セラミック基板1とキャリア基板2を接合している。   FIG. 6 shows a cross section when the multilayer ceramic substrate 1 and the carrier substrate 2 are joined with solder as a brazing material. In this case, the multilayer ceramic substrate 1 is warped upward and the carrier substrate 2 is warped downward. In the first embodiment, in other words, the gap between the multilayer ceramic substrate 1 and the carrier substrate 2 so that the bumps 10a and 10b formed by the high-temperature solder on the respective pad portions 8 and 8a follow the surface shape of the carrier substrate 2. The heights of the bumps 10a and 10b are made different so that the bump height is high at a portion where the gap is large and the bump height is low at a portion where the gap is small. In FIG. 6, 10a shows a bump with a high height, and 10b shows a bump with a low height. The multilayer ceramic substrate 1 and the carrier substrate 2 are joined by joining the bumps 10a and 10b having different heights and the carrier substrate 2 with the low-temperature solder 11 having a melting temperature lower than that of the bumps 10a and 10b.

このような高周波回路基板を製造するに当たっては、まず、多層セラミック基板1のキャリア基板2との接合面に、図4に示すような、格子状のパッド部8,8aを形成し、これらパッド部8,8aに高温はんだによって高さの異なるバンプ10a,10bを形成する。多層セラミック基板1とキャリア基板2を接合した際に、両部品間の隙間の変化を予め確認しておき、隙間に応じてバンプ高さを異ならせることで、各バンプ高さがキャリア基板2の面形状に倣うようにする。   In manufacturing such a high-frequency circuit board, first, lattice-like pad portions 8 and 8a as shown in FIG. 4 are formed on the joint surface of the multilayer ceramic substrate 1 with the carrier substrate 2, and these pad portions are formed. Bumps 10a and 10b having different heights are formed on high temperature solders 8 and 8a. When the multilayer ceramic substrate 1 and the carrier substrate 2 are joined, the change in the gap between the two parts is confirmed in advance, and the bump height is made different according to the gap, so that each bump height is different from that of the carrier substrate 2. Follow the surface shape.

多層セラミック基板1の反りやうねりの状態は、IC搭載凹部4の形状や焼成条件によって変化するが、製品によっては形状や条件の確定後は概ね同一の傾向が得られることがある。また、キャリア基板2においても、反りの方向を板金加工などによって故意に統一させることによって、両部品の隙間が最大となる位置や隙間量を定量化することが可能である。   The warp and undulation state of the multilayer ceramic substrate 1 varies depending on the shape of the IC mounting recess 4 and firing conditions, but depending on the product, the same tendency may be obtained after the shape and conditions are determined. Further, also in the carrier substrate 2, it is possible to quantify the position and the amount of the gap where the gap between both parts is maximized by intentionally unifying the warping direction by sheet metal processing or the like.

高さの異なるバンプは、多層セラミック基板1の格子状のパッド部8,8a毎に、はんだの供給量を増減することで、形成することができる。はんだをスクリーン印刷等で供給する場合には、はんだの供給厚みは印刷マスク(ステンシル)の厚さに依存するため、場所毎に可変することはできないが、印刷マスクの開口部を多層セラミック基板1の格子状のパッド部8,8aのパターンに合わせて配置し、各パッド部8,8aに対する印刷マスクの開口面積を可変することで、はんだ供給量を増減させることができる。また、はんだをディスペンサーで供給する場合には、各パッド部8,8a毎に、ディスペンサーのはんだ吐出量を増減することで、任意の箇所におけるバンプ高さを変化させることができる。すなわち、はんだの供給量が多い箇所ほど、バンプ高さは高くなる。   Bumps having different heights can be formed by increasing or decreasing the amount of solder supplied to each of the grid-like pad portions 8 and 8a of the multilayer ceramic substrate 1. When the solder is supplied by screen printing or the like, the thickness of the supplied solder depends on the thickness of the printing mask (stencil), and thus cannot be changed for each location. The amount of solder supply can be increased or decreased by arranging the patterns in accordance with the pattern of the grid-like pad portions 8 and 8a and varying the opening area of the print mask with respect to the pad portions 8 and 8a. Moreover, when supplying solder with a dispenser, bump height in arbitrary places can be changed by increasing / decreasing the solder discharge amount of a dispenser for each pad part 8 and 8a. That is, the bump height increases as the solder supply amount increases.

このようにして、多層セラミック基板1に高さの異なるバンプが形成されると、キャリア基板2における多層セラミック基板1のパッド部8,8aに対応する部位に、低温はんだ11を供給する。キャリア基板2側への低温はんだの供給は、例えば通常のスクリーン印刷によって行う。したがって、低温はんだ11の厚さは一定となる。   When bumps having different heights are formed on the multilayer ceramic substrate 1 in this way, the low-temperature solder 11 is supplied to portions of the carrier substrate 2 corresponding to the pad portions 8 and 8a of the multilayer ceramic substrate 1. The supply of the low-temperature solder to the carrier substrate 2 side is performed by, for example, normal screen printing. Therefore, the thickness of the low temperature solder 11 is constant.

つぎに、多層セラミック基板1をキャリア基板2上に位置決めした後、全体をバンプの溶融温度よりも低く低温はんだの溶融温度よりも高い温度で加熱して、低温はんだを溶融させて、バンプ及びキャリア基板2を接合するはんだ接合部としてのはんだフィレットを形成する。   Next, after positioning the multilayer ceramic substrate 1 on the carrier substrate 2, the whole is heated at a temperature lower than the melting temperature of the bump and higher than the melting temperature of the low-temperature solder to melt the low-temperature solder, and the bump and carrier A solder fillet is formed as a solder joint for joining the substrate 2.

このようにこの実施の形態1においては、多層セラミック基板1側のはんだバンプ10a,10bの高さをキャリア基板2の面形状に倣うように異ならせているので、セラミック基板やキャリアに反りやうねりがある場合でも、ろう材としての低温はんだを安定的に接合することが可能となり、はんだ不足やはんだ過剰によるフィレットの形状異常を防ぐことが可能となる。そして、電波の送受信機能を有したセラミック基板や導波管付きキャリア基板を接合する構成においては、特性に影響を及ぼす導波管周囲の接合状態も安定させることが可能であり、電波の漏れを防止することができ、通過特性、アイソレーション特性を向上させることができる。   As described above, in the first embodiment, the height of the solder bumps 10a and 10b on the multilayer ceramic substrate 1 side is made to follow the surface shape of the carrier substrate 2, so that the ceramic substrate and the carrier are warped and undulated. Even when there is, it is possible to stably join the low-temperature solder as the brazing material, and it is possible to prevent the fillet shape abnormality due to insufficient solder or excessive solder. In addition, in a configuration in which a ceramic substrate having a radio wave transmission / reception function or a carrier substrate with a waveguide is bonded, it is possible to stabilize the bonding state around the waveguide that affects characteristics, and to prevent leakage of radio waves. It is possible to prevent this, and pass characteristics and isolation characteristics can be improved.

実施の形態2.
図7を用いてこの発明の実施の形態2について説明する。この実施の形態2においては、キャリア基板2に形成された導波管孔7と対向する位置に形成された導波管開口部9の周囲のパッド部8a(図4参照)上に高温はんだによって形成するバンプの高さを、それ以外のパッド部上に形成するバンプの高さよりも高く形成するようにしている。
Embodiment 2. FIG.
A second embodiment of the present invention will be described with reference to FIG. In the second embodiment, high-temperature solder is used on the pad portion 8a (see FIG. 4) around the waveguide opening 9 formed at a position facing the waveguide hole 7 formed in the carrier substrate 2. The height of the bump to be formed is formed higher than the height of the bump formed on the other pad portion.

このように実施の形態2においては、導波管開口部9の周囲のパッド部8a上に形成するバンプの高さを、それ以外のパッド部上に形成するバンプの高さよりも高く形成するようにしているので、導波管開口部9の周囲が常にキャリア基板2と接触する状態を得ることができ、低温はんだによるキャリア基板2との接合において、導波管開口部9の周囲のはんだ接合状態を安定させることが可能となる。したがって、導波管部からの電波の漏れを防止することができ、導波管部の通過特性、アイソレーション特性を向上させることができる。   As described above, in the second embodiment, the height of the bump formed on the pad portion 8a around the waveguide opening 9 is formed higher than the height of the bump formed on the other pad portion. Therefore, the state in which the periphery of the waveguide opening 9 is always in contact with the carrier substrate 2 can be obtained, and the solder bonding around the waveguide opening 9 can be performed in the bonding with the carrier substrate 2 by low-temperature solder. It becomes possible to stabilize the state. Accordingly, leakage of radio waves from the waveguide portion can be prevented, and the passage characteristics and isolation characteristics of the waveguide portion can be improved.

因みに、特許文献1に示された従来技術においては、図8に示すように、高温はんだによるバンプ10の高さを一定に形成するようにしていたので、図9に示すように、多層セラミック基板1やキャリア基板2に反りやうねりがある場合、隙間が大きい箇所においてはんだ量が不足するために、はんだフィレット幅の細過ぎや、フィレットが繋がっていない等の欠陥が生じ、これらの欠陥が導波管の周囲に生じた場合には、欠陥部から電波が漏れて、通過損失の増加や、アイソレーション特性が劣化するなどの問題が生じていた。   Incidentally, in the prior art disclosed in Patent Document 1, as shown in FIG. 8, the height of the bumps 10 made of high-temperature solder is made constant, so that a multilayer ceramic substrate is used as shown in FIG. 1 and the carrier substrate 2 are warped or undulated, the amount of solder is insufficient at the location where the gap is large, resulting in defects such as the solder fillet width being too narrow or not being connected to the fillet. When it occurred around the wave tube, radio waves leaked from the defective portion, causing problems such as an increase in passage loss and degradation of isolation characteristics.

実施の形態3.
つぎに、図10〜図12を用いてこの発明の実施の形態3について説明する。図10は、多層セラミック基板1およびキャリア基板3によって構成される高周波回路基板を示すものであり、多層セラミック基板1の一部は省略されている。図11は、キャリア基板3を示すものであり、図12は、多層セラミック基板1およびキャリア基板3をろう材としてのはんだで接合したときの断面を示すものである。図10〜図12において、先の実施の形態のものと同一機能を有する構成要素については同一符号を付しており、重複する説明は省略する。
Embodiment 3 FIG.
Next, Embodiment 3 of the present invention will be described with reference to FIGS. FIG. 10 shows a high-frequency circuit board constituted by the multilayer ceramic substrate 1 and the carrier substrate 3, and a part of the multilayer ceramic substrate 1 is omitted. FIG. 11 shows the carrier substrate 3, and FIG. 12 shows a cross section when the multilayer ceramic substrate 1 and the carrier substrate 3 are joined with solder as a brazing material. 10 to 12, the same reference numerals are given to components having the same functions as those of the previous embodiment, and duplicate descriptions are omitted.

この実施の形態3においては、先の実施の形態のように、二種類(高温はんだ及び低温はんだ)のはんだを使用するのではなく、一種類のはんだ12のみを使用する。また、キャリア基板3における少なくとも導波管孔7の近傍に、多層セラミック基板1を支えるための突起であるスペーサ13を設けるようにしている。   In the third embodiment, two types (high temperature solder and low temperature solder) are not used as in the previous embodiment, but only one type of solder 12 is used. Further, a spacer 13 which is a protrusion for supporting the multilayer ceramic substrate 1 is provided at least in the vicinity of the waveguide hole 7 in the carrier substrate 3.

スペーサ13は、先の実施の形態1,2で用いたバンプとは異なり、配設位置を最適にする必要がある。導波管部におけるはんだの状態を安定化させるためには、導波管孔7の位置における多層セラミック基板1とキャリア基板2間のギャップを一定にすることが効果的であるため、スペーサ13は導波管の位置に形成することが理想的であるが、現実には以下の制約があるために、導波管孔7から離れた位置に配置することになる。
・導波管孔7上にスペーサを配置することはできない。
・電磁波漏れを防ぐため導波管孔7の周囲ははんだで覆わなければならないため、導波管孔7に隣接する箇所にもスペーサは配置できない。
・製品によっては、はんだの外周にチョーク構造が必要となる場合もあり、その領域においてもスペーサ13を配置することができない。
Unlike the bumps used in the first and second embodiments, the spacers 13 need to be arranged optimally. In order to stabilize the solder state in the waveguide portion, it is effective to make the gap between the multilayer ceramic substrate 1 and the carrier substrate 2 at the position of the waveguide hole 7 constant. It is ideal to form the waveguide at the position of the waveguide, but in reality, it is disposed at a position away from the waveguide hole 7 due to the following restrictions.
A spacer cannot be disposed on the waveguide hole 7.
Since the periphery of the waveguide hole 7 must be covered with solder in order to prevent leakage of electromagnetic waves, no spacer can be disposed at a location adjacent to the waveguide hole 7.
Depending on the product, a choke structure may be required on the outer periphery of the solder, and the spacer 13 cannot be disposed in that region.

このようにスペーサ方式では、ギャップばらつきを抑制したい導波管部の位置と、スペーサ13の位置が離れてしまうという問題がある。実施の形態3では、多層セラミック基板1の反りがばらついても、導波管位置のギャップばらつきを抑制することで、導波管孔7の周囲のはんだ接合状態を安定させることが可能なスペーサ配置を選ぶようにしている。   As described above, the spacer method has a problem that the position of the waveguide section where the gap variation is to be suppressed and the position of the spacer 13 are separated. In the third embodiment, even when the warp of the multilayer ceramic substrate 1 varies, the spacer arrangement can stabilize the solder joint state around the waveguide hole 7 by suppressing the gap variation in the waveguide position. To choose.

そこで、本実施の形態3においては、スペーサ13は、図10,図11に示すように、導波管孔7の周囲であって、かつ多層セラミック基板1の反り形状の極点(極大点あるいは極小点)に近い側に設けるようにしている。図12に示す高周波回路基板においては、多層セラミック基板1は上凸形状でありその極大点はほぼ中央部にある。したがって、この場合は、導波管孔7の周囲における中央部寄りにスペーサ13を設けるようにしている。   Therefore, in the third embodiment, as shown in FIGS. 10 and 11, the spacer 13 is located around the waveguide hole 7 and has a warped shape extreme point (maximum point or minimum point) of the multilayer ceramic substrate 1. It is arranged on the side close to (point). In the high-frequency circuit board shown in FIG. 12, the multilayer ceramic substrate 1 has an upward convex shape, and its maximum point is substantially at the center. Therefore, in this case, the spacer 13 is provided near the central portion around the waveguide hole 7.

つぎに、図13〜図16を用いて、スペーサ13を導波管孔7から極点に遠い側ではなく近い側に配置したほうが有利であることを証明する。図13および図14は多層セラミック基板1の1/2モデルであり、平面形状についての2つの状態を示すものである。図13および図14において、図示していないキャリア基板2は横軸xと平行な直線である。以下では簡単のためキャリア基板2=反り0mmと仮定して、多層セラミック基板1の反り量が変化した場合について説明している。平面度Pの規格を0≦P≦P0とした場合において、図13は平面度P=0mm(理想的な平面状態)の多層セラミック基板1を示すものであり、図14は平面度P=P0mm(規格内最大反り状態)を示すものである。縦軸yは、多層セラミック基板1の高さを示し、横軸xは多層セラミック基板1の中心部(原点)からの水平方向距離を示すものである。図14においては、説明しやすいように便宜的に反り形状を円弧近似した時の曲率半径の中心を原点にしている。よって、反り形状の極点(この場合極大点)は、x=0の縦軸(y軸)上にある。   Next, it will be proved by using FIGS. 13 to 16 that it is advantageous to arrange the spacer 13 on the side closer to the pole than on the side closer to the pole than the waveguide hole 7. FIGS. 13 and 14 are ½ models of the multilayer ceramic substrate 1 and show two states of the planar shape. 13 and 14, the carrier substrate 2 (not shown) is a straight line parallel to the horizontal axis x. In the following, for simplicity, it is assumed that the carrier substrate 2 is warped 0 mm, and the case where the amount of warpage of the multilayer ceramic substrate 1 changes is described. FIG. 13 shows the multilayer ceramic substrate 1 with a flatness P = 0 mm (ideal flat state), and FIG. 14 shows the flatness P = P0 mm when the standardity of the flatness P is 0 ≦ P ≦ P0. (Maximum warpage state within the standard). The vertical axis y represents the height of the multilayer ceramic substrate 1, and the horizontal axis x represents the horizontal distance from the center (origin) of the multilayer ceramic substrate 1. In FIG. 14, for the sake of convenience, the center of the radius of curvature when the curved shape is approximated by a circular arc is used as the origin for convenience. Therefore, the extreme point of the warp shape (in this case, the maximum point) is on the vertical axis (y axis) of x = 0.

横軸上のXWGは導波管孔7が配設される位置、XinはXWGから中心側に所定距離δだけ離れた位置、XoutはXWGから外側側に所定距離δだけ離れた位置を示している。Ginは位置Xinにスペーサ13を配置した場合における、位置Xinでの多層セラミック基板1の高さ位置と、導波管孔7の位置XWGでの多層セラミック基板1の高さ位置との差を示す値である。また、Goutは位置Xoutにスペーサ13を配置した場合における、位置Xoutでの多層セラミック基板1の高さ位置と、導波管孔7の位置XWGでの多層セラミック基板1の高さ位置との差を示す値である。P0は、極大点から多層セラミック基板1の端部までの高さ距離であり、Lは極大点から導波管孔7の位置XWGまでの距離である。 X WG on the horizontal axis is a position where the waveguide hole 7 is disposed, X in is a position away from the X WG by a predetermined distance δ, and X out is away from the X WG by a predetermined distance δ. Shows the position. G in the in case of arranging a spacer 13 to the position X in, the height position of the multilayer ceramic substrate 1 at a position X in, the height position of the multilayer ceramic substrate 1 at a position X WG of the waveguide tube bore 7 It is a value indicating the difference between Also, G out position the height of the multilayer ceramic substrate 1 in the X WG of the case of arranging a spacer 13 in position X out, the height position of the multilayer ceramic substrate 1 at position X out, guided tube bore 7 It is a value indicating the difference from the position. P0 is the height distance from the maximum point to the end of the multilayer ceramic substrate 1, L is the distance from the maximum point to the position X WG waveguide lumen 7.

したがって、GinおよびGoutのうちの値の小さい方が、平面度ばらつきに対して導波管孔7の位置XWGでの高さばらつきが小さいと言える。このため、Gin<Goutを証明することができれば、スペーサ13を導波管孔7から極点に遠い側ではなく近い側に配置したほうが有利であることを証明することができる。 Therefore, it can be said that the smaller the value of G in and G out is, the height variation at the position X WG of the waveguide tube bore 7 is smaller than the flatness variation. For this reason, if G in <G out can be proved, it can be proved that it is advantageous to dispose the spacer 13 on the side closer to the pole than on the side closer to the pole.

inおよびGoutの大小は、図15に示すように、点Xinと点XWGとの中間点での傾きqinと点Xoutと点XWGとの中間点での傾きqoutの大小と等価である。傾きqin,qoutとは、各点での多層セラミック基板1の形状曲線に対する接線である。図15が正確に描けていれば、qin<qoutは明らかであるが、図示が正しいことを式で説明する。 The magnitude of G in and G out, as shown in Figure 15, the slope q out at the midpoint of the slope q in the point X out and the point X WG at an intermediate point between the point X in the point X WG It is equivalent to large and small. The inclinations q in and q out are tangents to the shape curve of the multilayer ceramic substrate 1 at each point. If FIG. 15 can be drawn accurately, q in <q out is clear, but the fact that the illustration is correct will be described with an equation.

基板の反りを円弧近似して説明する。曲率半径をRとすると、基板の反りは、
2+y2=R2
である。これをyについて解くと、
y=√(R2−x2) …(1)
となる。上式の両辺をxで微分すると
y´=(1/2)*(1/√(R2−x2))*(-2x)
=-x/√(R2−x2) …(2)
となる。
Substrate warpage will be described by approximating an arc. When the radius of curvature is R, the warpage of the substrate is
x 2 + y 2 = R 2
It is. Solving for y,
y = √ (R 2 −x 2 ) (1)
It becomes. If both sides of the above equation are differentiated by x, y ′ = (1/2) * (1 / √ (R 2 −x 2 )) * (− 2x)
= -X / √ (R 2 -x 2 ) (2)
It becomes.

R=1として、式(2)をグラフ化すると図16のようになる。y´は多層セラミック基板1の各点での接線の傾きであるが、この図16によれば、極大点(この場合はx=0)から遠ざかるにつれてy´が大きくなることが確認できる。すなわち、qin<qoutであり、したがって、Gin<Goutである。 FIG. 16 is a graph of equation (2) with R = 1. y ′ is the inclination of the tangent line at each point of the multilayer ceramic substrate 1. According to FIG. 16, it can be confirmed that y ′ increases as the distance from the maximum point (in this case, x = 0) increases. That is, q in <q out , and thus G in <G out .

ここで具体的な数値で検証する。例えば、反り規定の最大値P0=0.2mm,多層セラミック基板1のx方向の全幅W=20mm,基板1の中心から導波管孔7までの距離L=7mm,スペーサ13と導波管孔7との距離δ=2mmとした場合、Gin=0.048mmとなり、Gout=0.064mmとなる。すなわち、基板1の平面度Pが0≦P≦0.2mmの範囲でばらつくとき、導波管孔7の位置XWGの近傍のギャップ寸法は、極点に近い側にスペーサ13を配置した方が、遠い側に配置する場合よりも30%ばらつきが小さくなる。このように、スペーサ13を導波管孔7から極点に近い側に配置した場合は、スペーサ13を導波管孔7から極点に遠い側に配置した場合に比べ、基板の反りが規格値以下でばらついた場合でも、導波管孔7の位置XWGの近傍のギャップ寸法のばらつきを抑制することができる。 Here we verify with specific numerical values. For example, the maximum warp prescribed value P0 = 0.2 mm, the total width W of the multilayer ceramic substrate 1 in the x direction W = 20 mm, the distance L from the center of the substrate 1 to the waveguide hole 7 = 7 mm, the spacer 13 and the waveguide hole 7 When the distance δ is 2 mm, G in = 0.048 mm and G out = 0.064 mm. That is, when the flatness P of the substrate 1 varies in the range of 0 ≦ P ≦ 0.2 mm, the gap dimension of the vicinity of the position X WG waveguide lumen 7, is better to place the spacer 13 on the side closer to the pole, 30% less variation than when placed on the far side. Thus, when the spacer 13 is disposed on the side closer to the pole from the waveguide hole 7, the warpage of the substrate is less than the standard value compared to the case where the spacer 13 is disposed on the side far from the waveguide hole 7 to the pole. even if the varied in, it is possible to suppress variation of the gap dimension of the vicinity of the position X WG waveguide lumen 7.

ところで、多層セラミック基板1の外周部側には、焼成時に反りが発生することが多い。このため、スペーサ13を導波管孔7の周囲における外側ではなく内側(中央部側)に設けると、これら反りに影響されることなく、多層セラミック基板1およびキャリア基板3間の隙間を常に一定に確保することができる。   By the way, warpage often occurs on the outer peripheral portion side of the multilayer ceramic substrate 1 during firing. For this reason, when the spacer 13 is provided not on the outer side but on the inner side (center side) around the waveguide hole 7, the gap between the multilayer ceramic substrate 1 and the carrier substrate 3 is always constant without being affected by the warp. Can be secured.

実施の形態3において、両部品を接合するためのはんだ12は、多層セラミック基板1側に供給するようにしてもよいが、スペーサ13が形成されたキャリア基板3側に供給するようにしてもよい。キャリア基板3側に供給する場合、スペーサ13の突起高さよりも厚い印刷マスクを用いる場合には、印刷マスクにおけるスペーサ13が干渉する部位に開口を設けることで、スペーサ13がない場合と同様に印刷でのはんだ供給が可能となる。   In the third embodiment, the solder 12 for joining both components may be supplied to the multilayer ceramic substrate 1 side, or may be supplied to the carrier substrate 3 side on which the spacer 13 is formed. . When supplying to the carrier substrate 3 side, when using a printing mask thicker than the protrusion height of the spacer 13, printing is performed in the same manner as when the spacer 13 is not provided by providing an opening in a portion of the printing mask where the spacer 13 interferes. Solder can be supplied at

このように実施の形態3によれば、導波管孔7の近傍にスペーサ13を形成するようにしているので、導波管孔7の近傍における多層セラミック基板1およびキャリア基板3間の隙間を常に一定に確保することができ、これにより導波管孔周囲のはんだ接合状態を安定化させることができ、導波管の近傍部におけるはんだ不足によるフィレット幅の細すぎ、はんだ過剰によるフィレットの導波管孔7への落ち込みなどのフィレット形状異常を防ぐことが可能となる。したがって、導波管部からの電波の漏れを防止することができ、通過特性、アイソレーション特性を向上させることができる。   Thus, according to the third embodiment, since the spacer 13 is formed in the vicinity of the waveguide hole 7, the gap between the multilayer ceramic substrate 1 and the carrier substrate 3 in the vicinity of the waveguide hole 7 is reduced. The solder joint state around the waveguide hole can be stabilized, and the fillet width is too narrow due to insufficient solder in the vicinity of the waveguide, and the fillet is introduced due to excessive solder. It becomes possible to prevent the fillet shape abnormality such as the drop into the wave tube hole 7. Therefore, leakage of radio waves from the waveguide portion can be prevented, and pass characteristics and isolation characteristics can be improved.

因みに、スペーサ13を、両部品の外周に近い位置に形成した場合は、図17に示すように、導波管孔7の近傍箇所において両部品間の隙間が大きい場合は、はんだの不足に伴うフィレット形状の欠陥が生じたり、図18に示すように、導波管孔7の近傍箇所において両部品間の隙間が大きい場合は、はんだ量が過多となり余剰はんだが導波管孔に溢れ出りして、通過損失が増加したり、アイソレーション特性が悪化したりする問題がある。   Incidentally, when the spacer 13 is formed at a position close to the outer periphery of both parts, as shown in FIG. 17, when the gap between the two parts is large in the vicinity of the waveguide hole 7, the solder is insufficient. If a fillet-shaped defect occurs or if the gap between the two parts is large in the vicinity of the waveguide hole 7 as shown in FIG. 18, the amount of solder becomes excessive and excess solder overflows into the waveguide hole. As a result, there is a problem that the passage loss increases or the isolation characteristic deteriorates.

また、実施の形態3においては、一種類のはんだを使用するために、実施の形態1,2の手法では制約となっていた、はんだ溶融温度の上限を解消でき、鉛フリーはんだの選定や加熱温度の管理が容易となる。すなわち、高温はんだでバンプを形成する構造においては、低温はんだを溶融する際の加熱温度を両はんだの融点温度の範囲内で制御する必要があるため、温度制御を容易化するには、両はんだの溶融温度差が大きくなるはんだの組合わせが必要となる。環境保護対応として最近では鉛フリーはんだを選定する必要性が高まっているが、鉛入りはんだの場合には溶融温度の異なる多数のはんだが存在するため、温度範囲の広い組合わせを容易に選定できるが、鉛フリーはんだでは溶融温度の異なるはんだの種類が少ないために、鉛入りはんだよりも溶融温度差が狭くなることから、加熱温度のバラツキによって、高温はんだの溶け出しや低温はんだが未溶融となる問題が生じ易く、厳しい温度管理が必要とされるのである。   Further, in the third embodiment, since one kind of solder is used, the upper limit of the solder melting temperature, which is a limitation in the methods of the first and second embodiments, can be eliminated. Temperature management becomes easy. That is, in a structure in which bumps are formed with high-temperature solder, it is necessary to control the heating temperature when melting low-temperature solder within the melting point temperature range of both solders. A combination of solders that increases the difference in melting temperature is required. In recent years, the need to select lead-free solder has been increasing for environmental protection, but in the case of lead-containing solder, there are many solders with different melting temperatures, so it is possible to easily select combinations with a wide temperature range. However, since lead-free solder has fewer types of solder with different melting temperatures, the difference in melting temperature is narrower than that of lead-containing solder. Therefore, strict temperature control is required.

なお、実施の形態3においては、スペーサ13をキャリア基板3と一体的に設けるようにしたが、例えば、ボンディング用ワイヤ等の別部品としてのスペーサを、多層セラミック基板1またはキャリア基板3に取り付けるようにしてもよい。また、下凸形状のキャリア基板2,3を採用した場合、キャリア基板2,3を四方のネジ孔20を介して下側のアンテナ基板等の別部品にねじ固定する際に、中央部に位置する導波管孔7が下の別部品に確実に接触されるという利点がある。   In the third embodiment, the spacer 13 is provided integrally with the carrier substrate 3. However, for example, a spacer as a separate part such as a bonding wire is attached to the multilayer ceramic substrate 1 or the carrier substrate 3. It may be. Further, when the lower convex carrier substrates 2 and 3 are employed, when the carrier substrates 2 and 3 are screwed to other parts such as the lower antenna substrate through the four screw holes 20, they are positioned at the center portion. There is an advantage that the waveguide hole 7 is surely brought into contact with another component below.

以上のように、本発明にかかる高周波回路基板は、高周波を通過させる導波管が形成されたキャリア基板および高周波を送受信する回路が搭載された多層セラミック基板から構成される高周波回路基板に有用である。   As described above, the high-frequency circuit board according to the present invention is useful for a high-frequency circuit board including a carrier substrate having a waveguide through which a high frequency passes and a multilayer ceramic substrate on which a circuit for transmitting and receiving a high frequency is mounted. is there.

高周波回路基板の外観構成を示す斜視図である。It is a perspective view which shows the external appearance structure of a high frequency circuit board. 多層セラミック基板の一部を省略した状態の高周波回路基板の外観構成を示す斜視図である。It is a perspective view which shows the external appearance structure of the high frequency circuit board of the state which abbreviate | omitted some multilayer ceramic substrates. 多層セラミック基板の表面側の外観構成を示す斜視図である。It is a perspective view which shows the external appearance structure of the surface side of a multilayer ceramic substrate. 多層セラミック基板の裏面側の外観構成を示す斜視図である。It is a perspective view which shows the external appearance structure of the back surface side of a multilayer ceramic substrate. キャリア基板の外観構成を示す斜視図である。It is a perspective view which shows the external appearance structure of a carrier substrate. 実施の形態1の高周波回路基板における多層セラミック基板とキャリア基板との接合構造を示す断面図である。3 is a cross-sectional view showing a bonding structure between a multilayer ceramic substrate and a carrier substrate in the high-frequency circuit board according to Embodiment 1. FIG. 実施の形態2の高周波回路基板における多層セラミック基板とキャリア基板との接合構造を示す断面図である。FIG. 6 is a cross-sectional view showing a bonding structure between a multilayer ceramic substrate and a carrier substrate in the high-frequency circuit board according to the second embodiment. 従来技術を示す断面図である。It is sectional drawing which shows a prior art. 従来技術を示す断面図である。It is sectional drawing which shows a prior art. 実施の形態3の高周波回路基板の外観構成を示す斜視図である。FIG. 6 is a perspective view showing an external configuration of a high-frequency circuit board according to a third embodiment. 実施の形態3の高周波回路基板に用いるキャリア基板の外観構成を示す斜視図である。6 is a perspective view showing an external configuration of a carrier substrate used for a high-frequency circuit board according to Embodiment 3. FIG. 実施の形態3の高周波回路基板における多層セラミック基板とキャリア基板との接合構造を示す断面図である。FIG. 6 is a cross-sectional view showing a bonding structure between a multilayer ceramic substrate and a carrier substrate in the high-frequency circuit board according to Embodiment 3. 理想的な平面状態における多層セラミック基板の位置とギャップとの関係を示す図である。It is a figure which shows the relationship between the position of a multilayer ceramic substrate in an ideal plane state, and a gap. 規格内最大反り状態における多層セラミック基板の位置とギャップとの関係を示す図である。It is a figure which shows the relationship between the position of a multilayer ceramic substrate in the state of maximum curvature within a specification, and a gap. 導波管部内側および外側での基板の傾きを示す図である。It is a figure which shows the inclination of the board | substrate in a waveguide part inner side and an outer side. 基板の傾きと水平位置との関係を示す図である。It is a figure which shows the relationship between the inclination of a board | substrate, and a horizontal position. スペーサを外周部に配置した接合構造を示す断面図である。It is sectional drawing which shows the joining structure which has arrange | positioned the spacer in the outer peripheral part. スペーサを外周部に配置した接合構造を示す断面図である。It is sectional drawing which shows the joining structure which has arrange | positioned the spacer in the outer peripheral part.

符号の説明Explanation of symbols

1 多層セラミック基板
2 キャリア基板
3 キャリア基板
4 IC搭載凹部
5 半導体電子部品
6 配線ワイヤ
7 導波管孔
8,8a パッド部
9 導波管開口部
10,10a,10b バンプ
11 低温はんだ
12 はんだ
13 スペーサ
20 ネジ孔
DESCRIPTION OF SYMBOLS 1 Multilayer ceramic substrate 2 Carrier substrate 3 Carrier substrate 4 IC mounting recessed part 5 Semiconductor electronic component 6 Wiring wire 7 Waveguide hole 8, 8a Pad part 9 Waveguide opening part 10, 10a, 10b Bump 11 Low-temperature solder 12 Solder 13 Spacer 20 Screw hole

Claims (5)

第2の基板との接合面に複数のパッド部が形成され、電波を送受信する回路が搭載された第1の基板と、前記回路が送受信する電波を通過させるための導波管孔を有し前記第1の基板を保持する第2の基板とを備え、前記第1の基板の複数のパッド部に高温はんだでバンプをそれぞれ形成し、これら複数バンプと第2の基板とを前記バンプよりも溶融温度が低い低温はんだで接合することにより、第1の基板及び第2の基板を接合するようにした高周波回路基板において、
前記バンプを、第2の基板の面形状に倣うように高さが異なるよう形成したことを特徴とする高周波回路基板。
A plurality of pad portions are formed on the joint surface with the second substrate, and a first substrate on which a circuit for transmitting and receiving radio waves is mounted, and a waveguide hole for allowing the radio waves transmitted and received by the circuit to pass therethrough. And a second substrate for holding the first substrate, bumps are respectively formed on the plurality of pad portions of the first substrate with high-temperature solder, and the plurality of bumps and the second substrate are formed more than the bumps. In the high-frequency circuit board in which the first substrate and the second substrate are joined by joining with a low-temperature solder having a low melting temperature,
A high-frequency circuit board, wherein the bumps are formed to have different heights so as to follow the surface shape of the second substrate.
第2の基板との接合面に複数のパッド部が形成され、電波を送受信する回路が搭載された第1の基板と、前記回路が送受信する電波を通過させるための導波管孔を有し前記第1の基板を保持する第2の基板とを備え、前記第1の基板の複数のパッド部に高温はんだでバンプをそれぞれ形成し、これら複数バンプと第2の基板とを前記バンプよりも溶融温度が低い低温はんだで接合することにより、第1の基板及び第2の基板を接合するようにした高周波回路基板において、
前記導波管孔に対向する部位にある導波管開口の周囲のパッド部上に形成するバンプの高さを、前記導波管開口の周囲のパッド部以外のパッド部上に形成するバンプの高さよりも高く形成したことを特徴とする高周波回路基板。
A plurality of pad portions are formed on the joint surface with the second substrate, and a first substrate on which a circuit for transmitting and receiving radio waves is mounted, and a waveguide hole for allowing the radio waves transmitted and received by the circuit to pass therethrough. And a second substrate for holding the first substrate, bumps are respectively formed on the plurality of pad portions of the first substrate with high-temperature solder, and the plurality of bumps and the second substrate are formed more than the bumps. In the high-frequency circuit board in which the first substrate and the second substrate are joined by joining with a low-temperature solder having a low melting temperature,
The height of the bump formed on the pad portion around the waveguide opening in the portion facing the waveguide hole is set to the height of the bump formed on the pad portion other than the pad portion around the waveguide opening. A high-frequency circuit board characterized by being formed higher than the height.
前記第2の基板は上凸形状であり、前記第1の基板は下凸形状であることを特徴とする請求項2に記載の高周波回路基板。   The high-frequency circuit board according to claim 2, wherein the second substrate has an upward convex shape, and the first substrate has a downward convex shape. 電波を送受信する回路が搭載された第1の基板と、前記回路が送受信する電波を通過させるための導波管孔を有し前記第1の基板を保持する第2の基板とを備え、前記第1の基板および第2の基板をろう材で接合するようにした高周波回路基板において、
前記第2の基板における少なくとも導波管孔の近傍に、前記第1の基板を支えるためのスペーサを設けるようにしたことを特徴とする高周波回路基板。
A first substrate on which a circuit for transmitting and receiving radio waves is mounted; and a second substrate having a waveguide hole for allowing the radio waves transmitted and received by the circuit to pass therethrough and holding the first substrate, In the high-frequency circuit board in which the first substrate and the second substrate are joined by the brazing material,
A high-frequency circuit board characterized in that a spacer for supporting the first substrate is provided at least in the vicinity of the waveguide hole in the second substrate.
前記スペーサは、導波管孔の近傍における第1の基板の極点に近い側に形成されることを特徴とする請求項4に記載の高周波回路基板。   The high-frequency circuit board according to claim 4, wherein the spacer is formed on a side near the pole of the first substrate in the vicinity of the waveguide hole.
JP2005099080A 2005-03-30 2005-03-30 High frequency circuit board Expired - Fee Related JP4602139B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005099080A JP4602139B2 (en) 2005-03-30 2005-03-30 High frequency circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005099080A JP4602139B2 (en) 2005-03-30 2005-03-30 High frequency circuit board

Publications (2)

Publication Number Publication Date
JP2006278943A true JP2006278943A (en) 2006-10-12
JP4602139B2 JP4602139B2 (en) 2010-12-22

Family

ID=37213333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005099080A Expired - Fee Related JP4602139B2 (en) 2005-03-30 2005-03-30 High frequency circuit board

Country Status (1)

Country Link
JP (1) JP4602139B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263092A (en) * 2010-05-31 2011-11-30 三菱电机株式会社 Semiconductor module and method of manufacturing the same
JP5072968B2 (en) * 2007-08-02 2012-11-14 三菱電機株式会社 Waveguide connection structure
CN105578757A (en) * 2014-10-29 2016-05-11 佳能株式会社 Printed circuit board and electronic equipment
WO2020000414A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247700A (en) * 1997-03-05 1998-09-14 Canon Inc Electronic part, mounting method thereof and mask
JP2001094002A (en) * 1999-09-21 2001-04-06 Nec Corp Method and structure for mounting bga
JP2002164465A (en) * 2000-11-28 2002-06-07 Kyocera Corp Wiring board, wiring board, their mounted board, and multi-chip module
JP2002185203A (en) * 2000-10-06 2002-06-28 Mitsubishi Electric Corp Waveguide connecting section
JP2003068930A (en) * 2001-08-27 2003-03-07 Mitsubishi Electric Corp Junction structure of substrate and its manufacturing method
JP2004253544A (en) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
JP2004327488A (en) * 2003-04-21 2004-11-18 Mitsubishi Electric Corp Electrode terminal structure for electronic component

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247700A (en) * 1997-03-05 1998-09-14 Canon Inc Electronic part, mounting method thereof and mask
JP2001094002A (en) * 1999-09-21 2001-04-06 Nec Corp Method and structure for mounting bga
JP2002185203A (en) * 2000-10-06 2002-06-28 Mitsubishi Electric Corp Waveguide connecting section
JP2002164465A (en) * 2000-11-28 2002-06-07 Kyocera Corp Wiring board, wiring board, their mounted board, and multi-chip module
JP2003068930A (en) * 2001-08-27 2003-03-07 Mitsubishi Electric Corp Junction structure of substrate and its manufacturing method
JP2004253544A (en) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
JP2004327488A (en) * 2003-04-21 2004-11-18 Mitsubishi Electric Corp Electrode terminal structure for electronic component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5072968B2 (en) * 2007-08-02 2012-11-14 三菱電機株式会社 Waveguide connection structure
US8358185B2 (en) 2007-08-02 2013-01-22 Mitsubishi Electric Corporation Waveguide connection between a dielectric substrate and a waveguide substrate having a choke structure in the dielectric substrate
CN102263092A (en) * 2010-05-31 2011-11-30 三菱电机株式会社 Semiconductor module and method of manufacturing the same
CN105578757A (en) * 2014-10-29 2016-05-11 佳能株式会社 Printed circuit board and electronic equipment
US9960109B2 (en) 2014-10-29 2018-05-01 Canon Kabushiki Kaisha Printed circuit board and electronic equipment
WO2020000414A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards
US11508648B2 (en) 2018-06-29 2022-11-22 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards

Also Published As

Publication number Publication date
JP4602139B2 (en) 2010-12-22

Similar Documents

Publication Publication Date Title
US7916495B2 (en) Universal solder pad
KR101114647B1 (en) Printed circuit board, printed circuit board mounting structure, and printed circuit board mounting method
US7665648B2 (en) Fabrication method and structure of PCB assembly, and tool for assembly thereof
KR100959866B1 (en) Lead pin for package substrate
JP4602139B2 (en) High frequency circuit board
US6498307B2 (en) Electronic component package, printing circuit board, and method of inspecting the printed circuit board
JP2010212318A (en) Printed wiring board and component mounting structure
KR100246654B1 (en) Radio frequency power amplification module
US20090211794A1 (en) Wiring board and manufacturing method therefor
JP4545615B2 (en) Assembly parts, module substrate, module substrate manufacturing method, electronic circuit device, and electronic apparatus
JP5438965B2 (en) Printed board
JP4519102B2 (en) Waveguide connection structure and manufacturing method thereof
JP2009224697A (en) Printed circuit board and electronic component mounting substrate
JP2013179192A (en) Substrate and mounting method
JP6962095B2 (en) Electronics and joining methods
JP6432629B2 (en) Electronic component mounting structure
JP6259564B2 (en) Electronic components
TWI455661B (en) Printed circuit board and method of mounting integrated circuit package component on the same
CN102056405B (en) Surface mount structure and circuit board with same
JP2009038119A (en) Electrical equipment
JP7050718B2 (en) Positioning jig for soldering
US20150156860A1 (en) Solder resist opening structure and circuit board
TWI404479B (en) Surface mounting structure and printed circuit board having the smae
KR20110009017A (en) Lead pin for package substrate
JPH06334322A (en) Reflow soldering method and metal mask

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100929

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees