JP2006276370A - Liquid crystal panel - Google Patents

Liquid crystal panel Download PDF

Info

Publication number
JP2006276370A
JP2006276370A JP2005094131A JP2005094131A JP2006276370A JP 2006276370 A JP2006276370 A JP 2006276370A JP 2005094131 A JP2005094131 A JP 2005094131A JP 2005094131 A JP2005094131 A JP 2005094131A JP 2006276370 A JP2006276370 A JP 2006276370A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
pixel
display panel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005094131A
Other languages
Japanese (ja)
Inventor
Satoshi Morita
聡 森田
Hironori Sugiyama
裕紀 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005094131A priority Critical patent/JP2006276370A/en
Publication of JP2006276370A publication Critical patent/JP2006276370A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a Cson Gate type active matrix liquid crystal display panel which can have a high aperture ratio while it has high-definition constitution. <P>SOLUTION: This liquid crystal display panel 10 has a plurality of signal lines Ym, Ym+1, and Ym+2 and scanning lines Xn and Xn+1 arranged in matrix on a light-transmissive substrate, pixel transistors 14 arranged nearby intersections of the signal lines Ym, Ym+1, and Ym+2 and scanning lines Xn and Xn+1, pixel electrodes 12 which are arranged at positions surrounded by the signal lines and scanning lines and connected to the pixel transistors 14, and auxiliary capacity electrodes 13 provided below the pixel electrodes 12. In this case, the scanning lines Xn and Xn+1 are made of light blocking members and the signal and include extension portions 21 which are wider than signal lines extending to the lower part of the signal lines Ym, Ym+1, and Ym+2, and the auxiliary capacity electrodes 13 are electrically connected to the extension portions 21 of the scanning lines. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、液晶表示パネルに関し、特に高精細化されていながらも高開口率を達成し得るCson Gate方式のアクティブマトリクス型の液晶表示パネルに関する。   The present invention relates to a liquid crystal display panel, and more particularly, to a Cson Gate type active matrix liquid crystal display panel that can achieve a high aperture ratio while being high definition.

まず、従来のアクティブマトリクス型液晶表示パネルの一般的な構成を、数画素部分の平面図である図5、その1画素部分の模式的な等価回路図である図6及び図5のA−A断面図である図7を参照して簡単に説明する。従来の液晶表示パネル10Aは、第1の透光性基板11上にマトリクス状に設けられた走査線Xn、Xn+1・・・と信号線Ym、Ym+1・・・で囲まれた領域毎に画素電極12が設けられており、この画素電極12は図6においては等価的に液晶容量CLCで表わされている。通常液晶容量CLCには補助容量電極13により形成された補助容量Csが並列に接続されている。液晶容量CLCの一端は駆動用の画素トランジスタ14に接続されているとともに、他端は第2の透光性基板15にカラーフィルタ層CFを介して設けられた対向電極16に接続されて所定のコモン電位Vcが印加されている。 First, a general configuration of a conventional active matrix liquid crystal display panel is shown in FIG. 5 which is a plan view of several pixel portions, and a schematic equivalent circuit diagram of one pixel portion of FIG. 6 and FIG. This will be briefly described with reference to FIG. In the conventional liquid crystal display panel 10A, a region surrounded by scanning lines Xn, Xn + 1,... And signal lines Ym, Ym + 1,. pixel electrodes 12 are provided, the pixel electrode 12 are equivalently represented by a liquid crystal capacitance C LC in FIG. 6 for each. Usually the liquid crystal capacitance C LC auxiliary capacitance Cs formed by the auxiliary capacitance electrodes 13 are connected in parallel. One end of the liquid crystal capacitance C LC is connected to the pixel transistor 14 for driving, the other end is connected to a counter electrode 16 provided through the color filter layer CF to the second light-transmitting substrate 15 a predetermined Common potential Vc is applied.

画素トランジスタ14は絶縁ゲート電界効果型の薄膜トランジスタTFT(Thin Film Transistor)からなり、そのソース電極Sは信号線Ym、Ym+1・・・に接続されて画像信号Vsの供給を受け、また、ドレイン電極Dはコンタクトホール17を経て液晶容量CLCの一端、すなわち画素電極12に接続されている。さらに、画素トランジスタ14のゲート電極Gは走査線Xn、Xn+1・・・に接続されて所定の電圧を有するゲートパルスVgが印加されるようになされている。なお、ここに示した液晶表示パネル10Aにおいては、各画素トランジスタ14、走査線Xn、Xn+1・・・及び信号線Ym、Ym+1・・・を覆うように、第1の透光性基板11の表面全体に絶縁膜18を介して層間膜19が平坦に所定高さとなるように設けられており、画素電極は、層間膜19の表面に設けられてセルギャップが一定に保たれているとともに、コンタクトホール17を介して所定の画素トランジスタ14のドレイン電極Dに接続されている。また、画素電極12と対向電極16との間には液晶20が封入されている。 The pixel transistor 14 comprises an insulated gate field effect type thin film transistor TFT (Thin Film Transistor), and its source electrode S is connected to signal lines Ym, Ym + 1. electrode D is connected through a contact hole 17 at one end of the liquid crystal capacitance C LC, i.e., the pixel electrode 12. Further, the gate electrode G of the pixel transistor 14 is connected to the scanning lines Xn, Xn + 1... So that a gate pulse Vg having a predetermined voltage is applied. In the liquid crystal display panel 10A shown here, the first light-transmitting property is provided so as to cover each pixel transistor 14, the scanning lines Xn, Xn + 1... And the signal lines Ym, Ym + 1. An interlayer film 19 is provided on the entire surface of the substrate 11 so as to have a predetermined height through the insulating film 18, and the pixel electrode is provided on the surface of the interlayer film 19 so that the cell gap is kept constant. And connected to the drain electrode D of a predetermined pixel transistor 14 through a contact hole 17. A liquid crystal 20 is sealed between the pixel electrode 12 and the counter electrode 16.

この液晶表示パネル10Aにおいては、液晶容量CLCとゲート電極Gとの間には結合容量CGDが形成される。この結合容量CGDは画素電極12とゲートラインXnとの間の浮遊容量成分と画素トランジスタ14内部のドレイン領域とゲート領域との間の寄生容量成分が合わさったものであり、後者の寄生容量成分が支配的であるとともにその値は個々の画素トランジスタ14によってかなりのばらつきが存在している。 In the liquid crystal display panel 10A, a coupling capacitor CGD is formed between the liquid crystal capacitor CLC and the gate electrode G. The coupling capacitance CGD is a combination of the stray capacitance component between the pixel electrode 12 and the gate line Xn and the parasitic capacitance component between the drain region and the gate region inside the pixel transistor 14, and the latter parasitic capacitance component. Is dominant, and its value varies considerably depending on the individual pixel transistor 14.

この一画素の各部分の電圧波形を図8を用いて説明する。この液晶表示パネル10Aにおいては、対向電極16に印加されるコモン電位Vcは周期的に反転されており、それに伴って信号線Ym、Ym+1・・・に印加される画像信号Vsも周期的に反転するバイアス電圧が重畳されている。まず、所定の画素の選択期間中にゲートパルスVgがゲート電極Gに印加されると、この画素の画素トランジスタ14はオン状態になる。この時、信号線Ymから供給された画像信号Vsが画素トランジスタ14を介して画素電極12に書き込まれて、いわゆるサンプリングが行なわれる。次にこの画素が非選択期間になるとゲートパルスVgの印加が停止されてローレベルゲート電圧が印加され、画素トランジスタ14はオフ状態となるが、書き込まれた画像信号は液晶容量CLCに保持されている。 The voltage waveform of each part of this one pixel will be described with reference to FIG. In the liquid crystal display panel 10A, the common potential Vc applied to the counter electrode 16 is periodically inverted, and the image signal Vs applied to the signal lines Ym, Ym + 1. A bias voltage to be inverted is superimposed. First, when the gate pulse Vg is applied to the gate electrode G during the selection period of a predetermined pixel, the pixel transistor 14 of this pixel is turned on. At this time, the image signal Vs supplied from the signal line Ym is written to the pixel electrode 12 via the pixel transistor 14 and so-called sampling is performed. Next, when this pixel enters the non-selection period, the application of the gate pulse Vg is stopped and the low level gate voltage is applied, and the pixel transistor 14 is turned off, but the written image signal is held in the liquid crystal capacitor CLC. ing.

選択期間から非選択期間に移行するとき、矩形波ゲートパルスVgはハイレベルからローレベルに急激に立ち下がるので、このとき前述した結合容量CGDを介してカップリングにより液晶容量CLCに蓄えられた電荷が瞬間的に放電する。このため、画素電極に書き込まれた画像信号Vsに電圧シフトΔV(図示せず)が生じてしまう。したがって、液晶表示パネルの個々の画素ごとに結合容量CGDの値にばらつきがあるため、前記電圧シフトΔVにもばらつきが生じるので、結果として液晶パネルの表示画面を周期的に変化させ、いわゆるフリッカ及び残像を生じて表示品位を著しく劣化させる。 When moving from the selection period to the non-selection period, since the rectangular wave gate pulse Vg falls abruptly from the high level to the low level, accumulated in the liquid crystal capacitance C LC by coupling through the coupling capacitor C GD described above this time The discharged electric charge is instantaneously discharged. This causes a voltage shift ΔV (not shown) in the image signal Vs written to the pixel electrode. Accordingly, since the value of the coupling capacitance C GD varies among the individual pixels of the liquid crystal display panel, the voltage shift ΔV also varies. As a result, the display screen of the liquid crystal panel is changed periodically, so-called flicker. In addition, an afterimage is generated and the display quality is remarkably deteriorated.

従来、電圧シフトΔVの絶対量及びばらつきを抑制するため、液晶容量CLCに並列接続されている補助容量Csを大きめに形成するという対策が講じられていた。すなわち結合容量CGDを介して放電される電荷量を補うに足る電荷を予め補助容量Csに蓄えるものである。そして、この補助容量Csは、他の電極から独立した補助容量電極13を画素電極12に重畳して配置し、その補助容量電極13に共通の電圧を与えるいわゆるCson Common方式の蓄積容量型のものと、走査線Xn、Xn+1・・・の一部を延在形成して画素電極12に重畳配置したいわゆるCson Gate方式の付加容量型のものとが存在している。 Conventionally, for suppressing the absolute amount and the variation of the voltage shift [Delta] V, measures that larger form an auxiliary capacitance Cs connected in parallel to the liquid crystal capacitance C LC had been taken. That is intended to store charge sufficient to compensate for the amount of charge is discharged via the coupling capacitor C GD in advance the auxiliary capacitance Cs. The auxiliary capacitor Cs is of a so-called Cson Common type storage capacitor type in which an auxiliary capacitor electrode 13 independent of other electrodes is arranged so as to overlap the pixel electrode 12 and a common voltage is applied to the auxiliary capacitor electrode 13. In addition, there is a so-called Cson Gate type additional capacitance type in which a part of the scanning lines Xn, Xn + 1.

上述の図5〜図7に示した液晶表示パネル10AはCson Common方式のものである。Cs on Gate方式の液晶表示パネルは、Cs on Common方式のものと比較すると、補助容量Csの一方の電極が画素トランジスタ14のドレイン電極Dに接続されている点では前者と同じであるが、補助容量Csの他方の電極は走査線Xn、Xn+1・・・に接続されている点で前者とは異なっている。   The liquid crystal display panel 10A shown in FIGS. 5 to 7 is of the Cson Common type. The Cs on Gate type liquid crystal display panel is the same as the former in that one electrode of the auxiliary capacitor Cs is connected to the drain electrode D of the pixel transistor 14 as compared with the Cs on Common type. The other electrode of the capacitor Cs is different from the former in that it is connected to the scanning lines Xn, Xn + 1.

しかしながら、従来の液晶表示パネルにおいては、Cson Common方式のものであれ、Cs on Gate方式のものであれ、補助容量Csは画素電極の領域に形成されており、この寸法を大きく設定すると画素の開口率(Aperture Ratio)が犠牲になるため、十分な表示コントラストを得ることができなくなる。特に、近年に至り携帯電話用用途の小型の液晶表示パネルは高精細化が進んできており、それに伴い電極/配線間の寄生容量によるクロストークが発生しやすいので、大きな補助容量Csが要求されるようになっているが、高精細化に伴い画素電極以外の信号線ないし走査線の占める割合も増えているため、補助容量Csの増大化に伴う画素の開口率低下の問題点は顕著に現れてくる。   However, in the conventional liquid crystal display panel, the auxiliary capacitor Cs is formed in the pixel electrode region regardless of whether it is a Cson Common type or a Cs on Gate type. Since the aperture ratio is sacrificed, sufficient display contrast cannot be obtained. Particularly, in recent years, small liquid crystal display panels for mobile phones have been improved in definition, and as a result, crosstalk due to parasitic capacitance between electrodes / wiring is likely to occur, so a large auxiliary capacitance Cs is required. However, since the ratio of signal lines or scanning lines other than the pixel electrodes increases with the increase in definition, the problem of a decrease in the aperture ratio of the pixels due to an increase in the auxiliary capacitance Cs is remarkable. Appear.

加えて、液晶表示パネルにおいては、画素電極と信号線との間及び画素電極と走査線との間から光が漏れないようにする必要がある。図5〜図7に示したCson Common方式の液晶表示パネル10Aにおいては、画素電極12と信号線Ym、Ym+1・・・の境界から光が漏れないようにするため、信号線Ym、Ym+1・・・として遮光性材料を用いることにより画素電極12と信号線との境界を信号線自体が遮光するようにしているが、このような構成を採用すると画素電極12と信号線Ym、Ym+1・・・との間に従来の寄生容量CSDと並列に新たな容量が生じて寄生容量化するため、前述の電圧シフトΔVの影響はより大きくなってしまう。 In addition, in the liquid crystal display panel, it is necessary to prevent light from leaking between the pixel electrode and the signal line and between the pixel electrode and the scanning line. In the Cson Common type liquid crystal display panel 10A shown in FIGS. 5 to 7, in order to prevent light from leaking from the boundary between the pixel electrode 12 and the signal lines Ym, Ym + 1,. +1... Is used to shield the signal line itself from light at the boundary between the pixel electrode 12 and the signal line. When such a configuration is adopted, the pixel electrode 12 and the signal line Ym, to parasitic capacity with new capacity occurs in parallel with the conventional parasitic capacitance C SD between the Ym + 1 ···, the influence of the voltage shift ΔV of the aforementioned becomes larger.

一方、このようなCson Common方式の液晶表示パネルにおいて、画素電極と信号線との境界を遮光する際に、寄生容量CSDと並列に寄生容量が生じるのを減少させた構成が下記特許文献1に開示されている。この下記特許文献1に開示されている液晶表示パネル10Bの動作原理を数画素分の平面図である図9、1画素部分の等価回路である図10及び図9のB−B線断面図である図11を用いて説明する。なお、下記特許文献1に開示されている液晶表示パネル10Bにおいては、各画素は千鳥格子状に配置されているが、ここでは図5に示した液晶表示パネル10Aと同様に配置されているものとして記載し、かつ図5〜図7に示したものと同一の構成部分には同一の参照符号を付与してその詳細な説明は省略する。 On the other hand, in such Cson Common mode liquid crystal display panel, when shading a boundary between the pixel electrode and the signal line, the parasitic capacitance C SD configured with a reduced parasitic capacitance is generated in parallel Patent Document 1 Is disclosed. The operation principle of the liquid crystal display panel 10B disclosed in the following Patent Document 1 is shown in FIG. 9 which is a plan view of several pixels, FIG. 10 which is an equivalent circuit of one pixel portion, and a cross-sectional view taken along line BB in FIG. This will be described with reference to FIG. Note that in the liquid crystal display panel 10B disclosed in Patent Document 1 below, the pixels are arranged in a staggered pattern, but here they are arranged in the same manner as the liquid crystal display panel 10A shown in FIG. The same components as those described above and shown in FIGS. 5 to 7 are designated by the same reference numerals, and detailed description thereof is omitted.

図9〜図11に示したCson Common方式の液晶表示パネル10Bが図5〜図7に示した液晶表示パネル10Aの構成と相違している点は、補助容量電極13の一部を延長し、この延長部13’によって信号線と画素電極との境界部を遮光するように被覆した点である。このような構成とすると、補助容量電極13の延長部13’と画素電極12との間に新たな容量Cad1が生じるが、この新たな容量Cad1は、図10に示したように、従来の補助容量Csと並列に接続された形になるので、実質的に補助容量として機能するというものである。すなわち、下記特許文献1に開示されているCs on Common方式の液晶表示パネルは、開口率の低下を伴わずに、寄生容量CSDと並列に新たな寄生容量が生じるのを有効に減少させた上で信号線Ym、Ym+1・・・と画素電極12との境界部を有効に遮光できるという効果を生じるものである。
特開2002−151699号公報
The Cson Common type liquid crystal display panel 10B shown in FIGS. 9 to 11 is different from the configuration of the liquid crystal display panel 10A shown in FIGS. 5 to 7 in that a part of the auxiliary capacitance electrode 13 is extended. This is that the extended portion 13 ′ covers the boundary portion between the signal line and the pixel electrode so as to shield the light. With such a configuration, a new capacitance Cad1 is generated between the extension portion 13 ′ of the auxiliary capacitance electrode 13 and the pixel electrode 12, and this new capacitance Cad1 is a conventional auxiliary capacitance as shown in FIG. Since it is connected in parallel with the capacitor Cs, it functions substantially as an auxiliary capacitor. That is, the liquid crystal display panel of Cs on Common method disclosed in Patent Document 1, without reduction in the aperture ratio, effectively reduced the new parasitic capacitance is generated in parallel with the parasitic capacitance C SD This produces an effect that the boundary between the signal lines Ym, Ym + 1... And the pixel electrode 12 can be effectively shielded from light.
JP 2002-151699 A

本願の発明者等は、Cs on Common方式の液晶表示パネルとは別のCs on Gate方式の液晶表示パネルにおいても、同様の効果を達成し得る構成を得るべく種々実験を重ねた結果、走査線で信号線と画素電極の境界を遮光すると共に、補助容量電極を走査線に接続すると、高精細化した際にも、開口率の低下を伴わずに、寄生容量化を防止した上で信号線と画素電極との境界部を有効に遮光できるようになることを見出し、本発明を完成するに至ったのである。   The inventors of the present application have conducted various experiments to obtain a configuration capable of achieving the same effect in a Cs on Gate type liquid crystal display panel different from the Cs on Common type liquid crystal display panel. In this case, the boundary between the signal line and the pixel electrode is shielded, and the auxiliary capacitance electrode is connected to the scanning line. The present invention has been completed by finding that the boundary between the pixel electrode and the pixel electrode can be effectively shielded from light.

すなわち、本発明は、高精細化されておりながらも高開口率を達成し得るCson Gate方式のアクティブマトリクス型液晶表示パネルを提供することを目的とする。   That is, an object of the present invention is to provide a Cson Gate type active matrix liquid crystal display panel that can achieve a high aperture ratio while being high definition.

本発明の上記目的は以下の構成により達成し得る。すなわち、請求項1に記載のアクティブマトリクス型液晶表示パネルの発明は、透光性基板上にマトリクス状に配置された複数の信号線及び走査線と、前記各信号線及び走査線の交点近傍に配置された画素トランジスタと、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記画素トランジスタに接続された画素電極と、前記画素電極の下部に設けられた補助容量電極とを備えたアクティブマトリクス型液晶表示パネルにおいて、前記走査線は遮光性部材で形成されているとともに前記信号線に沿ってその下に配置された前記信号線より幅広の延長部を備えており、前記補助容量電極は前記走査線の延長部に電気的に接続されていることを特徴とする。   The above object of the present invention can be achieved by the following configurations. That is, the invention of the active matrix type liquid crystal display panel according to claim 1 is provided in the vicinity of an intersection of a plurality of signal lines and scanning lines arranged in a matrix on a translucent substrate, and the signal lines and scanning lines. A pixel transistor disposed at a position surrounded by each signal line and scanning line and connected to the pixel transistor, and an auxiliary capacitance electrode provided below the pixel electrode; In the active matrix type liquid crystal display panel provided with the scanning line, the scanning line is formed of a light-shielding member, and has an extension part wider than the signal line disposed below the signal line, The auxiliary capacitance electrode is electrically connected to the extension of the scanning line.

また、請求項2の発明は、請求項1に記載のアクティブマトリクス型液晶表示素子において、前記走査線の延長部は前記画素電極の下にまで伸びていることを特徴とする。   According to a second aspect of the present invention, in the active matrix type liquid crystal display element according to the first aspect, the extension of the scanning line extends below the pixel electrode.

また、請求項3の発明は、請求項1又は2に記載のアクティブマトリクス型液晶表示素子において、前記信号線、走査線、補助容量電極及び画素トランジスタ上には層間膜が一定の高さに設けられており、前記各画素電極は前記層間膜上に設けられていることを特徴とする。     According to a third aspect of the present invention, in the active matrix liquid crystal display element according to the first or second aspect, an interlayer film is provided at a constant height on the signal line, the scanning line, the auxiliary capacitance electrode, and the pixel transistor. Each pixel electrode is provided on the interlayer film.

本発明は、上記のような構成を備えることにより以下に示すような優れた効果を奏する。すなわち、請求項1の発明によれば、走査線の延長部により信号線の下部を遮光できるとともに、画素電極と信号線との間も有効に遮光でき、しかも、走査線の延長部と画素電極間に生じた容量が補助容量として機能するため、高精細化した際にも、開口率の低下を伴わずに寄生容量化を防止した上で、補助容量を大きくすることができるため、フリッカ及び残像が生じ難い良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。   The present invention provides the following excellent effects by having the above-described configuration. That is, according to the first aspect of the present invention, the lower portion of the signal line can be shielded by the extension of the scanning line, and the light can be effectively shielded between the pixel electrode and the signal line. Since the capacitance generated between them functions as an auxiliary capacitance, even when the resolution is increased, the auxiliary capacitance can be increased while preventing the parasitic capacitance without lowering the aperture ratio. An active matrix type liquid crystal display panel with good display quality that hardly causes afterimages can be obtained.

また、請求項2の発明によれば、画素電極と信号線との間の遮光を十分に行えるようになるとともに、補助容量をより大きくすることができるために、よりフリッカ及び残像が生じ難い良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。   According to the second aspect of the present invention, the light shielding between the pixel electrode and the signal line can be sufficiently performed, and the auxiliary capacity can be further increased. Therefore, the flicker and the afterimage are less likely to occur. An active matrix type liquid crystal display panel with good display quality can be obtained.

また、請求項3の発明によれば、画素電極の表面が平らになるため、セルギャップが画素電極全面にわたって均一化されるため、画素毎に表示品質のバラツキが少ない良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。   According to the invention of claim 3, since the surface of the pixel electrode becomes flat and the cell gap is made uniform over the entire surface of the pixel electrode, the active matrix having good display quality with little variation in display quality for each pixel. Type liquid crystal display panel is obtained.

以下、本発明に係るアクティブマトリクス型液晶表示パネルの実施例を図面を参照して詳細に説明する。ただし、以下に示す実施例は、本発明の技術思想を具体化するためのアクティブマトリクス型液晶表示パネルを例示するものであって、本発明をこの実施例に特定することを意図するものではなく、本発明は特許請求の範囲に示した技術思想を逸脱することなく種々の変更を行ったものにも均しく適用し得るものである。なお、図1は、実施例のアクティブマトリクス型液晶表示パネルの数画素分の平面図であり、図2はその1画素部分の模式的な等価回路図であり、図3は図1のX−X断面図である。また、理解を容易にするため、図5〜図7に示した従来のCs on common方式の液晶表示パネルと同一の構成部分には同一の参照符号を付与して説明することとする。   Hereinafter, embodiments of an active matrix liquid crystal display panel according to the present invention will be described in detail with reference to the drawings. However, the embodiment described below exemplifies an active matrix type liquid crystal display panel for embodying the technical idea of the present invention, and is not intended to specify the present invention in this embodiment. The present invention can be equally applied to various modifications without departing from the technical idea shown in the claims. 1 is a plan view of several pixels of the active matrix liquid crystal display panel of the embodiment, FIG. 2 is a schematic equivalent circuit diagram of one pixel portion, and FIG. It is X sectional drawing. For ease of understanding, the same components as those of the conventional Cs on common type liquid crystal display panel shown in FIGS.

本実施例の液晶表示パネル10は、第1の透光性基板11上にマトリクス状に設けられた走査線Xn、Xn+1・・・と信号線Ym、Ym+1・・・で囲まれた領域毎に画素電極12が設けられており、この画素電極12の下部には補助容量電極13及び画素トランジスタ14が設けられている。また、第2の透光性基板15にカラーフィルタ層CFを介して設けられた対向電極16が設けられている。そして、画素電極12と対向電極16との間には液晶20が封入されている。   The liquid crystal display panel 10 of the present embodiment is surrounded by scanning lines Xn, Xn + 1... And signal lines Ym, Ym + 1... Provided in a matrix on the first translucent substrate 11. A pixel electrode 12 is provided for each region, and an auxiliary capacitance electrode 13 and a pixel transistor 14 are provided below the pixel electrode 12. Further, the counter electrode 16 provided on the second translucent substrate 15 via the color filter layer CF is provided. A liquid crystal 20 is sealed between the pixel electrode 12 and the counter electrode 16.

画素トランジスタ14はTFTからなり、そのソース電極Sは信号線Ym、Ym+1・・・に接続され、また、ドレイン電極Dはコンタクトホール17を経て画素電極12に接続されており、さらに、画素トランジスタ14のゲート電極Gは走査線Xn、Xn+1・・・を兼ねている。この液晶表示パネル10においては、各画素トランジスタ14、走査線Xn、Xn+1・・・及び信号線Ym、Ym+1・・・を覆うように、第1の透光性基板11の表面全体に絶縁膜18を介して層間膜19が平坦に所定高さとなるように設けられており、画素電極は、層間膜19の表面に設けられてセルギャップが一定に保たれているとともに、コンタクトホール17を介して所定の画素トランジスタ14のドレイン電極Dに接続されている。   The pixel transistor 14 is made of a TFT, and its source electrode S is connected to the signal lines Ym, Ym + 1..., And the drain electrode D is connected to the pixel electrode 12 via the contact hole 17. The gate electrode G of the transistor 14 also serves as scanning lines Xn, Xn + 1. In the liquid crystal display panel 10, the entire surface of the first translucent substrate 11 is covered so as to cover each pixel transistor 14, the scanning lines Xn, Xn + 1... And the signal lines Ym, Ym + 1. In addition, the interlayer film 19 is provided so as to have a predetermined height through the insulating film 18, and the pixel electrode is provided on the surface of the interlayer film 19 so that the cell gap is kept constant, and the contact hole 17 is connected to the drain electrode D of a predetermined pixel transistor 14.

本実施例の液晶表示パネル10においては、走査線Xn、Xn+1・・・は遮光性部材で形成されているとともに、信号線Ym、Ym+1・・・の下部に伸びた前記信号線より幅広の延長部21を備えており、この延長部21は画素電極12との間を完全に遮光するように画素電極12の端部に僅かに重畳するように設けられており、それとともに補助容量電極13と電気的に接続されている。このような構成とすることにより、走査線の延長部21と画素電極12の間に新たな容量Cad2が形成されるが、この新たな容量Cad2は、図2に示したように、従来の補助容量Csと並列に接続された形になるので、実質的に補助容量として機能する。しかも、走査線の延長部21と画素電極12との重畳部分は僅かであるため、開口率の低下は少ない。   In the liquid crystal display panel 10 of the present embodiment, the scanning lines Xn, Xn + 1... Are formed of a light-shielding member, and the signal lines extending below the signal lines Ym, Ym + 1. A wider extension portion 21 is provided, and this extension portion 21 is provided so as to be slightly overlapped with the end portion of the pixel electrode 12 so as to completely shield light from the pixel electrode 12. The capacitor electrode 13 is electrically connected. With this configuration, a new capacitor Cad2 is formed between the scanning line extension portion 21 and the pixel electrode 12, and this new capacitor Cad2 is formed as shown in FIG. Since it is connected in parallel with the capacitor Cs, it substantially functions as an auxiliary capacitor. In addition, since the overlapping portion between the scanning line extension portion 21 and the pixel electrode 12 is small, the decrease in the aperture ratio is small.

以下において、この液晶表示パネル10の製造工程を図1及び図3を用いて説明する。まず、ガラス基板等からなる第1の透光性基板11の表面に直接ないしは絶縁膜(図示せず)を介して、Mo/Alからなる遮光性導電性材料を用いて所定のパターンに走査線Xn、Xn+1・・・及び補助容量電極13を設ける。次いで、第1の透光性基板11の表面全体をSiOないしSiNからなる絶縁膜22で被覆し、ゲート領域にアモルファス−Si層23を形成する。次いで、画素トランジスタ14のドレイン電極D及びソース電極S、及び、信号線Ym、Ym+1・・・をMo/Al/Moを用いて所定パターンに形成し、その表面に第1の透光性基板11の全体にわたりSiOないしSiNからなる絶縁膜24で被覆し、さらにその表面にポリイミド等の有機材料からなる層間膜19を所定厚さ(約3μm)となるように設け、コンタクトホール17を形成した後に、透明導電性材料であるITO(Indium Tin Oxide)を用いて所定のパターンに各画素電極12を形成する。 Hereinafter, the manufacturing process of the liquid crystal display panel 10 will be described with reference to FIGS. First, a scanning line is formed into a predetermined pattern using a light-shielding conductive material made of Mo / Al directly on the surface of the first light-transmissive substrate 11 made of a glass substrate or the like or through an insulating film (not shown). Xn, Xn + 1... And the auxiliary capacitance electrode 13 are provided. Next, the entire surface of the first translucent substrate 11 is covered with an insulating film 22 made of SiO 2 or SiN, and an amorphous-Si layer 23 is formed in the gate region. Next, the drain electrode D and the source electrode S of the pixel transistor 14 and the signal lines Ym, Ym + 1... Are formed in a predetermined pattern using Mo / Al / Mo, and a first light transmitting property is formed on the surface. The entire substrate 11 is covered with an insulating film 24 made of SiO 2 or SiN, and an interlayer film 19 made of an organic material such as polyimide is provided on the surface thereof to have a predetermined thickness (about 3 μm). After the formation, each pixel electrode 12 is formed in a predetermined pattern using ITO (Indium Tin Oxide) which is a transparent conductive material.

そして、別途第2の透光性基板15の表面にカラーフィルタ層CF及びITOからなる透明な対向電極16を形成したものを対向させて、その間に液晶20を封入することにより本実施例の液晶表示パネル10が完成される。   Then, the liquid crystal 20 of this embodiment is sealed by facing the surface of the second translucent substrate 15 on which the transparent counter electrode 16 made of the color filter layer CF and ITO is formed, and enclosing the liquid crystal 20 therebetween. The display panel 10 is completed.

本実施例の液晶表示パネル10においては、図8に示した従来例のCs on common方式の場合と同様に、対向電極16に印加されるコモン電位Vcが周期的に反転されており、それに伴って信号線Ym、Ym+1・・・に印加される画像信号Vsも周期的に反転するバイアス電圧が重畳されている。しかしながら、本実施例の液晶表示パネル10においては、補助容量電極13が走査線Xn、Xn+1・・・に接続されているため、図4に示したように、走査線Xn、Xn+1・・・に印加されるゲートパルスVgは、対向電極16に印加されるコモン電位Vcが周期的に反転されているために、従来のゲートパルスにコモン電位Vcを重畳した形のゲートパルスVgを印加する必要がある。   In the liquid crystal display panel 10 of this embodiment, the common potential Vc applied to the counter electrode 16 is periodically inverted as in the case of the conventional Cs on common method shown in FIG. The image signal Vs applied to the signal lines Ym, Ym + 1,. However, in the liquid crystal display panel 10 of this embodiment, since the auxiliary capacitance electrode 13 is connected to the scanning lines Xn, Xn + 1..., As shown in FIG. The gate pulse Vg applied to the gate electrode Vg in a form in which the common potential Vc is superimposed on the conventional gate pulse is obtained because the common potential Vc applied to the counter electrode 16 is periodically inverted. It is necessary to apply.

なお、本実施例では、走査線Xn、Xn+1・・・の延長部21を画素電極12の端部に僅かに重畳するように設けて画素電極12と延長部21との間を完全に遮光した例を示したが、必ずしもこの部分を完全に遮光する必要がなければ画素電極12と延長部21との間が極めて狭くなるように設ければよい。     In this embodiment, the extension portions 21 of the scanning lines Xn, Xn + 1... Are provided so as to slightly overlap the end portions of the pixel electrodes 12 so that the gap between the pixel electrodes 12 and the extension portions 21 is completely provided. Although an example in which light is shielded is shown, if it is not always necessary to completely shield this part, it may be provided so that the space between the pixel electrode 12 and the extension 21 is extremely narrow.

実施例のアクティブマトリクス型液晶表示パネルの数画素分の平面図である。It is a top view for several pixels of the active matrix type liquid crystal display panel of an Example. 図1のアクティブマトリクス型液晶表示パネルの1画素部分の模式的な等価回路図である。FIG. 2 is a schematic equivalent circuit diagram of one pixel portion of the active matrix liquid crystal display panel of FIG. 1. 図1のX−X断面図である。It is XX sectional drawing of FIG. 図1のアクティブマトリクス型液晶表示パネルの1画素の各部分の電圧波形を示す図である。FIG. 2 is a diagram illustrating voltage waveforms of respective portions of one pixel of the active matrix liquid crystal display panel of FIG. 1. 従来のアクティブマトリクス型液晶表示パネルの一数画素部分の平面図である。It is a top view of one pixel part of the conventional active matrix type liquid crystal display panel. 図5のアクティブマトリクス型液晶表示パネルの1画素部分の模式的な等価回路図である。FIG. 6 is a schematic equivalent circuit diagram of one pixel portion of the active matrix liquid crystal display panel of FIG. 5. 図5のA−A断面図である。It is AA sectional drawing of FIG. 図5のアクティブマトリクス型液晶表示パネルの1画素の各部分の電圧波形を示す図である。FIG. 6 is a diagram illustrating voltage waveforms of respective portions of one pixel of the active matrix liquid crystal display panel of FIG. 5. 別の従来のアクティブマトリクス型液晶表示パネルの一数画素部分の平面図である。It is a top view of one pixel part of another conventional active matrix type liquid crystal display panel. 図9のアクティブマトリクス型液晶表示パネルの1画素部分の模式的な等価回路図である。FIG. 10 is a schematic equivalent circuit diagram of one pixel portion of the active matrix liquid crystal display panel of FIG. 9. 図9のB−B断面図である。It is BB sectional drawing of FIG.

符号の説明Explanation of symbols

10、10A、10B アクティブマトリクス型液晶表示パネル
11 第1の透光性基板
12 画素電極
13 補助容量電極
14 画素トランジスタ(TFT)
15 第2の透光異性基板
16 共通電極
17 コンタクトホール
18、22、24 絶縁膜
19 層間膜
20 液晶
21 走査線の延長部
23 アモルファスシリコン層
CF カラーフィルタ層
Xn、Xn+1・・・走査線
Ym、Ym+1・・・信号線
10, 10A, 10B Active matrix liquid crystal display panel 11 First translucent substrate 12 Pixel electrode 13 Auxiliary capacitance electrode 14 Pixel transistor (TFT)
15 Second translucent substrate 16 Common electrode 17 Contact holes 18, 22, 24 Insulating film 19 Interlayer film 20 Liquid crystal 21 Scanning line extension 23 Amorphous silicon layer CF Color filter layer Xn, Xn + 1... Scanning line Ym, Ym + 1 ... Signal line

Claims (3)

基板上にマトリクス状に配置された複数の信号線及び走査線と、前記各信号線及び走査線の交点近傍に配置された画素トランジスタと、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記画素トランジスタに接続された画素電極と、前記画素電極の下部に設けられた補助容量電極とを備えたアクティブマトリクス型液晶表示パネルにおいて、前記走査線は遮光性部材で形成されているとともに前記信号線に沿ってその下に配置された前記信号線より幅広の延長部を備えており、前記補助容量電極は前記走査線の延長部に電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示パネル。 A plurality of signal lines and scanning lines arranged in a matrix on the substrate, pixel transistors arranged near intersections of the signal lines and scanning lines, and positions surrounded by the signal lines and scanning lines, respectively. In an active matrix liquid crystal display panel having a pixel electrode disposed and connected to the pixel transistor, and an auxiliary capacitance electrode provided below the pixel electrode, the scanning line is formed of a light-shielding member. And an extension portion wider than the signal line disposed below the signal line, and the auxiliary capacitance electrode is electrically connected to the extension portion of the scanning line. An active matrix liquid crystal display panel. 前記走査線の延長部は前記画素電極の下にまで伸びていることを特徴とする請求項1に記載のアクティブマトリクス型液晶表示素子。 2. The active matrix type liquid crystal display device according to claim 1, wherein an extension of the scanning line extends below the pixel electrode. 前記信号線、走査線、補助容量電極及び画素トランジスタ上には層間膜が一定の高さに設けられており、前記各画素電極は前記層間膜上に設けられていることを特徴とする請求項1又は2に記載のアクティブマトリクス型液晶表示素子。 The interlayer film is provided at a certain height on the signal line, the scanning line, the auxiliary capacitance electrode, and the pixel transistor, and each pixel electrode is provided on the interlayer film. 3. An active matrix liquid crystal display element according to 1 or 2.
JP2005094131A 2005-03-29 2005-03-29 Liquid crystal panel Withdrawn JP2006276370A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005094131A JP2006276370A (en) 2005-03-29 2005-03-29 Liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005094131A JP2006276370A (en) 2005-03-29 2005-03-29 Liquid crystal panel

Publications (1)

Publication Number Publication Date
JP2006276370A true JP2006276370A (en) 2006-10-12

Family

ID=37211213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005094131A Withdrawn JP2006276370A (en) 2005-03-29 2005-03-29 Liquid crystal panel

Country Status (1)

Country Link
JP (1) JP2006276370A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070944A1 (en) * 2009-12-08 2011-06-16 シャープ株式会社 Active matrix substrate and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070944A1 (en) * 2009-12-08 2011-06-16 シャープ株式会社 Active matrix substrate and display device
JP5335933B2 (en) * 2009-12-08 2013-11-06 シャープ株式会社 Active matrix substrate and display device
US8890153B2 (en) 2009-12-08 2014-11-18 Sharp Kabushiki Kaisha Active matrix substrate and display device

Similar Documents

Publication Publication Date Title
KR101293950B1 (en) Display substrate and display panel having the same
JP4784382B2 (en) Liquid crystal display
JP6655720B2 (en) Active matrix substrate, display device with touch panel including the same, and liquid crystal display device
EP2383607A1 (en) Active matrix substrate, liquid crystal display panel and television receiver
JP2008077030A (en) Circuit board for electro-optical device, electro-optical device, and electronic apparatus
US6927807B2 (en) Liquid crystal display device
KR101482479B1 (en) Array substrate and liquid crystal display panel
US9123589B2 (en) Display substrate including an auxiliary electrode
US20150192833A1 (en) Liquid crystal display device and manufacturing method thereof
KR20090023098A (en) Electro-optical device and electronic apparatus
JP2006276360A (en) Liquid crystal display panel
JP2002049052A (en) Electrooptical device
CN101021659B (en) Liquid crystal picture element and producing method thereof and liquid crystal display device
JP2006276361A (en) Liquid crystal display panel
KR100483095B1 (en) Active matrix display device
US7619693B2 (en) Liquid crystal display device
JP2010250265A (en) Liquid crystal display device and electronic apparatus
JP5213596B2 (en) Liquid crystal display
JP2777545B2 (en) Active matrix liquid crystal display
US20210286219A1 (en) Active matrix substrate and liquid crystal display apparatus
JP2010091904A (en) Liquid crystal display device
JP2006276370A (en) Liquid crystal panel
JPH03294824A (en) Active matrix type liquid crystal display element array
JP2638713B2 (en) Active matrix liquid crystal display
JP5213587B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603