JP2006276370A - Liquid crystal panel - Google Patents
Liquid crystal panel Download PDFInfo
- Publication number
- JP2006276370A JP2006276370A JP2005094131A JP2005094131A JP2006276370A JP 2006276370 A JP2006276370 A JP 2006276370A JP 2005094131 A JP2005094131 A JP 2005094131A JP 2005094131 A JP2005094131 A JP 2005094131A JP 2006276370 A JP2006276370 A JP 2006276370A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- pixel
- display panel
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、液晶表示パネルに関し、特に高精細化されていながらも高開口率を達成し得るCson Gate方式のアクティブマトリクス型の液晶表示パネルに関する。 The present invention relates to a liquid crystal display panel, and more particularly, to a Cson Gate type active matrix liquid crystal display panel that can achieve a high aperture ratio while being high definition.
まず、従来のアクティブマトリクス型液晶表示パネルの一般的な構成を、数画素部分の平面図である図5、その1画素部分の模式的な等価回路図である図6及び図5のA−A断面図である図7を参照して簡単に説明する。従来の液晶表示パネル10Aは、第1の透光性基板11上にマトリクス状に設けられた走査線Xn、Xn+1・・・と信号線Ym、Ym+1・・・で囲まれた領域毎に画素電極12が設けられており、この画素電極12は図6においては等価的に液晶容量CLCで表わされている。通常液晶容量CLCには補助容量電極13により形成された補助容量Csが並列に接続されている。液晶容量CLCの一端は駆動用の画素トランジスタ14に接続されているとともに、他端は第2の透光性基板15にカラーフィルタ層CFを介して設けられた対向電極16に接続されて所定のコモン電位Vcが印加されている。
First, a general configuration of a conventional active matrix liquid crystal display panel is shown in FIG. 5 which is a plan view of several pixel portions, and a schematic equivalent circuit diagram of one pixel portion of FIG. 6 and FIG. This will be briefly described with reference to FIG. In the conventional liquid
画素トランジスタ14は絶縁ゲート電界効果型の薄膜トランジスタTFT(Thin Film Transistor)からなり、そのソース電極Sは信号線Ym、Ym+1・・・に接続されて画像信号Vsの供給を受け、また、ドレイン電極Dはコンタクトホール17を経て液晶容量CLCの一端、すなわち画素電極12に接続されている。さらに、画素トランジスタ14のゲート電極Gは走査線Xn、Xn+1・・・に接続されて所定の電圧を有するゲートパルスVgが印加されるようになされている。なお、ここに示した液晶表示パネル10Aにおいては、各画素トランジスタ14、走査線Xn、Xn+1・・・及び信号線Ym、Ym+1・・・を覆うように、第1の透光性基板11の表面全体に絶縁膜18を介して層間膜19が平坦に所定高さとなるように設けられており、画素電極は、層間膜19の表面に設けられてセルギャップが一定に保たれているとともに、コンタクトホール17を介して所定の画素トランジスタ14のドレイン電極Dに接続されている。また、画素電極12と対向電極16との間には液晶20が封入されている。
The
この液晶表示パネル10Aにおいては、液晶容量CLCとゲート電極Gとの間には結合容量CGDが形成される。この結合容量CGDは画素電極12とゲートラインXnとの間の浮遊容量成分と画素トランジスタ14内部のドレイン領域とゲート領域との間の寄生容量成分が合わさったものであり、後者の寄生容量成分が支配的であるとともにその値は個々の画素トランジスタ14によってかなりのばらつきが存在している。
In the liquid
この一画素の各部分の電圧波形を図8を用いて説明する。この液晶表示パネル10Aにおいては、対向電極16に印加されるコモン電位Vcは周期的に反転されており、それに伴って信号線Ym、Ym+1・・・に印加される画像信号Vsも周期的に反転するバイアス電圧が重畳されている。まず、所定の画素の選択期間中にゲートパルスVgがゲート電極Gに印加されると、この画素の画素トランジスタ14はオン状態になる。この時、信号線Ymから供給された画像信号Vsが画素トランジスタ14を介して画素電極12に書き込まれて、いわゆるサンプリングが行なわれる。次にこの画素が非選択期間になるとゲートパルスVgの印加が停止されてローレベルゲート電圧が印加され、画素トランジスタ14はオフ状態となるが、書き込まれた画像信号は液晶容量CLCに保持されている。
The voltage waveform of each part of this one pixel will be described with reference to FIG. In the liquid
選択期間から非選択期間に移行するとき、矩形波ゲートパルスVgはハイレベルからローレベルに急激に立ち下がるので、このとき前述した結合容量CGDを介してカップリングにより液晶容量CLCに蓄えられた電荷が瞬間的に放電する。このため、画素電極に書き込まれた画像信号Vsに電圧シフトΔV(図示せず)が生じてしまう。したがって、液晶表示パネルの個々の画素ごとに結合容量CGDの値にばらつきがあるため、前記電圧シフトΔVにもばらつきが生じるので、結果として液晶パネルの表示画面を周期的に変化させ、いわゆるフリッカ及び残像を生じて表示品位を著しく劣化させる。 When moving from the selection period to the non-selection period, since the rectangular wave gate pulse Vg falls abruptly from the high level to the low level, accumulated in the liquid crystal capacitance C LC by coupling through the coupling capacitor C GD described above this time The discharged electric charge is instantaneously discharged. This causes a voltage shift ΔV (not shown) in the image signal Vs written to the pixel electrode. Accordingly, since the value of the coupling capacitance C GD varies among the individual pixels of the liquid crystal display panel, the voltage shift ΔV also varies. As a result, the display screen of the liquid crystal panel is changed periodically, so-called flicker. In addition, an afterimage is generated and the display quality is remarkably deteriorated.
従来、電圧シフトΔVの絶対量及びばらつきを抑制するため、液晶容量CLCに並列接続されている補助容量Csを大きめに形成するという対策が講じられていた。すなわち結合容量CGDを介して放電される電荷量を補うに足る電荷を予め補助容量Csに蓄えるものである。そして、この補助容量Csは、他の電極から独立した補助容量電極13を画素電極12に重畳して配置し、その補助容量電極13に共通の電圧を与えるいわゆるCson Common方式の蓄積容量型のものと、走査線Xn、Xn+1・・・の一部を延在形成して画素電極12に重畳配置したいわゆるCson Gate方式の付加容量型のものとが存在している。
Conventionally, for suppressing the absolute amount and the variation of the voltage shift [Delta] V, measures that larger form an auxiliary capacitance Cs connected in parallel to the liquid crystal capacitance C LC had been taken. That is intended to store charge sufficient to compensate for the amount of charge is discharged via the coupling capacitor C GD in advance the auxiliary capacitance Cs. The auxiliary capacitor Cs is of a so-called Cson Common type storage capacitor type in which an
上述の図5〜図7に示した液晶表示パネル10AはCson Common方式のものである。Cs on Gate方式の液晶表示パネルは、Cs on Common方式のものと比較すると、補助容量Csの一方の電極が画素トランジスタ14のドレイン電極Dに接続されている点では前者と同じであるが、補助容量Csの他方の電極は走査線Xn、Xn+1・・・に接続されている点で前者とは異なっている。
The liquid
しかしながら、従来の液晶表示パネルにおいては、Cson Common方式のものであれ、Cs on Gate方式のものであれ、補助容量Csは画素電極の領域に形成されており、この寸法を大きく設定すると画素の開口率(Aperture Ratio)が犠牲になるため、十分な表示コントラストを得ることができなくなる。特に、近年に至り携帯電話用用途の小型の液晶表示パネルは高精細化が進んできており、それに伴い電極/配線間の寄生容量によるクロストークが発生しやすいので、大きな補助容量Csが要求されるようになっているが、高精細化に伴い画素電極以外の信号線ないし走査線の占める割合も増えているため、補助容量Csの増大化に伴う画素の開口率低下の問題点は顕著に現れてくる。 However, in the conventional liquid crystal display panel, the auxiliary capacitor Cs is formed in the pixel electrode region regardless of whether it is a Cson Common type or a Cs on Gate type. Since the aperture ratio is sacrificed, sufficient display contrast cannot be obtained. Particularly, in recent years, small liquid crystal display panels for mobile phones have been improved in definition, and as a result, crosstalk due to parasitic capacitance between electrodes / wiring is likely to occur, so a large auxiliary capacitance Cs is required. However, since the ratio of signal lines or scanning lines other than the pixel electrodes increases with the increase in definition, the problem of a decrease in the aperture ratio of the pixels due to an increase in the auxiliary capacitance Cs is remarkable. Appear.
加えて、液晶表示パネルにおいては、画素電極と信号線との間及び画素電極と走査線との間から光が漏れないようにする必要がある。図5〜図7に示したCson Common方式の液晶表示パネル10Aにおいては、画素電極12と信号線Ym、Ym+1・・・の境界から光が漏れないようにするため、信号線Ym、Ym+1・・・として遮光性材料を用いることにより画素電極12と信号線との境界を信号線自体が遮光するようにしているが、このような構成を採用すると画素電極12と信号線Ym、Ym+1・・・との間に従来の寄生容量CSDと並列に新たな容量が生じて寄生容量化するため、前述の電圧シフトΔVの影響はより大きくなってしまう。
In addition, in the liquid crystal display panel, it is necessary to prevent light from leaking between the pixel electrode and the signal line and between the pixel electrode and the scanning line. In the Cson Common type liquid
一方、このようなCson Common方式の液晶表示パネルにおいて、画素電極と信号線との境界を遮光する際に、寄生容量CSDと並列に寄生容量が生じるのを減少させた構成が下記特許文献1に開示されている。この下記特許文献1に開示されている液晶表示パネル10Bの動作原理を数画素分の平面図である図9、1画素部分の等価回路である図10及び図9のB−B線断面図である図11を用いて説明する。なお、下記特許文献1に開示されている液晶表示パネル10Bにおいては、各画素は千鳥格子状に配置されているが、ここでは図5に示した液晶表示パネル10Aと同様に配置されているものとして記載し、かつ図5〜図7に示したものと同一の構成部分には同一の参照符号を付与してその詳細な説明は省略する。
On the other hand, in such Cson Common mode liquid crystal display panel, when shading a boundary between the pixel electrode and the signal line, the parasitic capacitance C SD configured with a reduced parasitic capacitance is generated in
図9〜図11に示したCson Common方式の液晶表示パネル10Bが図5〜図7に示した液晶表示パネル10Aの構成と相違している点は、補助容量電極13の一部を延長し、この延長部13’によって信号線と画素電極との境界部を遮光するように被覆した点である。このような構成とすると、補助容量電極13の延長部13’と画素電極12との間に新たな容量Cad1が生じるが、この新たな容量Cad1は、図10に示したように、従来の補助容量Csと並列に接続された形になるので、実質的に補助容量として機能するというものである。すなわち、下記特許文献1に開示されているCs on Common方式の液晶表示パネルは、開口率の低下を伴わずに、寄生容量CSDと並列に新たな寄生容量が生じるのを有効に減少させた上で信号線Ym、Ym+1・・・と画素電極12との境界部を有効に遮光できるという効果を生じるものである。
本願の発明者等は、Cs on Common方式の液晶表示パネルとは別のCs on Gate方式の液晶表示パネルにおいても、同様の効果を達成し得る構成を得るべく種々実験を重ねた結果、走査線で信号線と画素電極の境界を遮光すると共に、補助容量電極を走査線に接続すると、高精細化した際にも、開口率の低下を伴わずに、寄生容量化を防止した上で信号線と画素電極との境界部を有効に遮光できるようになることを見出し、本発明を完成するに至ったのである。 The inventors of the present application have conducted various experiments to obtain a configuration capable of achieving the same effect in a Cs on Gate type liquid crystal display panel different from the Cs on Common type liquid crystal display panel. In this case, the boundary between the signal line and the pixel electrode is shielded, and the auxiliary capacitance electrode is connected to the scanning line. The present invention has been completed by finding that the boundary between the pixel electrode and the pixel electrode can be effectively shielded from light.
すなわち、本発明は、高精細化されておりながらも高開口率を達成し得るCson Gate方式のアクティブマトリクス型液晶表示パネルを提供することを目的とする。 That is, an object of the present invention is to provide a Cson Gate type active matrix liquid crystal display panel that can achieve a high aperture ratio while being high definition.
本発明の上記目的は以下の構成により達成し得る。すなわち、請求項1に記載のアクティブマトリクス型液晶表示パネルの発明は、透光性基板上にマトリクス状に配置された複数の信号線及び走査線と、前記各信号線及び走査線の交点近傍に配置された画素トランジスタと、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記画素トランジスタに接続された画素電極と、前記画素電極の下部に設けられた補助容量電極とを備えたアクティブマトリクス型液晶表示パネルにおいて、前記走査線は遮光性部材で形成されているとともに前記信号線に沿ってその下に配置された前記信号線より幅広の延長部を備えており、前記補助容量電極は前記走査線の延長部に電気的に接続されていることを特徴とする。
The above object of the present invention can be achieved by the following configurations. That is, the invention of the active matrix type liquid crystal display panel according to
また、請求項2の発明は、請求項1に記載のアクティブマトリクス型液晶表示素子において、前記走査線の延長部は前記画素電極の下にまで伸びていることを特徴とする。 According to a second aspect of the present invention, in the active matrix type liquid crystal display element according to the first aspect, the extension of the scanning line extends below the pixel electrode.
また、請求項3の発明は、請求項1又は2に記載のアクティブマトリクス型液晶表示素子において、前記信号線、走査線、補助容量電極及び画素トランジスタ上には層間膜が一定の高さに設けられており、前記各画素電極は前記層間膜上に設けられていることを特徴とする。 According to a third aspect of the present invention, in the active matrix liquid crystal display element according to the first or second aspect, an interlayer film is provided at a constant height on the signal line, the scanning line, the auxiliary capacitance electrode, and the pixel transistor. Each pixel electrode is provided on the interlayer film.
本発明は、上記のような構成を備えることにより以下に示すような優れた効果を奏する。すなわち、請求項1の発明によれば、走査線の延長部により信号線の下部を遮光できるとともに、画素電極と信号線との間も有効に遮光でき、しかも、走査線の延長部と画素電極間に生じた容量が補助容量として機能するため、高精細化した際にも、開口率の低下を伴わずに寄生容量化を防止した上で、補助容量を大きくすることができるため、フリッカ及び残像が生じ難い良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。 The present invention provides the following excellent effects by having the above-described configuration. That is, according to the first aspect of the present invention, the lower portion of the signal line can be shielded by the extension of the scanning line, and the light can be effectively shielded between the pixel electrode and the signal line. Since the capacitance generated between them functions as an auxiliary capacitance, even when the resolution is increased, the auxiliary capacitance can be increased while preventing the parasitic capacitance without lowering the aperture ratio. An active matrix type liquid crystal display panel with good display quality that hardly causes afterimages can be obtained.
また、請求項2の発明によれば、画素電極と信号線との間の遮光を十分に行えるようになるとともに、補助容量をより大きくすることができるために、よりフリッカ及び残像が生じ難い良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。 According to the second aspect of the present invention, the light shielding between the pixel electrode and the signal line can be sufficiently performed, and the auxiliary capacity can be further increased. Therefore, the flicker and the afterimage are less likely to occur. An active matrix type liquid crystal display panel with good display quality can be obtained.
また、請求項3の発明によれば、画素電極の表面が平らになるため、セルギャップが画素電極全面にわたって均一化されるため、画素毎に表示品質のバラツキが少ない良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。 According to the invention of claim 3, since the surface of the pixel electrode becomes flat and the cell gap is made uniform over the entire surface of the pixel electrode, the active matrix having good display quality with little variation in display quality for each pixel. Type liquid crystal display panel is obtained.
以下、本発明に係るアクティブマトリクス型液晶表示パネルの実施例を図面を参照して詳細に説明する。ただし、以下に示す実施例は、本発明の技術思想を具体化するためのアクティブマトリクス型液晶表示パネルを例示するものであって、本発明をこの実施例に特定することを意図するものではなく、本発明は特許請求の範囲に示した技術思想を逸脱することなく種々の変更を行ったものにも均しく適用し得るものである。なお、図1は、実施例のアクティブマトリクス型液晶表示パネルの数画素分の平面図であり、図2はその1画素部分の模式的な等価回路図であり、図3は図1のX−X断面図である。また、理解を容易にするため、図5〜図7に示した従来のCs on common方式の液晶表示パネルと同一の構成部分には同一の参照符号を付与して説明することとする。 Hereinafter, embodiments of an active matrix liquid crystal display panel according to the present invention will be described in detail with reference to the drawings. However, the embodiment described below exemplifies an active matrix type liquid crystal display panel for embodying the technical idea of the present invention, and is not intended to specify the present invention in this embodiment. The present invention can be equally applied to various modifications without departing from the technical idea shown in the claims. 1 is a plan view of several pixels of the active matrix liquid crystal display panel of the embodiment, FIG. 2 is a schematic equivalent circuit diagram of one pixel portion, and FIG. It is X sectional drawing. For ease of understanding, the same components as those of the conventional Cs on common type liquid crystal display panel shown in FIGS.
本実施例の液晶表示パネル10は、第1の透光性基板11上にマトリクス状に設けられた走査線Xn、Xn+1・・・と信号線Ym、Ym+1・・・で囲まれた領域毎に画素電極12が設けられており、この画素電極12の下部には補助容量電極13及び画素トランジスタ14が設けられている。また、第2の透光性基板15にカラーフィルタ層CFを介して設けられた対向電極16が設けられている。そして、画素電極12と対向電極16との間には液晶20が封入されている。
The liquid
画素トランジスタ14はTFTからなり、そのソース電極Sは信号線Ym、Ym+1・・・に接続され、また、ドレイン電極Dはコンタクトホール17を経て画素電極12に接続されており、さらに、画素トランジスタ14のゲート電極Gは走査線Xn、Xn+1・・・を兼ねている。この液晶表示パネル10においては、各画素トランジスタ14、走査線Xn、Xn+1・・・及び信号線Ym、Ym+1・・・を覆うように、第1の透光性基板11の表面全体に絶縁膜18を介して層間膜19が平坦に所定高さとなるように設けられており、画素電極は、層間膜19の表面に設けられてセルギャップが一定に保たれているとともに、コンタクトホール17を介して所定の画素トランジスタ14のドレイン電極Dに接続されている。
The
本実施例の液晶表示パネル10においては、走査線Xn、Xn+1・・・は遮光性部材で形成されているとともに、信号線Ym、Ym+1・・・の下部に伸びた前記信号線より幅広の延長部21を備えており、この延長部21は画素電極12との間を完全に遮光するように画素電極12の端部に僅かに重畳するように設けられており、それとともに補助容量電極13と電気的に接続されている。このような構成とすることにより、走査線の延長部21と画素電極12の間に新たな容量Cad2が形成されるが、この新たな容量Cad2は、図2に示したように、従来の補助容量Csと並列に接続された形になるので、実質的に補助容量として機能する。しかも、走査線の延長部21と画素電極12との重畳部分は僅かであるため、開口率の低下は少ない。
In the liquid
以下において、この液晶表示パネル10の製造工程を図1及び図3を用いて説明する。まず、ガラス基板等からなる第1の透光性基板11の表面に直接ないしは絶縁膜(図示せず)を介して、Mo/Alからなる遮光性導電性材料を用いて所定のパターンに走査線Xn、Xn+1・・・及び補助容量電極13を設ける。次いで、第1の透光性基板11の表面全体をSiO2ないしSiNからなる絶縁膜22で被覆し、ゲート領域にアモルファス−Si層23を形成する。次いで、画素トランジスタ14のドレイン電極D及びソース電極S、及び、信号線Ym、Ym+1・・・をMo/Al/Moを用いて所定パターンに形成し、その表面に第1の透光性基板11の全体にわたりSiO2ないしSiNからなる絶縁膜24で被覆し、さらにその表面にポリイミド等の有機材料からなる層間膜19を所定厚さ(約3μm)となるように設け、コンタクトホール17を形成した後に、透明導電性材料であるITO(Indium Tin Oxide)を用いて所定のパターンに各画素電極12を形成する。
Hereinafter, the manufacturing process of the liquid
そして、別途第2の透光性基板15の表面にカラーフィルタ層CF及びITOからなる透明な対向電極16を形成したものを対向させて、その間に液晶20を封入することにより本実施例の液晶表示パネル10が完成される。
Then, the
本実施例の液晶表示パネル10においては、図8に示した従来例のCs on common方式の場合と同様に、対向電極16に印加されるコモン電位Vcが周期的に反転されており、それに伴って信号線Ym、Ym+1・・・に印加される画像信号Vsも周期的に反転するバイアス電圧が重畳されている。しかしながら、本実施例の液晶表示パネル10においては、補助容量電極13が走査線Xn、Xn+1・・・に接続されているため、図4に示したように、走査線Xn、Xn+1・・・に印加されるゲートパルスVgは、対向電極16に印加されるコモン電位Vcが周期的に反転されているために、従来のゲートパルスにコモン電位Vcを重畳した形のゲートパルスVgを印加する必要がある。
In the liquid
なお、本実施例では、走査線Xn、Xn+1・・・の延長部21を画素電極12の端部に僅かに重畳するように設けて画素電極12と延長部21との間を完全に遮光した例を示したが、必ずしもこの部分を完全に遮光する必要がなければ画素電極12と延長部21との間が極めて狭くなるように設ければよい。
In this embodiment, the
10、10A、10B アクティブマトリクス型液晶表示パネル
11 第1の透光性基板
12 画素電極
13 補助容量電極
14 画素トランジスタ(TFT)
15 第2の透光異性基板
16 共通電極
17 コンタクトホール
18、22、24 絶縁膜
19 層間膜
20 液晶
21 走査線の延長部
23 アモルファスシリコン層
CF カラーフィルタ層
Xn、Xn+1・・・走査線
Ym、Ym+1・・・信号線
10, 10A, 10B Active matrix liquid
15 Second
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094131A JP2006276370A (en) | 2005-03-29 | 2005-03-29 | Liquid crystal panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094131A JP2006276370A (en) | 2005-03-29 | 2005-03-29 | Liquid crystal panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006276370A true JP2006276370A (en) | 2006-10-12 |
Family
ID=37211213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005094131A Withdrawn JP2006276370A (en) | 2005-03-29 | 2005-03-29 | Liquid crystal panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006276370A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011070944A1 (en) * | 2009-12-08 | 2011-06-16 | シャープ株式会社 | Active matrix substrate and display device |
-
2005
- 2005-03-29 JP JP2005094131A patent/JP2006276370A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011070944A1 (en) * | 2009-12-08 | 2011-06-16 | シャープ株式会社 | Active matrix substrate and display device |
JP5335933B2 (en) * | 2009-12-08 | 2013-11-06 | シャープ株式会社 | Active matrix substrate and display device |
US8890153B2 (en) | 2009-12-08 | 2014-11-18 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101293950B1 (en) | Display substrate and display panel having the same | |
JP4784382B2 (en) | Liquid crystal display | |
JP6655720B2 (en) | Active matrix substrate, display device with touch panel including the same, and liquid crystal display device | |
EP2383607A1 (en) | Active matrix substrate, liquid crystal display panel and television receiver | |
JP2008077030A (en) | Circuit board for electro-optical device, electro-optical device, and electronic apparatus | |
US6927807B2 (en) | Liquid crystal display device | |
KR101482479B1 (en) | Array substrate and liquid crystal display panel | |
US9123589B2 (en) | Display substrate including an auxiliary electrode | |
US20150192833A1 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20090023098A (en) | Electro-optical device and electronic apparatus | |
JP2006276360A (en) | Liquid crystal display panel | |
JP2002049052A (en) | Electrooptical device | |
CN101021659B (en) | Liquid crystal picture element and producing method thereof and liquid crystal display device | |
JP2006276361A (en) | Liquid crystal display panel | |
KR100483095B1 (en) | Active matrix display device | |
US7619693B2 (en) | Liquid crystal display device | |
JP2010250265A (en) | Liquid crystal display device and electronic apparatus | |
JP5213596B2 (en) | Liquid crystal display | |
JP2777545B2 (en) | Active matrix liquid crystal display | |
US20210286219A1 (en) | Active matrix substrate and liquid crystal display apparatus | |
JP2010091904A (en) | Liquid crystal display device | |
JP2006276370A (en) | Liquid crystal panel | |
JPH03294824A (en) | Active matrix type liquid crystal display element array | |
JP2638713B2 (en) | Active matrix liquid crystal display | |
JP5213587B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |