JP2006269504A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2006269504A JP2006269504A JP2005081749A JP2005081749A JP2006269504A JP 2006269504 A JP2006269504 A JP 2006269504A JP 2005081749 A JP2005081749 A JP 2005081749A JP 2005081749 A JP2005081749 A JP 2005081749A JP 2006269504 A JP2006269504 A JP 2006269504A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- wiring pattern
- contacts
- aluminum wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は半導体装置に係り、特に半導体プロセスによって形成された抵抗体を備えた半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device provided with a resistor formed by a semiconductor process.
集積回路を備えた半導体装置は、半導体プロセスによって形成された抵抗体装置を有する。図5(A)は従来の半導体装置のうちの抵抗体装置1の部分を示す。図1(A)に示すように、抵抗体装置1は、幅がW1で細長い抵抗体2の所定の位置に二つのコンタクト3,4が形成してあり、コンタクト3にアルミ配線パターン5が接続してあり、コンタクト4にアルミ配線パターン6が接続してある構成であり、アルミ配線パターン5とアルミ配線パターン6との間が所定の抵抗値となる。この抵抗体装置1は、同図(B)に示すように、抵抗体2を形成する抵抗体形成工程10と、抵抗体2の所定の位置に二つのコンタクト3,4を形成するコンタクト形成工程11と、アルミ配線パターン5,6を形成するアルミ配線パターン形成工程12とを経て製造される。
A semiconductor device provided with an integrated circuit has a resistor device formed by a semiconductor process. FIG. 5A shows a portion of the
例えば集積回路の設計の変更に伴ってアルミ配線パターン5とアルミ配線パターン6との間の抵抗値を変更することが必要となる場合がある。 For example, it may be necessary to change the resistance value between the aluminum wiring pattern 5 and the aluminum wiring pattern 6 in accordance with a change in the design of the integrated circuit.
図5(C)は抵抗値を変更した場合の抵抗体装置1Aを示す。抵抗体装置1Aは、最初に形成してあった一つのコンタクト4に代えてコンタクト4Aを有し、アルミ配線パターン6に代えてアルミ配線パターン6Aを有する構成である。この抵抗体装置1Aは、同図(B)に示すように、抵抗体2を形成する抵抗体形成工程10と、抵抗体2の所定の位置に二つのコンタクト3,4Aを形成するコンタクト形成工程11Aと、アルミ配線パターン5、6Aを形成するアルミ配線パターン形成工程12Aとを経て製造される。
前記の従来の半導体装置では、抵抗値を変更する場合には、コンタクト形成用マスクとアルミ配線パターン形成用マスクとを新たに製作し、コンタクト形成工程11A及びアルミ配線パターン形成工程12Aの二つの工程を、今まで使用していたマスクとは異なる新たなマスクに交換して行わなければならず、半導体装置の修正に要する時間が長くなってしまっていた。
In the conventional semiconductor device, when the resistance value is changed, a contact forming mask and an aluminum wiring pattern forming mask are newly manufactured, and two processes of a
そこで、本発明は、上記課題を解決した半導体装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a semiconductor device that solves the above-described problems.
本発明は、抵抗体と
該抵抗体上に、その長手方向に沿って分散して配された複数のコンタクトと、
上記複数のコンタクトのうちから選ばれたコンタクトに接続してある配線パターンとを有する構成としたことを特徴とする。
The present invention comprises a resistor and a plurality of contacts distributed on the resistor along the longitudinal direction thereof,
And a wiring pattern connected to a contact selected from the plurality of contacts.
本発明によれば、抵抗体を形成する工程と複数のコンタクトを形成する工程とはそのままで、配線パターンを形成する工程のマスクを修正するだけで、抵抗値を目的とする値に変更することが可能となる。よって、抵抗値変更のための半導体装置の修正にかかる時間と費用の削減を図ることが出来る。 According to the present invention, the resistance value can be changed to a target value only by correcting the mask of the wiring pattern forming step without changing the step of forming the resistor and the step of forming the plurality of contacts. Is possible. Therefore, it is possible to reduce the time and cost required for correcting the semiconductor device for changing the resistance value.
次に本発明の実施の形態について説明する。 Next, an embodiment of the present invention will be described.
図1(A)及び図2(A)は本発明の実施例1になる半導体装置のうちの抵抗体装置20の部分を示す。同図(B)は製造工程図であり、同図(D)は抵抗体装置20の等価回路である。図2(A)は図1(A)中IIA-IIA線に沿う断面、図2(B)は図1(C)中IIB-IIB線に沿う断面を示す。半導体装置は、集積回路(図示せず)を有し、その一部に抵抗体装置20が作り込まれている構成である。
1A and 2A show a portion of the
図1(A)及び図2(A)に示すように、抵抗体装置20は、n型シリコン基板21上にp型拡散層からなる細長い形状の抵抗体22を有し、この抵抗体22上にその長手方向に沿って全長に亘ってN個のコンタクト23−1〜23−Nが等間隔で分散して形成してあり、コンタクト23−1にアルミ配線パターン24が接続してあり、コンタクト23−Nに別のアルミ配線パターン25が接続してあり、アルミ配線パターン24とアルミ配線パターン25との間が所定の抵抗値R1となっている。26は絶縁膜である。抵抗体22、コンタクト23−1〜23−N、アルミ配線パターン24、25、絶縁膜26は全て集積回路を形成する半導体形成プロセスによって形成してある。この抵抗体装置20を等価回路で示すと同図(D)に示すようになる。
As shown in FIGS. 1A and 2A, the
アルミ配線パターン24、25はN個のコンタクト23−1〜23−Nのうち選択された二つのコンタクト23−1、23−Nに接続してある。残りのコンタクト23−2〜23−(N−1)は、利用されずに空いており、抵抗値を小さくする変更の際に使用される。
The
この抵抗体装置20は、同図(B)に示すように、抵抗体22を形成する抵抗体形成工程30と、抵抗体22上にコンタクト23−1〜23−Nを形成するコンタクト形成工程31と、アルミ配線パターン24、25を形成する配線パターン形成工程32とを経て製造される。
As shown in FIG. 1B, the
ここで、抵抗体22のうち両端のコンタクト23−1、23−Nの間の長さL1は例えば120μm、幅W1は例えば3μm、コンタクト23の大きさは2.0μm2であり、Nは28であり、コンタクト23のピッチp1は4.2μmである。上記の条件で、アルミ配線パターンを引き出すコンタクトをコンタクト23−Nからこの隣のコンタクト23−(N−1)に一個変えることによって、抵抗値は3.5%変化する。
Here, the length L1 between the contacts 23-1 and 23-N at both ends of the
集積回路の設計の変更等に伴って抵抗値R1をこれよりも例えば3.5%低いR2に変更する場合について説明する。 A case will be described in which the resistance value R1 is changed to, for example, 3.5% lower than the resistance value R1 with a change in the design of the integrated circuit.
図1(C)及び図2(B)は抵抗値をR2に変更した抵抗体装置20Aを示す。抵抗体装置20Aは、アルミ配線パターン25に代えてアルミ配線パターン25Aを今までに接続されていたコンタクト23−Nの隣のコンタクト23−(N−1)に接続してある。アルミ配線パターン24とアルミ配線パターン25Aとの間は目的の抵抗値R2となる。
FIG. 1C and FIG. 2B show a
抵抗値をこのように変更する場合には、図1(B)にしめすように、抵抗体形成工程30とコンタクト形成工程31とは今までと同じに行い、アルミ配線パターン形成用マスクを新たに製作し、このアルミ配線パターン形成用マスクを今までのアルミ配線パターン形成用マスクと交換してアルミ配線パターン形成工程32Aを行えばよい。即ち、半導体装置の修正は最後の工程であるアルミ配線パターン形成工程32Aだけで足り、半導体装置の修正に要する時間は従来に比べて短くて済む。
When the resistance value is changed in this way, as shown in FIG. 1B, the
なお、目的とする抵抗値に応じてN個のコンタクト23−1〜23−Nのうちから二つのコンタクトを選択し、この選択した二つのコンタクトからアルミ配線パターンを引き出すことによって、目的とする抵抗値を得ることが可能となる。 It should be noted that, according to the target resistance value, two contacts are selected from the N contacts 23-1 to 23-N, and an aluminum wiring pattern is drawn from the selected two contacts, thereby achieving the target resistance. A value can be obtained.
図3は本発明の実施例1になる半導体装置のうちの抵抗体装置40の部分を示す。抵抗体装置40は、N個のコンタクト23−1〜23−Nが等間隔で分散して形成してある抵抗体22と、N個のコンタクト23−1A〜23−NAが等間隔で分散して形成してある抵抗体22Aとが干渉し合わない十分な間隔A離してX1−X2方向に平行に配置してあり、抵抗体22と抵抗体22Aとが直列に接続されて所定の抵抗値となっている構成である。
FIG. 3 shows a portion of the
アルミ配線パターン24が抵抗体22上のX2端のコンタクト23−1に接続して形成してあり、アルミ配線パターン41が抵抗体22A上のX1端のコンタクト23−1Aに接続して形成してあり、抵抗体22上のX1端のコンタクト23−1と抵抗体22A上のX1端のコンタクト23−(N−2)Aとの間にアルミ配線パターン42が形成してある。よって、アルミ配線パターン24とアルミ配線パターン41との間では、抵抗体22の全体と抵抗体22Aの一部とが直列に接続された状態となり、アルミ配線パターン24とアルミ配線パターン40との間の抵抗値は、抵抗体22の長さL1の抵抗値と抵抗体22Aの長さL2の部分の抵抗値とが加算された抵抗値となる。
An
上記の抵抗体装置40は、図1(A)に示す抵抗体装置20に比較して大きい抵抗値を得ることが可能である。
The
また、例えば、アルミ配線パターン42を変更し、抵抗体22A上の別のコンタクトに接続することによって、アルミ配線パターン24とアルミ配線パターン41との間の抵抗値が変更可能である。
For example, the resistance value between the
また、コンタクト23−(N−2)Aの電位とコンタクト23−3Aの電位とが同じである場合には、抵抗体22Aのうち、X2側の部分を利用して、アルミ配線パターン50とアルミ配線パターン51との間で別の抵抗値を得ることが出来る。
Further, when the potential of the contact 23- (N-2) A and the potential of the contact 23-3A are the same, the
また、抵抗体が三つ以上平行に並んで配置してあり、三つ以上の抵抗体が電気的に直列に接続された構成とすることも可能である。 Further, it is possible to adopt a configuration in which three or more resistors are arranged in parallel and three or more resistors are electrically connected in series.
図4(A)は本発明の実施例3になる半導体装置のうちの抵抗体装置20Bの部分を示す。同図(B)は抵抗体装置20Bの等価回路である。抵抗体装置20Bは、前記の抵抗体22よりも幅W2が約2倍広くて細長い形状の抵抗体22Bを有し、この抵抗体22B上にその長手方向に沿って全長に亘って、第1の列51のN個のコンタクト23−1〜23−Nと、第2の列52のコンタクト23−1B〜23−(N−1)Bとが二列に、且つ、千鳥状の配列で形成してある。第1の列のコンタクトと第2の列のコンタクトとの列方向のピッチp2は図1(A)の場合のピッチp1の1/2であり狭い。また、アルミ配線パターン24が第1の列のコンタクト23−1と接続して、アルミ配線パターン25が同じく第1の列のコンタクト23−Nと接続して形成してあり、アルミ配線パターン24、25間が所定の抵抗値とされている。
FIG. 4A shows a portion of the
アルミ配線パターン25を符号25Bで示すように第2の列のコンタクト23−(N−1)Bと接続させて形成することによって、抵抗値が、図1(B)の場合に比較して小さく変化される。即ち、抵抗値の微細な変更が可能である。
By forming the
なお、各実施例において、抵抗体22,22A、22Bは、ポリシリコン抵抗でもよい。
In each embodiment, the
20、20A,20B、40 抵抗体装置
22、22A,22B 抵抗体
23−1〜23−N、23−1A〜23−NA、23−1B〜23−(N−2) コンタクト
24,25.25A、25B、40,41 アルミ配線パターン
20, 20A, 20B, 40
Claims (4)
該抵抗体上に、その長手方向に沿って分散して配された複数のコンタクトと、
上記複数のコンタクトのうちから選ばれたコンタクトに接続してある配線パターンとを有する構成としたことを特徴とする半導体装置。 A resistor, and a plurality of contacts distributed on the resistor along the longitudinal direction thereof;
A semiconductor device comprising: a wiring pattern connected to a contact selected from among the plurality of contacts.
前記複数のコンタクトは、前記抵抗体の全長に亘って形成してある構成としたことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the plurality of contacts are formed over the entire length of the resistor.
前記抵抗体が、二つ以上並んで配置してあり、
一つの抵抗体の一つのコンタクトと別の抵抗体の一つのコンタクトとの間が配線パターンで接続してある構成としたことを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
Two or more of the resistors are arranged side by side,
A semiconductor device characterized in that one contact of one resistor and one contact of another resistor are connected by a wiring pattern.
前記複数のコンタクトは、前記抵抗体にその長手方向に沿って千鳥状に配置してある構成としたことを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
2. The semiconductor device according to claim 1, wherein the plurality of contacts are arranged in a staggered manner along the longitudinal direction of the resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005081749A JP2006269504A (en) | 2005-03-22 | 2005-03-22 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005081749A JP2006269504A (en) | 2005-03-22 | 2005-03-22 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269504A true JP2006269504A (en) | 2006-10-05 |
Family
ID=37205185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005081749A Pending JP2006269504A (en) | 2005-03-22 | 2005-03-22 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006269504A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7923783B2 (en) | 2008-03-21 | 2011-04-12 | Kabushiki Kaisha Toshiba | Semiconductor memory device having resistance element with two conductors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5772363A (en) * | 1980-10-24 | 1982-05-06 | Matsushita Electric Ind Co Ltd | Integrated circuit |
JPS58112343A (en) * | 1981-12-26 | 1983-07-04 | Olympus Optical Co Ltd | Semiconductor and manufacture thereof |
JP2006100826A (en) * | 2004-09-29 | 2006-04-13 | Agere Systems Inc | Structure and method for adjusting resistance value of ic resistor |
-
2005
- 2005-03-22 JP JP2005081749A patent/JP2006269504A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5772363A (en) * | 1980-10-24 | 1982-05-06 | Matsushita Electric Ind Co Ltd | Integrated circuit |
JPS58112343A (en) * | 1981-12-26 | 1983-07-04 | Olympus Optical Co Ltd | Semiconductor and manufacture thereof |
JP2006100826A (en) * | 2004-09-29 | 2006-04-13 | Agere Systems Inc | Structure and method for adjusting resistance value of ic resistor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7923783B2 (en) | 2008-03-21 | 2011-04-12 | Kabushiki Kaisha Toshiba | Semiconductor memory device having resistance element with two conductors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102208410B (en) | Semiconductor device | |
US8339849B2 (en) | Semiconductor device and layout method for the semiconductor device | |
JP2008171977A (en) | Layout structure of semiconductor integrated circuit | |
JP2017103318A (en) | Method for forming insulation layer, method for generating electronic device, and electronic device | |
JP4880939B2 (en) | Semiconductor device | |
JP2008235350A (en) | Semiconductor integrated circuit | |
JP2010219504A (en) | Semiconductor device | |
JP2009260158A (en) | Wiring method in semiconductor integrated circuit apparatus, and semiconductor integrated circuit apparatus | |
JP2005223338A (en) | Cell array of memory element having source strapping | |
CN100536125C (en) | Metal layer structure of semiconductor device | |
JP2008078467A (en) | Application-specific semiconductor integrated circuit and manufacturing method therefor | |
JP2006269504A (en) | Semiconductor device | |
JP2007234777A (en) | Semiconductor integrated circuit device and method of designing the same | |
JP2006332428A (en) | Semiconductor integrated circuit device | |
JP7041368B2 (en) | Semiconductor integrated circuit equipment | |
JP4723827B2 (en) | Resistance circuit | |
KR20180075870A (en) | Semiconductor device having dummy word lines | |
JP2007180061A (en) | Standard cell and cell library using the same | |
US20080251933A1 (en) | Metal interconnect structure | |
JP4191110B2 (en) | Semiconductor device | |
JP2006237123A (en) | Semiconductor integrated circuit | |
JP6264170B2 (en) | Semiconductor device | |
JP2006190709A (en) | Semiconductor device | |
KR100949873B1 (en) | Exposure mask and method for forming semiconductor device by using the same | |
JP2005303051A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |