JP2006269502A - Printed wiring board and electronic circuit device - Google Patents
Printed wiring board and electronic circuit device Download PDFInfo
- Publication number
- JP2006269502A JP2006269502A JP2005081698A JP2005081698A JP2006269502A JP 2006269502 A JP2006269502 A JP 2006269502A JP 2005081698 A JP2005081698 A JP 2005081698A JP 2005081698 A JP2005081698 A JP 2005081698A JP 2006269502 A JP2006269502 A JP 2006269502A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- printed wiring
- wiring board
- base material
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、電子部品が実装される回路パターンを有するプリント配線基板及びこのプリント配線基板を用いた電子回路装置に関し、特に、部品実装位置における回路パターンの絶縁基材に対する密着性を確保したプリント配線基板及び電子回路装置に関する。 The present invention relates to a printed wiring board having a circuit pattern on which an electronic component is mounted and an electronic circuit device using the printed wiring board, and more particularly to a printed wiring which ensures adhesion of a circuit pattern to an insulating substrate at a component mounting position. The present invention relates to a substrate and an electronic circuit device.
従来、プリント配線基板(例えば、FPCなど)の製造方法としては、「セミアディティブ法」と「サブトラクティブ法」が一般的に用いられている。これらのうち、「サブトラクティブ法」は、絶縁材料(例えば、ポリイミド)からなる絶縁基材の表面部の全面に銅箔を貼り付けた銅張積層板を用いて、不要な部分の銅箔を除去し、回路パターンを作成する方法である。銅張積層板としては、フレキシブルな薄いフィルム上に銅箔を張り合わせたもの(CCL)があり、片面CCLと両面CCLとがある。この「サブトラクティブ法」は、従来よりプリント配線基板の製造において広く使われている製造方法であり、多くの実績がある。 Conventionally, “semi-additive method” and “subtractive method” are generally used as a method for manufacturing a printed wiring board (for example, FPC). Among these, the “subtractive method” uses a copper-clad laminate in which a copper foil is attached to the entire surface of an insulating base material made of an insulating material (for example, polyimide), and an unnecessary portion of copper foil is removed. This is a method of removing and creating a circuit pattern. As a copper clad laminated board, there exists what laminated | stacked copper foil on the flexible thin film (CCL), and there exist single-sided CCL and double-sided CCL. This “subtractive method” is a production method that has been widely used in the production of printed wiring boards, and has a lot of results.
一方、「セミアディティブ法」は、特許文献1に記載されているように、絶縁基材の表面部上にスバッタリング法等により数十乃至数百nmの薄い金属層(導電性シード層)を形成し、必要な部分だけに銅メッキを施して、回路パターンを作成する製造方法である。この「セミアディティブ法」は、「サブトラクティブ法」よりも微細な回路パターン、例えば、30μmピッチ以下のファインピッチ回路を作成することができる。
On the other hand, as described in
この「セミアディティブ法」は、下記の工程を有するものである。 This “semi-additive method” has the following steps.
(1)まず、絶縁材料からなる絶縁基材の表面部上に、導電性シード層を形成する。この導電性シード層は、絶縁基材の表面部に電気伝導性を付与するための層であり、無電解銅メッキ、あるいは、スパッタ成膜等によって形成される。 (1) First, a conductive seed layer is formed on the surface portion of an insulating base made of an insulating material. This conductive seed layer is a layer for imparting electrical conductivity to the surface portion of the insulating base material, and is formed by electroless copper plating, sputtering film formation, or the like.
(2)次に、導電性シード層上において、レジスト剤を塗布してレジスト層を形成し、露光及び現像を行い、回路パターンとなる部分以外の部分にメッキレジスト層を作成する。 (2) Next, on the conductive seed layer, a resist agent is applied to form a resist layer, and exposure and development are performed to form a plating resist layer in a portion other than a portion that becomes a circuit pattern.
(3)そして、電解銅メッキを行うことにより、回路パターンとなる部分に所定の厚さの銅を付着させて回路パターンを作成する。 (3) Then, by performing electrolytic copper plating, a circuit pattern is created by attaching copper having a predetermined thickness to a portion to be a circuit pattern.
(4)次に、メッキレジスト層を除去する。 (4) Next, the plating resist layer is removed.
(5)さらに、回路パターンが作成された部分以外の不要部分の導電性シード層を除去することにより、回路パターンが完成する。 (5) Furthermore, the circuit pattern is completed by removing the unnecessary portion of the conductive seed layer other than the portion where the circuit pattern is created.
(6)このようにして回路パターンが完成すると、絶縁基材上に、絶縁材料からなるカバー層を形成する。このカバー層は、回路パターンを覆って形成される。このカバー層は、回路パターンにおいて電子部品が実装される部品実装位置に開口部を有して形成される。 (6) When the circuit pattern is completed in this way, a cover layer made of an insulating material is formed on the insulating substrate. The cover layer is formed so as to cover the circuit pattern. The cover layer is formed with an opening at a component mounting position where an electronic component is mounted in the circuit pattern.
このような開口部が位置する部品実装位置には、ICチップなどの電子部品が実装される。電子部品の実装にはいくつかの方法があるが、一般的には、回路パターンと電子部品との間に熱や圧力を与えることにより、電子部品の端子部(バンプ)を回路パターンに接続させることによって行う。 An electronic component such as an IC chip is mounted at a component mounting position where such an opening is located. There are several methods for mounting electronic components. Generally, the terminals (bumps) of electronic components are connected to the circuit pattern by applying heat or pressure between the circuit pattern and the electronic components. By doing.
(7)その後、必要に応じて、補強材等を取り付けることにより、電子回路装置が完成する。この電子回路装置において、片面CCLを用いた場合には、電子部品が実装されない裏面は、一般には、絶縁基材が露出した状態となっている。 (7) Then, if necessary, an electronic circuit device is completed by attaching a reinforcing material or the like. In this electronic circuit device, when the single-sided CCL is used, the insulating base is generally exposed on the back surface on which the electronic component is not mounted.
前述のようなプリント配線基板においては、近年、回路パターンの微細化の要求が高まっており、パターン幅は狭くなってきている。今後、回路パターンの微細化はさらに進み、回路パターンにおけるパターン幅は益々細くなる方向にある。回路パターンの微細化を図るためには、導電性シード層をスパッタ成膜によって作成するほうがよい。しかしながら、スパッタ成膜によって作成された導電性シード層は、例えばポリイミド樹脂からなる絶縁基材に対する密着強度が低い。特に、セミアディティブ法で主に用いる導電性シード層は、加熱後において絶縁基材に対する密着強度が低くなり、例えば、180°Cで2時間の加熱を行うと、密着強度が約50%も低下することがある。導電性シード層の絶縁基材に対する密着強度が低いと、完成した回路パターンの絶縁基材に対する密着強度も低くなってしまう。また、一般に、スパッタリングや無電解メッキなどによって絶縁基材上に直接銅層を形成した製品(メタライズ品)では、接着剤などにより銅層と絶縁基材とを接着させたものに比ぺて密着カが弱い。 In the printed wiring board as described above, in recent years, there is an increasing demand for circuit pattern miniaturization, and the pattern width is becoming narrower. In the future, miniaturization of circuit patterns will further advance, and the pattern widths of circuit patterns are becoming increasingly narrower. In order to miniaturize the circuit pattern, it is better to form the conductive seed layer by sputtering. However, the conductive seed layer formed by sputtering film formation has low adhesion strength to an insulating base material made of, for example, polyimide resin. In particular, the conductive seed layer mainly used in the semi-additive method has low adhesion strength to the insulating substrate after heating. For example, when heated at 180 ° C. for 2 hours, the adhesion strength decreases by about 50%. There are things to do. If the adhesion strength of the conductive seed layer to the insulating substrate is low, the adhesion strength of the completed circuit pattern to the insulating substrate will also be low. In general, products that have a copper layer formed directly on an insulating substrate by sputtering, electroless plating, etc. (metalized products) are more closely attached than those in which the copper layer and insulating substrate are bonded with an adhesive. The mosquito is weak.
回路パターンの絶縁基材に対する密着強度が低いと、回路パターンを形成した後の工程、すなわち、端子メッキ工程や電子部品の実装工程、カバー層の形成工程等において、熱や圧力が加えられ、または、薬液が使用されることにより、あるいは、完成後の使用環境において熱や圧力が加えられると、回路パターンが絶縁基材から剥離する虞れがあった。また、電子部品の実装工程において回路パターンが絶縁基材から剥離してしまうと、電子部品の実装ができなくなる虞れもある。 If the adhesion strength of the circuit pattern to the insulating substrate is low, heat or pressure is applied in the process after the circuit pattern is formed, that is, the terminal plating process, the electronic component mounting process, the cover layer forming process, or the like. When the chemical solution is used or when heat or pressure is applied in the use environment after completion, the circuit pattern may be peeled off from the insulating substrate. Moreover, if the circuit pattern is peeled off from the insulating base material in the mounting process of the electronic component, there is a possibility that the electronic component cannot be mounted.
前述のメタライズ品においては、密着カ向上の対策として、予め絶縁基材の表面を改質させるなどの前処理が行われている。この前処理には、プラズマ処理、イオンガン処理、コロナ処理、アルカリ処理なとが用いられている。これらの前処理を行うことで、絶縁基材の表面の化学状態が変化し、金属元素との密着カが向上し、あるいは、絶縁基材の表面の粗化によるアンカー効果で密着カが向上することが報告されている。しかし、回路パターンの微細化を図った場合において、回路パターンと絶縁基材との間の充分な密着強度を得るには至っていない。 In the metallized product described above, pre-treatment such as modifying the surface of the insulating base material in advance is performed as a measure for improving the adhesion. Plasma treatment, ion gun treatment, corona treatment, and alkali treatment are used for this pretreatment. By performing these pretreatments, the chemical state of the surface of the insulating base material is changed, and the adhesion strength with the metal element is improved, or the adhesion strength is improved by the anchor effect due to the roughening of the surface of the insulating base material. It has been reported. However, when the circuit pattern is miniaturized, sufficient adhesion strength between the circuit pattern and the insulating base material has not been obtained.
本発明は、上記に鑑みてなされたもので、その目的は、「セミアディティブ法」などを用いて回路パターンの微細化を図った場合においても、回路パターンの絶縁基材に対する密着強度が確保され、端子メッキ工程や電子部品の実装工程等、回路パターンを形成した後の工程における回路パターンの絶縁基材からの剥離、あるいは、完成後の使用環境における回路パターンの絶縁基材からの剥離が防止されたプリント配線基板及びこのようなプリント配線基板を用いた電子回路装置を提供することにある。 The present invention has been made in view of the above, and the purpose thereof is to ensure the adhesion strength of the circuit pattern to the insulating substrate even when the circuit pattern is miniaturized using a “semi-additive method” or the like. Prevents the circuit pattern from being peeled from the insulating substrate in the process after the circuit pattern is formed, such as the terminal plating process and the electronic component mounting process, or the circuit pattern from being peeled from the insulating substrate in the use environment after completion. Another object of the present invention is to provide a printed wiring board and an electronic circuit device using such a printed wiring board.
一般に、回路パターンの絶縁基材に対する密着強度が加熱によって低下するのは、回路パターンをなす銅(Cu)が絶縁基材側に拡散し、これら回路パターンと絶縁基材との界面において、酸化銅が形成されることが原因といわれている。そのため、従来のプリント配線基板においては、回路パターンと絶縁基材との間の導電性シード層の材料として、ニッケル(Ni)、クロム(Cr)、コバルト(Co)等を用いることにより、回路パターンをなす銅の拡散を抑え、加熱による密着強度の低下を抑制している。しかし、前述したように、回路パターンと絶縁基材との間の充分な密着強度を得るには至っていない。 In general, the adhesion strength of a circuit pattern to an insulating substrate is reduced by heating because copper (Cu) forming the circuit pattern diffuses to the insulating substrate side, and copper oxide is formed at the interface between the circuit pattern and the insulating substrate. It is said that it is formed. Therefore, in the conventional printed wiring board, the circuit pattern is obtained by using nickel (Ni), chromium (Cr), cobalt (Co) or the like as the material of the conductive seed layer between the circuit pattern and the insulating base material. Thus, the diffusion of copper is reduced, and the decrease in adhesion strength due to heating is suppressed. However, as described above, sufficient adhesion strength between the circuit pattern and the insulating base material has not been obtained.
そこで、本発明者らは、銅の拡散を抑制する方法や、絶縁基材をなすポリイミド樹脂の改質処理以外で、加熱後における回路パターンの絶縁基材に対する密着強度の向上を図ることを検討した。その結果、本発明者らは、電子部品の実装等の加熱を伴う工程の前に、回路パターンが形成されていない絶縁基材の裏面部に、予め酸素防止膜を形成しておくことが有効であるという知見に至った。すなわち、加熱後における導電性シード層と絶縁基材との界面の元素濃度分析をしたところ、回路パターンが形成されていない絶縁基材の裏面部に酸素防止膜が存在しない場合には、加熱により界面に酸素が拡散してくるのに対し、絶縁基材の裏面部に酸素防止膜が存在する場合には、加熱しても界面に酸素の拡散が生じないことが分かった。絶縁基材の裏面部に酸素防止膜を形成することにより、回路パターンの絶縁基材に対する密着強度の加熱による低下を20%程度に抑えることができた。 Therefore, the present inventors have studied to improve the adhesion strength of the circuit pattern to the insulating substrate after heating, other than the method of suppressing the diffusion of copper and the modification treatment of the polyimide resin forming the insulating substrate. did. As a result, it is effective for the present inventors to form an oxygen-preventing film in advance on the back surface of the insulating base material on which the circuit pattern is not formed before a process involving heating such as mounting of an electronic component. It came to the knowledge that it is. That is, when the element concentration analysis of the interface between the conductive seed layer and the insulating base material after heating was performed, and there was no oxygen prevention film on the back surface of the insulating base material on which the circuit pattern was not formed, heating was performed. It was found that oxygen diffuses at the interface, whereas when an oxygen prevention film is present on the back surface of the insulating substrate, oxygen does not diffuse at the interface even when heated. By forming the oxygen prevention film on the back surface of the insulating base material, it was possible to suppress a decrease in the adhesion strength of the circuit pattern to the insulating base material due to heating to about 20%.
したがって、本発明に係るプリント配線基板及び電子回路装置は、以下の構成の少なくともいずれか一を備えるものである。 Therefore, the printed wiring board and the electronic circuit device according to the present invention have at least one of the following configurations.
〔構成1〕
本発明に係るプリント配線基板は、絶縁材料からなる絶縁基材と、この絶縁基材の表面上に形成された導電材料からなる回路パターンと、絶縁材料からなり絶縁基材上に形成されて回路パターンを覆っているとともにこの回路パターンにおける電子部品の実装位置に対応する開口部を有しているカバー層と、絶縁基材の裏面部の少なくともカバー層の開口部に対応する箇所に形成された酸素防止膜とを備えている。
[Configuration 1]
The printed wiring board according to the present invention includes an insulating base material made of an insulating material, a circuit pattern made of a conductive material formed on the surface of the insulating base material, and a circuit formed on the insulating base material made of the insulating material. A cover layer covering the pattern and having an opening corresponding to the mounting position of the electronic component in this circuit pattern, and formed at a position corresponding to at least the opening of the cover layer on the back surface of the insulating substrate And an oxygen prevention film.
〔構成2〕
本発明に係るプリント配線基板は、構成1を有するプリント配線基板であって、酸素防止膜は、金属層である。
[Configuration 2]
The printed wiring board according to the present invention is a printed wiring
〔構成3〕
本発明に係るプリント配線基板は、構成2を有するプリント配線基板であって、金属層は、クロム、コバルト、ニッケル、銅、白金、または、金の少なくともいずれか一を含む材料からなる。
[Configuration 3]
The printed wiring board according to the present invention is a printed wiring
〔構成4〕
本発明に係るプリント配線基板は、構成1乃至構成3のいずれか一を有するプリント配線基板であって、酸素防止膜は、20nm以上の膜厚を有する。
[Configuration 4]
The printed wiring board according to the present invention is a printed wiring board having any one of
〔構成5〕
本発明に係るプリント配線基板は、構成1乃至構成4のいずれか一を有するプリント配線基板であって、酸素防止膜は、ラミネート法、スバッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれか、または、これらの併用によって形成されたものである。
[Configuration 5]
The printed wiring board according to the present invention is a printed wiring board having any one of
〔構成6〕
本発明に係るプリント配線基板は、構成1乃至構成5のいずれか一を有するプリント配線基板であって、回路パターンは、絶縁基材の表面部上に形成された導電性シード層上に導電材料を付着させることにより作成されたものであって、導電性シード層は、回路パターンが作成された部分以外の不要部分が除去され回路パターンと絶縁基材との間のみに残存している。
[Configuration 6]
A printed wiring board according to the present invention is a printed wiring board having any one of
〔構成7〕
本発明に係る電子回路装置は、構成1乃至構成6のいずれか一を有するプリント配線基板と、端子部を回路パターンに接続され実装位置に配置された電子部品とを備えている。
[Configuration 7]
An electronic circuit device according to the present invention includes a printed wiring board having any one of
本発明において、絶縁基材の裏面部の酸素防止膜は、回路パターンの形成後に、スバッタリング法や蒸着法などによって、膜厚を数nm(数十Å)以上として形成するか、あるいは、両面CCLの片面のみに回路パターンを形成することとしてもよい。 In the present invention, the oxygen-preventing film on the back surface of the insulating substrate is formed with a film thickness of several nm (several tens of thousands) or more by sputtering or vapor deposition after the circuit pattern is formed, or The circuit pattern may be formed only on one side of the double-sided CCL.
なお、絶縁基材の裏面部に酸素防止膜が存在することによって問題が生ずる場合には、熱が加えられる電子部品の実装等の表面処理工程が終わった後で、エッチング処理等により、この酸素防止膜を除去するようにしてもよい。 In addition, when a problem arises due to the presence of the oxygen prevention film on the back surface of the insulating base material, this oxygen treatment is performed by etching or the like after the surface treatment process such as mounting of the electronic component to which heat is applied. The prevention film may be removed.
本発明に係るプリント配線基板においては、回路パターンが形成されない絶縁基材の裏面部に酸素防止膜を形成しておくことにより、導電性シード層と絶縁基材との界面における加熱による酸素の拡散を抑制し、加熱後における回路パターンの絶縁基材に対する密着強度を向上させることができる。そのため、このプリント配線基板においては、「セミアディティブ法」などを用いて狭ピッチの回路パターンを作成する場合においても、電子部品の実装などの工程において加熱したときの回路パターンの絶縁基材からの剥離を防ぐことができる。また、このプリント配線基板においては、高温環境下で使用するプリント配線基板として作成した場合においても、信頼性の向上を図ることができる。 In the printed wiring board according to the present invention, oxygen is diffused by heating at the interface between the conductive seed layer and the insulating base material by forming an oxygen prevention film on the back surface of the insulating base material on which the circuit pattern is not formed. And the adhesion strength of the circuit pattern to the insulating substrate after heating can be improved. Therefore, in this printed wiring board, even when creating a narrow-pitch circuit pattern using the “semi-additive method” or the like, the circuit pattern from the insulating base material when heated in a process such as mounting of an electronic component is removed. Peeling can be prevented. Further, in this printed wiring board, reliability can be improved even when the printed wiring board is produced as a printed wiring board used in a high temperature environment.
なお、これら本発明の効果は、絶縁基材の片面のみに回路パターンを形成したプリント配線基板に限定されず、絶縁基材の両面に回路パターンを形成したプリント配線基板においても、回路パターンの剥離が生じ易い狭ピッチ部分の裏側部に酸素防止膜が存在するように回路設計を行うことにより、同様に得ることができる。 The effects of the present invention are not limited to a printed wiring board in which a circuit pattern is formed on only one side of an insulating base material, and the circuit pattern is peeled even in a printed wiring board in which a circuit pattern is formed on both sides of the insulating base material. It can be obtained in the same manner by designing the circuit so that the oxygen prevention film is present on the back side of the narrow pitch portion where it is likely to occur.
すなわち、本発明は、「セミアディティブ法」などを用いて回路パターンの微細化を図った場合においても、回路パターンの絶縁基材に対する密着強度が確保され、端子メッキ工程や電子部品の実装工程等、回路パターンを形成した後の工程における回路パターンの絶縁基材からの剥離、あるいは、完成後の使用環境における回路パターンの絶縁基材からの剥離が防止されたプリント配線基板及びこのようなプリント配線基板を用いた電子回路装置を提供することができるものである。 That is, the present invention ensures the adhesion strength of the circuit pattern to the insulating base material even when the circuit pattern is miniaturized using a “semi-additive method” or the like, and a terminal plating process, an electronic component mounting process, etc. A printed wiring board in which peeling of the circuit pattern from the insulating substrate in the process after forming the circuit pattern or peeling of the circuit pattern from the insulating substrate in the use environment after completion is prevented, and such printed wiring An electronic circuit device using a substrate can be provided.
以下、本発明を実施するための最良の形態について図面を参照して説明する。この実施の形態においては、「セミアディティブ法」を用いて作成されたプリント配線基板について説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings. In this embodiment, a printed wiring board created using the “semi-additive method” will be described.
図1は、本実施の形態におけるプリント配線基板の構成を示す断面図である。 FIG. 1 is a cross-sectional view showing a configuration of a printed wiring board in the present embodiment.
このプリント配線基板は、図1に示すように、絶縁材料からなる絶縁基材1を有している。絶縁基材1の表面部上には、回路パターン2が形成されている。この回路パターン2は、絶縁基材1の表面部上に形成された導電性シード層3の上に形成されている。すなわち、この回路パターン2は、まず、絶縁基材1の表面部上に導電性シード層3を形成し、この導電性シード層3において、レジスト剤を塗布してレジスト層を形成して露光及び現像を行い、回路パターンとなる部分以外の部分にメッキレジスト層を作成し、次に、電解銅メッキを行うことにより導電性シード層3上の所定の部分に所定の厚さの銅を付着させることにより作成されている。
As shown in FIG. 1, this printed wiring board has an
導電性シード層3は、絶縁基材1の表面部に電気伝導性を付与するための層であり、無電解銅メッキ、蒸着、あるいは、スパッタ成膜によって形成されたものである。そして、回路パターン2が作成された部分以外の不要部分の導電性シード層3は、メッキレジスト層を除去した後に、除去されている。すなわち、このプリント配線基板において、導電性シード層3は、回路パターン2が作成されている部分のみにおいて、この回路パターン2と絶縁基材1との間に残存している。
The
そして、絶縁基材1上には、絶縁材料からなるカバー層4が形成されている。このカバー層4は、回路パターン2を覆って形成されている。このカバー層4は、電子部品101が実装される部品実装位置5において、開口部6を有して形成されている。この開口部6が位置する部品実装位置5には、ICチップなどの電子部品101が実装される。カバー層4の厚さは、電子部品101の実装を阻害しないように、実装される電子部品101に当接しない厚さ、すなわち、電子部品101の端子部(バンプ)102の突出量よりも薄くなされている。
A
そして、このプリント配線基板においては、絶縁基材1の裏面部において、少なくともカバー層4の開口部6に対応する箇所に、酸素防止膜7が形成されている。この酸素防止膜7としては、金属層が好ましく、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、白金(Pt)、または、金(Au)の少なくともいずれか一を含む材料から形成されていることが好ましい。この金属層として、さらに好ましくは、不働態膜が形成される金属からなることが好ましく、クロム(Cr)、ニッケル(Ni)、銅(Cu)を含む材料から形成されていることが望ましい。また、この酸素防止膜7の膜厚は、少なくとも5nm(50Å)以上であることが好ましく、20nm(200Å)以上であることがより好ましい。
And in this printed wiring board, the
この酸素防止膜7は、ラミネート法、スバッタリング法、蒸着法、無電解メッキ法、または、電解メッキ法のいずれかによって、良好に形成することができる。酸素防止膜7は、回路パターン2の形成後に形成される。なお、両面CCLの片面の銅箔のみを回路パターン2として形成し、他方の面の銅箔を酸素防止膜7として形成するようにしてもよい。
The
また、この酸素防止膜7は、絶縁基材1が加熱される工程の後に、エッチング処理等により、取り除くこととしてもよい。
The
図2は、他の実施の形態におけるプリント配線基板の構成を示す断面図である。 FIG. 2 is a cross-sectional view showing a configuration of a printed wiring board according to another embodiment.
さらに、このプリント配線基板を、絶縁基材1の両面に回路パターン2を形成したプリント配線基板として構成する場合には、図2に示すように、回路パターン2の剥離が生じ易い部品実装位置5や狭ピッチ部分の裏側部に酸素防止膜となる金属層が存在するように回路設計を行うことにより、前述のように、酸素防止膜7を形成した場合と同様の効果を得ることができる。また、絶縁基材1の裏面部に酸素防止膜7が存在することによって問題が生ずる場合には、電子部品101の実装等、熱が加えられる工程が終わった後に、エッチング処理等により、この酸素防止膜7の少なくとも一部を除去するようにしてもよい。
Furthermore, when this printed wiring board is configured as a printed wiring board in which the
このプリント配線基板においては、部品実装位置5において、図1及び図2に示すように、電子部品101の端子部(バンプ)102が、回路パターン2に対して、端子接続部であるバンプ接続位置2bにおいてACF接続等により接続される。このようにして、プリント配線基板に電子部品101が実装されることにより、電子回路装置が構成される。
In this printed circuit board, at the
以下、本発明に係るプリント配線基板についての実施例を挙げる。 Examples of the printed wiring board according to the present invention will be given below.
〔実施例1〕
この実施例1においては、図1に示した実施形態において、絶縁基材1として、ポリイミドフィルムである「カプトンEN」(商品名:東レデュポン社製)を使用した。この絶縁基材1をスパッタチャンバにセットし、プラズマガスとしてアルゴンを用い、7×10−3Torrの真空下で、スパッタリングにより、この絶縁基材1の表面部に導電性シード層3を形成した。この導電性シード層3は、ニッケル・クロム層(膜厚10nm(100Å))及び銅層(膜厚200nm(2000Å))からなるものである。
[Example 1]
In Example 1, “Kapton EN” (trade name: manufactured by Toray DuPont), which is a polyimide film, was used as the insulating
次に、絶縁基材1上に形成された導電性シード層3上に、レジスト剤として「ドライフィルムレジスト」(商品名:日立化成工業社製)をラミネートし、レジスト層とした。このレジスト層に対して、回路設計図を露光し、現像することによって、回路パターン2を形成する部分のレジスト層を除去し、回路パターン2の非形成部のみがメッキレジスト層によって被覆された状態とした。そして、電解銅メッキによって、導電性シード層3上のレジスト層が除去された部分に銅を析出させ、回路パターン2を形成した。なお、電解銅メッキには、下記の硫酸銅メッキ浴を用いて、この硫酸銅メッキ浴中に浸した絶縁基材1上の導電性シード層3に電気を流し、メッキレジスト層により被覆されていない部分に銅を析出させた。
Next, “dry film resist” (trade name: manufactured by Hitachi Chemical Co., Ltd.) was laminated as a resist agent on the
〔硫酸銅メッキ浴〕
硫酸銅5水塩・・・・・・・・・・・・・・・・・・・・・・・75g/L
硫酸・・・・・・・・・・・・・・・・・・・・・・・・・・・190g/L
塩素イオン・・・・・・・・・・・・・・・・・・・・・・・・50mg/L
カパーグリーム「CLX−A」(商品名:メルテックス社製)・・5mL/L
カパーグリーム「CLX−C」(商品名:メルテックス社製)・・5mL/L
次に、3%水酸化ナトリウム水溶液を用いて、メッキレジスト層を除去した。さらに、塩化鉄液や塩化銅液などのエッチング液を用いて、回路パターン2の非形成部の導電性シード層3をエッチングにより除去した。このようにして線幅5mmの回路パターン2を形成した。
[Copper sulfate plating bath]
Copper sulfate pentahydrate ... 75g / L
Sulfuric acid ... 190g / L
Chlorine ion ... 50mg / L
Capre Grime "CLX-A" (trade name: manufactured by Meltex) ··· 5mL / L
Capre Grime "CLX-C" (trade name: manufactured by Meltex) ··· 5mL / L
Next, the plating resist layer was removed using a 3% aqueous sodium hydroxide solution. Further, the
回路パターン2が形成された後、回路パターンが形成されない絶縁基材1の裏面部に、スバッタリング法により、膜厚20nm(200Å)の銅(Cu)層7を形成した。そして、絶縁材料であるフォトソルダレジスト剤を用いて、カバー層4を形成した。このカバー層4は、回路パターン2を覆うように絶縁基材1上に形成し、また、電子部品101が実装される部品実装位置5において開口部6を有するものとした。なお、このように形成したカバー層4の厚さは、部品実装位置5における電子部品101の実装時に、この電子部品101に当接しない厚さ(すなわち、電子部品101の端子部(バンプ)102の突出量よりも薄い厚さ)とした。
After the
〔実施例2〕
絶縁基材1の裏面部の銅層7の膜厚を変えて、それ以外は、前述の実施例1と同様にプリント配線基板を作成した。すなわち、スバッタリング法により、膜厚が、5nm(50Å)、10nm(100Å)、100nm(1000Å)及び500nm(5000Å)である銅層7を形成したプリント配線基板をそれぞれ作成した。
[Example 2]
A printed wiring board was prepared in the same manner as in Example 1 except that the thickness of the
〔実施例3〕
絶縁基材1の裏面部の酸素防止膜7の形成方法及び材料を変えて、それ以外は、前述の実施例1と同様にプリント配線基板を作成した。すなわち、蒸着法により、膜厚が20nm(200Å)のクロム(Cr)層、コバルト(Co)層、ニッケル(Ni)層、白金(Pt)層及び金(Au)層を形成したプリント配線基板をそれぞれ作成した。
Example 3
A printed wiring board was prepared in the same manner as in Example 1 except that the method and material for forming the
〔比較例1〕
絶縁基材1の裏面部に酸素防止膜7を形成せず、それ以外は、前述の実施例1と同様にプリント配線基板を作成した。
[Comparative Example 1]
A printed wiring board was prepared in the same manner as in Example 1 except that the oxygen-preventing
〔実施例1乃至実施例3と比較例1との対比〕
前述のようにして作成した実施例1乃至実施例3及び比較例1におけるプリント配線基板について、引張り試験機(NMB社製「TG・200N」)を用いて、回路パターンの常態及び加熱(180°Cで2時間)後における引張り強度(剥離強度)を測定した。この測定結果を以下の〔表1〕に示す。
[Contrast between Example 1 to Example 3 and Comparative Example 1]
About the printed wiring board in Example 1 thru | or Example 3 and the comparative example 1 which were produced as mentioned above, the normal state of a circuit pattern and heating (180 degrees) using a tensile testing machine ("TG * 200N" by NMB). The tensile strength (peel strength) after 2 hours at C) was measured. The measurement results are shown in [Table 1] below.
この〔表1〕から、回路パターンが加熱後において十分な引っ張り強度を維持するためには、絶縁基材1の裏面部の酸素防止膜7をなす材料は、銅の他、クロム、コバルト、ニッケル、白金及び金のいずれでもよく、酸素防止膜の膜厚は、20nm以上であることが好ましいことがわかる。
From this [Table 1], in order for the circuit pattern to maintain sufficient tensile strength after heating, the material forming the oxygen-preventing
図3は、導電性シード層3の絶縁基材1に接していた面における元素濃度比を測定する手順を示す側面図である。
FIG. 3 is a side view showing the procedure for measuring the element concentration ratio on the surface of the
このプリント配線基板において、図3に示すように、回路パターン2及び導電性シード層3を絶縁基材1から剥離させ、この導電性シード層3の絶縁基材1に接していた面における元素濃度比をX線を用いて測定した。この測定を、前述の実施例及び比較例について行った。
In this printed wiring board, as shown in FIG. 3, the
図4は、導電性シード層3の絶縁基材1に接していた面における酸素の存在率を示すグラフである。
FIG. 4 is a graph showing the abundance of oxygen on the surface of the
絶縁基材1の裏面部に酸素防止膜7が形成されている実施例においては、図4に示すように、180°Cにおける加熱を10時間以上に亘って続けても、導電性シード層3の絶縁基材1に接していた面において酸素の存在率(元素濃度比)が上がることがない。これに対し、絶縁基材1の裏面部に酸素防止膜7が形成されていない比較例においては、図4に示すように、180°Cにおける加熱を続けると、導電性シード層3の絶縁基材1に接していた面における酸素の存在率(元素濃度比)が、2時間で16%、10時間では30%近くまで上がってしまう。
In the example in which the
1 絶縁基材
2 回路パターン
3 導電性シード層
4,4a カバー層
5 部品実装位置
6 開口部
7 酸素防止膜
DESCRIPTION OF
Claims (7)
前記絶縁基材の表面上に形成された導電材料からなる回路パターンと、
絶縁材料からなり前記絶縁基材上に形成されて前記回路パターンを覆っているとともに、この回路パターンにおける電子部品の実装位置に対応する開口部を有しているカバー層と、
前記絶縁基材の裏面部の少なくとも前記カバー層の開口部に対応する箇所に形成された酸素防止膜と
を備えたことを特徴とするプリント配線基板。 An insulating substrate made of an insulating material;
A circuit pattern made of a conductive material formed on the surface of the insulating substrate;
A cover layer made of an insulating material and formed on the insulating base material to cover the circuit pattern, and having an opening corresponding to the mounting position of the electronic component in the circuit pattern;
A printed wiring board comprising: an oxygen-preventing film formed on at least a portion of the back surface of the insulating base material corresponding to the opening of the cover layer.
ことを特徴とする請求項1記載のプリント配線基板。 The printed wiring board according to claim 1, wherein the oxygen prevention film is a metal layer.
ことを特徴とする請求項2記載のプリント配線基板。 The printed wiring board according to claim 2, wherein the metal layer is made of a material containing at least one of chromium, cobalt, nickel, copper, platinum, or gold.
ことを特徴とする請求項1乃至請求項3のいずれか一に記載のプリント配線基板。 The printed wiring board according to any one of claims 1 to 3, wherein the oxygen prevention film has a thickness of 20 nm or more.
ことを特徴とする請求項1乃至請求項4のいずれか一に記載のプリント配線基板。 The oxygen prevention film is formed by any one of a laminating method, a sputtering method, a vapor deposition method, an electroless plating method, an electroplating method, or a combination thereof. The printed wiring board as described in any one of Claim 1 thru | or 4.
前記導電性シード層は、前記回路パターンが作成された部分以外の不要部分が除去され、前記回路パターンと前記絶縁基材との間のみに残存している
ことを特徴とする請求項1乃至請求項5のいずれか一に記載のプリント配線基板。 The circuit pattern is created by attaching a conductive material on a conductive seed layer formed on the surface portion of the insulating substrate,
The conductive seed layer is formed by removing unnecessary portions other than the portion where the circuit pattern is formed, and remaining only between the circuit pattern and the insulating base material. Item 6. The printed wiring board according to any one of Items 5.
端子部を前記回路パターンに接続され前記実装位置に配置された電子部品と
を備えていることを特徴とする電子回路装置。 A printed wiring board according to any one of claims 1 to 6,
An electronic circuit device comprising: a terminal portion connected to the circuit pattern; and an electronic component disposed at the mounting position.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005081698A JP4592458B2 (en) | 2005-03-22 | 2005-03-22 | Printed wiring board, electronic circuit device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005081698A JP4592458B2 (en) | 2005-03-22 | 2005-03-22 | Printed wiring board, electronic circuit device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006269502A true JP2006269502A (en) | 2006-10-05 |
JP4592458B2 JP4592458B2 (en) | 2010-12-01 |
Family
ID=37205183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005081698A Expired - Fee Related JP4592458B2 (en) | 2005-03-22 | 2005-03-22 | Printed wiring board, electronic circuit device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4592458B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117736A1 (en) * | 2007-03-23 | 2008-10-02 | Renesas Technology Corp. | Interposer substrate, lsi chip and information terminal device using the interposer substrate, interposer substrate manufacturing method, and lsi chip manufacturing method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS619866U (en) * | 1984-06-21 | 1986-01-21 | イビデン株式会社 | Printed wiring board for mounting electronic components |
JPS6232550U (en) * | 1985-08-09 | 1987-02-26 | ||
JP2000294895A (en) * | 1998-12-21 | 2000-10-20 | Seiko Epson Corp | Circuit board, its manufacture, display device using the same board and electronics |
JP2002299802A (en) * | 2001-04-03 | 2002-10-11 | Matsushita Electric Ind Co Ltd | Flexible printed wiring board and its manufacturing method |
JP2003068804A (en) * | 2001-08-22 | 2003-03-07 | Mitsui Mining & Smelting Co Ltd | Substrate for mounting electronic part |
JP2003179357A (en) * | 2001-12-12 | 2003-06-27 | Toppan Printing Co Ltd | Multilayer circuit board |
JP2004128365A (en) * | 2002-10-07 | 2004-04-22 | Sumitomo Electric Printed Circuit Inc | Flexible copper clad circuit board |
-
2005
- 2005-03-22 JP JP2005081698A patent/JP4592458B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS619866U (en) * | 1984-06-21 | 1986-01-21 | イビデン株式会社 | Printed wiring board for mounting electronic components |
JPS6232550U (en) * | 1985-08-09 | 1987-02-26 | ||
JP2000294895A (en) * | 1998-12-21 | 2000-10-20 | Seiko Epson Corp | Circuit board, its manufacture, display device using the same board and electronics |
JP2002299802A (en) * | 2001-04-03 | 2002-10-11 | Matsushita Electric Ind Co Ltd | Flexible printed wiring board and its manufacturing method |
JP2003068804A (en) * | 2001-08-22 | 2003-03-07 | Mitsui Mining & Smelting Co Ltd | Substrate for mounting electronic part |
JP2003179357A (en) * | 2001-12-12 | 2003-06-27 | Toppan Printing Co Ltd | Multilayer circuit board |
JP2004128365A (en) * | 2002-10-07 | 2004-04-22 | Sumitomo Electric Printed Circuit Inc | Flexible copper clad circuit board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117736A1 (en) * | 2007-03-23 | 2008-10-02 | Renesas Technology Corp. | Interposer substrate, lsi chip and information terminal device using the interposer substrate, interposer substrate manufacturing method, and lsi chip manufacturing method |
JP2008243853A (en) * | 2007-03-23 | 2008-10-09 | Renesas Technology Corp | Interposer substrate, lsi chip and information terminal device using the same, method of manufacturing the interposer substrate, and method of manufacturing the lsi chip |
Also Published As
Publication number | Publication date |
---|---|
JP4592458B2 (en) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3736806B2 (en) | Printed wiring board, manufacturing method thereof, and circuit device | |
US7523548B2 (en) | Method for producing a printed circuit board | |
JP4081052B2 (en) | Manufacturing method of printed circuit board | |
JP2006278774A (en) | Double-sided wiring board, method for manufacturing the same and base substrate thereof | |
JP2011014801A (en) | Flexible copper-clad laminate, flexible printed wiring board for cof, and method of manufacturing them | |
JP4155434B2 (en) | Manufacturing method of semiconductor package substrate having pads subjected to partial electrolytic plating treatment | |
JP4592458B2 (en) | Printed wiring board, electronic circuit device and manufacturing method thereof | |
JP2013093359A (en) | Semiconductor chip mounting substrate and manufacturing method therefor | |
JP4658100B2 (en) | Printed wiring board and circuit device | |
US6666964B2 (en) | Method of manufacturing a circuit board | |
KR101555014B1 (en) | Printed circuit board for forming fine wiring and method for manufacturing the same | |
JP4752357B2 (en) | LAMINATED MANUFACTURING METHOD AND PRINTED WIRING BOARD MANUFACTURING METHOD | |
JP4549807B2 (en) | Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device | |
JP2006269501A (en) | Printed wiring board and electronic circuit device | |
JP4709813B2 (en) | Printed wiring board, circuit device, and printed wiring board manufacturing method | |
JP5061805B2 (en) | COF wiring board manufacturing method | |
JP2007012875A (en) | Printed circuit board | |
WO2005039258A1 (en) | Polyimide resin base material and wiring board therefrom | |
JPS5950239B2 (en) | Manufacturing method of printed wiring board | |
JPH03194992A (en) | Manufacture of printed board | |
JP2003046223A (en) | Method of manufacturing two-layer printed circuit board | |
JP2006135166A (en) | Printed wiring board | |
JP2005332946A (en) | Printed wiring board, manufacturing method thereof, and electronic circuit device | |
JP2000323814A (en) | Manufacturing method of wiring board | |
JP2005150211A (en) | Multilayer wiring board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071126 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100217 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Effective date: 20100419 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20100907 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100914 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20130924 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |