JP2000294895A - Circuit board, its manufacture, display device using the same board and electronics - Google Patents

Circuit board, its manufacture, display device using the same board and electronics

Info

Publication number
JP2000294895A
JP2000294895A JP33585399A JP33585399A JP2000294895A JP 2000294895 A JP2000294895 A JP 2000294895A JP 33585399 A JP33585399 A JP 33585399A JP 33585399 A JP33585399 A JP 33585399A JP 2000294895 A JP2000294895 A JP 2000294895A
Authority
JP
Japan
Prior art keywords
circuit board
wiring
electronic component
liquid crystal
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33585399A
Other languages
Japanese (ja)
Inventor
Eiji Muramatsu
永至 村松
Katsuma Endo
甲午 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP33585399A priority Critical patent/JP2000294895A/en
Publication of JP2000294895A publication Critical patent/JP2000294895A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board preventing degradation in the reliability and the performance of an electronic part such as a mounted IC chip. SOLUTION: In an FPC substrate 400, copper foil bonded to both faces of a base film 410 having insulating property and flexibility without a bonding layer is patterned, an input wiring 420a and an output wiring 420b are formed on the mounting face of an electronic part and a dummy wiring layer 422 on a face opposite to the mounting face. The dummy wiring layer 422 is installed to be slightly wider than an area where an IC chip 450 is mounted and it has moisture proof and light shielding property. The input electrode 450a of the IC chip 450 is electrically connected to the input wiring 420a and the output electrode 450b to the output wiring 420b through conductive particles 460a dispersed in the adhesive 460 of epoxy resin and the like at an appropriate rate, and they are sealed by adhesive 460.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子部品が実装さ
れた回路基板およびその製造方法、ならびにこの回路基
板を用いた表示装置および電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board on which electronic components are mounted, a method for manufacturing the same, and a display device and an electronic apparatus using the circuit board.

【0002】[0002]

【背景技術および発明が解決しようとする課題】近年、
基板の小型薄型軽量化や、折り曲げ可能な構造への適
応、ロール・トゥー・ロールによる高生産性の実現など
の理由から、FPC(Flexible Printed Circuit)基板
にICチップなどの電子部品を直接実装する技術が用い
られるようになってきた。しかも、この技術では、TA
B(Tape Automated Bonding)技術のようにインナーリ
ードを必要としないので、銅箔が薄くて済み、配線の微
細ピッチ化が容易である。
BACKGROUND OF THE INVENTION In recent years,
Electronic components, such as IC chips, are directly mounted on FPC (Flexible Printed Circuit) substrates because of their small size, thinness and lightness, adaptability to bendable structures, and realization of high productivity by roll-to-roll. Technology has come to be used. Moreover, with this technology, TA
Unlike the B (Tape Automated Bonding) technology, the inner lead is not required, so that the copper foil can be made thin, and the fine pitch of the wiring can be easily achieved.

【0003】図10は、FPC基板に電子部品が実装さ
れた場合の従来構造を示す断面図である。この図に示さ
れるように、ICチップ450の入力電極450aとベ
ースフィルム410に予め形成された入力配線420a
とは接着剤460中に分散する導電性粒子460aを介
して電気的に接合され、同様に、ICチップ450の出
力電極450bとベースフィルム410に予め形成され
た出力配線420bとは接着剤460中に分散する導電
性粒子460aを介して電気的に接合されている。
FIG. 10 is a cross-sectional view showing a conventional structure when electronic components are mounted on an FPC board. As shown in this figure, the input electrode 450a of the IC chip 450 and the input wiring 420a formed in advance on the base film 410
Is electrically connected via conductive particles 460a dispersed in the adhesive 460, and similarly, the output electrode 450b of the IC chip 450 and the output wiring 420b formed in advance on the base film 410 are connected with the adhesive 460 Are electrically connected via conductive particles 460a dispersed in the substrate.

【0004】しかしながら、FPC基板の基材であるベ
ースフィルム410には、一般的に水分が浸透しやすい
PI(ポリイミド)などの有機系フィルムが用いられる
ため、実装面の反対側(図において下側)からベースフ
ィルム410を浸透してきた湿気がICチップ450の
配線形成面に到達し、これにより当該ICチップの信頼
性が低下したり、あるいは、ベースフィルム410を透
過してきた光による光リークにより、ICチップの性能
が低下する、という欠点があった。そして、この欠点
は、ベースフィルム410を薄くすると、より顕著とな
る。
However, since the base film 410, which is the base material of the FPC board, is generally made of an organic film such as PI (polyimide) through which moisture easily penetrates, the base film 410 is opposite to the mounting surface (the lower side in the drawing). ), The moisture that has permeated the base film 410 reaches the wiring forming surface of the IC chip 450, thereby reducing the reliability of the IC chip or causing light leakage due to light transmitted through the base film 410. There is a disadvantage that the performance of the IC chip is reduced. This drawback becomes more prominent when the base film 410 is made thinner.

【0005】本発明は、上述した事情に鑑みてなされた
もので、その目的とするところは、実装されるICチッ
プなどの電子部品の信頼性や性能などの低下を防止でき
る回路基板およびその製造方法、ならびにこの回路基板
を用いた表示装置および電子機器を提供することにあ
る。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a circuit board capable of preventing a decrease in the reliability and performance of an electronic component such as an IC chip to be mounted and a manufacturing method thereof. It is an object of the present invention to provide a method, and a display device and an electronic device using the circuit board.

【0006】[0006]

【課題を解決するための手段】(1) 本発明に係る回
路基板は、絶縁性および可撓性を有する基材、および、
前記基材上に設けられた配線層を有する配線基板と、前
記配線層に電気的に接続されて、前記配線基板に実装さ
れた電子部品と、前記電子部品が実装された領域と平面
視において少なくとも一部が重なる領域において、前記
電子部品とは逆側から前記基材を被覆し、前記配線層お
よび前記電子部品とは絶縁された被覆部と、を有する。
Means for Solving the Problems (1) A circuit board according to the present invention comprises: a base material having insulation and flexibility;
A wiring board having a wiring layer provided on the base material, an electronic component electrically connected to the wiring layer, and mounted on the wiring board, and a region where the electronic component is mounted and a plan view thereof. A region that at least partially overlaps the electronic component, covers the substrate from a side opposite to the electronic component, and has a coating portion insulated from the wiring layer and the electronic component;

【0007】本発明によれば、電子部品の実装面とは反
対側の面から、基材を通して浸透する湿気は、被覆部に
よって完全に遮断される。したがって、配線基板に電子
部品が実装された領域の配線層や電子部品が、湿気によ
って信頼性や性能の低下を起こす可能性が低減される。
例えば、電子部品としてICチップなどの半導体装置を
配線基板に実装する場合は、その実装領域は配線基板の
配線パターンが狭いピッチになっていることが多く、湿
気などの影響を受けて配線パターン間にショートや疑似
ショートの発生が起きがちである。本発明の回路基板に
おいては、そのような問題の発生を低減することができ
る。
According to the present invention, moisture penetrating through the base material from the surface opposite to the mounting surface of the electronic component is completely blocked by the covering portion. Therefore, the possibility that the reliability or performance of the wiring layer or the electronic component in the region where the electronic component is mounted on the wiring board is reduced due to moisture is reduced.
For example, when a semiconductor device such as an IC chip is mounted on a wiring board as an electronic component, the wiring pattern of the wiring board often has a narrow pitch in the mounting area, and the wiring pattern between the wiring patterns is affected by moisture or the like. Short-circuits and pseudo short-circuits tend to occur. In the circuit board of the present invention, occurrence of such a problem can be reduced.

【0008】(2) 本発明に係る回路基板は、前記被
覆部がダミー配線層である。
(2) In the circuit board according to the present invention, the covering portion is a dummy wiring layer.

【0009】本発明によれば、配線層を形成する設備と
同様の設備で、被覆部を形成することができる。
According to the present invention, the covering portion can be formed with the same equipment as the equipment for forming the wiring layer.

【0010】(3) 本発明に係る回路基板は、前記被
覆部が樹脂層である。
(3) In the circuit board according to the present invention, the covering portion is a resin layer.

【0011】(4) 本発明に係る回路基板は、前記被
覆部が遮光性を持つ。
(4) In the circuit board according to the present invention, the covering portion has a light shielding property.

【0012】本発明によれば、電子部品の実装面とは反
対側の面から、基材を通して浸透する光は、被覆部によ
って完全に遮断される。したがって、配線基板に実装さ
れた電子部品が、光リークによって性能低下を起こすこ
とが低減される。
According to the present invention, light penetrating through the base material from the surface opposite to the mounting surface of the electronic component is completely blocked by the covering portion. Therefore, the performance of the electronic components mounted on the wiring board due to light leakage is reduced.

【0013】(5) 本発明に係る回路基板は、前記電
子部品と前記配線層とが電気的に接続された部分を樹脂
により封止する樹脂封止部をさらに有する。
(5) The circuit board according to the present invention further has a resin sealing portion for sealing a portion where the electronic component and the wiring layer are electrically connected with a resin.

【0014】本発明によれば、電子部品と配線層とが電
気的に接続された部分が樹脂封止部により封止されてい
るため、電子部品と配線層との電気的な接続部分が湿気
の影響によって信頼性の低下を起こす可能性が低減され
る。
According to the present invention, since the portion where the electronic component and the wiring layer are electrically connected is sealed with the resin sealing portion, the electrical connection portion between the electronic component and the wiring layer is wet. The possibility of causing a decrease in reliability due to the influence of the above is reduced.

【0015】(6) 本発明に係る回路基板は、(1)
ないし(4)のいずれかにおいて、前記電子部品と前記
配線層との間に介在し、前記電子部品と前記配線層とを
電気的に接続する異方性導電膜をさらに有する。
(6) The circuit board according to the present invention comprises (1)
Any of (4) to (4), further including an anisotropic conductive film interposed between the electronic component and the wiring layer and electrically connecting the electronic component and the wiring layer.

【0016】このように異方性導電膜によって電子部品
と配線基板とを接合すると、TAB(Tape Automated B
onding)実装における接合工程とモールド工程を、1つ
の工程で行うことができ、製造工程を短縮できる利点が
ある。
When the electronic component and the wiring board are joined by the anisotropic conductive film as described above, TAB (Tape Automated Boundary) is used.
Onding) The joining step and the molding step in mounting can be performed in one step, and there is an advantage that the manufacturing step can be shortened.

【0017】(7) 本発明に係る回路基板は、前記基
材と前記配線層とが、接着層を介さずに直接接合されて
いる。
(7) In the circuit board according to the present invention, the base material and the wiring layer are directly joined without interposing an adhesive layer.

【0018】このように接着層を介さないで、基材に直
接配線層を形成すると、接着剤による電流リークの減少
や、接着剤の膨潤防止、配線基板の可撓性向上などを図
ることが可能となる。
When the wiring layer is formed directly on the base material without the interposition of the adhesive layer, current leakage due to the adhesive can be reduced, swelling of the adhesive can be prevented, and the flexibility of the wiring board can be improved. It becomes possible.

【0019】(8) 本発明に係る回路基板は、(1)
ないし(7)のいずれかにおいて、前記基材は複数の層
を有し、前記被覆部は、前記複数の層の層間に設けられ
ている。
(8) The circuit board according to the present invention comprises (1)
In any one of (7) to (7), the base material has a plurality of layers, and the covering portion is provided between the plurality of layers.

【0020】この回路基板は、基材が複数の層からなる
多層基板であり、被覆部がこれらの基材の層間に設けら
れる。複数層の間に被覆部を形成すると、被覆部の面積
を電子部品の接合面積と同等あるいは、それよりも広く
形成することが容易である。被覆部の面積を電子部品の
接合面積と同等あるいは、それよりも広く形成すること
によって、被覆部の外側から、湿気、あるいは光が浸透
してくる可能性をさらに低減させることができる。
This circuit board is a multi-layer board having a base material composed of a plurality of layers, and a covering portion is provided between the layers of these base materials. When the covering portion is formed between a plurality of layers, it is easy to form the covering portion with an area equal to or larger than the bonding area of the electronic component. By forming the area of the covering portion equal to or larger than the bonding area of the electronic component, the possibility that moisture or light permeates from the outside of the covering portion can be further reduced.

【0021】(9) 本発明に係る表示装置は、前記い
ずれかの回路基板と、前記回路基板が電気的に接続され
た接続端子を備える平面パネルと、を有する。
(9) A display device according to the present invention includes any one of the circuit boards, and a flat panel including connection terminals to which the circuit boards are electrically connected.

【0022】(10) 本発明に係る表示装置は、前記
平面パネルは、対向する一対の基板と、前記一対の基板
の間に封入された液晶と、を有する液晶パネルであり、
前記接続端子は前記一対の基板の少なくとも一方に形成
されている。
(10) In the display device according to the present invention, the flat panel is a liquid crystal panel having a pair of opposed substrates and a liquid crystal sealed between the pair of substrates.
The connection terminal is formed on at least one of the pair of substrates.

【0023】(11) 本発明に係る表示装置は、前記
回路基板に実装された電子部品が、駆動用の半導体装置
を含む。
(11) In the display device according to the present invention, the electronic components mounted on the circuit board include a driving semiconductor device.

【0024】(12) 本発明に係る電子機器は、(1
1)の表示装置と、前記表示装置に入力される画像信号
を処理する画像信号処理回路と、を有する。
(12) The electronic device according to the present invention is characterized in that (1)
1) a display device, and an image signal processing circuit that processes an image signal input to the display device.

【0025】(13) 本発明に係る回路基板の製造方
法は、(1)ないし(7)のいずれかの回路基板の製造
方法であって、前記配線基板の表面側に前記電子部品を
圧着により実装する電子部品実装工程と、前記電子部品
実装工程の後に、前記配線基板の裏面側に前記被覆部を
形成する被覆部形成工程と、を有する。
(13) The method for manufacturing a circuit board according to the present invention is the method for manufacturing a circuit board according to any one of (1) to (7), wherein the electronic component is crimped on the surface side of the wiring board. An electronic component mounting step of mounting; and a covering part forming step of forming the covering part on the back surface side of the wiring board after the electronic component mounting step.

【0026】本発明によれば、配線基板の表面側に電子
部品を圧着により実装した後に、配線基板の裏面側に被
覆部を形成することによって、圧着により電子部品を実
装した際に損傷を受けた可能性のある配線基板の基材を
被覆部によって補強することができる。これによって、
配線基板の裏面から水分が侵入する可能性を低減させ、
配線基板の裏面側から侵入した水分が基材を透過して、
電子部品の実装領域において問題が発生する可能性を低
下させることができる。このような問題としては、例え
ば配線層におけるパターン間のショートや疑似ショート
の発生がある。
According to the present invention, after the electronic component is mounted on the front surface side of the wiring board by crimping, by forming the covering portion on the back surface side of the wiring board, damage is caused when the electronic component is mounted by crimping. It is possible to reinforce the base material of the wiring board that may have been damaged by the covering portion. by this,
Reduce the possibility of moisture entering from the back of the wiring board,
Moisture entering from the back side of the wiring board permeates the base material,
It is possible to reduce the possibility that a problem occurs in the electronic component mounting area. As such a problem, for example, there is a short circuit between patterns in the wiring layer or a pseudo short circuit.

【0027】(14) 本発明に係る回路基板の製造方
法は、(1)ないし(7)のいずれかの回路基板の製造
方法であって、前記配線基板の裏面側に前記被覆部を形
成する被覆部形成工程と、前記被覆部形成工程の後に、
前記配線基板の表面側に前記電子部品を圧着により実装
する電子部品実装工程と、を有する。
(14) The method for manufacturing a circuit board according to the present invention is the method for manufacturing a circuit board according to any one of (1) to (7), wherein the covering portion is formed on a back surface side of the wiring board. After the covering portion forming step and the covering portion forming step,
An electronic component mounting step of mounting the electronic component on the surface side of the wiring board by crimping.

【0028】本発明によれば、配線基板の裏面側に被覆
部を形成した後に、配線基板の表面側に電子部品を圧着
により実装する。配線基板の裏面側に被覆部が形成され
て補強されているため、配線基板の基材は、圧着により
電子部品を実装した際に損傷を受ける可能性が低下す
る。これによって、配線基板の裏面から水分が侵入する
可能性を低減させ、配線基板の裏面側から侵入した水分
が基材を透過して、電子部品の実装領域において問題が
発生する可能性を低下させることができる。このような
問題としては、例えば配線層におけるパターン間のショ
ートや疑似ショートの発生がある。
According to the present invention, after forming the covering portion on the back surface side of the wiring board, the electronic components are mounted on the front surface side of the wiring board by crimping. Since the covering portion is formed and reinforced on the back surface side of the wiring substrate, the possibility that the base material of the wiring substrate is damaged when the electronic component is mounted by crimping is reduced. This reduces the possibility of intrusion of moisture from the back surface of the wiring board, and reduces the possibility that moisture invading from the back surface side of the wiring board will pass through the base material and cause a problem in the electronic component mounting area. be able to. As such a problem, for example, there is a short circuit between patterns in the wiring layer or a pseudo short circuit.

【0029】[0029]

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて、図面を参照しながら、さらに具体的に説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below more specifically with reference to the drawings.

【0030】1. <第1実施形態> 1.1 回路基板 まず、本発明の第1実施形態にかかる回路基板について
説明する。図1は、この回路基板を示す平面図であり、
図2は、図1に描いたA−A線に沿った位置における断
面図である。これらの図において、配線基板としてのF
PC(FlexiblePrinted Circuit)基板400は、第1
に、絶縁性および可撓性を有する基材としてのベースフ
ィルム410の両面にスパッタや蒸着などによって銅薄
膜を形成し、第2に、この銅薄膜を、既知のフォトリソ
グラフィ技術やエッチングなどによって、所定の形状に
パターニングし、第3に、パターニングした銅薄膜の上
に銅メッキをほどこしたものである。また、FPC基板
400として、銅箔にポリイミドの前駆体であるポリア
ミック酸を塗布した後、これを加熱重合してポリイミド
化し、このポリイミドをベースフィルム410として配
線基板を形成したものを用いても良い。
1. First Embodiment 1.1 Circuit Board First, a circuit board according to a first embodiment of the present invention will be described. FIG. 1 is a plan view showing the circuit board.
FIG. 2 is a cross-sectional view at a position along the line AA depicted in FIG. In these figures, F as a wiring board
The PC (Flexible Printed Circuit) substrate 400 is the first
Second, a copper thin film is formed on both sides of a base film 410 as a base material having insulation and flexibility by sputtering or vapor deposition. Second, the copper thin film is formed by a known photolithography technique or etching. Third, it is patterned into a predetermined shape, and thirdly, copper plating is applied on the patterned copper thin film. Further, as the FPC substrate 400, a substrate obtained by applying a polyamic acid, which is a precursor of a polyimide, to a copper foil, heating and polymerizing the polyamic acid to form a polyimide, and using the polyimide as a base film 410 to form a wiring substrate may be used. .

【0031】なお、FPC基板400としては、ベース
フィルム410の両面に銅箔を接着剤によってラミネー
トし、この後、所定の形状にパターニングしたものを用
いても良いが、上述のように、ベースフィルム410に
配線パターンを直接形成したものの方が、隣接する配線
パターンにおいて接着剤による電流リークがなくなる点
や、接着剤の膨潤が発生しない点、さらにはFPC基板
400の可撓性が向上する点などにおいて有利である。
The FPC board 400 may be formed by laminating copper foil on both sides of a base film 410 with an adhesive and then patterning it into a predetermined shape, as described above. When the wiring pattern is directly formed on 410, the current leak due to the adhesive in the adjacent wiring pattern, the swelling of the adhesive does not occur, and the flexibility of the FPC board 400 is improved. Is advantageous.

【0032】また、基材であるベースフィルム410と
しては、ポリイミドのほかに、例えば、ポリエチレンテ
レフタレートやポリエステルなどの他の有機系フィルム
を用いても良い。一方、FPC基板400に形成される
配線パターンには、ICチップ450に信号を入力する
ための入力配線420aや、ICチップ450からの出
力信号を受ける出力配線420b、被覆部としてのダミ
ー配線層422などが含まれる。
As the base film 410 as a base material, other organic films such as polyethylene terephthalate and polyester may be used in addition to polyimide. On the other hand, the wiring pattern formed on the FPC board 400 includes an input wiring 420a for inputting a signal to the IC chip 450, an output wiring 420b for receiving an output signal from the IC chip 450, and a dummy wiring layer 422 as a covering part. And so on.

【0033】一方、電子部品としての直方体形状のIC
チップ450(半導体装置)は、その一面の周縁部分に
入力電極450aおよび出力電極450bを複数備える
とともに、入力電極450aおよび出力電極450bが
形成された面を下側にしてFPC基板400に実装され
る。各入力電極450aおよび各出力電極450bは、
例えばAuなどからなるバンプ(突起電極)を予め備え
て形成されている。このICチップ450とFPC基板
400との間において、エポキシ等の接着剤に導電性粒
子を均一に分散させたフィルム状の異方性導電膜を狭持
する。その後、ICチップ450を、異方性導電膜を介
してFPC基板400に加圧、加熱しながら圧着する。
このようにして、配線基板としてのFPC基板400
に、電子部品としてのICチップ450が実装された回
路基板が形成される。
On the other hand, a rectangular parallelepiped IC as an electronic component
The chip 450 (semiconductor device) includes a plurality of input electrodes 450a and output electrodes 450b on a peripheral portion of one surface thereof, and is mounted on the FPC board 400 with the surface on which the input electrodes 450a and output electrodes 450b are formed facing downward. . Each input electrode 450a and each output electrode 450b
For example, bumps (protrusion electrodes) made of Au or the like are provided in advance. A film-like anisotropic conductive film in which conductive particles are uniformly dispersed in an adhesive such as epoxy is sandwiched between the IC chip 450 and the FPC board 400. Thereafter, the IC chip 450 is press-bonded to the FPC board 400 via the anisotropic conductive film while applying pressure and heat.
Thus, the FPC board 400 as a wiring board
Then, a circuit board on which an IC chip 450 as an electronic component is mounted is formed.

【0034】この実装においては、図2に示されるよう
に、入力電極450aは入力配線420aに、出力電極
450bは出力配線420bに、それぞれ、エポキシ樹
脂や光硬化性樹脂等の接着剤460中に適切な割合で分
散させた導電性粒子460aを介して電気的に接続され
ることとなる。ここで、接着剤460は、ICチップ4
50において入力電極450aおよび出力電極450b
が形成された面を、湿気や、汚染、応力などから保護す
る樹脂封止部としての封止材を兼ねる。
In this mounting, as shown in FIG. 2, the input electrode 450a is connected to the input wiring 420a, and the output electrode 450b is connected to the output wiring 420b, respectively, in an adhesive 460 such as epoxy resin or photocurable resin. The connection is made electrically through the conductive particles 460a dispersed at an appropriate ratio. Here, the adhesive 460 is applied to the IC chip 4
At 50, the input electrode 450a and the output electrode 450b
Also serves as a sealing material as a resin sealing portion for protecting the surface on which is formed from moisture, contamination, stress and the like.

【0035】このように異方性導電膜によってICチッ
プ450とFPC基板400とを接合すると、従来のT
AB実装における、接合工程とモールド工程を、1つの
工程で行うことができ、製造工程を短縮できる利点があ
る。
When the IC chip 450 and the FPC board 400 are joined by the anisotropic conductive film, the conventional T
In the AB mounting, the joining step and the molding step can be performed in one step, and there is an advantage that the manufacturing step can be shortened.

【0036】ところで、本実施形態における被覆部とし
てのダミー配線層422は、実装面とは反対側の面にお
いて、ICチップ450が実装される領域よりも若干広
めに設けられている。このため、図においてベースフィ
ルム410の下側から浸透する湿気は、ダミー配線層に
よって完全に遮断される。したがって、FPC基板40
0に実装されたICチップ450の信頼性低下が防止さ
れることとなる。また、湿気と同様に、図においてベー
スフィルム410の下側から侵入する光も、ダミー配線
層422によって完全に遮断されて、ICチップ450
において入力電極450aおよび出力電極450bが形
成された面(配線形成面)に侵入しないので、光電流リ
ークによるICチップ450の性能低下も防止される。
Incidentally, the dummy wiring layer 422 as the covering portion in the present embodiment is provided on the surface opposite to the mounting surface slightly wider than the region where the IC chip 450 is mounted. For this reason, in the figure, moisture penetrating from below the base film 410 is completely blocked by the dummy wiring layer. Therefore, the FPC board 40
Thus, a decrease in the reliability of the IC chip 450 mounted on the IC chip 450 is prevented. Similarly to the moisture, light entering from below the base film 410 in the drawing is completely blocked by the dummy wiring layer 422, and
In this case, the IC chip 450 does not enter the surface (wiring forming surface) on which the input electrode 450a and the output electrode 450b are formed.

【0037】なお、上記実施形態において、入力電極4
50aと入力配線420aとの接続、および、出力電極
450bと出力配線420bとの接続は、それぞれ接着
剤460中に分散する導電性粒子460a、すなわち異
方性導電膜を介して行うこととしたが、他の接続形態で
も良い。例えば、入力配線420aおよび出力配線42
0bを形成する銅箔にAuメッキを施して、入力電極4
50aおよび出力電極450bのAuバンプとの間でA
u−Au接合としても良い。また、入力配線420aお
よび出力配線420bを形成する銅箔に錫メッキをほど
こし、これとICチップ450の入力電極450aおよ
び出力電極450bのAuバンプとを接触加熱すること
により、Au-Sn共晶結合してもよい。さらに、入力
配線420aおよび出力配線420bを形成する銅箔を
半田接合が可能なパターンとするとともに、ICチップ
450の入力電極450aおよび出力電極450bにお
けるバンプの材質を半田として、半田−半田接合として
も良い。このような接合においては、樹脂封止部として
の封止材を用いてICチップ450をモールドすること
になる。
In the above embodiment, the input electrode 4
The connection between 50a and input wiring 420a and the connection between output electrode 450b and output wiring 420b are made via conductive particles 460a dispersed in adhesive 460, that is, anisotropic conductive films. Alternatively, other connection forms may be used. For example, the input wiring 420a and the output wiring 42
Au is applied to the copper foil forming
A between the 50a and the Au bump of the output electrode 450b
A u-Au junction may be used. Further, the copper foil forming the input wiring 420a and the output wiring 420b is plated with tin, and this is heated in contact with the Au bumps of the input electrode 450a and the output electrode 450b of the IC chip 450, so that Au-Sn eutectic bonding is achieved. May be. Further, the copper foil forming the input wiring 420a and the output wiring 420b is formed into a solderable pattern, and the material of the bumps on the input electrode 450a and the output electrode 450b of the IC chip 450 is solder, so that solder-solder bonding can be used. good. In such bonding, the IC chip 450 is molded using a sealing material as a resin sealing portion.

【0038】また、FPC基板400に実装されるのは
ICチップ450に限られない。例えば、FPC基板4
00に実装された場合に、ベースフィルム410を通し
て浸透してくる湿気や光による影響を受ける可能性のあ
る素子であれば、他の能動素子や非能動素子でも良い。
Further, what is mounted on the FPC board 400 is not limited to the IC chip 450. For example, FPC board 4
Other active elements and non-active elements may be used as long as they are likely to be affected by moisture or light penetrating through the base film 410 when mounted on the base film 410.

【0039】さらに、導電性粒子460aを分散させた
接着剤460を、ICチップ450の入力電極450a
および出力配線420bに集中させて、入力電極450
aと入力配線420a、および、出力電極450bと出
力配線420bをそれぞれ接続した後、これらの接続部
分を樹脂封止部としての封止材によりモールドするよう
にしても良い。
Further, the adhesive 460 in which the conductive particles 460a are dispersed is applied to the input electrode 450a of the IC chip 450.
And the output wiring 420b.
a and the input wiring 420a, and the output electrode 450b and the output wiring 420b, respectively, and then these connection portions may be molded with a sealing material as a resin sealing portion.

【0040】くわえて、上記ダミー配線層422は、配
線としては用いられていないため、その電位が定まって
いないと、容量成分が発生して好ましくない。このた
め、実際には、接地レベルの配線に接続するのが望まし
い。
In addition, since the dummy wiring layer 422 is not used as a wiring, if the potential is not determined, a capacitance component is generated, which is not preferable. For this reason, it is actually desirable to connect to the wiring of the ground level.

【0041】1.2 表示装置 上述のように、FPC基板400にICチップ450を
実装すると、その工程に要する時間は、ワイヤボンディ
ングと比較して、ICチップ450の接続電極の個数に
よらずに一定となる。このため、ICチップ450の電
極個数が極めて多数である場合に、その生産性が著しく
向上する。ここで、電極個数が極めて多数であるICチ
ップとしては、例えば、表示装置におけるデータ線また
は走査線を駆動する駆動回路(ドライバ)が挙げられ
る。そこで、このような実装構造の応用例として、この
ようなドライバが実装されたFPC基板を用いた液晶装
置について説明することとする。
1.2 Display Apparatus As described above, when the IC chip 450 is mounted on the FPC board 400, the time required for the process is longer regardless of the number of connection electrodes of the IC chip 450 as compared with wire bonding. It will be constant. Therefore, when the number of electrodes of the IC chip 450 is extremely large, the productivity is significantly improved. Here, as an IC chip having an extremely large number of electrodes, for example, a driving circuit (driver) for driving a data line or a scanning line in a display device is given. Therefore, as an application example of such a mounting structure, a liquid crystal device using an FPC board on which such a driver is mounted will be described.

【0042】図3に示されるように、この液晶装置は、
おもに、液晶パネル100と、この液晶パネル100に
接続される2枚のFPC基板400X、400Yと、こ
れらのFPC基板400X、400Yに接続される制御
回路基板(図示せず)を含んで構成される。このうち、
液晶パネル100は、複数のデータ線等が形成された素
子基板200と、複数の走査線等が形成された対向基板
300とを、互いに各端子領域216,316を外部に
突出させ、かつ、電極形成面を対向させた状態で貼り合
わせた構造となっている。
As shown in FIG. 3, this liquid crystal device
It mainly includes a liquid crystal panel 100, two FPC boards 400X and 400Y connected to the liquid crystal panel 100, and a control circuit board (not shown) connected to these FPC boards 400X and 400Y. . this house,
The liquid crystal panel 100 includes an element substrate 200 on which a plurality of data lines and the like are formed, and an opposing substrate 300 on which a plurality of scanning lines and the like are formed. The structure is such that they are bonded together with their forming surfaces facing each other.

【0043】詳細には、図4に示されるように、素子基
板200のうち、対向基板300との対向面には、マト
リクス状に配置された複数の画素電極234と、列方向
に延在するデータ線(信号線)212とがそれぞれ形成
されるとともに、1列分の画素電極234の各々が、1
本のデータ線212にそれぞれTFD(Thin Film Diod
e)素子220を介して接続されている。ここで、TF
D素子220は、基板側からみると、第1金属膜222
と、この第1金属膜222を陽極酸化した酸化膜224
と、第2金属膜226とから構成されて、金属/絶縁体
/金属のサンドイッチ構造となっている。このため、T
FD素子220は、正負双方向のダイオードとしてのス
イッチング特性を有することになる。
More specifically, as shown in FIG. 4, a plurality of pixel electrodes 234 arranged in a matrix and extending in the column direction on the surface of the element substrate 200 facing the counter substrate 300. A data line (signal line) 212 is formed, and each column of pixel electrodes 234 is
Each of the data lines 212 has a TFD (Thin Film Diod).
e) connected via element 220; Where TF
The D element 220 includes a first metal film 222 as viewed from the substrate side.
And an oxide film 224 obtained by anodizing the first metal film 222
And a second metal film 226 to form a metal / insulator / metal sandwich structure. Therefore, T
The FD element 220 has a switching characteristic as a diode in both positive and negative directions.

【0044】一方、対向基板300のうち、素子基板2
00との対向面には、走査線312が、データ線212
とは直交する行方向に延在し、かつ、画素電極234の
対向電極となるように配列し、また、カラーフィルタ
は、図示が省略されているが、各画素電極234に対応
して設けられている。このため、1つの画素に対応する
液晶セルは、画素電極234と、対向電極である走査線
312と、これら両基板の間に充填された液晶を含んで
構成されることとなる。
On the other hand, of the opposing substrate 300, the element substrate 2
The scanning line 312 is provided on the surface facing
Are arranged in such a manner as to extend in a row direction perpendicular to the pixel electrodes 234, and are arranged so as to be opposed to the pixel electrodes 234. Further, although not shown, a color filter is provided corresponding to each pixel electrode 234. ing. Therefore, the liquid crystal cell corresponding to one pixel is configured to include the pixel electrode 234, the scanning line 312 which is an opposite electrode, and the liquid crystal filled between these two substrates.

【0045】そして、素子基板200と対向基板300
とは、基板周辺に沿って塗布されるシール材と、適切に
散布されたスペーサとによって、一定のギャップ(間
隙)を保っており、この閉空間に、例えば、TN(Twis
ted Nematic)型の液晶が封入されている。くわえて、
素子基板200および対向基板300の対向面には、そ
れぞれ所定の方向にラビング処理された配向膜などが設
けられる一方、その各背面には配向方向に応じた偏光板
がそれぞれ設けられる(いずれも図示省略)。ただし、
高分子中に液晶を微小粒として分散させた高分子分散型
液晶を用いれば、前述の配向膜、偏光板等が不要とな
る。また高分子分散型液晶を用いると、光利用効率が高
まるので、高輝度化や低消費電力化などの点において有
利である。
Then, the element substrate 200 and the counter substrate 300
Is that a certain gap (gap) is maintained by a sealing material applied along the periphery of the substrate and spacers appropriately dispersed, and for example, TN (Twis
ted Nematic) type liquid crystal is enclosed. In addition,
On the opposing surfaces of the element substrate 200 and the opposing substrate 300, an alignment film or the like rubbed in a predetermined direction is provided, and on the back surface, a polarizing plate corresponding to the alignment direction is provided. Omitted). However,
If a polymer-dispersed liquid crystal in which a liquid crystal is dispersed as fine particles in a polymer is used, the above-described alignment film, polarizing plate, and the like become unnecessary. The use of a polymer-dispersed liquid crystal enhances light use efficiency, which is advantageous in terms of high luminance and low power consumption.

【0046】このような構成にあっては、データ線21
2と走査線312とは、その交差部分において、電気的
に、液晶層とTFD素子220との直列接続を介して結
合した状態となる。このため、走査線312に印加され
る走査信号とデータ線212に印加されるデータ信号と
によって、TFD素子220にしきい値以上の電圧が印
加されると、当該素子がオン状態となって当該素子に接
続された液晶層に所定の電荷が蓄積される。そして、電
荷蓄積後、当該素子がオフ状態になっても、液晶層の抵
抗が十分に高ければ、当該液晶層における電荷の蓄積が
維持される。このようにTFD素子220をオンオフ駆
動して、蓄積させる電荷の量を制御すると、画素毎に液
晶の配向状態が変化して、所定の情報を表示することが
可能となる。この際、各液晶層毎に電荷を蓄積させるの
は、一部の期間で良いため、各走査線312を時分割に
選択することにより、データ線212および走査線31
2を複数の画素について共通化した時分割マルチプレッ
クス駆動が可能となっている。なお、走査線およびデー
タ線の形成を逆にして、走査線を素子基板200に、デ
ータ線を対向基板に形成しても良い。
In such a configuration, the data line 21
2 and the scanning line 312 are electrically coupled to each other at the intersection thereof via a series connection of the liquid crystal layer and the TFD element 220. Therefore, when a voltage equal to or higher than the threshold value is applied to the TFD element 220 by the scanning signal applied to the scanning line 312 and the data signal applied to the data line 212, the element is turned on and the element is turned on. A predetermined charge is stored in a liquid crystal layer connected to the liquid crystal layer. Then, even after the element is turned off after charge accumulation, if the resistance of the liquid crystal layer is sufficiently high, accumulation of charge in the liquid crystal layer is maintained. When the amount of charge to be stored is controlled by driving the TFD element 220 on and off in this manner, the alignment state of the liquid crystal changes for each pixel, and predetermined information can be displayed. At this time, since it is sufficient to accumulate electric charges in each liquid crystal layer during a part of the period, by selecting each scanning line 312 in a time-division manner, the data line 212 and the scanning line 31 are selected.
Time-division multiplex driving in which 2 is common to a plurality of pixels is possible. Note that the formation of the scanning lines and the data lines may be reversed, and the scanning lines may be formed on the element substrate 200 and the data lines may be formed on the opposite substrate.

【0047】さて、図3には示されないが、素子基板2
00の端子領域216には、各データ線を外部に引き出
すためにデータ線端子が設けられている一方、対向基板
300の端子領域316には各走査線を外部に引き出す
ためにデータ線端子が基板の下側に設けられている。
Although not shown in FIG. 3, the element substrate 2
00 is provided with a data line terminal for leading each data line to the outside, while a terminal region 316 of the counter substrate 300 is provided with a data line terminal for leading each scanning line to the outside. It is provided below.

【0048】また、FPC基板400X、400Yは、
例えば、FPC基板400とICチップ450とダミー
配線層422とを含んで構成された前述の回路基板の構
造を有するものである。このうち、FPC基板400X
では、各データ線を駆動するドライバ450XがICチ
ップとして、図2とは上下を反転して実装される。この
ため、FPC基板400Xにおけるダミー配線層422
Xは、図3において上側に設けられることになる。一
方、FPC基板400Yでは、各走査線を駆動するドラ
イバ450YがICチップとして、図2の上下と同方向
にして実装される。このため、FPC基板400Yにお
けるダミー配線層422Yは、図3において下側に設け
られることになる。
The FPC boards 400X and 400Y are
For example, it has the structure of the above-described circuit board including the FPC board 400, the IC chip 450, and the dummy wiring layer 422. Among them, FPC board 400X
In this case, the driver 450X for driving each data line is mounted as an IC chip in an upside down manner in FIG. Therefore, the dummy wiring layer 422 in the FPC board 400X
X will be provided on the upper side in FIG. On the other hand, on the FPC board 400Y, a driver 450Y for driving each scanning line is mounted as an IC chip in the same direction as the top and bottom in FIG. Therefore, the dummy wiring layer 422Y in the FPC board 400Y is provided on the lower side in FIG.

【0049】ここで、FPC基板400Xにあっては、
その一端に位置し、かつ、入力配線をそれぞれ延長した
端子が制御回路基板に接合される一方、その他端に位置
し、かつ、出力配線をそれぞれ延長した端子が、素子基
板200の端子領域216に形成されたデータ線端子に
接合される。同様に、FPC基板400Yにあっては、
その一端に位置し、かつ、入力配線をそれぞれ延長した
端子が制御回路基板に接合される一方、その他端に位置
し、かつ、出力配線をそれぞれ延長した端子が、対向基
板300の端子領域316に形成された走査線端子に接
合される。
Here, in the FPC board 400X,
A terminal located at one end thereof and extending the input wiring is joined to the control circuit board, while a terminal located at the other end and extending the output wiring is provided in the terminal region 216 of the element substrate 200. It is joined to the formed data line terminal. Similarly, for the FPC board 400Y,
The terminal located at one end thereof and extending the input wiring is joined to the control circuit board, while the terminal located at the other end and extending the output wiring is located in the terminal region 316 of the counter substrate 300. It is joined to the formed scanning line terminal.

【0050】このような構成により、ドライバ450Y
は、制御回路基板から供給される制御信号にしたがっ
て、走査信号を生成して、素子基板200の各走査線に
供給する。一方、ドライバ450Xは、制御回路基板か
ら供給される制御信号にしたがったデータ信号を対向基
板300の各データ線に供給する。この際、FPC基板
400X、400Yのそれぞれに実装されたドライバ4
50X、450Yでは、実装領域に対応して設けられた
ダミー配線層424X,422Yによって、信頼性や性
能の低下が防止されるのは、上述した通りである。
With such a configuration, the driver 450Y
Generates a scanning signal according to a control signal supplied from the control circuit board, and supplies the scanning signal to each scanning line of the element substrate 200. On the other hand, the driver 450X supplies a data signal according to a control signal supplied from the control circuit board to each data line of the counter substrate 300. At this time, the driver 4 mounted on each of the FPC boards 400X and 400Y
As described above, in the 50X and 450Y, the reduction in reliability and performance is prevented by the dummy wiring layers 424X and 422Y provided corresponding to the mounting area.

【0051】なお、FPC基板400X、400Yとし
ては、第1実施形態のほか、後述する第2実施形態の構
造を有するものでも良い。
The FPC boards 400X and 400Y may have the structure of a second embodiment described later in addition to the first embodiment.

【0052】また、液晶パネルとしては、このほかに、
TFD素子を有しないパッシブマトリクス方式や、素子
基板に走査線とデータ線とが設けられるとともに、その
交差部分に、TFT(Thin Film Transistor)素子を介
して画素電極が接続される液晶パネルでも適用可能であ
る。
As a liquid crystal panel, in addition to the above,
Applicable to passive matrix method without TFD element or liquid crystal panel where scanning lines and data lines are provided on the element substrate and pixel electrodes are connected to their intersections via TFT (Thin Film Transistor) elements It is.

【0053】1.3 電子機器 次に、上述した液晶装置の液晶パネルを電子機器の表示
部に用いた例について説明する。図5は、この液晶パネ
ルをライトバルブとして用いたプロジェクタの構成例を
示す平面図である。
1.3 Electronic Apparatus Next, an example in which the liquid crystal panel of the above-described liquid crystal device is used for a display section of an electronic apparatus will be described. FIG. 5 is a plan view showing a configuration example of a projector using the liquid crystal panel as a light valve.

【0054】この図に示されるように、プロジェクタ1
100内部には、ハロゲンランプ等の白色光源からなる
ランプユニット1102が設けられている。このランプ
ユニット1102から射出された投射光は、ライトガイ
ド1104内に配置された4枚のミラー1106および
2枚のダイクロイックミラー1108によってRGBの
3原色に分離され、各原色に対応するライトバルブとし
ての液晶パネル1110R、1110Bおよび1110
Gに入射される。
As shown in FIG.
Inside 100, a lamp unit 1102 composed of a white light source such as a halogen lamp is provided. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and is used as a light valve corresponding to each primary color. Liquid crystal panels 1110R, 1110B and 1110
G is incident.

【0055】液晶パネル1110R、1110Bおよび
1110Gは、上述した液晶パネルであり、画像信号処
理回路(図示省略)から、FPC基板400X、400
Yを介して供給されるR、G、Bの原色信号でそれぞれ
駆動されるものである。これらの液晶パネルによって変
調された光は、ダイクロイックプリズム1112に3方
向から入射される。このダイクロイックプリズム111
2においては、RおよびBの光が90度に屈折する一
方、Gの光が直進する。したがって、各色の画像が合成
される結果、投射レンズ1114を介して、スクリーン
等にカラー画像が投写されることとなる。
The liquid crystal panels 1110R, 1110B and 1110G are the above-described liquid crystal panels, and are supplied from the image signal processing circuit (not shown) to the FPC boards 400X and 400C.
It is driven by R, G, and B primary color signals supplied via Y, respectively. Light modulated by these liquid crystal panels enters a dichroic prism 1112 from three directions. This dichroic prism 111
In 2, the R and B lights are refracted at 90 degrees, while the G light goes straight. Therefore, as a result of combining the images of each color, a color image is projected on a screen or the like via the projection lens 1114.

【0056】ここで、液晶パネル1110R、1110
Bおよび1110Gには、ダイクロイックミラー110
8によって、R、G、Bの各原色に対応する光が入射す
るので、対向基板300にカラーフィルタを設ける必要
はない。
Here, the liquid crystal panels 1110R, 1110
B and 1110G have dichroic mirror 110
8, light corresponding to each of the primary colors of R, G, and B enters, so that it is not necessary to provide a color filter on the counter substrate 300.

【0057】なお、プロジェクタのほかにも、液晶テレ
ビや、ビューファインダ型・モニタ直視型のビデオテー
プレコーダ、カーナビゲーション装置、電子手帳、電
卓、ワードプロセッサ、ワークステーション、携帯電
話、ページャ、テレビ電話、POS(point-of-sales)端
末、タッチパネルを備えた装置等などが電子機器の例と
して挙げられる。そして、これらの各種電子機器に、本
発明にかかる表示装置の適用が可能である。
In addition to the projector, a liquid crystal television, a viewfinder type / monitor direct-view type video tape recorder, a car navigation system, an electronic organizer, a calculator, a word processor, a workstation, a mobile phone, a pager, a video phone, a POS A (point-of-sales) terminal, a device including a touch panel, and the like are examples of the electronic device. The display device according to the present invention can be applied to these various electronic devices.

【0058】2. <第2実施形態> 第2実施形態は、基材と配線層とを有する配線基板が電
子部品と被覆部を備えて形成される回路基板の構造が第
1実施形態とは異なる。それ以外については、第1実施
形態と同様に構成されており、その説明を省略する。ま
た、図面において、第1実施形態と同様な各部には、第
1実施形態と同一の符号を付す。
2. Second Embodiment The second embodiment is different from the first embodiment in the structure of a circuit board in which a wiring board having a base material and a wiring layer is provided with an electronic component and a cover. Otherwise, the configuration is the same as in the first embodiment, and a description thereof will be omitted. Further, in the drawings, the same components as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment.

【0059】図6は、本実施形態の回路基板を示す断面
図であり、第1実施形態における図2に対応する。この
図に示されるように、FPC基板402は、ベースフィ
ルム410a、410bの2層からなる多層基板であ
り、被覆部としてのダミー配線層424は、ベースフィ
ルム410a、410bの層間において、ICチップ4
50が実装される領域よりも若干広めに設けられてい
る。
FIG. 6 is a sectional view showing a circuit board of the present embodiment, and corresponds to FIG. 2 in the first embodiment. As shown in this figure, the FPC board 402 is a multi-layer board composed of two layers of base films 410a and 410b, and a dummy wiring layer 424 as a covering portion is provided between the base films 410a and 410b.
It is provided slightly wider than the area where 50 is mounted.

【0060】このため、第1実施形態と同様に、ICチ
ップ450の実装面とは反対側の面からベースフィルム
410bを通して浸透する湿気や光が、ダミー配線層4
24によって遮断されるので、ICチップ450の信頼
性低下や、光リークによる性能低下が防止されることと
なる。
Therefore, similarly to the first embodiment, moisture and light penetrating from the surface opposite to the mounting surface of the IC chip 450 through the base film 410b are applied to the dummy wiring layer 4
24, the deterioration of the reliability of the IC chip 450 and the deterioration of the performance due to light leakage are prevented.

【0061】なお、ベースフィルムは2つの層からなる
ものに限られることはなく、3つ以上の層からなるもの
でも良い。
It should be noted that the base film is not limited to two layers, but may be three or more layers.

【0062】3. <第3実施形態> 3.1 液晶装置 図7は配線パターンなどを省略して示す本実施形態に係
る液晶装置の平面図であり、図8は図7に描いた線P−
Pに沿った位置における断面図である。 図8におい
て、本実施形態の表示装置としての液晶装置500に用
いた液晶パネル1は、透明な薄いガラス板からなる透明
基板10と、同様に透明な薄いガラス板からなる透明基
板20とを有している。これら透明基板20,30の周
縁にはシール材30が配置され、このシール材30を挟
んで透明基板10と透明基板20とは、所定の間隙31
(セルギャップ)を隔てて接着固定されている。ここ
で、透明基板10と透明基板20との間隔であるセルギ
ャップは、透明基板10と透明基板20との間に挟まれ
た多数のスペーサ32によって規定されている。
3. <Third Embodiment> 3.1 Liquid Crystal Device FIG. 7 is a plan view of a liquid crystal device according to the present embodiment, in which wiring patterns and the like are omitted, and FIG.
It is sectional drawing in the position along P. In FIG. 8, a liquid crystal panel 1 used in a liquid crystal device 500 as a display device of the present embodiment includes a transparent substrate 10 made of a transparent thin glass plate and a transparent substrate 20 made of a transparent thin glass plate. are doing. A sealing material 30 is disposed on the periphery of the transparent substrates 20 and 30, and a predetermined gap 31 is formed between the transparent substrate 10 and the transparent substrate 20 with the sealing material 30 interposed therebetween.
(Cell gap). Here, the cell gap, which is the distance between the transparent substrate 10 and the transparent substrate 20, is defined by a number of spacers 32 interposed between the transparent substrate 10 and the transparent substrate 20.

【0063】図7に示すように、シール材30には、液
晶40を注入する際の液晶注入口301として用いられ
る途切れ部分が形成され、この液晶注入口301は、こ
こから液晶40を減圧注入した後、紫外線硬化樹脂から
なる封止材305で封止されている。
As shown in FIG. 7, a discontinuous portion used as a liquid crystal injection port 301 for injecting the liquid crystal 40 is formed in the sealing material 30, and the liquid crystal injection port 301 is used to inject the liquid crystal 40 under reduced pressure. After that, it is sealed with a sealing material 305 made of an ultraviolet curable resin.

【0064】また、図8に示すように、透明基板10、
透明基板20、およびシール材30で区画形成された領
域内には液晶40が封入されている。透明基板10およ
び透明基板20の双方にはストライプ状の電極105、
205が形成され、それぞれの表面は配向膜101、2
01で覆われて、液晶40をSTN(Super TwistedNem
atic)方式で用いる液晶パネル1として形成されてい
る。
As shown in FIG. 8, the transparent substrate 10
A liquid crystal 40 is sealed in a region defined by the transparent substrate 20 and the sealing material 30. Striped electrodes 105 are provided on both the transparent substrate 10 and the transparent substrate 20.
205 are formed, and their surfaces are oriented films 101, 2
01 and the liquid crystal 40 is covered with STN (Super TwistedNem).
atic) system.

【0065】透明基板10および透明基板20の各外側
表面には偏光板102、202がそれぞれ貼付されてい
る。なお、液晶パネル1を反射型の液晶パネル1として
構成する際には、透明基板20に貼られている偏光板2
02の外面には反射板203が貼付されている。
Polarizing plates 102 and 202 are attached to the outer surfaces of the transparent substrate 10 and the transparent substrate 20, respectively. When the liquid crystal panel 1 is configured as a reflective liquid crystal panel 1, the polarizing plate 2 attached to the transparent substrate 20 is used.
A reflective plate 203 is attached to the outer surface of 02.

【0066】前述したように、透明基板10の内側表面
には、たとえば、横方向に延びる複数のストライプ状電
極105が透明な導電膜であるITO(Indium Tin Oxi
de)膜によって形成され、透明基板20の内側表面に
は、縦方向に延びる複数のストライプ状電極205がI
TO膜によって形成されている。これらのストライプ状
電極105、205同士の各交差部分に画素が構成され
る。
As described above, on the inner surface of the transparent substrate 10, for example, a plurality of stripe-shaped electrodes 105 extending in the lateral direction are formed of a transparent conductive film, such as ITO (Indium Tin Oxi).
de) A plurality of stripe-shaped electrodes 205 extending in the vertical direction are formed on the inner surface of the transparent substrate 20 by a film.
It is formed by a TO film. Pixels are formed at the intersections of these striped electrodes 105 and 205.

【0067】透明基板20は透明基板10よりも大きい
ので、透明基板20はその一部が透明基板10の下端縁
から張り出しており、この張り出し部分の端部に形成さ
れている端子206には、異方性導電膜3などを介して
本発明の回路基板を構成する配線基板としてのFPC基
板2が接続される。ここで、端子206は、たとえば、
透明基板20に形成されているストライプ状電極205
がそのまま張り出し部分においても配線(延在)形成さ
れたものと、透明基板10に形成されているストライプ
状電極105が導通材(図示せず)によって透明基板1
0と第2の透明基板10の両基板間での電気的接続が図
られて張り出し部分において配線形成されたものとが配
列されて接続に利用されている。
Since the transparent substrate 20 is larger than the transparent substrate 10, a part of the transparent substrate 20 projects from the lower edge of the transparent substrate 10, and the terminal 206 formed at the end of the projecting portion has The FPC board 2 as a wiring board constituting the circuit board of the present invention is connected via the anisotropic conductive film 3 and the like. Here, the terminal 206 is, for example,
Stripe electrode 205 formed on transparent substrate 20
Are formed as wiring (extended) even in the overhang portion, and the striped electrode 105 formed on the transparent substrate 10 is connected to the transparent substrate 1 by a conductive material (not shown).
Electrical connection is made between the two substrates of the 0 and the second transparent substrate 10, and the wiring formed at the overhang portion is arranged and used for connection.

【0068】したがって、FPC基板2を介して外部回
路から各種制御信号や電源等の駆動信号を入力すると、
この駆動信号に基づいて希望する適宜のストライプ状電
極105、205に電圧を印加することができる。それ
故、各画素における液晶40の配向状態を制御し、液晶
パネル1に希望の画像を表示することができる。 この
ような駆動信号を入力するために、FPC基板2には電
子部品としての駆動用IC5が実装されて回路基板とし
て形成されている。FPC基板2は、厚さが25μm程
度と薄いポリイミドフィルムからなるベースフィルム2
2(基材)の表面に、銅で形成され表面がニッケル−金
などで覆われた配線パターン21が形成されており、そ
の表面には駆動用IC5が異方性導電膜3を介して実装
されている。さらに、FPC基板2と端子206との接
続部分付近では、FPC基板2の端部から液晶パネル1
の端部にかけて樹脂モールド34が施されている。
Therefore, when various control signals and drive signals such as a power supply are input from an external circuit via the FPC board 2,
A voltage can be applied to desired desired striped electrodes 105 and 205 based on the drive signal. Therefore, the desired image can be displayed on the liquid crystal panel 1 by controlling the alignment state of the liquid crystal 40 in each pixel. In order to input such a drive signal, a drive IC 5 as an electronic component is mounted on the FPC board 2 and formed as a circuit board. The FPC board 2 is made of a base film 2 made of a thin polyimide film having a thickness of about 25 μm.
A wiring pattern 21 made of copper and covered with nickel-gold or the like is formed on the surface of the base material 2 (base material), and a driving IC 5 is mounted on the wiring pattern 21 via the anisotropic conductive film 3. Have been. Further, in the vicinity of the connection portion between the FPC board 2 and the terminal 206, the liquid crystal panel 1
A resin mold 34 is applied to the end of the resin mold 34.

【0069】FPC基板2においては、異方性導電膜3
を用いて駆動用IC5がCOF(Chip On Film)実装さ
れている。COF実装は、既に周知の技術であるので、
詳細な説明を省略する。この実装では、プラスチックボ
ールの表面に金などがめっきされて形成された導電性粒
子33が樹脂35中に分散したシート状あるいはペース
ト状の異方性導電膜3をFPC基板2と駆動用IC5と
の間に挟んだ状態で、圧着ヘッドで駆動用IC5を加熱
しながら押圧する。すると、駆動用IC5の端子51と
FPC基板2の配線パターン21との間で、溶融した樹
脂35が押し退けられて樹脂封止部となり、それととと
もに、駆動用IC5の端子51とFPC基板2の配線パ
ターン21との間で導電性粒子33が押圧され、駆動用
IC5の端子51とFPC基板2の配線パターン21と
が電気的に接続される。このような実装方法は、配線パ
ターン21や端子51のファインピッチ化に対応でき、
かつ、多数の端子51を一括して電気的に接続できると
いう利点がある。
In the FPC board 2, the anisotropic conductive film 3
, The driving IC 5 is mounted on a COF (Chip On Film). COF mounting is a well-known technology,
Detailed description is omitted. In this mounting, a sheet-like or paste-like anisotropic conductive film 3 in which conductive particles 33 formed by plating a surface of a plastic ball with gold or the like are dispersed in a resin 35 is bonded to the FPC board 2 and the driving IC 5. The driving IC 5 is pressed while being heated by the pressure bonding head in a state of being sandwiched therebetween. Then, the melted resin 35 is pushed away between the terminal 51 of the driving IC 5 and the wiring pattern 21 of the FPC board 2 to form a resin sealing portion, and the wiring of the terminal 51 of the driving IC 5 and the wiring of the FPC board 2 together therewith. The conductive particles 33 are pressed between the pattern 21 and the terminal 51 of the driving IC 5 and the wiring pattern 21 of the FPC board 2 are electrically connected. Such a mounting method can cope with a fine pitch of the wiring pattern 21 and the terminal 51,
In addition, there is an advantage that a large number of terminals 51 can be electrically connected collectively.

【0070】また、FPC基板2には、表面実装タイプ
のセラミックコンデンサ55なども実装されている。な
お、FPC基板2の表面のうち、部品の実装されない領
域には、ソルダレジスト層56が形成されている。さら
に、FPC基板2の端部には、液晶装置500を携帯電
話などに搭載して機器本体の回路基板と電気的接続する
ための端子が配線パターンによって形成され配列されて
いる。この端子部が形成されたFPC基板2の裏面の領
域には、接続される端子部を補強するための補強板59
が貼られている。
The FPC board 2 also has a surface-mount type ceramic capacitor 55 mounted thereon. A solder resist layer 56 is formed in a region of the surface of the FPC board 2 where no components are mounted. Further, at the end of the FPC board 2, terminals for mounting the liquid crystal device 500 on a mobile phone or the like and electrically connecting to the circuit board of the device main body are formed and arranged in a wiring pattern. A reinforcing plate 59 for reinforcing the connected terminal portion is provided in the region on the back surface of the FPC board 2 where the terminal portion is formed.
Is affixed.

【0071】このように構成した液晶装置1のIC実装
構造において、本実施形態では、FPC基板2の裏面側
(ベースフィルム22が形成されている側)には、IC
実装領域50の裏側を含む領域に、被覆部としてのコー
ティング層60(図7においては符号60で示す斜線領
域)が形成され、本発明の回路基板を構成している。す
なわち、FPC基板2の駆動用IC5が実装された面と
は反対側の面であって、表面の駆動用IC5が実装され
た領域(実装領域)の裏面に対応した領域(平面視にお
いて重なる領域)にコーティング層60が形成されてい
る。このコーティグン層60は、IC実装領域50より
も少なくとも0.1mm幅が広い領域として形成されて
いる。ここで用いたコーティング層60は、エポキシ樹
脂などといった防湿性能の高い樹脂層である。
In the IC mounting structure of the liquid crystal device 1 configured as described above, in the present embodiment, an IC is mounted on the back side (the side on which the base film 22 is formed) of the FPC board 2.
In a region including the back side of the mounting region 50, a coating layer 60 (a hatched region indicated by reference numeral 60 in FIG. 7) is formed as a covering portion, and constitutes a circuit board of the present invention. In other words, a region opposite to the surface on which the driving IC 5 of the FPC board 2 is mounted, and a region corresponding to the back surface of the region (mounting region) on which the driving IC 5 is mounted (the region overlapping in plan view) 2), a coating layer 60 is formed. The coating layer 60 is formed as a region at least 0.1 mm wider than the IC mounting region 50. The coating layer 60 used here is a resin layer having high moisture proof performance such as epoxy resin.

【0072】本実施形態のIC実装構造では、FPC基
板2のベースフィルム22が25μm以下と薄く、か
つ、FPC基板2に駆動用IC5がCOF実装された領
域(IC実装領域50)では配線ピッチが従来の70μ
m程度に比べて50μm程度のピッチと狭く設定され、
しかも、駆動用IC5を異方性導電膜3を用いて実装す
る際の圧着によってベースフィルム22が損傷を受ける
可能性がある。このように、ベースフィルム22の裏面
から水分などが浸入しやすく、その影響を受けやすい条
件であるにもかかわらず、本実施形態の回路基板におい
ては、FPC基板2の裏面から水分が侵入するのをコー
ティング層60によって防止することができる。したが
って、FPC基板2の裏面側から侵入した水分がベース
フィム22を透過して、配線パターン21が狭いピッチ
になっているIC実装領域50において配線パターン2
2間にショートや疑似ショートを発生させるということ
がない。
In the IC mounting structure of the present embodiment, the wiring pitch is small in the area (IC mounting area 50) where the base film 22 of the FPC board 2 is as thin as 25 μm or less and the driving IC 5 is mounted on the FPC board 2 by COF. Conventional 70μ
The pitch is set to be as narrow as about 50 μm compared to about m,
Moreover, there is a possibility that the base film 22 may be damaged by pressure bonding when the driving IC 5 is mounted using the anisotropic conductive film 3. As described above, in the circuit board according to the present embodiment, moisture infiltrates from the back surface of the FPC board 2 despite the condition that moisture and the like easily penetrate from the back surface of the base film 22 and are easily affected by the influence. Can be prevented by the coating layer 60. Therefore, the moisture invading from the back side of the FPC board 2 penetrates the base film 22 and the wiring pattern 2 is formed in the IC mounting area 50 where the wiring pattern 21 has a narrow pitch.
There is no short or pseudo short between the two.

【0073】このようなIC実装構造を構成するため
に、本実施形態においては、FPC基板2の表面側に駆
動用IC5を異方性導電膜3を介して圧着して実装した
後に、FPC基板2の裏面側に対して、IC実装領域5
0よりも少なくとも0.1mm幅が広い領域にコーティ
ング層60を形成している。これによって、駆動用IC
60を圧着により実装した際に損傷を受けた可能性のあ
るFPC基板2のベースフィルム22を補強するととも
に、コーティング層60によって水分の侵入を防止する
ことができる。
In order to configure such an IC mounting structure, in the present embodiment, after the driving IC 5 is mounted on the front side of the FPC board 2 by pressure bonding via the anisotropic conductive film 3, the FPC board is mounted. 2 and the IC mounting area 5
The coating layer 60 is formed in a region at least 0.1 mm wider than 0. Thereby, the driving IC
It is possible to reinforce the base film 22 of the FPC board 2 that may have been damaged when the 60 has been mounted by crimping, and prevent the penetration of moisture by the coating layer 60.

【0074】3.2 液晶装置を備えた電子機器 図9(A)、(B)、および(C)は、本実施形態の液
晶装置500を表示部として用いた電子機器の例を示す
外観図である。図9(A)は、携帯電話機88であり、
その前面上方に液晶装置500を備えている。図9
(B)は、腕時計92であり、本体の前面中央に液晶装
置500を用いた表示部が設けられている。図9(C)
は、携帯情報機器96であり、液晶装置500からなる
表示部と入力部98とを備えている。これらの電子機器
は、液晶装置500の他に、図示しないが、表示情報出
力源、表示情報処理回路、クロック発生回路などの様々
な回路や、それらの回路に電力を供給する電源回路など
からなる表示信号生成部を含んで構成される。表示部に
は、例えば携帯情報機器96の場合にあっては入力部9
8から入力された情報等に基づき表示信号生成部によっ
て生成された表示信号が供給されることによって表示画
像が形成される。
3.2 Electronic Equipment Equipped with Liquid Crystal Device FIGS. 9A, 9B, and 9C are external views showing examples of electronic equipment using the liquid crystal device 500 of this embodiment as a display unit. It is. FIG. 9A illustrates a mobile phone 88,
A liquid crystal device 500 is provided above the front surface. FIG.
(B) shows a wristwatch 92, in which a display unit using a liquid crystal device 500 is provided at the center of the front of the main body. FIG. 9 (C)
Denotes a portable information device 96, which includes a display unit including a liquid crystal device 500 and an input unit 98. These electronic devices include, in addition to the liquid crystal device 500, various circuits (not shown) such as a display information output source, a display information processing circuit, and a clock generation circuit, and a power supply circuit that supplies power to these circuits. It is configured to include a display signal generation unit. The display unit includes, for example, the input unit 9 in the case of the portable information device 96.
The display image is formed by supplying the display signal generated by the display signal generation unit based on the information and the like input from 8.

【0075】なお、本実施形態の液晶装置500が組み
込まれる電子機器としては、携帯電話機、腕時計、およ
び携帯情報機器に限らず、ノート型パソコン、電子手
帳、ページャ、電卓、POS端末、ICカード、ミニデ
ィスクプレーヤなど様々な電子機器が考えられる。
The electronic devices into which the liquid crystal device 500 of the present embodiment is incorporated are not limited to portable telephones, wristwatches, and portable information devices, but may be notebook computers, electronic organizers, pagers, calculators, POS terminals, IC cards, Various electronic devices such as a mini-disc player are conceivable.

【0076】4. <第4実施形態> 本実施形態の回路基板およびそれを用いた液晶装置は、
第3実施形態のものと構造が全く同一であるので、構造
についての説明は省略する。
4. <Fourth Embodiment> A circuit board and a liquid crystal device using the same according to the present embodiment are as follows.
Since the structure is exactly the same as that of the third embodiment, the description of the structure is omitted.

【0077】本実施形態では、第3実施形態と違って、
以下に説明する方法でIC(半導体装置)を実装して、
図7および図8を参照して説明した構造を持つ液晶装置
を製造する。
In the present embodiment, unlike the third embodiment,
By mounting an IC (semiconductor device) by the method described below,
A liquid crystal device having the structure described with reference to FIGS. 7 and 8 is manufactured.

【0078】すなわち、本実施形態では、FPC基板2
の表面側に駆動用IC5を実装する前に、FPC基板2
の裏面に対して、駆動用IC5を実装する予定領域(I
C実装領域50)よりも少なくとも0.1mm幅が広い
領域にコーティング層60を形成しておく。ここで用い
るコーティング層60も、第3実施形態と同様、エポキ
シ樹脂などといった防湿性能の高い樹脂層である。
That is, in the present embodiment, the FPC board 2
Before mounting the driving IC 5 on the front side of the FPC board 2,
Area on which the driving IC 5 is to be mounted (I
The coating layer 60 is formed in an area at least 0.1 mm wider than the C mounting area 50). The coating layer 60 used here is also a resin layer having high moisture proof performance such as an epoxy resin, similarly to the third embodiment.

【0079】次に、FPC基板2の表面と駆動用IC5
との間に異方性導電膜3を挟んだ状態で圧着ヘッド(図
示せず。)により駆動用IC5を加熱しながら押圧し、
駆動用IC5を実装する。
Next, the surface of the FPC board 2 and the driving IC 5
The driving IC 5 is pressed while being heated by a pressure bonding head (not shown) with the anisotropic conductive film 3 interposed therebetween.
The driving IC 5 is mounted.

【0080】このようなIC実装方法によれば、FPC
基板2のベースフィルム22は、予め形成されているコ
ーティング層60で保護されているので、駆動用IC5
を圧着により実装する際に、ダメージを受ける可能性が
低い。また、FPC基板2の裏面側にはコーティング層
60が形成されているので、FPC基板2の裏面から水
分が侵入するのを防止することができる。したがって、
FPC基板2の裏面側から侵入した水分がベースフィム
22を透過して、配線パターン21が狭いピッチになっ
ているIC実装領域50において配線パターン21間に
ショートや疑似ショートを発生させる可能性を低減させ
ることができる。
According to such an IC mounting method, the FPC
Since the base film 22 of the substrate 2 is protected by the coating layer 60 formed in advance, the driving IC 5
When mounting by crimping, the possibility of damage is low. Further, since the coating layer 60 is formed on the back surface side of the FPC board 2, it is possible to prevent moisture from entering from the back surface of the FPC board 2. Therefore,
Moisture invading from the back side of the FPC board 2 penetrates the base film 22 and reduces the possibility of causing a short circuit or a pseudo short circuit between the wiring patterns 21 in the IC mounting area 50 where the wiring patterns 21 have a narrow pitch. be able to.

【0081】5. <変形例> ここで、前述した実施形態に適用可能な変形例について
説明する。下記の各変形例においては前述した各実施形
態と異なる点のみ記載して説明する。
5. <Modification> Here, a modification applicable to the above-described embodiment will be described. In each of the following modifications, only points different from the above-described embodiments will be described and described.

【0082】5.1 前述した実施形態においては、液
晶パネルとして、二端子型スイッチング素子であるTF
D(Thin Film Diode)を用いたアクティブマトリクス
型の駆動方式を用い電気光学特性がTN型の液晶を封入
した液晶パネル、および、単純マトリクス駆動を用い電
気光学特性がSTN(Super Twisted Nematic)型の液
晶を封入した液晶パネルを示した。しかしながら、液晶
パネルとしては、これに限らず、駆動方式で言えば、ス
タティック駆動型の液晶パネル、また、三端子型スイッ
チング素子例えばTFT(Thin Film Transistor)ある
いは二端子型スイッチング素子例えばMIM(Metal-In
sulator-Metal)を用いたアクティブマトリックス型の
液晶パネル、電気光学特性で言えば、ゲストホスト型、
相転移型、強誘電型、メモリ性を有する双安定性のネマ
ティック液晶を用いたBTN型など、種々のタイプの液
晶パネルを用いることができる。
5.1 In the above-described embodiment, the TF which is a two-terminal switching element is used as the liquid crystal panel.
A liquid crystal panel in which TN type liquid crystal is filled with electro-optical characteristics using an active matrix type driving method using D (Thin Film Diode), and an STN (Super Twisted Nematic) type with electro-optical characteristics using simple matrix driving. The liquid crystal panel in which liquid crystal was sealed was shown. However, the liquid crystal panel is not limited to this. In terms of the driving method, a static drive type liquid crystal panel, a three-terminal switching element such as a TFT (Thin Film Transistor) or a two-terminal switching element such as an MIM (Metal- In
active-matrix type liquid crystal panel using sulator-metal), in terms of electro-optical characteristics, guest-host type,
Various types of liquid crystal panels can be used, such as a phase transition type, a ferroelectric type, and a BTN type using a bistable nematic liquid crystal having memory properties.

【0083】5.2 さらに、本発明に用いられる平面
表示パネルは液晶パネルに限らず、他の平面表示パネ
ル、例えば、EL(Electro-Luminescence)表示パネル
や、PDP(Plasma Display Panel)表示パネル、FE
D(Field Emission Display)パネルなどであってもよ
い。
5.2 Further, the flat display panel used in the present invention is not limited to a liquid crystal panel, but may be another flat display panel, for example, an EL (Electro-Luminescence) display panel, a PDP (Plasma Display Panel) display panel, FE
It may be a D (Field Emission Display) panel or the like.

【0084】5.3 また、前記各実施形態において
は、回路基板に駆動回路としての半導体装置が実装さ
れ、その回路基板が平面表示パネルに接続された例を示
した。しかしながら、平面表示パネルに接続される本発
明の回路基板には、駆動回路の半導体装置、画像信号処
理回路の半導体装置、または他の回路の半導体装置など
の少なくともいずれかが実装された回路基板であっても
よい。
5.3 In each of the above embodiments, an example has been described in which a semiconductor device as a drive circuit is mounted on a circuit board, and the circuit board is connected to a flat display panel. However, a circuit board of the present invention connected to the flat display panel includes a circuit board on which at least one of a semiconductor device of a driving circuit, a semiconductor device of an image signal processing circuit, and a semiconductor device of another circuit is mounted. There may be.

【0085】5.4 本発明は前述した各実施形態に限
定されるものではなく、本発明の要旨の範囲内または特
許請求の範囲の均等範囲内で各種の変形実施が可能であ
る。
5.4 The present invention is not limited to the embodiments described above, and various modifications can be made within the scope of the present invention or within the equivalent scope of the claims.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る回路基板を示す平
面図である。
FIG. 1 is a plan view showing a circuit board according to a first embodiment of the present invention.

【図2】図1に描いたA−A線に沿った位置における断
面図である。
FIG. 2 is a cross-sectional view taken along a line AA shown in FIG.

【図3】 図1および図2に示した構造を持つ2枚のF
PC基板と、液晶パネルとを示す分解斜視図である。
FIG. 3 shows two Fs having the structure shown in FIGS. 1 and 2;
FIG. 2 is an exploded perspective view showing a PC board and a liquid crystal panel.

【図4】 第1実施形態に係る液晶パネルの構成を示す
部分破断斜視図である。
FIG. 4 is a partially cutaway perspective view showing the configuration of the liquid crystal panel according to the first embodiment.

【図5】 第1実施形態に係る液晶パネルを適用した電
子機器の一例である液晶プロジェクタの構成を示す断面
図である。
FIG. 5 is a cross-sectional view illustrating a configuration of a liquid crystal projector as an example of an electronic apparatus to which the liquid crystal panel according to the first embodiment is applied.

【図6】 本発明の第2実施形態にかかる回路基板を示
す断面図であり、第1実施形態における図2に対応す
る。
FIG. 6 is a sectional view showing a circuit board according to a second embodiment of the present invention, and corresponds to FIG. 2 in the first embodiment.

【図7】第3実施形態に係る液晶装置の配線などを省略
して示す平面図である。
FIG. 7 is a plan view of a liquid crystal device according to a third embodiment with wirings and the like omitted.

【図8】図7に描いた線P−Pに沿った位置における断
面図である。
FIG. 8 is a cross-sectional view at a position along line PP drawn in FIG. 7;

【図9】第3実施形態の表示装置を表示部として用いた
電子機器を示す外観図であり、(A)は携帯電話機であ
り、(B)は腕時計であり、(C)は携帯情報機器であ
る。
FIGS. 9A and 9B are external views showing an electronic device using the display device of the third embodiment as a display unit, wherein FIG. 9A is a mobile phone, FIG. 9B is a wristwatch, and FIG. 9C is a mobile information device. It is.

【図10】 従来の回路基板を示す断面図である。FIG. 10 is a sectional view showing a conventional circuit board.

【符号の説明】[Explanation of symbols]

1 液晶パネル 2 FPC基板(配線基板) 3 異方性導電膜 5 駆動用IC(電子部品) 10 透明基板 20 透明基板 21 配線パターン(配線層) 22 ベースフィルム(基材) 33 導電性粒子 40 液晶 50 IC実装領域 60 コーティング層(樹脂層、被覆部) 88 携帯電話機(電子機器) 92 腕時計(電子機器) 96 携帯情報機器(電子機器) 100 液晶パネル 200 素子基板 206 端子(接続端子) 300 対向基板 400 FPC基板(配線基板) 410 ベースフィルム(基材) 420a 入力配線(配線層) 420b 出力配線(配線層) 422、424 ダミー配線層 450 ICチップ(電子部品) 460 接着剤(樹脂封止部) 460a 導電性粒子 500 液晶装置 1100 プロジェクタ(電子機器) Reference Signs List 1 liquid crystal panel 2 FPC board (wiring board) 3 anisotropic conductive film 5 driving IC (electronic component) 10 transparent substrate 20 transparent substrate 21 wiring pattern (wiring layer) 22 base film (base material) 33 conductive particles 40 liquid crystal Reference Signs List 50 IC mounting area 60 Coating layer (resin layer, covering portion) 88 Cellular phone (electronic device) 92 Watch (electronic device) 96 Portable information device (electronic device) 100 Liquid crystal panel 200 Element substrate 206 Terminal (connection terminal) 300 Counter substrate 400 FPC board (wiring board) 410 Base film (base material) 420a Input wiring (wiring layer) 420b Output wiring (wiring layer) 422,424 Dummy wiring layer 450 IC chip (electronic component) 460 Adhesive (resin sealing part) 460a Conductive particles 500 Liquid crystal device 1100 Projector (electronic device)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/02 H05K 1/02 K ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 1/02 H05K 1/02 K

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性および可撓性を有する基材、およ
び、前記基材上に設けられた配線層を有する配線基板
と、 前記配線層に電気的に接続されて、前記配線基板に実装
された電子部品と、 前記電子部品が実装された領域と平面視において少なく
とも一部が重なる領域において、前記電子部品とは逆側
から前記基材を被覆し、前記配線層および前記電子部品
とは絶縁された被覆部と、 を有する回路基板。
A substrate having an insulating property and flexibility, a wiring board having a wiring layer provided on the base, and electrically connected to the wiring layer and mounted on the wiring board. In the region where at least a part of the region where the electronic component is mounted overlaps at least a part in plan view, the electronic component is covered with the base material from the side opposite to the electronic component, and A circuit board comprising: an insulated covering portion;
【請求項2】 請求項1において、 前記被覆部は、ダミー配線層である回路基板。2. The circuit board according to claim 1, wherein the covering portion is a dummy wiring layer. 【請求項3】 請求項1において、 前記被覆部は、樹脂層である回路基板。3. The circuit board according to claim 1, wherein the covering portion is a resin layer. 【請求項4】 請求項1ないし請求項3のいずれかにお
いて、 前記被覆部は、遮光性を持つ回路基板。
4. The circuit board according to claim 1, wherein the cover has a light-shielding property.
【請求項5】 請求項1ないし請求項4のいずれかにお
いて、 前記電子部品と前記配線層とが電気的に接続された部分
を樹脂により封止する樹脂封止部をさらに有する回路基
板。
5. The circuit board according to claim 1, further comprising a resin sealing portion for sealing a portion where the electronic component and the wiring layer are electrically connected with a resin.
【請求項6】 請求項1ないし請求項4のいずれかにお
いて、 前記電子部品と前記配線層との間に介在し、前記電子部
品と前記配線層とを電気的に接続する異方性導電膜をさ
らに有する回路基板。
6. The anisotropic conductive film according to claim 1, which is interposed between the electronic component and the wiring layer, and electrically connects the electronic component and the wiring layer. A circuit board further comprising:
【請求項7】 請求項1ないし請求項6のいずれかにお
いて、 前記基材と前記配線層とは、接着層を介さずに直接接合
されている回路基板。
7. The circuit board according to claim 1, wherein the base material and the wiring layer are directly joined without using an adhesive layer.
【請求項8】 請求項1ないし請求項7のいずれかにお
いて、 前記基材は複数の層を有し、 前記被覆部は、前記複数の層の層間に設けられた回路基
板。
8. The circuit board according to claim 1, wherein the base has a plurality of layers, and the covering portion is provided between the plurality of layers.
【請求項9】 請求項1ないし請求項8のいずれかに記
載の回路基板と、 前記回路基板が電気的に接続された接続端子を備える平
面パネルと、 を有する表示装置。
9. A display device, comprising: the circuit board according to claim 1; and a flat panel including a connection terminal to which the circuit board is electrically connected.
【請求項10】 請求項9において、 前記平面パネルは、対向する一対の基板と、前記一対の
基板の間に封入された液晶と、を有する液晶パネルであ
り、 前記接続端子は前記一対の基板の少なくとも一方に形成
されている表示装置。
10. The liquid crystal panel according to claim 9, wherein the flat panel is a liquid crystal panel including a pair of substrates facing each other and a liquid crystal sealed between the pair of substrates. The display device formed in at least one of the above.
【請求項11】 請求項9または請求項10において、 前記回路基板に実装された電子部品は、駆動用の半導体
装置を含む表示装置。
11. The display device according to claim 9, wherein the electronic component mounted on the circuit board includes a driving semiconductor device.
【請求項12】 請求項11に記載の表示装置と、 前記表示装置に入力される画像信号を処理する画像信号
処理回路と、 を有する電子機器。
12. An electronic apparatus, comprising: the display device according to claim 11; and an image signal processing circuit that processes an image signal input to the display device.
【請求項13】 請求項1ないし請求項7のいずれかに
記載の回路基板の製造方法であって、 前記配線基板の表面側に前記電子部品を圧着により実装
する電子部品実装工程と、 前記電子部品実装工程の後に、前記配線基板の裏面側に
前記被覆部を形成する被覆部形成工程と、 を有する回路基板の製造方法。
13. The method for manufacturing a circuit board according to claim 1, wherein the electronic component is mounted on a surface side of the wiring board by crimping; And a covering portion forming step of forming the covering portion on the back surface side of the wiring board after the component mounting step.
【請求項14】 請求項1ないし請求項7のいずれかに
記載の回路基板の製造方法であって、 前記配線基板の裏面側に前記被覆部を形成する被覆部形
成工程と、 前記被覆部形成工程の後に、前記配線基板の表面側に前
記電子部品を圧着により実装する電子部品実装工程と、 を有する回路基板の製造方法。
14. The method for manufacturing a circuit board according to claim 1, wherein the covering section is formed on the back side of the wiring board, and the covering section is formed. An electronic component mounting step of mounting the electronic component on the surface side of the wiring board by crimping after the step.
JP33585399A 1998-12-21 1999-11-26 Circuit board, its manufacture, display device using the same board and electronics Withdrawn JP2000294895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33585399A JP2000294895A (en) 1998-12-21 1999-11-26 Circuit board, its manufacture, display device using the same board and electronics

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP36258798 1998-12-21
JP10-362587 1998-12-21
JP11-27305 1999-02-04
JP2730599 1999-02-04
JP33585399A JP2000294895A (en) 1998-12-21 1999-11-26 Circuit board, its manufacture, display device using the same board and electronics

Publications (1)

Publication Number Publication Date
JP2000294895A true JP2000294895A (en) 2000-10-20

Family

ID=27285733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33585399A Withdrawn JP2000294895A (en) 1998-12-21 1999-11-26 Circuit board, its manufacture, display device using the same board and electronics

Country Status (1)

Country Link
JP (1) JP2000294895A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017818A (en) * 2001-06-28 2003-01-17 Kyocera Corp Flexible circuit board and display unit
JP2004246351A (en) * 2003-01-22 2004-09-02 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic equipment
JP2006148072A (en) * 2004-10-18 2006-06-08 Hitachi Chem Co Ltd Wiring board
JP2006269502A (en) * 2005-03-22 2006-10-05 Fujikura Ltd Printed wiring board and electronic circuit device
JP2008218806A (en) * 2007-03-06 2008-09-18 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
EP2007180A1 (en) * 2006-03-14 2008-12-24 Sharp Kabushiki Kaisha Circuit board, electronic circuit device, and display
JP2012113147A (en) * 2010-11-25 2012-06-14 Sharp Corp Display device
JP2015072764A (en) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ Display device and method for manufacturing display device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017818A (en) * 2001-06-28 2003-01-17 Kyocera Corp Flexible circuit board and display unit
JP4587607B2 (en) * 2001-06-28 2010-11-24 京セラ株式会社 Flexible circuit board and display device
JP2004246351A (en) * 2003-01-22 2004-09-02 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic equipment
JP4689168B2 (en) * 2003-01-22 2011-05-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2006148072A (en) * 2004-10-18 2006-06-08 Hitachi Chem Co Ltd Wiring board
JP2006269502A (en) * 2005-03-22 2006-10-05 Fujikura Ltd Printed wiring board and electronic circuit device
JP4592458B2 (en) * 2005-03-22 2010-12-01 株式会社フジクラ Printed wiring board, electronic circuit device and manufacturing method thereof
EP2007180A1 (en) * 2006-03-14 2008-12-24 Sharp Kabushiki Kaisha Circuit board, electronic circuit device, and display
EP2007180A4 (en) * 2006-03-14 2011-03-23 Sharp Kk Circuit board, electronic circuit device, and display
JP2008218806A (en) * 2007-03-06 2008-09-18 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2012113147A (en) * 2010-11-25 2012-06-14 Sharp Corp Display device
JP2015072764A (en) * 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ Display device and method for manufacturing display device

Similar Documents

Publication Publication Date Title
JP2000294894A (en) Circuit board, its manufacture, display device using the same and electronics
JP3613098B2 (en) Circuit board and display device and electronic device using the same
JP3952125B2 (en) Composite flexible wiring board, electro-optical device, electronic equipment
EP1039331B1 (en) Display device and electronic apparatus
KR100429725B1 (en) Electro-optic device and electronic apparatus
US6657696B2 (en) Flexible substrate, electro-optical device and electronic equipment
US6486412B2 (en) Wiring board, method for producing same, display device, and electronic device
JP2000294897A (en) Circuit board, display device using the same and electronics
JP2000294895A (en) Circuit board, its manufacture, display device using the same board and electronics
US7220999B2 (en) Electro-optical device, electronic instrument having the same, and manufacturing method of the same
US6741315B1 (en) Liquid crystal device and electronic apparatus
US7936570B2 (en) Liquid crystal display device
JP2004096046A (en) Method and structure for mounting ic chip, thermocompression bonding device, method of manufacturing electrooptical device, electrooptical device and electronic equipment
JP2004111810A (en) Manufacturing method of composite substrate, structure of composite substrate, electro-optical device, and electronic apparatus
JP2004087940A (en) Electronic component mounted board, electro-optical device, method of manufacturing the same, and electronic apparatus
JP2002323865A (en) Electro-optical device and electronic equipment
KR100498848B1 (en) Circuit Board, And Display Device Using The Same And Electronic Equipment
KR20000048249A (en) Circuit board, Method for manufacturing the circuit board, and Display device and Electronic equipment employing the circuit board
JP2004096047A (en) Method for connecting substrate, connection structure of substrate, thermocompression bonding device, manufacturing method for electro-optical device, electro-optical device, and electronic apparatus
JP2001274551A (en) Multilayer printed-circuit board and electro-optical apparatus using it as well as electronic apparatus and liquid crystal device
JP2004096048A (en) Method of connecting substrate, thermocompression bonding device, method of manufacturing electrooptical device, electrooptical device and electronic equipment
JP2001075493A (en) Electro-optic device and its production as well as electronic apparatus
JP2000058985A (en) Wiring board, liquid crystal device, and electronic equipment
JP2005158785A (en) Mounting structure, manufacturing method therefor, electro-optic device and manufacturing method for electro-optic device and electronic equipment
JP2001094220A (en) Flexible wiring board, electrooptic device, manufacturing method thereof, and electronic equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206