JP2006253909A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2006253909A JP2006253909A JP2005065685A JP2005065685A JP2006253909A JP 2006253909 A JP2006253909 A JP 2006253909A JP 2005065685 A JP2005065685 A JP 2005065685A JP 2005065685 A JP2005065685 A JP 2005065685A JP 2006253909 A JP2006253909 A JP 2006253909A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- amplifier
- correction
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
本発明は、入力端子にアンプの出力端子が接続されたA/D変換器を備えた半導体装置に関するものである。
近年、A/D変換器を備えた半導体装置では、A/D変換器に入力する信号の駆動能力不足を補うため、該A/D変換器の入力端子にアンプを接続することが求められている。そして、接続したアンプが変換結果に影響を与えるのを防ぐことが求められている。
The present invention relates to a semiconductor device including an A / D converter in which an output terminal of an amplifier is connected to an input terminal.
In recent years, in a semiconductor device provided with an A / D converter, in order to compensate for a lack of drive capability of a signal input to the A / D converter, it is required to connect an amplifier to the input terminal of the A / D converter. Yes. And it is required to prevent the connected amplifier from affecting the conversion result.
従来、半導体装置には、外部から入力されるアナログ信号をデジタル信号に変換するアナログ−デジタル変換器(A/D変換器)が備えられた物がある。例えば、CDやDVD等のディスクに対してデータの読み出し/書き込みを行う装置には、半導体装置としてディスクの回転数やピックアップの位置を制御する制御装置を備え、該制御装置はピックアップから出力される信号に基づいてディスクを回転駆動するモータ等を制御する。 Conventionally, some semiconductor devices are provided with an analog-digital converter (A / D converter) for converting an analog signal input from the outside into a digital signal. For example, a device that reads / writes data from / to a disk such as a CD or DVD includes a control device that controls the rotational speed of the disk and the position of the pickup as a semiconductor device, and the control device is output from the pickup. Based on the signal, a motor for rotating the disk is controlled.
ところで、入力信号の駆動能力が低い(入力信号によってA/D変換器のトランジスタを駆動することができない)場合、センサやピックアップ等とA/D変換器との間にアンプを接続する必要がある。即ち、図7に示すように、半導体装置1は、アンプ2とA/D変換器3を備えている。アンプ2は、反転入力端子と出力端子が接続されてボルテージホロワを構成し、非反転入力端子に入力されるアナログ信号AINと実質的に同じ電圧を有する信号A1を出力する。A/D変換器3は、アンプ2の出力信号A1の電圧範囲(振幅)に応じて、該電圧振幅をフルレンジとするように高電位側基準電源と低電位側基準電源が基準電源端子VRH,VRLに供給され、信号AINが入力を所定ビット数(9ビット)のデジタル信号に変換し、該信号S1を出力する。
By the way, when the drive capability of the input signal is low (the transistor of the A / D converter cannot be driven by the input signal), it is necessary to connect an amplifier between the sensor or the pickup and the A / D converter. . That is, as shown in FIG. 7, the
ところで、アンプは、それを構成するトランジスタの製造バラツキにより、出力信号がオフセットされ、A/D変換器による変換結果にオフセットが生じてしまう。このオフセットをキャンセルするため、例えば、基準電圧を変更すること(特許文献1参照)や、デジタル−アナログ変換器(D/A変換器)を用いてアナログ入力に補正を加えること(特許文献2参照)が行われている。
しかしながら、上記特許文献1,2のようにアナログ入力に補正を加えようとすると、D/A変換器等の規模が大きな回路が必要となり、半導体装置のコスト上昇を招くという問題があった。
However, if the analog input is corrected as described in
本発明は上記問題点を解決するためになされたものであって、その目的は、A/D変換器の入力端子に接続したアンプによるオフセットを解消することができる半導体装置を提供することにある。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device capable of eliminating an offset caused by an amplifier connected to an input terminal of an A / D converter. .
上記目的を達成するため、請求項1に記載の発明によれば、補正基準電圧を生成する基準電圧生成回路と、前記アンプの入力信号を前記アナログ信号と前記補正基準電圧とに切り替える切替回路と、を備える。そして、前記A/D変換部は、前記アンプの出力信号を前記出力信号のビット数よりも多いビット数のデジタル信号に変換するA/D変換器と、前記アンプに前記補正基準電圧を入力したときの前記A/D変換器から出力されるデジタル信号を補正データとして記憶するレジスタと、前記アンプに前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に前記補正データを演算し、該演算結果を前記所定のビット数に変換して前記出力信号を出力する演算器と、を備える。補正基準電圧をアンプに入力してその出力信号をアナログ−デジタル変換した値を補正データとして記憶することで、アンプのオフセットを容易に補正することができる。また、出力信号のビット数よりも多いビット数のデジタル信号を生成するA/D変換器を用いることで、アナログ信号の入力電圧範囲の全てをデジタル信号に変換して出力信号を生成することができる。 In order to achieve the above object, according to the first aspect of the present invention, a reference voltage generation circuit that generates a correction reference voltage, and a switching circuit that switches an input signal of the amplifier between the analog signal and the correction reference voltage; . The A / D conversion unit converts the output signal of the amplifier into a digital signal having a number of bits larger than the number of bits of the output signal, and inputs the correction reference voltage to the amplifier. A register for storing the digital signal output from the A / D converter as correction data, and the correction data in the digital signal output from the A / D converter when the analog signal is input to the amplifier And an arithmetic unit that converts the calculation result into the predetermined number of bits and outputs the output signal. An offset of the amplifier can be easily corrected by inputting a correction reference voltage to the amplifier and storing a value obtained by analog-digital conversion of the output signal as correction data. Further, by using an A / D converter that generates a digital signal having a number of bits larger than the number of bits of the output signal, the entire input voltage range of the analog signal can be converted into a digital signal to generate an output signal. it can.
請求項2に記載の発明によれば、前記基準電圧生成回路は、前記A/D変換器の入力電圧範囲を設定する第1基準電圧と第2基準電圧との中間電圧を前記補正基準電圧として生成し、前記演算器は、前記補正データを第1補正値とし、前記中間電圧と前記アナログ信号の電圧範囲の最小電圧との差電圧に対応するデジタル値を第2補正値として記憶し、前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に対して第1補正値及び第2補正値を演算して前記出力信号を生成する。従って、第2補正値は中間電圧に対応するため容易に設定することができ、簡単な演算にて出力信号を得ることができる。 According to a second aspect of the present invention, the reference voltage generation circuit uses an intermediate voltage between a first reference voltage and a second reference voltage that sets an input voltage range of the A / D converter as the correction reference voltage. And the arithmetic unit stores the correction data as a first correction value, stores a digital value corresponding to a difference voltage between the intermediate voltage and the minimum voltage of the voltage range of the analog signal as a second correction value, and A first correction value and a second correction value are calculated for a digital signal output from the A / D converter when an analog signal is input, and the output signal is generated. Therefore, since the second correction value corresponds to the intermediate voltage, it can be easily set, and an output signal can be obtained by a simple calculation.
請求項3に記載の発明によれば、前記基準電圧生成回路は、前記アナログ信号の電圧範囲の最小電圧を前記補正基準電圧として生成し、前記演算器は、前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に対して前記補正データを演算して前記出力信号を生成する。従って、デジタル信号に対して補正データを演算するのみで出力信号が得られ、演算負荷が少なく、また、演算回路の構成が簡単になる。 According to a third aspect of the present invention, the reference voltage generation circuit generates a minimum voltage in a voltage range of the analog signal as the correction reference voltage, and the arithmetic unit receives the analog signal when the analog signal is input. The correction data is calculated with respect to the digital signal output from the A / D converter to generate the output signal. Therefore, an output signal can be obtained simply by calculating the correction data for the digital signal, the calculation load is small, and the configuration of the calculation circuit is simplified.
請求項4に記載の発明によれば、前記切替回路は、リセット信号に応答して前記補正基準電圧を前記アンプに供給し、一定期間経過後に前記アナログ信号を前記アンプに供給するようにした。従って、リセット後に補正データを取得することで、確実にアンプのオフセットをキャンセルすることができる。 According to a fourth aspect of the present invention, the switching circuit supplies the correction reference voltage to the amplifier in response to a reset signal, and supplies the analog signal to the amplifier after a predetermined period. Therefore, by acquiring the correction data after resetting, the offset of the amplifier can be canceled reliably.
請求項5に記載の発明によれば、前記切替回路は、前記A/D変換器の変換回数をカウントし、該カウント値に応じて前記アナログ信号と前記補正基準電圧を交互に前記アンプに供給し、前記補正基準電圧を前記アンプに供給するときに前記レジスタに対して前記A/D変換器の変換結果を記憶させるための制御信号を生成するようにした。従って、定期的に補正データを更新することで、ドリフトする要素に対してアンプのオフセットが変化した場合においてもそのオフセットをキャンセルすることができる。 According to a fifth aspect of the present invention, the switching circuit counts the number of conversions of the A / D converter, and alternately supplies the analog signal and the correction reference voltage to the amplifier according to the count value. Then, when the correction reference voltage is supplied to the amplifier, a control signal for storing the conversion result of the A / D converter in the register is generated. Therefore, by periodically updating the correction data, even when the offset of the amplifier changes with respect to the drifting element, the offset can be canceled.
以上記述したように、本発明によれば、A/D変換器の入力端子に接続したアンプによるオフセットを解消することができる半導体装置を提供することができる。 As described above, according to the present invention, it is possible to provide a semiconductor device capable of eliminating an offset caused by an amplifier connected to an input terminal of an A / D converter.
(第一実施形態)
以下、本発明を具体化した第二実施形態を図1〜図3に従って説明する。
図3は、半導体装置10の一部ブロック回路図である。
(First embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS.
FIG. 3 is a partial block circuit diagram of the
この半導体装置10は、CDやDVD等のディスクに対してデータの読み出し/書き込みを行う装置に備えられ、ピックアップから出力される信号に基づいてディスクを回転駆動するモータ等を制御する。
The
半導体装置10は、アナログ−デジタル変換回路(ADC回路)11、制御回路12、駆動回路13を含む。ADC回路11は、アナログ信号AINが入力され、該アナログ信号AINに基づいて所定のビット数を持つデジタル信号S1を生成し、該信号S1を出力する。制御回路12は、ADC回路11の出力信号に基づいて設定した制御量を持つ制御信号S2を出力する。駆動回路13は、例えばモータを駆動する回路であり、制御信号S2に基づいて生成した駆動信号S3を出力する。
The
ADC回路11は、アンプ21、アナログ−デジタル変換部(A/D変換部)22を含む。アンプ21は、アナログ信号AINにおける駆動能力の不足を補うために設けられている。A/D変換部22は、アンプ21の出力信号A1を所定のビット数のデジタル信号S1に変換し、該信号S1を出力する。A/D変換部22が生成するデジタル信号のビット数は、入力信号AINに対する分解能(デジタル信号の1ステップ当たりの電圧)に応じて設定されており、本実施形態では9ビットに設定されている。
The
図1は、ADC回路11の構成を示すブロック回路図である。
ADC回路11の入力端子T1には切替回路を構成する第1スイッチSW1の第1端子が接続され、スイッチSW1の第2端子はアンプ21の非反転入力端子に接続されている。この非反転入力端子には切替回路を構成する第2スイッチSW2を介して基準電圧生成回路23が接続されている。
FIG. 1 is a block circuit diagram showing a configuration of the
A first terminal of a first switch SW1 that constitutes a switching circuit is connected to an input terminal T1 of the
基準電圧生成回路23は、第1基準電源VRHと、その基準電源VRHよりも低い電圧に設定された第2基準電源VRLとの間に直列接続された複数(本実施形態では2つ)の抵抗R1,R2からなる分圧回路であり、両抵抗R1,R2は同じ抵抗値を持つ。従って、基準電圧生成回路23は、両抵抗R1,R2により第1基準電源VRHと第2基準電源VRLとの間の中間電圧を補正基準電圧Vcとして生成する。両抵抗R1,R2の間のノードには第2スイッチSW2の第1端子が接続され、第2スイッチSW2の第2端子はアンプ21の非反転入力端子に接続されている。
The reference
第1スイッチSW1及び第2スイッチSW2は、アナログスイッチであり、切替回路を構成するスイッチ制御回路24によりオンオフ制御される。スイッチ制御回路24は、内部リセット生成部24aと、アンド回路24bとを含む。内部リセット生成部24aは、リセット信号RSTXが入力される。リセット信号RSTXは、図3に示す半導体装置10の電源投入時において誤動作を防止するために生成される信号であり、図示しないリセット信号生成回路から供給される。尚、リセット信号RSTXは、半導体装置10を構成する回路を所定期間リセットする(動作を停止させる)ためのレベル(例えばLレベル)を持ち、このリセット信号RSTXが動作を許容するレベル(例えばHレベル)になると各回路が動作を開始する。この開始時をシステムリセットの解除という。内部リセット生成部24aは、システムリセットの解除に応答して第1レベル(例えばLレベル)の内部リセット信号IRSTを出力し、その解除から一定期間経過後に第2レベル(例えばHレベル)の内部リセット信号IRSTを出力する。
The first switch SW1 and the second switch SW2 are analog switches, and are on / off controlled by a
アンド回路24bは、リセット信号RSTXと内部リセット信号IRSTが入力され、両信号RSTX,IRSTを論理積演算したレベルを持つ信号を出力し、インバータ回路24cはその信号を反転したレベルを持つ制御信号SC1を出力する。その制御信号SC1は第1スイッチSW1に供給され、インバータ回路24cに入力される信号が制御信号SC2として第2スイッチSW2に供給される。第1スイッチSW1は、第1制御信号SC1に応答してオンオフし、第2スイッチSW2は第2制御信号SC2に応答してオンオフする。第1制御信号SC1と第2制御信号SC2は互いに論理が反転された相補的な信号である。従って、スイッチ制御回路24は、第1スイッチSW1及び第2スイッチSW2を相補的にオンオフ制御する。更に、スイッチ制御回路24は、システムリセット解除後の一定期間、第1スイッチSW1をオフに制御し、第2スイッチSW2をオンに制御する。従って、アンプ21の非反転入力端子には、システムリセット解除後の一定期間、基準電圧生成回路23にて生成された補正基準電圧Vcが入力され、一定期間経過後はアナログ信号AINが入力される。
The
アンプ21は、反転入力端子と出力端子が互いに接続されてボルテージホロワを構成し、非反転入力端子に入力される信号と実質的に同じ電圧を有する信号A1を出力する。アンプ21の出力端子はA/D変換部22に接続されている。
The
A/D変換部22は、A/D変換器25とレジスタ26と演算器27を含む。
A/D変換器25は、例えば逐次比較型A/D変換器であり、上記出力信号S1のビット数よりも出力信号のビット数が大きく設定されている。尚、本実施形態では、A/D変換器25の出力ビット数は出力信号S1よりも1ビット多い10ビットに設定されている。つまり、A/D変換器25は、入力されるアナログ信号を10ビットのデジタル信号に変換する。
The A /
The A /
A/D変換器25には、アンプ21の出力信号A1が入力されている。A/D変換器25には、基準電圧生成回路23に供給される第1基準電源VRHと第2基準電源VRLが入力されている。A/D変換器25は、第1基準電源VRHと第2基準電源VRLの範囲を変換レンジとし、該範囲内の電圧を持つ入力信号を10ビットのデジタル信号に変換する。例えば、A/D変換器25は、第2基準電源VRLと同じ電圧を持つ入力信号を最小値000h(hは16進数を示す)を持つデジタル信号に変換し、第1基準電源VRHと同じ電圧を持つ入力信号を最大値3FFhを持つデジタル信号に変換する。
An output signal A1 of the
第1基準電源VRH及び第2基準電源VRLは、入力可能なアナログ信号の電圧範囲に応じて設定されている。詳述すると、第1基準電源VRH及び第2基準電源VRLは、それらの電位差が、入力されるアナログ信号の電圧範囲(最大振幅)の2倍に設定されている。また、第1基準電源VRHと第2基準電源VRLは、それらの中間値(=(VRH+VRL)/2)がアナログ信号の入力範囲の中間値と一致するように設定されている。 The first reference power supply VRH and the second reference power supply VRL are set according to the voltage range of an analog signal that can be input. More specifically, the potential difference between the first reference power supply VRH and the second reference power supply VRL is set to twice the voltage range (maximum amplitude) of the input analog signal. The first reference power supply VRH and the second reference power supply VRL are set such that their intermediate value (= (VRH + VRL) / 2) matches the intermediate value of the analog signal input range.
アンプ21には、第1スイッチSW1及び第2スイッチSW2のオンオフ状態によりアナログ信号AINと補正基準電圧Vcが入力される。尚、補正基準電圧Vcが入力される期間は、上記内部リセット生成部24aにより生成される内部リセット信号IRSTが所定レベル(本実施形態ではLレベル)である期間、即ち、システムリセット解除から内部リセット解除までの一定期間である。この期間において、A/D変換器25は、補正基準電圧Vcをデジタル変換した値を持つ信号D1を出力する。そして、その期間経過後、A/D変換器25は、アナログ信号AINをデジタル変換した値を持つ信号D1を出力する。
The
レジスタ26には、A/D変換器25から出力されるデジタル信号D1と内部リセット生成部24aから出力されるリセット信号IRSTが入力される。レジスタ26は、所定ビット数(本実施形態では10ビット)の記憶容量を持つ記憶部であり、例えば10個のDフリップフロップから構成される。このレジスタ26は、内部リセット信号IRSTに応答してA/D変換器25から出力されるデジタル信号D1の値を補正データとして記憶するとともに、該記憶した値を持つ補正信号H1を出力する。レジスタ26が内部リセット信号IRSTに応答する時(内部リセット信号IRSTの立ち上がりエッジ)、A/D変換器25は補正基準電圧Vcをデジタル変換した信号D1を出力している。従って、レジスタ26は、補正基準電圧Vcをデジタル変換した信号D1の値(第1補正値α)を補正データとして記憶する。
The
演算器27には、A/D変換器25から出力されるデジタル信号D1とレジスタ26から出力される補正信号H1とが入力される。演算器27は、デジタル信号D1の値(アナログ信号値AOUT)と補正信号H1の値(第1補正値α)とに基づいて、該デジタル信号D1を演算処理して9ビットのデジタル値を持つ信号を生成し、該信号を出力信号S1として出力する。
The
詳述すると、演算器27には、第2補正値が記憶されている。演算器27は、アナログ信号値AOUTから第1補正値αを減算し、その結果に対して第2補正値を加算する。第1補正値αは、補正基準電圧Vcをデジタル変換した値である。
More specifically, the
図2の一点鎖線は、アンプ21を介さずにアナログ信号AINをA/D変換器25により変換したデジタル値(変換コード)を示す。図2の二点差線は、アンプ21を介して入力したアナログ信号AINに対するA/D変換器25から出力されるデジタル信号D1の値、即ちアナログ信号値AOUTを示す。これら一点鎖線と二点差線の差がアンプ21によるオフセットである。そして、この二点差線により、補正基準電圧Vcに対応する変換コード(デジタル値)が第1補正値αである。
2 indicates a digital value (conversion code) obtained by converting the analog signal AIN by the A /
従って、アナログ信号値AOUTから第1補正値αを減算することは、補正基準電圧Vcを持つアナログ信号AINの変換結果であるデジタル値を零にすることである。すると、補正基準電圧Vcより低い電圧を持つアナログ信号AINの変換結果は負の値となる。このため、アナログ信号AINの変換結果を0又は正の値とするために第2補正値の値が設定され、演算器27は上記減算結果に第2補正値を加算する。具体的には、アナログ入力範囲の最大電圧をAINH,最小電圧をAINLとした場合、第2補正値は、補正基準電圧Vcと最小電圧AINLの差電圧をデジタル変換した値(補正基準電圧Vcをデジタル変換した値と最小電圧AINLをデジタル変換した値との差)である。
Therefore, subtracting the first correction value α from the analog signal value AOUT means that the digital value that is the conversion result of the analog signal AIN having the correction reference voltage Vc is made zero. Then, the conversion result of the analog signal AIN having a voltage lower than the correction reference voltage Vc becomes a negative value. Therefore, the value of the second correction value is set in order to set the conversion result of the analog signal AIN to 0 or a positive value, and the
上記したように、A/D変換器25は10ビットのデジタル値を出力し、その入力範囲(変換レンジ)は第1基準電源VRHと第2基準電源VRLである。そして、第1基準電源VRHと第2基準電源VRLの電位差は、アナログ信号の電圧範囲の2倍に設定され、その電圧範囲の中心値と、第1基準電源VRHと第2基準電源VRLの中心値(補正基準電圧Vc)は一致している。従って、第2補正値はFFhとなり、この値が演算器27に記憶されている。そして、第2補正値の加算結果を図2に実線にて示す。
As described above, the A /
更に、演算器27は、上記演算結果(減算及び加算)の値を9ビットのデジタル値に変換し、該デジタル値を持つ信号S1を出力する。具体的には、演算器27は、10ビットの演算結果の最上位ビットを除く下位9ビットを出力信号S1として出力する。この出力信号S1の値(変換コード)の最大値及び最小値は、アナログ入力範囲(最大電圧AINH,最小電圧AINL)に対応している。従って、出力信号S1は、アナログ入力範囲(FSR:Full Scale Range)に対応するデジタル値(変換コード)、9ビットのフルコード(00h〜1FFh)の値を持つ。
Further, the
上記のように構成されたADC回路11における作用を説明する。
リセット解除後、第1スイッチSW1がオフし、第2スイッチSW2がオンする。従って、アンプ21は、基準電圧生成回路23により供給される補正基準電圧Vcと実質的に同じ電圧を持つ信号A1を出力する。A/D変換器25は、信号A1をデジタル変換して10ビットのデジタル信号D1を出力する。一定期間経過後に内部リセット信号IRSTがHレベルに変化すると、レジスタ26は、その内部リセット信号IRSTに応答してA/D変換器25から出力されているデジタル信号D1を記憶する。
The operation of the
After the reset is released, the first switch SW1 is turned off and the second switch SW2 is turned on. Accordingly, the
次に、第1スイッチSW1は制御信号SC1に応答してオンし、第2スイッチSW2は制御信号SC2に応答してオフする。従って、内部リセット解除後は、アンプ21にアナログ信号AINが入力される。アンプ21は、外部から入力されるアナログ信号AINと実質的に同じ電圧を持つ信号A1を出力する。A/D変換器25は、信号A1をデジタル変換して10ビットのデジタル信号D1を出力する。演算器27は、A/D変換器25から出力されるデジタル信号D1の値(アナログ信号値AOUT)から第1補正値αを減算し、該減算結果に第2補正値(0FFh)を加算する演算処理を実行する。更に、演算器27は、上記演算結果の値を9ビットのデジタル値に変換し、該デジタル値を持つ信号S1を出力する。
Next, the first switch SW1 is turned on in response to the control signal SC1, and the second switch SW2 is turned off in response to the control signal SC2. Therefore, the analog signal AIN is input to the
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)補正基準電圧Vcを生成する基準電圧生成回路23と、アンプ21の入力信号をアナログ信号AINと補正基準電圧Vcとに切り替える切替回路を構成する第1スイッチSW1、第2スイッチSW2、内部リセット生成部24aとを備える。A/D変換部22は、A/D変換器25とレジスタ26と演算器27を備える。A/D変換器25は、アンプ21の出力信号A1を出力信号のビット数よりも多いビット数のデジタル信号D1に変換する。レジスタ26は、A/D変換器25と、アンプ21に補正基準電圧Vcを入力したときのA/D変換器25から出力されるデジタル信号D1を補正データとして記憶する。そして、演算器27は、アンプ21にアナログ信号AINを入力したときのA/D変換器25から出力されるデジタル信号D1に補正データを演算し、該演算結果を所定のビット数に変換した出力信号を出力する。従って、補正基準電圧Vcをアンプ21に入力してその出力信号A1をアナログ−デジタル変換した値を補正データとして記憶することで、アンプ21のオフセットを容易に補正することができる。また、出力信号S1のビット数よりも多いビット数のデジタル信号D1を生成するA/D変換器25を用いることで、アナログ信号AINの入力電圧範囲の全てをデジタル信号D1に変換して出力信号S1を生成する、つまりフルスケールの出力信号S1を得ることができる。また、付加された回路は、D/A変換器等に比べて回路規模が小さい(占有面積が少ない)ため、回路規模の増大を抑えることができる。
As described above, according to the present embodiment, the following effects can be obtained.
(1) A first switch SW1 and a second switch SW2 that constitute a reference
(2)A/D変換器25の入力範囲を設定する第1基準電源VRHと第2基準電源VRLを、アナログ信号AINの電圧範囲(AINH−AINL)の2倍に設定した。従って、出力信号S1における1LSB当たりの電圧(電位差であり、最小分解能)従来の9ビットにおける1LSB当たりの電圧(電位差)を同じになる。このため、出力信号S1を扱う回路(図3における制御回路12の変更が必要でないため、余分な作業(制御回路,制御ソフトウェア等の変更)を必要とせず、容易にアンプ21を入力端子に接続したA/D変換部22を使用することができる。
(2) The first reference power supply VRH and the second reference power supply VRL that set the input range of the A /
(3)内部リセット生成部24aは、リセット信号RSTXに応答して補正基準電圧Vcをアンプ21に供給し、一定期間経過後にアナログ信号AINをアンプ21に供給するよう第1スイッチSW1及び第2スイッチSW2をオンオフ制御する制御信号SC1,SC2を生成する。従って、リセットされる毎に補正データがレジスタ26に記憶される。このため、リセット後に補正データが取得されるため、確実にアンプ21のオフセットをキャンセルすることができる。
(3) The internal
(第二実施形態)
以下、本発明を具体化した第二実施形態を図4,図5に従って説明する。
尚、説明の便宜上、図1と同様の構成については同一の符号を付してその説明を一部省略する。
(Second embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS.
For convenience of explanation, the same components as those in FIG.
図4は、ADC回路31の構成を示すブロック回路図である。このADC回路31は、図1に示すADC回路11と置き換えられる。即ち、半導体装置は、このADC回路31を備える。ADC回路31は、アンプ21とA/D変換部22を含む。
FIG. 4 is a block circuit diagram showing a configuration of the
アンプ21の非反転入力端子には第2スイッチSW2を介して基準電圧生成回路32が接続されている。
基準電圧生成回路32は、第1基準電源VRHと、その基準電源VRHよりも低い電圧に設定された第2基準電源VRLとの間に直列接続された4つの抵抗R11,R12,R13,R14からなる分圧回路であり、各抵抗R11〜R14は同じ抵抗値を持つ。従って、基準電圧生成回路32は、抵抗R11〜R14により第1基準電源VRHと第2基準電源VRLとの間の電位差を4等分し、その1/4だけ第2基準電源VRLより高い電圧を補正基準電圧Vc2として生成する。補正基準電圧Vc2を生成するノードは第2スイッチSW2を介してアンプ21の非反転入力端子に接続されている。
A reference
The reference
第1基準電源VRHと第2基準電源VRLとの電位差はアナログ信号の電圧範囲(最大電圧AINH,最小電圧AINL)の2倍に設定され、第1基準電源VRHと第2基準電源VRLの中心値はその電圧範囲の中心値と一致している。従って、補正基準電圧Vc2は、アナログ信号の電圧範囲の最小電圧AINLと一致している。A/D変換器25は、システムリセットの解除に応答して補正基準電圧Vc2をデジタル変換した値を持つ信号D1を出力し、レジスタ26はA/D変換器25の出力信号D1、つまり補正基準電圧Vc2のデジタル値(第1補正値α2)を補正データとして記憶する。
The potential difference between the first reference power supply VRH and the second reference power supply VRL is set to twice the voltage range of the analog signal (maximum voltage AINH, minimum voltage AINL), and the center value of the first reference power supply VRH and the second reference power supply VRL. Corresponds to the center value of the voltage range. Therefore, the correction reference voltage Vc2 matches the minimum voltage AINL in the voltage range of the analog signal. The A /
図5の一点鎖線は、アンプ21を介さずにアナログ信号AINをA/D変換器25により変換したデジタル値(変換コード)を示す。図5の二点差線は、アンプ21を介して入力したアナログ信号AINに対するA/D変換器25から出力されるデジタル信号D1の値、即ちアナログ信号値AOUTを示す。これら一点鎖線と二点差線の差がアンプ21によるオフセットである。そして、この二点差線により、補正基準電圧Vc2に対応する変換コード(デジタル値)が第1補正値α2である。
5 indicates a digital value (conversion code) obtained by converting the analog signal AIN by the A /
従って、アナログ信号値AOUTから第1補正値α2を減算することは、補正基準電圧Vc2を持つアナログ信号AINの変換結果であるデジタル値を零にすることである。本実施形態において、補正基準電圧Vc2は、アナログ信号の電圧範囲の最小電圧AINLと一致している。従って、本実施形態では、アナログ信号AINの変換結果を0又は正の値とするために第2補正値の値は0hとなる。つまり、演算器27は、アナログ信号値AOUTから第1補正値α2を減算することで、上記第一実施形態と同じ補正結果を得ることができる。そして、第2補正値を演算する処理を必要としないためその分演算時間が短くなるとともに、第2補正値を記憶する必要がないため演算器27の回路規模を小さくすることができる。
Therefore, subtracting the first correction value α2 from the analog signal value AOUT means that the digital value that is the conversion result of the analog signal AIN having the correction reference voltage Vc2 is made zero. In this embodiment, the correction reference voltage Vc2 matches the minimum voltage AINL in the voltage range of the analog signal. Therefore, in this embodiment, the value of the second correction value is 0h in order to set the conversion result of the analog signal AIN to 0 or a positive value. That is, the
そして、第一実施形態と同様に、演算器27は、上記演算結果(減算及び加算)の値を9ビットのデジタル値に変換し、該デジタル値を持つ信号S1を出力する。具体的には、演算器27は、10ビットの演算結果の最上位ビットを除く下位9ビットを出力信号S1として出力する。この出力信号S1の値(変換コード)の最大値及び最小値は、アナログ入力範囲(最大電圧AINH,最小電圧AINL)に対応している。従って、出力信号S1は、アナログ入力範囲(FSR:Full Scale Range)に対応するデジタル値(変換コード)、9ビットのフルコード(00h〜1FFh)の値を持つ。
As in the first embodiment, the
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(1)基準電圧生成回路32は、補正基準電圧Vc2は、アナログ信号の電圧範囲の最小電圧AINLと一致するようにした。従って、アナログ信号AINの変換結果を0又は正の値とするために第2補正値の値は0hとなる。つまり、演算器27は、アナログ信号値AOUTから第1補正値α2を減算することで、上記第一実施形態と同じ補正結果を得ることができる。そして、第2補正値を演算する処理を必要としないためその分演算時間が短くなるとともに、第2補正値を記憶する必要がないため演算器27の回路規模を小さくすることができる。
As described above, according to the present embodiment, the following effects can be obtained.
(1) The reference
(第三実施形態)
以下、本発明を具体化した第三実施形態を図6に従って説明する。
尚、説明の便宜上、図1と同様の構成については同一の符号を付してその説明を一部省略する。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIG.
For convenience of explanation, the same components as those in FIG.
図6は、ADC回路41の構成を示すブロック回路図である。このADC回路41は、図1に示すADC回路11と置き換えられる。即ち、半導体装置は、このADC回路41を備える。ADC回路41は、アンプ21とA/D変換部22aを含む。
FIG. 6 is a block circuit diagram showing a configuration of the
A/D変換部22aは、A/D変換器25aとレジスタ26aと演算器27を含む。
A/D変換器25aは、例えば逐次比較型A/D変換器であり、上記出力信号S1のビット数よりも出力信号のビット数が大きく設定されている。尚、本実施形態では、A/D変換器25aの出力ビット数は出力信号S1よりも1ビット多い10ビットに設定されている。つまり、A/D変換器25aは、入力されるアナログ信号を10ビットのデジタル信号に変換する。A/D変換器25aは、変換中に第1レベル(例えばLレベル)のライト信号WRを出力し、変換結果を出力する際に第2レベル(例えばHレベル)のライト信号WRを出力する。
The A /
The A /
レジスタ26aは、所定ビット数(本実施形態では10ビット)の記憶容量を持つ記憶部であり、例えば10個のDフリップフロップから構成される。レジスタ26aは、Hレベルのライト信号WRと後述するHレベルのイネーブル信号ENBに応答してA/D変換器25aから出力されるデジタル信号D1を補正データとして記憶する。そして、レジスタ26aは、記憶した値を持つ補正信号H1を出力する。
The
ADC回路41は、切替回路を構成する補正制御回路42を備える。補正制御回路42は、カウンタ43、レジスタ44、比較回路45を含む。カウンタ43にはA/D変換器25aから出力されるライト信号WRが入力され、該カウンタ43はライト信号WRの変化(例えば立ち上がりエッジ)をカウントする。A/D変換器25aは変換結果であるデジタル信号D1を出力するときにHレベルのライト信号WRを出力する。従って、カウンタ43はA/D変換器25aから変換結果が出力される回数、つまり、A/D変換器25aの変換回数をカウントする。
The
レジスタ44には、レジスタ26aの補正データを更新するための設定値(補正データ更新カウント)が予め記憶されている。比較回路45は、カウンタ43から出力されるカウント値とレジスタ44の設定値とを比較し、該比較結果に基づいて、カウント値と設定値とが一致しない場合にはLレベルの信号を出力し、カウント値と設定値とが一致する場合にはHレベルの信号を出力する。
The
比較回路45から出力される信号は、第2制御信号SC2として第2スイッチSW2に供給される。また、比較回路45から出力される信号は、インバータ回路24cによってレベル反転され、そのインバータ回路24cの出力信号が第1制御信号SC1として第1スイッチSW1に供給される。
The signal output from the
また、比較回路45から出力される信号はイネーブル信号ENBとしてレジスタ26a及びカウンタ43に供給される。レジスタ26aは、Lレベルのイネーブル信号ENBに応答して非活性化してデジタル信号D1の記憶を行わない。従って、レジスタ26aに記憶された補正データは変更されない。また、レジスタ26aは、Hレベルのイネーブル信号ENBに応答して活性化しライト信号WRに応答してデジタル信号D1を補正データとして記憶する。従って、レジスタ26aに記憶された補正データが変更される。
The signal output from the
カウンタ43は、Lレベルのイネーブル信号ENBが入力されている時にはライト信号WRをカウントし、Hレベルのイネーブル信号ENBが入力されている時には第2レベルのライト信号WRに応答してカウント値をリセットする。このため、比較回路45はカウンタ43がカウント値をリセットすると、Lレベルの信号を出力する。
The counter 43 counts the write signal WR when the L level enable signal ENB is input, and resets the count value in response to the second level write signal WR when the H level enable signal ENB is input. To do. Therefore, the
従って、補正制御回路42は、Lレベルの信号(第2制御信号SC2及びイネーブル信号ENB)をレジスタ44に格納された設定値に対応する期間出力し、その後、Hレベルの信号を次のライト信号WRが出力されるまでの期間つまりライト信号WRに応答してカウンタ43がカウント値をリセットするまでの期間出力する。補正制御回路42がHレベルの信号を出力する期間を通常動作期間とし、Hレベルの信号を出力する期間を補正データ取得期間とする。そして、補正制御回路42は、カウンタ43にカウント値がリセットされることで、Lレベルの信号とHレベルの信号を交互に繰り返し出力する。つまり、通常動作期間と補正データ取得期間とが交互に繰り返される。
Therefore, the
通常動作期間では、第1スイッチSW1がオンし、第2スイッチSW2がオフする。従って、この通常動作期間では、アンプ21にアナログ信号AINが入力される。このため、A/D変換器25aはアンプ21から出力されアナログ信号AINと実質的に同じレベルを持つ信号A1を変換したデジタル信号D1を出力し、演算器27はそのデジタル信号D1に対して第1補正値と第2補正値とを演算して補正後の信号S1を出力する。
In the normal operation period, the first switch SW1 is turned on and the second switch SW2 is turned off. Accordingly, the analog signal AIN is input to the
補正データ取得期間では、第2スイッチSW2がオンし、第1スイッチSW1がオフする。従って、この補正データ取得期間では、アンプ21に補正基準電圧Vcが入力される。このため、A/D変換器25aはアンプ21から出力されアナログ信号AINと実質的に同じレベルを持つ信号A1を変換したデジタル信号D1を出力し、レジスタ26aはライト信号WRに応答してデジタル信号D1を補正データとして記憶する。
In the correction data acquisition period, the second switch SW2 is turned on and the first switch SW1 is turned off. Accordingly, the correction reference voltage Vc is input to the
以上記述したように、本実施の形態によれば、第一実施形態の効果に加え、以下の効果を奏する。
(1)補正制御回路42は、A/D変換器25aの変換回数をカウントするカウンタ43と設定値を記憶するレジスタ44とを備え、A/D変換器25aがA/D変換を設定値の回数行う毎に補正データ取得期間として補正データをレジスタ26aに記憶させるようにした。従って、温度や電源電圧のドリフトによりアンプ21のオフセット量が変動した場合でも、定期的に補正データを取得することで、アンプ21のオフセットをキャンセルすることができる。
As described above, according to the present embodiment, in addition to the effects of the first embodiment, the following effects can be obtained.
(1) The
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記各実施形態において、補正値を複数回測定し、それら測定値の平均値や多数決の結果を補正データとして用いる構成としてもよい。但し、補正値を複数回測定するために複数のレジスタが必要となることはいうまでもない。
In addition, you may implement each said embodiment in the following aspects.
-In each said embodiment, it is good also as a structure which measures a correction value in multiple times and uses the average value of those measurement values, or the result of majority vote as correction data. However, it goes without saying that a plurality of registers are required to measure the correction value a plurality of times.
・上記各実施形態では、基準電圧生成回路23,32にて生成される補正基準電圧Vc,Vc2をアナログ信号の電圧範囲の中間値又はアナログ信号の電圧範囲の最小電圧AINLとしたが、任意の電圧値を生成する構成としてもよい。この場合、その補正基準電圧Vc,Vc2の電圧に応じた第2補正値を演算器27に記憶させる。
In each of the above embodiments, the correction reference voltages Vc and Vc2 generated by the reference
・上記各実施形態では、A/D変換器25,25aに供給する第1基準電源VRHと第2基準電源VRLの電位差をアナログ信号AINの電圧範囲の2倍に設定した。また、第1基準電源VRHと第2基準電源VRLの中間値とアナログ信号AINの電圧範囲の中間値とを一致させるようにした。しかし、アナログ信号AINの電圧範囲がアンプ21のオフセットにより第1基準電源VRHと第2基準電源VRLの電圧範囲を超えないように設定されていればよい。
In each of the above embodiments, the potential difference between the first reference power supply VRH and the second reference power supply VRL supplied to the A /
・上記第一,第三実施形態では、基準電圧生成回路23を2つの抵抗R1,R2により構成したが、2つ以上の抵抗により構成しても良い。また、第二実施形態では基準電圧生成回路32を4つの抵抗R11〜R14により構成したが、2つ、3つ、5つ以上の抵抗により構成しても良い。
In the first and third embodiments, the reference
・上記第一,第二実施形態では、リセット信号RSTXに基づいて第1スイッチSW1,第2スイッチSW2をオンオフ制御する制御信号SC1,SC2を生成したが、トリガ信号等の他の信号により制御信号SC1,SC2を生成するようにしてもよい。この場合、トリガ信号等を制御回路等から供給することで、任意のタイミングで補正データをレジスタ26に記憶させることができる。
In the first and second embodiments, the control signals SC1 and SC2 for controlling on / off of the first switch SW1 and the second switch SW2 are generated based on the reset signal RSTX. SC1 and SC2 may be generated. In this case, the correction data can be stored in the
・上記第三実施形態において、第二実施形態の基準電圧生成回路32を備える構成としてもよい。
・上記各実施形態では、制御回路12及び駆動回路13を備えた半導体装置10に具体化したが、D/A変換器やCPU等、他の回路を備えた半導体装置に具体化しても良い。また、図1,4,6に示す回路素子、つまりアンプ21、A/D変換器25,25a及びその周辺素子を備えた半導体装置に具体化しても良い。
In the third embodiment, the reference
In each of the embodiments described above, the
上記各実施の形態から把握できる技術的思想を以下に記載する。
(付記1)
アナログ信号が入力されるアンプと、該アンプの出力信号を所定のビット数の出力信号にアナログ−デジタル変換するA/D変換部とを備えた半導体装置であって、
補正基準電圧を生成する基準電圧生成回路と、
前記アンプの入力信号を前記アナログ信号と前記補正基準電圧とに切り替える切替回路と、を備え、
前記A/D変換部は、
前記アンプの出力信号を前記出力信号のビット数よりも多いビット数のデジタル信号に変換するA/D変換器と、
前記アンプに前記補正基準電圧を入力したときの前記A/D変換器から出力されるデジタル信号を補正データとして記憶するレジスタと、
前記アンプに前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に前記補正データを演算し、該演算結果を前記所定のビット数に変換して前記出力信号を出力する演算器と、
を備えたことを特徴とする半導体装置。
(付記2)
前記基準電圧生成回路は、前記A/D変換器の入力電圧範囲を設定する第1基準電圧と第2基準電圧との中間電圧を前記補正基準電圧として生成し、
前記演算器は、前記補正データを第1補正値とし、前記中間電圧と前記アナログ信号の電圧範囲の最小電圧との差電圧に対応するデジタル値を第2補正値として記憶し、前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に対して第1補正値及び第2補正値を演算して前記出力信号を生成することを特徴とする請求項1記載の半導体装置。
(付記3)
前記基準電圧生成回路は、前記アナログ信号の電圧範囲の最小電圧を前記補正基準電圧として生成し、
前記演算器は、前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に対して前記補正データを演算して前記出力信号を生成することを特徴とする請求項1記載の半導体装置。
(付記4)
前記切替回路は、
リセット信号に応答して前記補正基準電圧を前記アンプに供給し、一定期間経過後に前記アナログ信号を前記アンプに供給することを特徴とする請求項1,請求項2又は請求項3に記載の半導体装置。
(付記5)
前記切替回路は、
一端に前記アナログ信号が入力され、他端が前記アンプの入力端子に接続された第1スイッチと、
一端が前記基準電圧生成回路に接続され、他端が前記アンプの入力端子に接続された第2スイッチと、
前記第1スイッチ及び第2スイッチをオンオフ制御する第1制御信号及び第2制御信号を生成する内部リセット生成部とを備え、
前記内部リセット生成部は、
前記リセット信号に応答して前記第1スイッチをオフに制御するとともに前記第2スイッチをオンに制御し、一定期間経過後に前記第1スイッチをオンに制御すると共に前記第2スイッチをオフに制御するよう前記第1制御信号及び第2制御信号を生成することを特徴とする付記4記載の半導体装置。
(付記6)
前記切替回路は、
前記A/D変換器の変換回数をカウントし、該カウント値に応じて前記アナログ信号と前記補正基準電圧を交互に前記アンプに供給し、前記補正基準電圧を前記アンプに供給するときに前記レジスタに対して前記A/D変換器の変換結果を記憶させるための制御信号を生成することを特徴とする請求項1,請求項2又は請求項3に記載の半導体装置。
(付記7)
前記切替回路は、
一端に前記アナログ信号が入力され、他端が前記アンプの入力端子に接続された第1スイッチと、
一端が前記基準電圧生成回路に接続され、他端が前記アンプの入力端子に接続された第2スイッチと、
前記第1スイッチと前記第2スイッチとを交互にオンオフ制御するとともに前記制御信号を生成する補正制御回路と、
を備えたことを特徴とする付記6記載の半導体装置。
(付記8)
前記A/D変換器の変換回数をカウントするカウンタと、
設定値が記憶されたレジスタと、
前記カウンタのカウント値と前記レジスタの設定値とを比較し、該比較結果に応じて前記第1スイッチ及び第2スイッチを交互にオンオフ制御するための制御信号と、前記レジスタを制御する制御信号とを出力する比較器と、
を備えたことを特徴とする付記7記載の半導体装置。
The technical ideas that can be grasped from the above embodiments are described below.
(Appendix 1)
A semiconductor device comprising: an amplifier to which an analog signal is input; and an A / D converter that performs analog-to-digital conversion of the output signal of the amplifier into an output signal having a predetermined number of bits.
A reference voltage generation circuit for generating a corrected reference voltage;
A switching circuit for switching the input signal of the amplifier to the analog signal and the correction reference voltage,
The A / D converter is
An A / D converter that converts the output signal of the amplifier into a digital signal having a number of bits larger than the number of bits of the output signal;
A register for storing, as correction data, a digital signal output from the A / D converter when the correction reference voltage is input to the amplifier;
The correction data is calculated on the digital signal output from the A / D converter when the analog signal is input to the amplifier, the calculation result is converted into the predetermined number of bits, and the output signal is output. An arithmetic unit;
A semiconductor device comprising:
(Appendix 2)
The reference voltage generation circuit generates an intermediate voltage between a first reference voltage and a second reference voltage that sets an input voltage range of the A / D converter as the correction reference voltage,
The computing unit stores the correction data as a first correction value, stores a digital value corresponding to a difference voltage between the intermediate voltage and a minimum voltage in a voltage range of the analog signal as a second correction value, and stores the analog signal. 2. The semiconductor device according to
(Appendix 3)
The reference voltage generation circuit generates a minimum voltage in a voltage range of the analog signal as the correction reference voltage,
The arithmetic unit generates the output signal by calculating the correction data for a digital signal output from the A / D converter when the analog signal is input. Semiconductor device.
(Appendix 4)
The switching circuit is
4. The semiconductor according to
(Appendix 5)
The switching circuit is
A first switch having one end connected to the analog signal and the other end connected to the input terminal of the amplifier;
A second switch having one end connected to the reference voltage generation circuit and the other end connected to the input terminal of the amplifier;
An internal reset generator for generating a first control signal and a second control signal for controlling on / off of the first switch and the second switch;
The internal reset generation unit
Responsive to the reset signal, the first switch is controlled to be turned off and the second switch is turned on. After a certain period of time, the first switch is turned on and the second switch is turned off. The semiconductor device according to appendix 4, wherein the first control signal and the second control signal are generated.
(Appendix 6)
The switching circuit is
The number of conversions of the A / D converter is counted, the analog signal and the correction reference voltage are alternately supplied to the amplifier according to the count value, and the register is supplied when the correction reference voltage is supplied to the amplifier. 4. The semiconductor device according to
(Appendix 7)
The switching circuit is
A first switch having one end connected to the analog signal and the other end connected to the input terminal of the amplifier;
A second switch having one end connected to the reference voltage generation circuit and the other end connected to the input terminal of the amplifier;
A correction control circuit for alternately turning on and off the first switch and the second switch and generating the control signal;
The semiconductor device according to appendix 6, characterized by comprising:
(Appendix 8)
A counter for counting the number of conversions of the A / D converter;
A register in which setting values are stored;
A control signal for comparing the count value of the counter with the set value of the register, and alternately turning on and off the first switch and the second switch according to the comparison result; and a control signal for controlling the register A comparator that outputs
The semiconductor device according to appendix 7, characterized by comprising:
21 アンプ
22,22a A/D変換部
23,32 基準電圧生成回路
24 スイッチ制御回路
24a 内部リセット生成部
24b アンド回路
25,25a A/D変換器
26,26a レジスタ
27 演算器
42 スイッチ制御回路
43 カウンタ
44 レジスタ
45 比較回路
AIN アナログ信号
D1 デジタル信号
S1 出力信号
RSTX リセット信号
IRST 内部リセット信号
SW1,SW2 スイッチ
ENB イネーブル信号
WR ライト信号
SC1,SC2 制御信号
Vc、Vc2 補正基準電圧
21
Claims (5)
補正基準電圧を生成する基準電圧生成回路と、
前記アンプの入力信号を前記アナログ信号と前記補正基準電圧とに切り替える切替回路と、を備え、
前記A/D変換部は、
前記アンプの出力信号を前記出力信号のビット数よりも多いビット数のデジタル信号に変換するA/D変換器と、
前記アンプに前記補正基準電圧を入力したときの前記A/D変換器から出力されるデジタル信号を補正データとして記憶するレジスタと、
前記アンプに前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に前記補正データを演算し、該演算結果を前記所定のビット数に変換して前記出力信号を出力する演算器と、
を備えたことを特徴とする半導体装置。 A semiconductor device comprising: an amplifier to which an analog signal is input; and an A / D converter that performs analog-to-digital conversion of the output signal of the amplifier into an output signal having a predetermined number of bits.
A reference voltage generation circuit for generating a corrected reference voltage;
A switching circuit for switching the input signal of the amplifier to the analog signal and the correction reference voltage,
The A / D converter is
An A / D converter that converts the output signal of the amplifier into a digital signal having a number of bits larger than the number of bits of the output signal;
A register for storing, as correction data, a digital signal output from the A / D converter when the correction reference voltage is input to the amplifier;
The correction data is calculated on the digital signal output from the A / D converter when the analog signal is input to the amplifier, the calculation result is converted into the predetermined number of bits, and the output signal is output. An arithmetic unit;
A semiconductor device comprising:
前記演算器は、前記補正データを第1補正値とし、前記中間電圧と前記アナログ信号の電圧範囲の最小電圧との差電圧に対応するデジタル値を第2補正値として記憶し、前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に対して第1補正値及び第2補正値を演算して前記出力信号を生成することを特徴とする請求項1記載の半導体装置。 The reference voltage generation circuit generates an intermediate voltage between a first reference voltage and a second reference voltage that sets an input voltage range of the A / D converter as the correction reference voltage,
The computing unit stores the correction data as a first correction value, stores a digital value corresponding to a difference voltage between the intermediate voltage and a minimum voltage in a voltage range of the analog signal as a second correction value, and stores the analog signal. 2. The semiconductor device according to claim 1, wherein the output signal is generated by calculating a first correction value and a second correction value for a digital signal output from the A / D converter when input. .
前記演算器は、前記アナログ信号を入力したときの前記A/D変換器から出力されるデジタル信号に対して前記補正データを演算して前記出力信号を生成することを特徴とする請求項1記載の半導体装置。 The reference voltage generation circuit generates a minimum voltage in a voltage range of the analog signal as the correction reference voltage,
The arithmetic unit generates the output signal by calculating the correction data for a digital signal output from the A / D converter when the analog signal is input. Semiconductor device.
リセット信号に応答して前記補正基準電圧を前記アンプに供給し、一定期間経過後に前記アナログ信号を前記アンプに供給することを特徴とする請求項1,請求項2又は請求項3に記載の半導体装置。 The switching circuit is
4. The semiconductor according to claim 1, wherein the correction reference voltage is supplied to the amplifier in response to a reset signal, and the analog signal is supplied to the amplifier after a predetermined period. apparatus.
前記A/D変換器の変換回数をカウントし、該カウント値に応じて前記アナログ信号と前記補正基準電圧を交互に前記アンプに供給し、前記補正基準電圧を前記アンプに供給するときに前記レジスタに対して前記A/D変換器の変換結果を記憶させるための制御信号を生成することを特徴とする請求項1,請求項2又は請求項3に記載の半導体装置。 The switching circuit is
The number of conversions of the A / D converter is counted, the analog signal and the correction reference voltage are alternately supplied to the amplifier according to the count value, and the register is supplied when the correction reference voltage is supplied to the amplifier. 4. The semiconductor device according to claim 1, wherein a control signal for storing a conversion result of the A / D converter is generated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065685A JP4627200B2 (en) | 2005-03-09 | 2005-03-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065685A JP4627200B2 (en) | 2005-03-09 | 2005-03-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253909A true JP2006253909A (en) | 2006-09-21 |
JP4627200B2 JP4627200B2 (en) | 2011-02-09 |
Family
ID=37093941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005065685A Expired - Fee Related JP4627200B2 (en) | 2005-03-09 | 2005-03-09 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4627200B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5621417A (en) * | 1979-07-31 | 1981-02-27 | Mitsubishi Electric Corp | Analogue-digital converting unit |
JPS5949351A (en) * | 1982-09-11 | 1984-03-21 | Nippon Denso Co Ltd | A/d converting method of engine control device |
JPH0683541A (en) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | Analog signal processor |
JPH0685669A (en) * | 1991-11-12 | 1994-03-25 | Yokogawa Electric Corp | Auto zero correction circuit |
JPH10112650A (en) * | 1996-10-04 | 1998-04-28 | Hitachi Ltd | Analog-to-digital conversion offset correction circuit, digital-to-analog conversion offset correction circuit and codec |
-
2005
- 2005-03-09 JP JP2005065685A patent/JP4627200B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5621417A (en) * | 1979-07-31 | 1981-02-27 | Mitsubishi Electric Corp | Analogue-digital converting unit |
JPS5949351A (en) * | 1982-09-11 | 1984-03-21 | Nippon Denso Co Ltd | A/d converting method of engine control device |
JPH0685669A (en) * | 1991-11-12 | 1994-03-25 | Yokogawa Electric Corp | Auto zero correction circuit |
JPH0683541A (en) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | Analog signal processor |
JPH10112650A (en) * | 1996-10-04 | 1998-04-28 | Hitachi Ltd | Analog-to-digital conversion offset correction circuit, digital-to-analog conversion offset correction circuit and codec |
Also Published As
Publication number | Publication date |
---|---|
JP4627200B2 (en) | 2011-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI390854B (en) | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system | |
US8933830B1 (en) | Successive approximation register analog-to-digital converter and method of operating built-in self-test device for testing the converter | |
KR101068070B1 (en) | A/d converter and a/d converting method | |
JP4813568B2 (en) | Analog-to-digital converter | |
JP2014519793A (en) | Two-stage analog-to-digital converter using successive approximation register (SAR) and time-to-digital converter (TDC) | |
JP5554644B2 (en) | Solid-state imaging device | |
JP2008283556A (en) | Data processing method, data processor, solid-state imaging apparatus, imaging apparatus, electronic equipment | |
US9496888B1 (en) | Asynchronous SAR ADC with binary scaled redundancy | |
JP2015103820A (en) | Analog/digital converter and analog/digital conversion method | |
JP2015115655A (en) | Analog digital converter, and image sensor | |
KR20130015162A (en) | Ananlog digital converter, image sensor comprising this, and apparatus comprising the image sensor | |
EP3047574A1 (en) | Pipelined successive approximation analog-to-digital converter | |
JP2016513898A (en) | Estimating defects in time-interleaved analog / digital converters | |
JP2010035140A (en) | Analog-to-digital converter | |
JP2015103856A (en) | Analog/digital converter and analog/digital conversion method | |
JP2013106225A (en) | Imaging apparatus and imaging system | |
JP2008042380A (en) | Analog/digital converter | |
KR101711542B1 (en) | Range-scaled composite pipeline analog-to-digital converter | |
JP4627200B2 (en) | Semiconductor device | |
JP2001024509A (en) | Sequential comparator ad converter of charge redistribution self-correcting system | |
US8587465B2 (en) | Successive approximation analog to digital converter with comparator input toggling | |
JP2017005332A (en) | Cyclic ad converter, digital corrector for cyclic ad converter, and method thereof | |
JP2007506340A (en) | Method for adjusting multi-bit digital-analog converter, multi-bit digital-analog converter to which this method is applied, and converter provided with said multi-bit digital-analog converter | |
JP5190014B2 (en) | Integrating AD conversion circuit and AD conversion method | |
JP2007201897A (en) | A/d converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101104 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4627200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |