JPH0683541A - Analog signal processor - Google Patents
Analog signal processorInfo
- Publication number
- JPH0683541A JPH0683541A JP4255393A JP25539392A JPH0683541A JP H0683541 A JPH0683541 A JP H0683541A JP 4255393 A JP4255393 A JP 4255393A JP 25539392 A JP25539392 A JP 25539392A JP H0683541 A JPH0683541 A JP H0683541A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- signal
- correction
- conversion
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、アナログ信号処理シ
ステム等における誤差補正機能を有するアナログ信号処
理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal processing device having an error correcting function in an analog signal processing system or the like.
【0002】[0002]
【従来の技術】図3は従来のアナログ信号処理装置を示
すブロック図である。図において、1はアナログ入力信
号Aが加えられるバッファ増幅回路、2はバッファ増幅
回路1の出力信号DをデジタルデータEに変換するA/
D変換回路、3はA/D変換回路のデジタルデータEを
処理するデータ処理プロセッサ、4はA/D変換回路2
の基準入力信号B、基準グランドCの発生回路、6はバ
ッファ増幅回路1のオフセット補正回路、7はバッファ
増幅回路1のゲイン補正回路である。2. Description of the Related Art FIG. 3 is a block diagram showing a conventional analog signal processing device. In the figure, 1 is a buffer amplifier circuit to which an analog input signal A is added, and 2 is an A / that converts an output signal D of the buffer amplifier circuit 1 into digital data E.
D conversion circuit, 3 is a data processor for processing the digital data E of the A / D conversion circuit, and 4 is the A / D conversion circuit 2.
Of the reference input signal B and the reference ground C, 6 is an offset correction circuit of the buffer amplifier circuit 1, and 7 is a gain correction circuit of the buffer amplifier circuit 1.
【0003】次に動作について説明する。アナログ入力
信号Aは、バッファ増幅回路1によってマッチングされ
る。マッチングされたバッファ増幅回路1の出力信号D
は、A/D変換回路2へ入力され、デジタルデータEに
変換される。この時A/D変換回路2は、基準入力信号
Bと基準グランドCを基にして変換動作する。変換され
たデジタルデータEは、データ処理プロセッサ3で用途
に応じて処理される。Next, the operation will be described. The analog input signal A is matched by the buffer amplifier circuit 1. Output signal D of the matched buffer amplifier circuit 1
Is input to the A / D conversion circuit 2 and converted into digital data E. At this time, the A / D conversion circuit 2 performs a conversion operation based on the reference input signal B and the reference ground C. The converted digital data E is processed by the data processor 3 according to the purpose.
【0004】バッファ増幅回路1及びA/D変換回路2
は、その特性上、オフセット誤差やゲイン誤差を発生す
る。このため、オフセット補正回路6とゲイン補正回路
7を設けて適宜補正を行うようにしている。オフセット
誤差とは、入力の大小にかかわらず、一定の大きさで出
力にずれが発生することを言う。またゲイン誤差とは、
入力の大小にかかわらず、一定の倍率で出力にずれが発
生することを言う。なお、各補正回路6,7には、外部
から補正用の基準信号が加えられている。また、アナロ
グ入力信号Aは、画像信号、音声信号、その他種々の測
定信号等であってよい。Buffer amplifier circuit 1 and A / D conversion circuit 2
Causes an offset error and a gain error due to its characteristics. For this reason, the offset correction circuit 6 and the gain correction circuit 7 are provided to perform appropriate correction. The offset error means that the output is deviated by a certain amount regardless of the size of the input. And the gain error is
It means that the output shifts at a constant magnification regardless of the size of the input. A reference signal for correction is externally added to each of the correction circuits 6 and 7. Further, the analog input signal A may be an image signal, a sound signal, other various measurement signals, or the like.
【0005】[0005]
【発明が解決しようとする課題】従来のアナログ信号処
理装置は以上のように構成されているので、外部から補
正のための基準となる信号を入力して、手動で各補正回
路6,7によって補正する必要があった。誤差の発生要
因としては、回路部品の定数のばらつきによるものと、
周辺環境、経時変化によるもの等がある。前者による誤
差は、装置の設置前に一度補正すればよい。しかし、後
者による誤差は、その発生が認められた時、あるいは予
測される時に、稼働中の装置を一旦停止させて上記補正
作業を実施する必要があった。これは、外部に補正用の
基準信号発生装置を必要とすること、装置の稼働率の低
下及び補正作業によるコストの増加となる等の問題点が
あった。Since the conventional analog signal processing device is constructed as described above, a reference signal for correction is input from the outside and manually operated by the correction circuits 6 and 7. It had to be corrected. The cause of the error is due to the variation in the constants of the circuit parts,
There are things such as the surrounding environment and changes over time. The former error may be corrected once before the installation of the device. However, when the occurrence of the error due to the latter is recognized or predicted, it is necessary to temporarily stop the operating apparatus and perform the above correction work. This has the problems that an external reference signal generator for correction is required, the operating rate of the device is reduced, and the cost for correction work is increased.
【0006】この発明は、上記のような問題点を解消す
るためになされたもので、外部から補正用の基準信号の
入力を不要とし、また、装置の停止や補正作業をしなく
とも、オフセット誤差とゲイン誤差の補正を可能とする
アナログ信号処理装置を得ることを目的とする。The present invention has been made in order to solve the above-mentioned problems, and eliminates the need for inputting a reference signal for correction from the outside, and the offset can be obtained without stopping the apparatus or performing the correction work. An object of the present invention is to obtain an analog signal processing device capable of correcting an error and a gain error.
【0007】[0007]
【課題を解決するための手段】この発明に係るアナログ
信号処理装置は、アナログ入力信号と第1の基準信号と
第2の基準信号とを択一的に切換えてバッファ増幅回路
を通じてA/D変換回路に加えるように成し、第1,第
2の基準信号のA/D変換値とそれらの真の変換値とに
基づいてアナログ入力信号の変換値を補正するようにし
たものである。SUMMARY OF THE INVENTION An analog signal processing device according to the present invention selectively switches between an analog input signal, a first reference signal and a second reference signal and performs A / D conversion through a buffer amplifier circuit. It is added to the circuit, and the conversion value of the analog input signal is corrected based on the A / D conversion values of the first and second reference signals and their true conversion values.
【0008】[0008]
【作用】この発明における第1,第2の基準信号は、ア
ナログ入力信号と同じ回路によってバッファ増幅、A/
D変換される。従って、そのA/D変換値は、アナログ
入力信号の変換データと同じ誤差を含んでいるとみなす
ことができる。ゲイン誤差は、基準入力信号(第2の基
準信号)の変換値から基準グランド(第1の基準信号)
の変換値を減じたものを、基準入力信号の真の変換値か
ら基準グランドの真の変換値を減じたもので除した商で
求めることができる。即ち、 ゲイン誤差=(基準入力信号の変換値−基準グランドの
変換値) ÷(基準入力信号の真の変換値−基準グラン
ドの真の変換値) 補正済みアナログ入力変換値は、アナログ入力信号の変
換値から基準グランドの変換値を減じたものを、ゲイン
誤差で除した商に基準グランドの真の変換値を加えるこ
とで求めることができる。即ち、 補正済みアナログ入力変換値={ (アナログ入力信号
の変換値−基準グランドの変換値)÷ ゲイン誤差 }
+ 基準グランドの真の変換値 上式において、 (アナログ入力信号の変換値−基準グランドの真の変換
値) の演算によりオフセット誤差が相殺される。The first and second reference signals in the present invention are buffer-amplified by the same circuit as the analog input signal,
D converted. Therefore, it can be considered that the A / D conversion value includes the same error as the conversion data of the analog input signal. The gain error is calculated from the converted value of the reference input signal (second reference signal) to the reference ground (first reference signal).
It is possible to obtain a value obtained by subtracting the converted value of the above-mentioned value by dividing the true converted value of the reference input signal by the true converted value of the reference ground. That is, gain error = (conversion value of reference input signal−conversion value of reference ground) / (true conversion value of reference input signal−true conversion value of reference ground) The corrected analog input conversion value is the analog input signal conversion value. The value obtained by subtracting the converted value of the reference ground from the converted value can be obtained by adding the true converted value of the reference ground to the quotient obtained by dividing by the gain error. That is, corrected analog input conversion value = {(conversion value of analog input signal−conversion value of reference ground) ÷ gain error}
+ True converted value of reference ground In the above equation, the offset error is canceled by the calculation of (converted value of analog input signal-true converted value of reference ground).
【0009】[0009]
【実施例】 実施例1.以下、この発明の一実施例を図について説明
する。図1においては図3と対応する部分には同一符号
を付して説明を省略する。図1において、5はアナログ
入力信号Aと基準入力信号Bと基準グランドCとのうち
の1つの信号を選択してバッファ増幅回路1に加えるス
イッチ手段で、本実施例ではアナログマルチプレクサ5
が用いられている。このアナログマルチプレクサ5は、
データ処理プロセッサ3からの制御信号Fにより切換え
制御される。なお、上記基準グランドCを第1の基準信
号とし、上記基準入力信号Bを第2の基準信号とする。EXAMPLES Example 1. An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, parts corresponding to those in FIG. In FIG. 1, reference numeral 5 is a switch means for selecting one of the analog input signal A, the reference input signal B, and the reference ground C and adding it to the buffer amplifier circuit 1. In the present embodiment, the analog multiplexer 5 is used.
Is used. This analog multiplexer 5
The switching is controlled by a control signal F from the data processor 3. The reference ground C is the first reference signal, and the reference input signal B is the second reference signal.
【0010】次に動作について説明する。図2はデータ
処理プロセッサのソフトウエアのフローチャートであ
る。先ず、ステップST1でアナログマルチプレクサ5
により、基準グランドCを選択し、ステップST2でそ
のA/D変換値をDATA1に格納する。次に、ステッ
プST3で基準入力信号Cを選択し、ステップST4で
そのA/D変換値をDATA2に格納する。次にステッ
プST5でアナログ入力信号Aを選択し、ステップST
6でそのA/D変換値をDATA3に格納する。一方、
予めデータ処理プロセッサ3のプログラム中に、基準グ
ランドCの真のA/D変換値をBASE1、基準入力信
号Bの真のA/D変換値をBASE2として用意してお
く。Next, the operation will be described. FIG. 2 is a software flowchart of the data processor. First, in step ST1, the analog multiplexer 5
Thus, the reference ground C is selected, and the A / D converted value is stored in DATA1 in step ST2. Next, the reference input signal C is selected in step ST3, and the A / D converted value is stored in DATA2 in step ST4. Next, at step ST5, the analog input signal A is selected, and at step ST
At 6, the A / D converted value is stored in DATA3. on the other hand,
In the program of the data processor 3, the true A / D converted value of the reference ground C is prepared as BASE1 and the true A / D converted value of the reference input signal B is prepared as BASE2.
【0011】ステップST7では、 GAIN ← (DATA2−DATA1) ÷(BASE2−BASE1)‥‥‥‥‥(1) の演算をし、GAINにゲイン誤差が格納される。ステ
ップST8では、 DATA ← (DATA3−DATA1)÷GAIN +BASE1‥‥‥‥‥‥‥‥‥‥‥‥‥(2) の演算によって、DATAにゲイン補正及びオフセット
補正されたアナログ入力変換データが格納される。な
お、上記(2)式における(DATA3−DATA1)
により、オフセット補正が行われている。In step ST7, GAIN ← (DATA2-DATA1) ÷ (BASE2-BASE1) (1) is calculated, and the gain error is stored in GAIN. In step ST8, the gain-corrected and offset-corrected analog input conversion data is stored in DATA by the calculation of DATA ← (DATA3-DATA1) ÷ GAIN + BASE1 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ It In addition, (DATA3-DATA1) in the above formula (2)
Due to this, the offset correction is performed.
【0012】[0012]
【発明の効果】以上のように、この発明によれば、2つ
の基準信号の実際のA/D変換値とそれらの真の変換値
とにより、アナログ入力信号のA/D変換値を補正する
ように構成したので、 (1)アナログ信号処理装置の誤差を補正する場合、シ
ステムの停止、外部からの基準信号の入力による手動操
作が不要となる。 (2)ゲイン補正回路、オフセット補正回路が不要とな
る。 (3)処理毎に誤差の補正をすることにより、より正確
な補正が可能である。 (4)基準信号は通常は変化しないことから、基準信号
に大きな変化があった場合は、装置の異常とみなすこと
ができ、簡単に自己異常の検出をすることも可能であ
る。などの効果がある。As described above, according to the present invention, the A / D conversion value of the analog input signal is corrected by the actual A / D conversion values of the two reference signals and their true conversion values. With this configuration, (1) when correcting the error of the analog signal processing device, it is not necessary to stop the system or manually operate the system by inputting a reference signal from the outside. (2) The gain correction circuit and the offset correction circuit are unnecessary. (3) More accurate correction is possible by correcting the error for each process. (4) Since the reference signal normally does not change, if there is a large change in the reference signal, it can be regarded as an abnormality of the device, and it is also possible to easily detect self-abnormality. And so on.
【図1】この発明の一実施例によるアナログ信号処理装
置を示すブロック図である。FIG. 1 is a block diagram showing an analog signal processing device according to an embodiment of the present invention.
【図2】この発明の一実施例によるアナログ信号処理装
置の補正処理を示すフローチャートである。FIG. 2 is a flowchart showing a correction process of the analog signal processing device according to the embodiment of the present invention.
【図3】従来のアナログ信号処理装置を示すブロック図
である。FIG. 3 is a block diagram showing a conventional analog signal processing device.
1 バッファ増幅回路 2 A/D変換回路 3 データ処理プロセッサ 5 アナログマルチプレクサ(スイッチ手段) A アナログ入力信号 B 基準入力信号(第2の基準信号) C 基準グランド(第1の基準信号) D 出力信号 1 buffer amplifier circuit 2 A / D conversion circuit 3 data processor 5 analog multiplexer (switch means) A analog input signal B reference input signal (second reference signal) C reference ground (first reference signal) D output signal
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成5年1月6日[Submission date] January 6, 1993
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0004[Correction target item name] 0004
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0004】バッファ増幅回路1及びA/D変換回路2
は、その特性上、オフセット誤差やゲイン誤差を発生す
る。このため、オフセット補正回路6とゲイン補正回路
7を設けて適宜補正を行うようにしている。オフセット
誤差とは、入力の大小にかかわらず、一定の大きさで出
力にずれが発生することを言う。またゲイン誤差とは、
入力の大小にかかわらず、一定の倍率で出力にずれが発
生することを言う。また、アナログ入力信号Aは、画像
信号、音声信号、その他種々の測定信号等であってよ
い。Buffer amplifier circuit 1 and A / D conversion circuit 2
Causes an offset error and a gain error due to its characteristics. For this reason, the offset correction circuit 6 and the gain correction circuit 7 are provided to perform appropriate correction. The offset error means that the output is deviated by a certain amount regardless of the size of the input. And the gain error is
It means that the output shifts at a constant magnification regardless of the size of the input . Also, the analog input signal A, an image signal, audio signal, and may be other various measurement signals and the like.
【手続補正2】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0005[Name of item to be corrected] 0005
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0005】[0005]
【発明が解決しようとする課題】従来のアナログ信号処
理装置は以上のように構成されているので、外部から、
アナログ入力信号Aとして基準となる信号を入力し、デ
ジタルデータEを見て、手動で各補正回路6,7によっ
て補正する必要があった。誤差の発生要因としては、回
路部品の定数のばらつきによるものと、周辺環境、経時
変化によるもの等がある。前者による誤差は、装置の設
置前に一度補正すればよい。しかし、後者による誤差
は、その発生が認められた時、あるいは予測される時
に、稼働中の装置を一旦停止させて上記補正作業を実施
する必要があった。これは、外部に補正用の基準信号発
生装置を必要とすること、装置の稼働率の低下及び補正
作業によるコストの増加となる等の問題点があった。Since the conventional analog signal processing device is constructed as described above ,
Input a reference signal as analog input signal A and
By looking at the digital data E, manually correct each correction circuit 6 and 7.
Needed to be corrected. Factors that cause the error include variations in constants of circuit components, ambient environment, and changes over time. The former error may be corrected once before the installation of the device. However, when the occurrence of the error due to the latter is recognized or predicted, it is necessary to temporarily stop the operating apparatus and perform the above correction work. This has the problems that an external reference signal generator for correction is required, the operating rate of the device is reduced, and the cost for correction work is increased.
Claims (1)
2の基準信号とのうちの1つの信号を選択するスイッチ
手段と、上記スイッチ手段で選択された信号が加えられ
るバッファ増幅回路と、上記バッファ増幅回路の出力信
号をデジタルデータに変換するA/D変換回路と、上記
スイッチ手段が上記第1,第2の基準信号を選択したと
きに上記A/D変換回路から得られるA/D変換値と予
め用意された上記第1,第2の基準信号の真のA/D変
換値とに基づいて上記スイッチ手段が上記アナログ入力
信号を選択したときに上記A/D変換回路から得られる
A/D変換値を補正するデータ処理プロセッサとを備え
たアナログ信号処理装置。1. A switch means for selecting one of an analog input signal, a first reference signal and a second reference signal, and a buffer amplifier circuit to which the signal selected by the switch means is added. An A / D conversion circuit for converting the output signal of the buffer amplification circuit into digital data, and an A / D conversion circuit obtained from the A / D conversion circuit when the switch means selects the first and second reference signals. Obtained from the A / D conversion circuit when the switch means selects the analog input signal based on the conversion value and the true A / D conversion values of the first and second reference signals prepared in advance. An analog signal processing device comprising a data processor for correcting an A / D conversion value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4255393A JPH0683541A (en) | 1992-09-01 | 1992-09-01 | Analog signal processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4255393A JPH0683541A (en) | 1992-09-01 | 1992-09-01 | Analog signal processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0683541A true JPH0683541A (en) | 1994-03-25 |
Family
ID=17278144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4255393A Pending JPH0683541A (en) | 1992-09-01 | 1992-09-01 | Analog signal processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0683541A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100387233B1 (en) * | 1995-11-08 | 2003-08-19 | 삼성전자주식회사 | Method and device for detecting data of data storage |
JP2006253909A (en) * | 2005-03-09 | 2006-09-21 | Fujitsu Ltd | Semiconductor device |
WO2011030518A1 (en) * | 2009-09-14 | 2011-03-17 | 株式会社日立ハイテクノロジーズ | Signal processing device, mass spectrometer, and photometer |
-
1992
- 1992-09-01 JP JP4255393A patent/JPH0683541A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100387233B1 (en) * | 1995-11-08 | 2003-08-19 | 삼성전자주식회사 | Method and device for detecting data of data storage |
JP2006253909A (en) * | 2005-03-09 | 2006-09-21 | Fujitsu Ltd | Semiconductor device |
WO2011030518A1 (en) * | 2009-09-14 | 2011-03-17 | 株式会社日立ハイテクノロジーズ | Signal processing device, mass spectrometer, and photometer |
US8633841B2 (en) | 2009-09-14 | 2014-01-21 | Hitachi High-Technologies Corporation | Signal processing device, mass spectrometer, and photometer |
JP5645829B2 (en) * | 2009-09-14 | 2014-12-24 | 株式会社日立ハイテクノロジーズ | Signal processing apparatus, mass spectrometer, and photometer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0683541A (en) | Analog signal processor | |
JP4163570B2 (en) | A / D converter | |
JP5205942B2 (en) | Zero point correction circuit | |
US20220225025A1 (en) | Signal processing apparatus and signal processing method | |
JP2000074696A (en) | Direction error compensating device for encoder | |
JP3260005B2 (en) | A / D conversion processing method | |
US11784654B2 (en) | Digital-to-analog conversion apparatus and method having signal calibration mechanism | |
JP2001133489A (en) | Rms-measuring device | |
JP2624920B2 (en) | Vertical amplifier calibration system for multi-phenomenon oscilloscope | |
US20050063287A1 (en) | Optical disk reproducing apparatus, and offset adjustment method | |
JPS6068725A (en) | Analog-digital converter | |
JP2745937B2 (en) | Transmission level control circuit | |
JP2000188548A (en) | Data collecting device | |
JPH07230320A (en) | Servo controller | |
JP2765091B2 (en) | Video synthesis control device | |
JPH05324856A (en) | Analog signal input/output device | |
JPH06303019A (en) | Drift correction method in antenna tracking device | |
JPH0829194A (en) | High gain d/a conversion circuit of signal-converting part of synchronous electric machinery | |
JPH0677826A (en) | A/d converter | |
JPH06125272A (en) | Analog input device | |
JPH08307177A (en) | Gain control circuit | |
JP2000283750A (en) | Method for correcting detected-angle data | |
JPH06224757A (en) | A/d converter | |
JPS62271103A (en) | Controller | |
JP2000083318A (en) | Digital relay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090705 |
|
LAPS | Cancellation because of no payment of annual fees |