JP3260005B2 - A / D conversion processing method - Google Patents

A / D conversion processing method

Info

Publication number
JP3260005B2
JP3260005B2 JP10241893A JP10241893A JP3260005B2 JP 3260005 B2 JP3260005 B2 JP 3260005B2 JP 10241893 A JP10241893 A JP 10241893A JP 10241893 A JP10241893 A JP 10241893A JP 3260005 B2 JP3260005 B2 JP 3260005B2
Authority
JP
Japan
Prior art keywords
processing
analog input
data
conversion
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10241893A
Other languages
Japanese (ja)
Other versions
JPH06314169A (en
Inventor
祥平 鈴木
政雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10241893A priority Critical patent/JP3260005B2/en
Publication of JPH06314169A publication Critical patent/JPH06314169A/en
Application granted granted Critical
Publication of JP3260005B2 publication Critical patent/JP3260005B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はアナログ信号を取り込
み、これをA/D変換して処理する処理ボードなどで使
用されるA/D変換処理方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D conversion processing system used in a processing board for taking in an analog signal, A / D converting the analog signal and processing it.

【0002】[0002]

【従来の技術】各種の処理を行なう計算機内に配置さ
れ、計算機内の電源電圧などのアナログ信号を取り込ん
でこれを処理する処理ボードでは、アナログ信号を取り
込んでA/D変換してデータを生成するA/Dコンバー
タ回路や、このA/Dコンバータ回路によって得られた
データを処理するマイクロプロセッサなどのCPUと、
このCPUの動作を規定するプログラムおよび各種の定
数データが格納されているROMと、前記CPUの作業
エリアなどとして使用されるRAM、前記CPUの処理
結果などを上位装置に伝送するシリアル入出力回路など
を備えている。
2. Description of the Related Art A processing board which is arranged in a computer for performing various processes, takes in an analog signal such as a power supply voltage in the computer, and processes the analog signal, takes in the analog signal, performs A / D conversion, and generates data. An A / D converter circuit, and a CPU such as a microprocessor that processes data obtained by the A / D converter circuit;
A ROM storing a program for defining the operation of the CPU and various constant data, a RAM used as a work area of the CPU, a serial input / output circuit for transmitting processing results of the CPU to a host device, and the like; It has.

【0003】そして、処理対象となる電源電圧などのア
ナログ信号を取り込むとともに、これをA/D変換して
データを生成した後、ROMに格納されているプログラ
ムなどに基づいて前記データを処理して、この処理動作
によって得られたデータを上位計算機に伝送する。
Then, an analog signal such as a power supply voltage to be processed is taken in, the data is A / D converted to generate data, and the data is processed based on a program stored in a ROM. The data obtained by this processing operation is transmitted to the host computer.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た従来の処理ボードにおいては、次に述べるような問題
があった。
However, the above-mentioned conventional processing board has the following problems.

【0005】すなわち、処理対象となるアナログ信号を
取込み、これをA/Dコンバータ回路によってA/D変
換してデータを作成し、このデータを処理するようにし
ているので、A/Dコンバータ回路を構成する素子のバ
ラツキによって量子化誤差が発生してしまう。
That is, an analog signal to be processed is fetched, A / D converted by an A / D converter circuit to create data, and this data is processed. Quantization errors occur due to variations in constituent elements.

【0006】このため、従来、A/Dコンバータ回路を
構成する素子のバラツキを小さくしたり、高精度な素子
を使用したりすることにより、量子化誤差を小さくする
ようにしているが、素子のバラツキを小さくするために
は、ハードウェアの調整作業などの厄介な作業を行なわ
なければならず、また高精度な素子を使用するとコスト
が高くなってしまうという問題があった。
For this reason, conventionally, the quantization error is reduced by reducing the variation of the elements constituting the A / D converter circuit or by using a high-precision element. In order to reduce the variation, it is necessary to perform a troublesome operation such as a hardware adjustment operation, and there is a problem that using a high-precision element increases the cost.

【0007】本発明は上記の事情に鑑み、高価な素子を
使用することなく、またハードウェアなどの調整作業を
行なうことなく、アナログ信号をデジタル信号に変換す
るときの量子化誤差を小さくして処理精度を大幅に向上
させることができるA/D変換処理方式を提供すること
を目的としている。
In view of the above circumstances, the present invention reduces the quantization error when converting an analog signal into a digital signal without using expensive elements and without performing adjustment work such as hardware. It is an object of the present invention to provide an A / D conversion processing method capable of greatly improving processing accuracy.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めに本発明によるA/D変換処理方式は、複数のアナロ
グ入力信号が入力され、選択された前記アナログ入力信
号の1つをA/D変換を行うA/D変換回路と、前記複
数のアナログ入力信号の1つを選択し、前記A/D変換
回路からのデジタル信号を補正処理して、上位装置に出
力する処理回路とを有し、前記処理回路は、前記上位装
置からのしきい値設定コマンドに従い、各アナログ入力
信号に対するしきい値を内部のメモリに格納し、これに
続き、前記複数のアナログ入力信号を適宜選択して、そ
の前記A/D変換回路からの出力と、当該アナログ入力
信号に対応する予め設定された設定値とを比較して、そ
の差分を補正値として前記アナログ入力信号毎に前記内
部メモリに格納し、前記上位装置からの測定開始コマン
ドに応答して、前記複数のアナログ入力信号の1つを選
択し、その前記A/D変換回路からのデジタル信号と、
前記内部メモリから読み出した当該アナログ入力信号に
対応する前記補正値とを演算して補正処理し、前記補正
処理した値と前記内部メモリから読み出した対応するし
きい値とを比較して、異常検知した場合、前記上位装置
に異常報知を行うものであることを特徴としている。
In order to achieve the above object, an A / D conversion processing system according to the present invention comprises a plurality of analog / digital converters.
Input signal is input and the selected analog input signal is
An A / D conversion circuit for performing A / D conversion on one of the signals;
Select one of a number of analog input signals and perform the A / D conversion
The digital signal from the circuit is corrected and output to the host device.
And a processing circuit for controlling the host device.
Each analog input according to the threshold setting command from the
The threshold for the signal is stored in internal memory,
Subsequently, the plurality of analog input signals are appropriately selected and
Output from the A / D conversion circuit and the analog input
Compare the preset value corresponding to the signal with the preset value.
As a correction value for each analog input signal.
Command to start measurement from the higher-level device.
Select one of the plurality of analog input signals in response to the
A digital signal from the A / D conversion circuit;
The analog input signal read from the internal memory
The correction processing is performed by calculating the corresponding correction value.
The processed value corresponds to the corresponding value read from the internal memory.
If an abnormality is detected by comparing with a threshold value,
It is characterized in that abnormality notification is performed.

【0009】[0009]

【作用】上記の構成において、上位装置からの指令に応
答して、測定開始に先立ち、各アナログ入力信号に対す
るしきい値を内部のメモリに格納し、複数のアナログ入
力信号を適宜選択して、そのA/D変換回路からの出力
と、当該アナログ入力信号に対応する予め設定された設
定値とを比較して、その差分を補正値とされ、アナログ
入力信号毎に内部メモリに格納される。 次いで、測定開
始コマンドに応答して、複数のアナログ入力信号の1つ
を選択し、そのA/D変換回路からのデジタル信号と、
内部メモリから読み出した当該アナログ入力信号に対応
する前記補正値とを演算して補正処理される。 この補正
処理した値と内部メモリから読み出した対応するしきい
値とを比較して、異常検知した場合、上位装置に異常報
知を行なわれる。
According to the above arrangement, in response to a command from a higher-level device,
Before starting the measurement,
Stored in the internal memory, and
Output signal from the A / D conversion circuit
And a preset setting corresponding to the analog input signal.
Compared to the fixed value, the difference is taken as the correction value,
Each input signal is stored in the internal memory. Then, open the measurement
One of the multiple analog input signals in response to the start command
And a digital signal from the A / D conversion circuit,
Corresponds to the analog input signal read from the internal memory
And the correction value is calculated. This correction
Processed value and corresponding threshold read from internal memory
If an error is detected by comparing the value with the
Knowledge is done.

【0010】[0010]

【実施例】図1は本発明によるA/D変換処理方式の一
実施例を適用した処理ボードの一例を示すブロック図で
ある。
FIG. 1 is a block diagram showing an example of a processing board to which an embodiment of an A / D conversion processing system according to the present invention is applied.

【0011】この図に示す処理ボード1はA/Dコンバ
ータ回路2と、シリアル入出力回路(SIO)3と、処
理回路4と、これらA/Dコンバータ回路2〜処理回路
4とを相互に接続するバス5とを備えており、処理対象
となるアナログ信号、例えば計算機内の電源電圧や温度
信号などのアナログ信号を取り込み、これをA/D変換
するとともに、このA/D変換処理によって得られたデ
ータを補正した後、処理し、この処理結果に基づいて上
位装置に伝送する必要があると判断したとき、シリアル
入出力回路3を介して処理結果を上位装置6に伝送す
る。
A processing board 1 shown in FIG. 1 connects an A / D converter circuit 2, a serial input / output circuit (SIO) 3, a processing circuit 4, and these A / D converter circuits 2 to 4 mutually. And an analog signal to be processed, for example, an analog signal such as a power supply voltage and a temperature signal in a computer, and A / D-converting the analog signal. After the data is corrected, the data is processed. When it is determined that the data needs to be transmitted to the host device based on the processing result, the processing result is transmitted to the host device 6 via the serial input / output circuit 3.

【0012】A/Dコンバータ回路2は前記処理回路4
から出力される選択指令に基づいて第1入力端子〜第9
入力端子に入力されるアナログ信号のいずれかを選択す
るとともに、選択したアナログ信号をA/D変換してデ
ータを生成し、これを前記処理回路4に供給する。
The A / D converter circuit 2 includes the processing circuit 4
Input terminal to ninth input terminal based on a selection command output from
An analog signal input to the input terminal is selected, and the selected analog signal is A / D converted to generate data and supplied to the processing circuit 4.

【0013】また、シリアル入出力回路3は前記処理回
路4からパラレル形式のデータが出力されたとき、これ
を取り込むともとに、シリアル形式のデータに変換して
上位装置6に伝送し、またこの上位装置6からシリアル
形式のデータが出力されたとき、これを取り込むともと
に、パラレル形式のデータに変換して前記処理回路4に
供給する。
When the parallel input / output circuit 3 outputs the parallel data from the processing circuit 4, the serial input / output circuit 3 converts the data into serial data and transmits it to the host device 6. When serial format data is output from the host device 6, it is taken in, converted to parallel format data and supplied to the processing circuit 4.

【0014】処理回路4は各種のデータ処理を行なうマ
イクロプロセッサなどのCPU10と、このCPU10
の動作を規定するプログラムや各種の定数データなどが
格納されるROM11と、前記CPU10の作業エリア
などとして使用されるRAM12と、前記CPU10で
使用される各種の補正データ、例えば前記A/Dコンバ
ータ回路2によって得られた基準データ(例えば、電源
電圧)の測定データと、この基準データの設定値データ
との差に基づいて得られた補正値データなどを格納する
EEPROM(電気的に消去可能なROM)13とを備
えており、前記ROM11に格納されているプログラム
に基づいてA/Dコンバータ回路2を制御して電源電圧
や温度信号をA/D変換させて補正値を演算する補正値
演算処理や、前記A/Dコンバータ回路2を制御してア
ナログ信号をA/D変換させてデータを生成させるA/
D変換処理、このA/D変換処理によって得られたデー
タを前記補正値演算処理によって得られた補正値データ
によって補正する補正処理、この補正処理によって得ら
れたデータを加工する加工処理、前記A/D変換処理や
前記加工処理によって得られたデータを前記シリアル入
出力回路3に供給して上位装置6に伝送する処理などの
処理を行なう。
The processing circuit 4 includes a CPU 10 such as a microprocessor for performing various data processing,
ROM 11 that stores a program defining various operations and various constant data, RAM 12 used as a work area of the CPU 10, various correction data used in the CPU 10, for example, the A / D converter circuit (Electrically erasable ROM) for storing correction value data and the like obtained based on the difference between the measurement data of the reference data (for example, power supply voltage) obtained by the method 2 and the set value data of the reference data. A correction value calculation process for controlling the A / D converter circuit 2 based on a program stored in the ROM 11 to A / D convert a power supply voltage and a temperature signal to calculate a correction value. And an A / D converter that controls the A / D converter circuit 2 to A / D convert an analog signal to generate data.
D conversion processing, correction processing for correcting data obtained by the A / D conversion processing with correction value data obtained by the correction value calculation processing, processing processing for processing data obtained by this correction processing, A process such as a process of supplying data obtained by the / D conversion process and the processing process to the serial input / output circuit 3 and transmitting the data to the higher-level device 6 is performed.

【0015】次に、図2に示すフローチャートを参照し
ながら、この実施例の動作を説明する。
Next, the operation of this embodiment will be described with reference to the flowchart shown in FIG.

【0016】まず、一連の処理(他の処理)が終了する
と、処理ボード1のCPU10は上位装置6からしきい
値設定コマンドが出力され、シリアル入出力回路3によ
ってこれが受信されているかどうかをチェックし(ステ
ップST1)、このしきい値設定コマンドが受信されて
いれば、このしきい値設定コマンドに含まれているA/
Dコンバータ回路2の第1入力端子〜第9入力端子毎の
しきい値を取り込んでこれをEEPROM13に記憶さ
せる(ステップST2)。
First, when a series of processing (other processing) is completed, the CPU 10 of the processing board 1 outputs a threshold setting command from the host device 6 and checks whether or not this is received by the serial input / output circuit 3. Then, if the threshold setting command has been received (step ST1), A / A
The threshold value for each of the first to ninth input terminals of the D converter circuit 2 is fetched and stored in the EEPROM 13 (step ST2).

【0017】この後、CPU10は補正値の算出処理1
5を実行する。
Thereafter, the CPU 10 executes a correction value calculation process 1
Step 5 is executed.

【0018】この補正値の算出処理15では、CPU1
0は最初、A/Dコンバータ回路2の第1入力端子に入
力されている測定対象となるアナログ信号、例えば予め
電圧値が分かっている+5Vの電源電圧信号をA/D変
換させるとともに(ステップST3)、このA/D変換
処理によって得られた電圧データの値と、前記電源電圧
信号の値を示す設定値データ(この設定値データは+5
Vの値を示している)とを比較し、これらの差を補正値
として(ステップST4)、EEPROM13に格納す
る(ステップST5)。
In this correction value calculation processing 15, the CPU 1
0 first performs A / D conversion on an analog signal to be measured input to the first input terminal of the A / D converter circuit 2, for example, a + 5V power supply voltage signal whose voltage value is known in advance (step ST3). ), The value of the voltage data obtained by the A / D conversion processing, and the set value data indicating the value of the power supply voltage signal (the set value data is +5
V (indicating the value of V), and the difference is stored as a correction value (step ST4) in the EEPROM 13 (step ST5).

【0019】この後、CPU10は前記A/Dコンバー
タ回路2の残りの端子、すなわち第2入力端子〜第9入
力端子について、上述した補正値算出処理を行なってこ
れら第2入力端子〜第9入力端子毎に、補正値データを
算出し、これを前記EEPROM13に格納する(ステ
ップST3〜ST6)。
Thereafter, the CPU 10 performs the above-described correction value calculation processing for the remaining terminals of the A / D converter circuit 2, that is, the second to ninth input terminals, and executes the above-described correction processing. The correction value data is calculated for each terminal and stored in the EEPROM 13 (steps ST3 to ST6).

【0020】そして、この補正値の算出処理15が終了
した後、前記上位装置6から測定開始コマンドが出力さ
れれば(ステップST7)、CPU10は補正値の算出
処理15が完了しているかどうかをチェックし(ステッ
プST8)、この補正値の算出処理15が完了していな
ければ、未設定ステータス情報を作成してこれをシリア
ル入出力回路3に供給し、前記上位装置6に伝送させる
(ステップST9)。
After the correction value calculation processing 15 is completed, if a measurement start command is output from the host device 6 (step ST7), the CPU 10 determines whether the correction value calculation processing 15 has been completed. A check is made (step ST8), and if the correction value calculation processing 15 is not completed, the unset status information is created, supplied to the serial input / output circuit 3, and transmitted to the host device 6 (step ST9). ).

【0021】また、前記上位装置6から測定開始コマン
ドが出力されたとき、補正値の算出処理15が完了して
いれば、CPU10は電圧測定処理16を開始する。
When the measurement start command is output from the host device 6 and the correction value calculation processing 15 has been completed, the CPU 10 starts the voltage measurement processing 16.

【0022】この電圧測定処理16では、CPU10は
最初、A/Dコンバータ回路2の第1入力端子〜第9入
力端子のいずれかを選択し、これら第1入力端子〜第9
入力端子に入力されているアナログ信号をA/D変換さ
せてデータを生成させるとともに(ステップST1
0)、EEPROM13に格納されている各補正値デー
タのうち、選択した入力端子に対応する補正値データを
読み出し(ステップST11)、この補正値データと、
前記A/Dコンバータ回路2から出力されるデータとを
加算して補正済みのデータを作成した後(ステップST
12)、このデータに基づいてROM11内に格納され
ている電圧変換テーブルをルックアップして前記データ
を電圧値データに変換してこれをRAM12に格納する
(ステップST13)。
In the voltage measurement process 16, the CPU 10 first selects any one of the first to ninth input terminals of the A / D converter circuit 2, and selects the first to ninth input terminals.
A / D conversion is performed on the analog signal input to the input terminal to generate data (step ST1).
0), among the correction value data stored in the EEPROM 13, the correction value data corresponding to the selected input terminal is read (step ST11), and the correction value data
After adding the data output from the A / D converter circuit 2 to create corrected data (step ST
12) Based on the data, look up a voltage conversion table stored in the ROM 11, convert the data to voltage value data, and store this in the RAM 12 (step ST13).

【0023】以下、CPU10はA/Dコンバータ回路
2の第1入力端子〜第9入力端子のうち、残っている入
力端子を順次、選択して上述した処理を繰り返す。
Thereafter, the CPU 10 sequentially selects the remaining input terminals from the first to ninth input terminals of the A / D converter circuit 2 and repeats the above-described processing.

【0024】また、この動作と並行して、CPU10は
上述した電圧測定処理16によって得られた各電圧値デ
ータと、EEPROM13に格納されている各しきい値
とを各々、比較して対応するしきい値の範囲から外れて
いる電圧値データがあるときには、電圧異常検知情報を
生成してこれをシリアル入出力回路3に供給し、前記上
位装置6に伝送させる。
In parallel with this operation, the CPU 10 compares each of the voltage value data obtained by the above-described voltage measurement processing 16 with each of the threshold values stored in the EEPROM 13 to correspond. When there is voltage value data out of the range of the threshold value, voltage abnormality detection information is generated, supplied to the serial input / output circuit 3, and transmitted to the host device 6.

【0025】このようにこの実施例においては、上位装
置6からしきい値設定コマンドが出力されたとき、A/
Dコンバータ回路2によって予め電圧値が分かっている
アナログ信号をA/D変換させるとともに、このA/D
変換動作によって得られたデータの値と、前記アナログ
信号の本来の値とを比較して補正値データを算出し、実
際の電圧測定動作を行なうとき、予め得られている補正
値データに基づいてA/Dコンバータ回路2から出力さ
れるデータを補正して前記A/Dコンバータ回路2の量
子化誤差を補正するようにしたので、高価な素子を使用
することなく、またハードウェアなどの調整作業を行な
うことなく、アナログ信号をデジタル信号に変換すると
きの量子化誤差を小さくして処理精度を大幅に向上させ
ることができる。
As described above, in this embodiment, when the host device 6 outputs the threshold setting command, A /
The analog signal whose voltage value is known in advance by the D converter circuit 2 is A / D converted, and the A / D conversion is performed.
The correction value data is calculated by comparing the value of the data obtained by the conversion operation with the original value of the analog signal, and when performing the actual voltage measurement operation, based on the correction value data obtained in advance. Since the data output from the A / D converter circuit 2 is corrected to correct the quantization error of the A / D converter circuit 2, adjustment work of hardware and the like can be performed without using expensive elements. , The quantization error when converting an analog signal into a digital signal can be reduced, and the processing accuracy can be greatly improved.

【0026】また、上述した実施例においては、上位装
置6からしきい値設定コマンドが出力されたとき、補正
値の算出処理15を実行するようにしているが、A/D
コンバータ回路2に入力されるアナログ信号の値が正確
に調整されているとき、例えばシステム立ち上げ時にお
いて、電源電圧の調整を行なった直後などに補正値の算
出処理15を実行するようにしても良い。
In the above-described embodiment, when the threshold value setting command is output from the host device 6, the correction value calculation processing 15 is executed.
When the value of the analog signal input to the converter circuit 2 is accurately adjusted, for example, at the time of system startup, the correction value calculation processing 15 may be executed immediately after the power supply voltage is adjusted. good.

【0027】[0027]

【発明の効果】以上説明したように本発明によれば、高
価な素子を使用することなく、またハードウェアなどの
調整作業を行なうことなく、アナログ信号をデジタル信
号に変換するときの量子化誤差を小さくして処理精度を
大幅に向上させることができる。
As described above, according to the present invention, a quantization error when converting an analog signal into a digital signal without using expensive elements and without performing adjustment work such as hardware. And the processing accuracy can be greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるA/D変換処理方式の一実施例を
適用した処理ボードの一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of a processing board to which an embodiment of an A / D conversion processing system according to the present invention is applied.

【図2】図1に示す処理ボードの動作例を示すフローチ
ャートである。
FIG. 2 is a flowchart showing an operation example of the processing board shown in FIG. 1;

【符号の説明】[Explanation of symbols]

1 処理ボード 2 A/Dコンバータ回路 3 シリアル入出力回路 4 処理回路 5 バス 6 上位装置 10 CPU(補正値データ算出部、電圧データ補正
部) 11 ROM 12 RAM 13 EEPROM
Reference Signs List 1 processing board 2 A / D converter circuit 3 serial input / output circuit 4 processing circuit 5 bus 6 host device 10 CPU (correction value data calculation unit, voltage data correction unit) 11 ROM 12 RAM 13 EEPROM

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−116523(JP,A) 特開 平3−179919(JP,A) 特開 平1−94724(JP,A) 特開 昭63−222516(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 3/05 311 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-116523 (JP, A) JP-A-3-179919 (JP, A) JP-A-1-94724 (JP, A) JP-A-63-116 222516 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) G06F 3/05 311

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数のアナログ入力信号が入力され、選
択された前記アナログ入力信号の1つをA/D変換を行
うA/D変換回路と、 前記複数のアナログ入力信号の1つを選択し、前記A/
D変換回路からのデジタル信号を補正処理して、上位装
置に出力する処理回路とを有し、 前記処理回路は、 前記上位装置からのしきい値設定コマンドに従い、各ア
ナログ入力信号に対するしきい値を内部のメモリに格納
し、これに続き、前記複数のアナログ入力信号を適宜選
択して、その前記A/D変換回路からの出力と、当該ア
ナログ入力信号に対応する予め設定された設定値とを比
較して、その差分を補正値として前記アナログ入力信号
毎に前記内部メモリに格納し、 前記上位装置からの測定開始コマンドに応答して、前記
複数のアナログ入力信号の1つを選択し、その前記A/
D変換回路からのデジタル信号と、前記内部メモリから
読み出した当該アナログ入力信号に対応する前記補正値
とを演算して補正処理し、 前記補正処理した値と前記内部メモリから読み出した対
応するしきい値とを比較して、異常検知した場合、前記
上位装置に異常報知を行うものであることを特徴とする
A/D変換処理方式。
A plurality of analog input signals are input and selected.
A / D conversion is performed on one of the selected analog input signals.
A / D conversion circuit and one of the plurality of analog input signals are selected,
The digital signal from the D conversion circuit is corrected and
And a processing circuit for outputting the location, the processing circuit in accordance with the threshold setting command from the host system, the A
Threshold value for analog input signal is stored in internal memory
Subsequently, the plurality of analog input signals are appropriately selected.
And the output from the A / D conversion circuit and the
Compare with the preset value corresponding to the analog input signal.
And comparing the difference with the analog input signal
Stored in the internal memory every time, and in response to a measurement start command from the higher-level device,
One of a plurality of analog input signals is selected, and the A /
From the digital signal from the D conversion circuit and from the internal memory
The correction value corresponding to the read analog input signal
And a correction process is performed to calculate a pair of the corrected value and the value read from the internal memory.
If an abnormality is detected by comparing the
It is characterized by performing abnormality notification to a higher-level device.
A / D conversion processing method.
JP10241893A 1993-04-28 1993-04-28 A / D conversion processing method Expired - Fee Related JP3260005B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10241893A JP3260005B2 (en) 1993-04-28 1993-04-28 A / D conversion processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10241893A JP3260005B2 (en) 1993-04-28 1993-04-28 A / D conversion processing method

Publications (2)

Publication Number Publication Date
JPH06314169A JPH06314169A (en) 1994-11-08
JP3260005B2 true JP3260005B2 (en) 2002-02-25

Family

ID=14326904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10241893A Expired - Fee Related JP3260005B2 (en) 1993-04-28 1993-04-28 A / D conversion processing method

Country Status (1)

Country Link
JP (1) JP3260005B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535776A1 (en) * 1995-09-26 1996-10-17 Siemens Nixdorf Inf Syst Electrographic printer for multiple printing onto strip-shaped print medium
KR100387233B1 (en) * 1995-11-08 2003-08-19 삼성전자주식회사 Method and device for detecting data of data storage
JP6112786B2 (en) * 2012-06-15 2017-04-12 三菱電機株式会社 In-reactor neutron flux detector position detector

Also Published As

Publication number Publication date
JPH06314169A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
US6886120B2 (en) Memory control circuit
US20040128037A1 (en) Control apparatus and program for vehicles, and method for developing the program
JP3260005B2 (en) A / D conversion processing method
JPH0895710A (en) Unit and method for controlling ad converter
JP2002337705A (en) Power steering system
JPH0927749A (en) Voltage monitor device
JP3674156B2 (en) Analog monitoring and automatic adjustment of digital relay
CN116521480A (en) Power consumption reading precision test system, method, device, equipment and storage medium
JP3626702B2 (en) AD converter
JP3884257B2 (en) Signal detection method, apparatus, computer, computer program, recording medium
CN112542115A (en) Error detection system, error detection method and image display control system
JP2002135118A (en) Analog-to-digital signal conversion method and signal conversion system
JP2003196991A (en) Rom write device
JP2955430B2 (en) Electronic device measurement method
JP2745937B2 (en) Transmission level control circuit
JP3288114B2 (en) Microcomputer
JP2800432B2 (en) Setting method of set value in inverter device
JP2001144614A (en) Diagnostic method for digital/analog converter and analog output device
JP3348680B2 (en) Power consumption reduction circuit of logic circuit and power consumption reduction method used therefor
KR0150473B1 (en) Regulating & operating check apparatus for printed circuit board
JPH10253795A (en) Circuit for adjusting output of nuclear instrumentation device
JPH0793178A (en) Microcomputer diagnostic device
JP2769272B2 (en) Input processing card and output processing card
JPH04332815A (en) Output characteristic compensation system of sensor circuit
JP2570982B2 (en) Phase detection circuit

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R313803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees