JP3626702B2 - AD converter - Google Patents
AD converter Download PDFInfo
- Publication number
- JP3626702B2 JP3626702B2 JP2001175113A JP2001175113A JP3626702B2 JP 3626702 B2 JP3626702 B2 JP 3626702B2 JP 2001175113 A JP2001175113 A JP 2001175113A JP 2001175113 A JP2001175113 A JP 2001175113A JP 3626702 B2 JP3626702 B2 JP 3626702B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- voltage
- converter
- calibration
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は,例えば自動車用エンジンの制御装置等に入力されるアナログ入力信号電圧を,デジタル値に変換する多チャネルのAD変換装置に関し、特に環境温度の変動に対して高精度なAD変換が行えるAD変換装置に関する。
【0002】
【従来の技術】
(1)従来技術の構成の説明
従来装置の電気回路図を示す図3において,300 は図示しない車載バッテリから給電され,多数のアナログ入力信号電圧AIi (i =0, 1, 2,・・・)や図示しないデジタル信号入力を受けて,各種車載負荷の制御を行うエンジン制御装置であり,同図ではAD変換器に関連する部分のみを示している。
301 は多チャンネルの逐次変換形AD変換器であり,該AD変換器は電源正端子Vcc ,電源負端子GND ,基準電圧正端子Vref+,基準電圧負端子Vref−,アナログ入力端子chi (i =0, 1, 2,・・・)等を有し,該アナログ入力端子chi には上記アナログ入力信号電圧AIi が印加されると共に,基準電圧負端子Vref−は電源負端子GND に接続されている。
【0003】
302 はマイクロプロセッサ,303 は該マイクロプロセッサの制御プログラムや制御定数が格納されたフラッシュメモリ等の不揮発メモリ,304 は上記アナログ入力信号電圧AIi に対応したデジタル変換値DIi が上記マイクロプロセッサ302 を介して格納されるRAMメモリである。
305 は例えば約1.25V程度の電圧を発生する基準電源,306 は該基準電源の発生電圧AVs を増幅し,出力電圧AVr を上記基準電圧正端子Vref+に供給する増幅器,307 ・308 は該増幅器の出力電圧AVr を分圧し,増幅器306 の反転入力に負帰還電圧を供給する分圧抵抗であり,分圧抵抗307 の抵抗値はR1,分圧抵抗308 の抵抗値はR2となっている。
なお,上記基準電源305 は例えば特開平7−152445号公報「電圧発生回路」で示されているようなバンドギャップ形半導体電圧発生器を用いている。
【0004】
(2)従来技術の作用・動作の説明
図3のとおりに構成された従来装置において,基準電源305 の発生電圧AVs と増幅器306 の出力電圧AVr との間には次式の関係がある。
AVs =AVr ×[R2/(R1+R2)] ・・・・(1)
∴AVr =G×AVs ただし G=(R1+R2)/R2 ・・・・(2)
一方,AD変換器301 の基準電圧差は(Vref+ )−(Vref− )=AVr となっているので,アナログ入力信号電圧AIi とそのデジタル変換値DIi との間には次式の関係がある。
DIi =(AIi/AVr )×Nmax ・・・・(3)
ただし Nmax は分解能であり,nビットのAD変換器では次式で算出される。
Nmax =2n (ただし n=10ビットならば,Nmax =1024)・・・・(4)
【0005】
なお,自動車用エンジン制御装置においては,AVs =1.25V,AVr =5Vを基準にして設計されることが多いが,その理由はバンドギャップ形電圧発生器の発生電圧AVs が1.25V近辺で最も安定していて,温度変動の影響を受け難い特性を持っているためであり,増幅器306 はこれを5Vに変換して0〜5Vのアナログ入力信号AIi に適した基準電圧AVr =5VをAD変換器301 に供給するようになっている。
しかし,(2)式で明らかなとおり,基準電圧AVr は基準電源305 の発生電圧AVs の製品バラツキ等に加えて,ゲインG=(R1+R2)/R2 の製品バラツキや温度変動等の影響を受けるので,(3)式におけるデジタル変換値DIi も同様に変動することになる。
【0006】
一方,AD変換器の精度を向上する観点から,この発明に一部関連する従来の公知例として,特開2000−13227号公報「A/D変換器装置」(先行文献1)がある。この公報は一つのアナログ入力信号電圧を低電圧領域と高電圧領域に分割してAD変換することにより,全帯域にわたって高精度なデジタル変換値を得ることを目的としたものであり,その手段として基準電圧AVr1=5Vの第一のAD変換器と基準電圧AVr2=1.25Vの第二のAD変換器を併用することが行われている。
しかも,第二のAD変換器に印加される基準電圧AVr2を第一のAD変換器の入力信号としてモニタし,そのデジタル変換値を参照して第一のAD変換器によるデジタル変換値を補正することで,AVr1やAVr2に誤差があっても低電圧領域と高電圧領域のデジタル変換値の重なり部分を一致させることが狙いとなっている。
【0007】
その他,特開平7−218547号公報「信号測定装置」(先行文献2)によれば,AD変換器の校正用電源を内蔵した信号測定装置が提示されており,被測定入力デ−タの記憶に続いて校正信号を測定し,測定装置の測定誤差を求めて測定デ−タの誤差を校正することが述べられている。
【0008】
【発明が解決しようとする課題】
(1) 従来技術の課題の説明
前述した先行文献1においては,一対のAD変換器の間の整合性補正は行えるものの,図3で説明した従来装置と同様に増幅器のフィ−ドバックゲインのバラツキ・変動に対して何等の補正手段がないと言う問題がある。
また,先行文献2のように校正電源を内蔵したものでは、校正電源が高価なものとなると共に信号切換スイッチの電圧降下による誤差の発生が問題となる。
【0009】
(2)発明の目的の説明
この発明は,基準電源の発生電圧はこれが最も安定した電圧となることを基準として設計されると共に,アナログ入力信号電圧の最大電圧に対応した基準電圧をAD変換器に供給するための増幅器を併用したものにおいて,該増幅器のフィ−ドバック回路の製品バラツキや温度変動によるデジタル変換値の変動を除去して,AD変換器の精度を向上することを目的とするものである。
【0010】
【課題を解決するための手段】
(1)この発明の請求項1によるAD変換装置は、基準電源の発生電圧を増幅器で増幅して基準電圧を発生する基準電圧供給回路と、上記基準電圧に基づいて、複数の入力端子から入力された多チャンネルのアナログ入力信号電圧を順次第1のデジタル値に変換するAD変換器とを有するAD変換装置において、
上記AD変換器の入力端子の1つに上記基準電源の発生電圧を入力して第2のデジタル値に変換し、上記アナログ入力信号電圧に対応した第1のデジタル値を上記第2のデジタル値によって除算した値に比例係数を乗じて補正デジタル変換値を求める演算手段を備え、上記増幅器の増幅率の変動に拘わらず入力信号電圧に比例した補正デジタル変換値を得るものである。
【0011】
(2)この発明の請求項2項によるAD変換装置は、請求項1のAD変換装置において、
演算手段で用いる比例係数は、実測された複数のサンプルデ−タを用いて算出された[基準電源の発生電圧/ 増幅器の出力電圧]の平均値・中央値・最頻値等の統計値に比例した値を用いたものである。
【0012】
(3)この発明の請求項3項によるAD変換装置は、基準電源の発生電圧を増幅器で増幅して基準電圧を発生する基準電圧供給回路と、上記基準電圧に基づいて、複数の入力端子から入力された多チャンネルのアナログ入力信号電圧を順次第1のデジタル値に変換するAD変換器とを有するAD変換装置において、
校正時に、上記AD変換器の入力端子の1つに外部校正電源からの校正電圧を入力して第3のデジタル値に変換し、この第3のデジタル値を記憶する校正値記憶用メモリと、上記アナログ入力信号変換時には、上記アナログ入力信号電圧に対応した第1のデジタル値を上記記憶した第3のデジタル値によって除算した値に比例係数を乗じて補正デジタル変換値を求める演算手段とを備え、入力信号電圧に比例した補正デジタル変換値を得るものである。
【0013】
(4)この発明の請求項4項によるAD変換装置は、請求項3のAD変換装置において、
演算手段の演算にはマイクロプロセッサを用い、校正値記憶メモリにはフラッシュメモリを用い、且つ、上記マイクロプロセッサは外部ツールからの校正指令に基づいて校正を実行して上記フラッシュメモリに校正電圧対応の第3のデジタル値を記憶し、
バックアップ用バッテリがなくても、停電時に上記フラッシュメモリに記憶された第3のデジタル値が保持され、復電時に直ちに上記記憶された第3のデジタル値を使用可能としたものである。
【0014】
(5)この発明の請求項5項によるAD変換装置は、請求項1〜4のいずれか1項のAD変換装置において、
基準電源はバンドギャップ形半導体電圧発生器とし、その発生電圧は温度変動が少ない約1.25Vとすると共に、増幅器が出力する基準電圧はアナログ入力信号電圧の最大値近傍の値に対応した基準電圧としたものである。
【0015】
【発明の実施の形態】
実施の形態1.
以下この発明の実施の形態1を図1により説明する。
図1はエンジン制御装置のブロック回路図で、図において,100 は図示しない車載バッテリから給電され,多数のアナログ入力信号電圧AIi (i =1, 2,・・・)や図示しないデジタル信号入力を受けて,各種車載負荷の制御を行うエンジン制御装置であり,同図ではAD変換器に関連する部分のみを示している。
101 は多チャンネルの逐次変換形AD変換器であり,該AD変換器は電源正端子Vcc ,電源負端子GND ,基準電圧正端子Vref+,基準電圧負端子Vref−,アナログ入力端子chj (j =0, 1, 2,・・・)等を有し,該アナログ入力端子chj (j =1, 2,・・・)には上記アナログ入力信号電圧AIi が印加されると共に,基準電圧負端子Vref−は電源負端子GND に接続されている。
【0016】
102 はマイクロプロセッサ,103 は該マイクロプロセッサの制御プログラムや制御定数が格納されたフラッシュメモリ等の不揮発メモリ,104 は上記アナログ入力信号電圧AIi に対応したデジタル変換値DIi (i =1, 2,・・・)が上記マイクロプロセッサ102 を介して格納されるRAMメモリである。
なお,上記AD変換器101 は多数チャンネルに対するデジタル変換値が順次格納される1個のバッファメモリ(図示しない)を有し,このバッファメモリの内容がマイクロプロセッサ102 を介して順次上記RAMメモリ104 に転送されるものである。
【0017】
105 は例えば約1.25V程度の電圧を発生するバンドギャップ形半導体電圧発生器による基準電源,106 は該基準電源の発生電圧AVs を増幅し,出力電圧AVr を上記基準電圧正端子Vref+に供給する増幅器,107 ・108 は該増幅器の出力電圧AVr を分圧し,増幅器106 の反転入力に負帰還電圧を供給する分圧抵抗であり,分圧抵抗107 の抵抗値はR1,分圧抵抗108 の抵抗値はR2となっている。
なお,上記基準電源105 の発生電圧AVs はAD変換器101 の入力端子ch0 に接続され,そのデジタル変換値DVs は上記RAMメモリ104 に格納されるようになっている。
【0018】
また,上記RAMメモリ104 内には,補正係数Kと上記デジタル変換値DIi に該補正係数Kを掛けた補正演算値が格納され,その補正演算は上記マイクロプロセッサ102 によって実行されるものである。
【0019】
次に動作について説明する。
図1において,基準電源105 の発生電圧AVs と増幅器106 の出力電圧AVr との間には従来装置と同様に次式の関係がある。
AVs =AVr ×[R2/(R1+R2)] ・・・・(1)
∴AVr =G×AVs ただし G=(R1+R2)/R2 ・・・・(2)
一方,AD変換器101 の基準電圧差は(Vref+ )−(Vref− )=AVr となっているので,アナログ入力信号電圧AIi とそのデジタル変換値DIi との間には次式の関係がある。
DIi =(AIi/AVr )×Nmax ・・・・(3)
ただし Nmax は分解能であり,nビットのAD変換器では次式で算出される。
Nmax =2n (ただし n=10ビットならば,Nmax =1024)・・・・(4)
【0020】
一方,AD変換器101 の入力端子ch0 に印加された基準電源105 の発生電圧AVs に対するデジタル変換値DVs の関係は次式のとおりである。
DVs =(AVs/AVr )×Nmax ・・・・(10)
また,発生電圧の理論基準値をAVs0=1.25V,基準電圧の理論基準値をAVr0=5Vとすれば,理論デジタル変換値DVs0は次式で示される。
ここで,補正係数K,補正演算値DDIiを次式によって定義する。
K=DVs0/DVs ・・・・(12)
DDIi =K×DIi =DVs0×(DIi/DVs ) ・・・・(13)
【0021】
(13)式の補正演算値DDIiは、[アナログ入力信号電圧に対応するデジタル変換値DIi ]を[基準電源の発生電圧に対するデジタル変換値DVs ]で除算し、比例係数DVs0((11)式の理論デジタル変換値=一定値)を乗じたものである。
この算式によれば増幅器106 の増幅率Gの影響を受けないことは以下のとおり証明される。
【0022】
(3)(10)(12) を用いて(13)式を整理すると次の結論が得られる。
(14)式で明らかなとおり,デジタル変換値DIi の補正演算値DDIiはアナログ入力信号電圧AIi に比例しており,その比例係数(DVs0/AVs)には増幅器106 の増幅率Gが含まれていないので,増幅率Gの製品バラツキ等の影響を受けることが無い。
ただし,上記比例係数(DVs0/AVs)は基準電源105 の発生電圧AVs の製品バラツキによって変化する問題が残されている。
この問題は,(12)式ににおける発生電圧AVs のデジタル変換値DVs が基準電源105 の製品バラツキによって変化するものであることに起因している。
【0023】
上記の問題点を改善するためには,(13)式の比例係数DVs0を(11)式で示した理論基準値で算出決定するのではなく,多数のサンプル製品N台について基準電源105 の発生電圧AVs に対するデジタル変換値DVs を測定し,次式のとおりその平均値DDVsを用いるようにすることが望ましい。
なお、上記はN個のデジタル変換値DVs の算術平均を算出したが、算術平均以外に調和平均・中央値・最頻値などの統計値に比例した値を用いてもよい。
【0024】
以上のようにこの実施の形態1では、基準電源の発生電圧そのものをAD変換器でモニタして,AD変換器に印加された基準電圧の変動を補正しているので,増幅器の増幅率の製品バラツキによって補正演算値が変動することがなく,精度のよい補正演算値が得られる効果がある。
また、校正値を記憶するなどの不揮発メモリが不要である。
【0025】
更に、補正演算値の比例係数は,実測された多数のサンプルデ−タを用いて平均値などの統計値を算出するようにしたので、基準電源の発生電圧の製品バラツキがあっても,最も確からしい補正演算値が得られる効果がある。
そして平均値等の統計値はマイクロプロセッサの制御プログラムを格納する不揮発メモリ内に格納されるので,特別な不揮発メモリを必要としない。
【0026】
実施の形態2.
以下この発明の実施の形態2を図2により説明する。
図2はエンジン制御装置のブロック回路図を示し、図において,200 は図示しない車載バッテリから給電され,多数のアナログ入力信号電圧AIi (i =0, 1, 2,・・・)や図示しないデジタル信号入力を受けて,各種車載負荷の制御を行うエンジン制御装置であり,同図ではAD変換器に関連する部分のみを示している。
201 は多チャンネルの逐次変換形AD変換器であり,該AD変換器は電源正端子Vcc ,電源負端子GND ,基準電圧正端子Vref+,基準電圧負端子Vref−,アナログ入力端子chi (i =0, 1, 2,・・・)等を有し,該アナログ入力端子chi (i =0, 1, 2,・・・)には上記アナログ入力信号電圧AIi が印加されると共に,基準電圧負端子Vref−は電源負端子GND に接続されている。
【0027】
202 はマイクロプロセッサ,203 は該マイクロプロセッサの制御プログラムや制御定数が格納されたフラッシュメモリ等の不揮発メモリ,204 は上記アナログ入力信号電圧AIi に対応したデジタル変換値DIi (i =0,1, 2,・・・)が格納されるRAMメモリである。
205 は例えば約1.25V程度の電圧を発生するバンドギャップ形半導体電圧発生器による基準電源,206 は該基準電源の発生電圧AVs を増幅し,出力電圧AVr を上記基準電圧正端子Vref+に供給する増幅器,207 ・208 は該増幅器の出力電圧AVr を分圧し,増幅器206 の反転入力に負帰還電圧を供給する分圧抵抗であり,分圧抵抗207 の抵抗値はR1,分圧抵抗208 の抵抗値はR2となっている。
209 は上記AD変換器201 内でデジタル変換値が順次格納される1個のバッファメモリの内容を順次上記RAMメモリ204 に転送するダイレクトメモリアクセスコントロ−ラ(DMAC) であり,該DMACはマイクロプロセッサ202 がデ−タバスを用いていない時間帯を利用して上記の転送処理を行うようになっている。
【0028】
また,上記RAMメモリ204 内には,補正係数Kと上記デジタル変換値DIi に該補正係数Kを掛けた補正演算値が格納され,その補正演算は上記マイクロプロセッサ202 によって実行されるものである。
210 は1バイトのデ−タ毎に電気的に書込み・読出しが行えるEEPROMメモリ等による校正値記憶用不揮発メモリ,211 はシリアルコミュニケ−ションインタフェ−ス212 を介して上記マイクロプロセッサ202 に接続され,製品出荷時や保守点検時に不揮発メモリ203 へプログラムの書込み・書換えを行う外部ツ−ル,213 は製品出荷前の校正運転時にどれかのアナログ入力信号に替わって接続される高精度な校正電源である。
なお,上記外部ツ−ル211 にはプログラムの転送操作を指示し,また校正運転の指示や校正値記憶指示等を行う操作キ−が設けられている。
【0029】
次に動作について説明する。
図2において,基準電源205 の発生電圧AVs と増幅器206 の出力電圧AVr との間には従来装置と同様に次式の関係がある。
AVs =AVr ×[R2/(R1+R2)] ・・・・(1)
∴AVr =G×AVs ただし G=(R1+R2)/R2 ・・・・(2)
一方,AD変換器201 の基準電圧差は(Vref+ )−(Vref− )=AVr となっているので,アナログ入力信号電圧AIi とそのデジタル変換値DIi との間には次式の関係がある。
DIi =(AIi/AVr )×Nmax ・・・・(3)
ただし Nmax は分解能であり,nビットのAD変換器では次式で算出される。
Nmax =2n (ただし n=10ビットならば,Nmax =1024)・・・・(4)
【0030】
一方,校正運転の時にAD変換器201 のどれかの入力端子に印加された校正電源213 の発生電圧AIs に対するデジタル変換値DIs の関係は次式のとおりであり,このDIs 値が校正値として不揮発メモリ210 に格納されるものである。
DIs =(AIs/AVr )×Nmax ・・・・(20)
例えば,校正電源213 の発生電圧をAIs =2.5 V,基準電圧の理論基準値をAVr0=5Vとすれば,理論デジタル変換値DIs0は次式で示されるが,実際には基準電圧AVr は正しく5Vになっているわけではない。
ここで,補正係数K,補正演算値DDIiを次式によって定義する。
K=(AIs/AVr0)×Nmax/DIs ・・・・(22)
DDIi =K×DIi =[ (AIs/AVr0)×Nmax]×DIi/DIs ・・・・(23)
【0031】
(23)式の補正演算値DDIiは、[アナログ入力信号電圧に対応するデジタル変換値DIi ]を[校正電源の発生電圧に対応するデジタル変換値DIs ]で除算し、比例係数[ (AIs/AVr0)×Nmax]を乗じた式になる。
そして、比例係数は[((校正電源の発生電圧AIs )/(基準電圧の理論基準値AVr0))×Nmax ]の一定値となる。
この算式によれば増幅器206 の増幅率Gや基準電源205 の発生電圧AVs のバラツキ変動の影響を受けないことは以下のとおり証明される。
【0032】
(3)(20)(22) を用いて(23)式を整理すると次の結論が得られる。
(24)式で明らかなとおり,デジタル変換値DIi の補正演算値DDIiはアナログ入力信号電圧AIi に比例しており,その比例係数(Nmax/AVr0)には増幅器206 の増幅率Gや基準電源205 の発生電圧AVs が含まれていないので,これらの製品バラツキの影響を受けることが無い。
【0033】
ただし,校正運転時の環境温度と実用運転時の環境温度には違いがあるので,増幅器206 の増幅率Gや基準電源205 の発生電圧AVs の温度依存性が問題となる。
しかしながら,基準電源205 の発生電圧AVs は最も温度ドリフトの少ない電圧領域で設計されていることや,増幅率G=(R1+R2)/R2 は抵抗R1,R2が同じ温度環境にあってその比率には温度依存性が少ないと言う有利な条件となっている。
【0034】
この実施の形態2によれば、校正電源電圧のAD変換値を記憶保持しておくことにより,AD変換器に供給された基準電圧を現品対応で換算補正することにより,増幅器の増幅率の製品バラツキのみならず基準電源の発生電圧の製品バラツキによっても補正演算値が変動することがなく,精度のよい補正演算が得られる効果がある。
また、基準電源は最も温度変動が生じ難い発生電圧のものにすることができる効果がある。
また,校正電源による校正運転はAD変換器の一つの入力端子を兼用できるので,取扱えるアナログ入力信号の点数を減らさないようにすると共に,高価な校正電源を内蔵したり運転中にアナログ入力回路を切換接続したりする必要がない。
【0035】
なお、この実施の形態2では図2で示したようにダイレクトメモリアクセスコントロ−ラ(DMAC)209 を使用し、処理のスピード化を図ったが、これを無くしてマイクロプロセッサ202 によってAD変換器201 内のバッファメモリの内容をRAMメモリ204 に転送するようにしても良い。
また、逆に実施の形態1の図1にダイレクトメモリアクセスコントロ−ラ209 を実施の形態2のように追加して併用して処理のスピードアップを図ってもよい。
【0036】
実施の形態3.
以下この発明の実施の形態3を図2により説明する。
図2に示した実施の形態2では,校正値記憶用不揮発メモリ210 として,1バイトデ−タ毎に電気的に書込み・読出しができるEEPROMメモリが使用されている。
このEEPROMメモリは単に校正値を記憶するだけでなく,例えばエンジン制御装置200 がエンジン制御運転を行っている時の各種学習デ−タなども記憶し,車載バッテリの異常電圧低下や車載バッテリ交換時のスリ−プ電源の解除等に対しても,記憶情報を消失しないようにするためのものである。
【0037】
しかし,車載バッテリ交換時には学習記憶値を外部ツ−ル211 で読出しておくこともできるので,必ずしもEEPROMメモリが搭載されているわけではない。
一方,不揮発メモリ203 は読出しと一括書込みが行えるフラッシュメモリが採用されるのが実態であり,この場合にはマイクロプロセッサ202 の制御プログラムは,製品の出荷・保守交換などを行う時に,外部ツ−ル211 からRAMメモリ204 を中継して不揮発メモリ(フラッシュメモリ)203 へ一括書込みされるようになっており,RAMメモリ204 への転送用プログラムはマイクロプロセッサ202 に内蔵されたブ−トプログラムによって行われる。
【0038】
次に動作を説明する。
マイクロプロセッサ202 の制御プログラムが外部ツ−ル211 からRAMメモリ204 に転送書込みされた後に,その制御プログラムの一部である校正運転プログラムに基づいて校正電源213 の発生電圧AIs のデジタル変換値DIs を読取り,全体制御プログラムと校正記憶デ−タである上記デジタル変換値DIs を含めてフラッシュメモリである不揮発メモリ203 に一括書込みを行う。
【0039】
電源が遮断されても校正記憶値が消失することがなく,専用の校正値記憶用不揮発メモリがなくても良いことになる。
なお,不揮発メモリ203 に転送される制御プログラムには,校正運転用プログラムが削除されていても差し支えないが,その代わり外部ツ−ル211 が無ければ再度校正運転を行うことができなくなるので,全ての制御プログラムを不揮発メモリ203 に格納しておくようにしている。
【0040】
この実施の形態3によれば、車載バッテリの異常電圧低下や車載バッテリ交換時のスリ−プ電源の解除等の電源異常があっても,フラッシュメモリを使用することにより制御プログラム、校正プログラム、校正情報などの記憶情報が消失することなく、また、メモリ用のバッテリバックアップも不要となる効果がある。
また、制御プログラムを格納しているフラッシュメモリを校正値記憶用不揮発メモリとして兼用することができ,専用の校正値記憶用不揮発メモリが不要となる効果がある。
【0041】
【発明の効果】
(1)以上のようにこの発明の請求項1によれば、基準電源の発生電圧そのものをAD変換器でモニタして,AD変換器に印加された基準電圧の変動を補正しているので,増幅器の増幅率の製品バラツキによって補正演算値が変動することがなく,精度のよい補正演算値が得られる。
【0042】
(2)この発明の請求項2項によれば、補正演算値の比例係数は,実測された多数のサンプルデ−タを用いて算出されたの平均値等の統計値に比例した値を用いたので、基準電源の発生電圧の製品バラツキを考慮して,最も確かな補正演算値が得られる効果がある。
【0043】
(3)この発明の請求項3項によれば,校正電源による校正運転はAD変換器の一つの入力端子を兼用できるので,取扱えるアナログ入力信号の点数を減らさないようにする効果がある。
【0044】
(4)この発明の請求項4項によれば、電源異常があっても,フラッシュメモリを使用することにより校正情報が消失することなく、また、メモリ用のバッテリバックアップも不要となる効果がある。
【0045】
(5)この発明の請求項5項によれば、基準電源はバンドギャップ形半導体電圧発生器を用い、その発生電圧は約1.25Vの値としたので、この電圧領域は温度変動が生じ難いという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるAD変換装置のブロック回路図である。
【図2】この発明の実施の形態2によるAD変換装置のブロック回路図である。
【図3】従来装置のAD変換装置のブロック回路図である。
【符号の説明】
100,200 エンジン制御装置(ECU)
101,201 AD変換器
102,202 マイクロプロセッサ(演算手段)
103,不揮発メモリ 104,204 RAMメモリ
105,205 基準電源 106,206 増幅器
203 不揮発メモリ(フラッシュメモリ)
209 ダイレクトメモリアクセスコントロ−ラ
210 校正値記憶用不揮発メモリ 211 外部ツ−ル
213 校正電源
AIi アナログ入力信号電圧 AIs 校正電源の発生電圧
AVr 基準電圧 AVs 基準電源の発生電圧
DIi AIiのデジタル変換値(第1のデジタル値)
DIs AIsのデジタル変換値(第3のデジタル値)
DVs AVsのデジタル変換値(第2のデジタル値)
DVs0 比例係数 DDIi 補正デジタル変換値[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multi-channel AD converter that converts, for example, an analog input signal voltage input to a control device for an automobile engine into a digital value, and in particular, can perform highly accurate AD conversion with respect to environmental temperature fluctuations The present invention relates to an AD converter.
[0002]
[Prior art]
(1) Description of the configuration of the prior art
In FIG. 3, which shows an electrical circuit diagram of a conventional apparatus, 300 is fed from an in-vehicle battery (not shown) and receives a number of analog input signal voltages AIi (i = 0, 1, 2,...) And digital signal inputs (not shown). In this figure, only the parts related to the AD converter are shown.
[0003]
302 is a microprocessor, 303 is a nonvolatile memory such as a flash memory in which the control program and control constant of the microprocessor are stored, and 304 is a digital conversion value DIi corresponding to the analog input signal voltage AIi via the
The
[0004]
(2) Description of actions and operations of the prior art
In the conventional apparatus configured as shown in FIG. 3, there is a relationship of the following equation between the generated voltage AVs of the
AVs = AVr × [R2 / (R1 + R2)] (1)
∴AVr = G × AVs where G = (R1 + R2) / R2 (2)
On the other hand, since the reference voltage difference of the
DIi = (AIi / AVr) × Nmax (3)
However, Nmax is the resolution, and is calculated by the following equation for an n-bit AD converter.
Nmax = 2 n (However, if n = 10 bits, Nmax = 1024) (4)
[0005]
In many cases, automotive engine control devices are designed based on AVs = 1.25V and AVr = 5V, because the generated voltage AVs of the bandgap voltage generator is around 1.25V. This is because the
However, as is clear from the equation (2), the reference voltage AVr is affected by product variation of the gain G = (R1 + R2) / R2 in addition to product variation of the generated voltage AVs of the
[0006]
On the other hand, from the viewpoint of improving the accuracy of the AD converter, Japanese Patent Laid-Open No. 2000-13227 “A / D converter device” (Prior Document 1) is known as a conventional example partially related to the present invention. This publication aims to obtain a highly accurate digital conversion value over the entire band by dividing one analog input signal voltage into a low voltage region and a high voltage region and performing AD conversion. A first AD converter having a reference voltage AVr1 = 5V and a second AD converter having a reference voltage AVr2 = 1.25V are used in combination.
In addition, the reference voltage AVr2 applied to the second AD converter is monitored as an input signal of the first AD converter, and the digital conversion value by the first AD converter is corrected with reference to the digital conversion value. Thus, even if there is an error in AVr1 and AVr2, the aim is to match the overlapping portions of the digital conversion values in the low voltage region and the high voltage region.
[0007]
In addition, according to Japanese Patent Laid-Open No. 7-218547, “Signal Measuring Device” (Prior Literature 2), a signal measuring device having a built-in power supply for calibration of an AD converter is presented, and storage of measured input data is performed. Subsequently, it is described that the calibration signal is measured, the measurement error of the measuring device is obtained, and the error of the measurement data is calibrated.
[0008]
[Problems to be solved by the invention]
(1) Explanation of problems in the prior art
In the above-described
Further, in the case where the calibration power source is built in as in the
[0009]
(2) Description of the object of the invention
The present invention is designed on the basis that the generated voltage of the reference power supply becomes the most stable voltage, and also uses an amplifier for supplying a reference voltage corresponding to the maximum voltage of the analog input signal voltage to the AD converter. It is an object of the present invention to improve the accuracy of the AD converter by removing variations in the digital conversion value due to variations in the feedback circuit of the amplifier and variations in temperature.
[0010]
[Means for Solving the Problems]
(1) An AD conversion apparatus according to
A voltage generated by the reference power supply is input to one of the input terminals of the AD converter to convert it into a second digital value, and the first digital value corresponding to the analog input signal voltage is converted to the second digital value. Is obtained by multiplying the value divided by the proportional coefficient to obtain a corrected digital conversion value, and obtains a corrected digital conversion value proportional to the input signal voltage regardless of fluctuations in the amplification factor of the amplifier.
[0011]
(2) The AD converter according to
The proportionality coefficient used in the calculation means is a statistical value such as the average value, median value, or mode value of [generated voltage of the reference power supply / output voltage of the amplifier] calculated using a plurality of actually measured sample data. A proportional value is used.
[0012]
(3) An AD converter according to claim 3 of the present invention includes a reference voltage supply circuit for generating a reference voltage by amplifying a voltage generated by a reference power supply with an amplifier, and a plurality of input terminals based on the reference voltage. In an AD converter having an AD converter that sequentially converts an input multi-channel analog input signal voltage into a first digital value,
A calibration value storage memory for inputting a calibration voltage from an external calibration power source to one of the input terminals of the AD converter and converting it to a third digital value and storing the third digital value at the time of calibration; Computation means for obtaining a corrected digital conversion value by multiplying a value obtained by dividing the first digital value corresponding to the analog input signal voltage by the stored third digital value by a proportional coefficient at the time of the analog input signal conversion. A correction digital conversion value proportional to the input signal voltage is obtained.
[0013]
(4) The AD converter according to claim 4 of the present invention is the AD converter according to claim 3,
A microprocessor is used for the calculation of the calculation means, a flash memory is used as the calibration value storage memory, and the microprocessor executes calibration based on a calibration command from an external tool to correspond to the calibration voltage in the flash memory. Store a third digital value;
Even if there is no backup battery, the third digital value stored in the flash memory at the time of power failure is retained, and the stored third digital value can be used immediately upon power recovery.
[0014]
(5) The AD converter according to
The reference power source is a band gap type semiconductor voltage generator, and the generated voltage is about 1.25 V with little temperature fluctuation, and the reference voltage output from the amplifier is a reference voltage corresponding to a value near the maximum value of the analog input signal voltage. It is what.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block circuit diagram of an engine control device. In the figure, 100 is supplied with power from an in-vehicle battery (not shown), and receives a number of analog input signal voltages AIi (i = 1, 2,...) And a digital signal input (not shown). In response, the engine control device controls various on-vehicle loads, and only the portion related to the AD converter is shown in FIG.
[0016]
102 is a microprocessor, 103 is a nonvolatile memory such as a flash memory in which the control program and control constants of the microprocessor are stored, and 104 is a digital conversion value DIi (i = 1, 2,...) Corresponding to the analog input signal voltage AIi. ..) Is a RAM memory stored via the
The
[0017]
The generated voltage AVs of the
[0018]
The
[0019]
Next, the operation will be described.
In FIG. 1, the relationship between the generated voltage AVs of the
AVs = AVr × [R2 / (R1 + R2)] (1)
∴AVr = G × AVs where G = (R1 + R2) / R2 (2)
On the other hand, since the reference voltage difference of the
DIi = (AIi / AVr) × Nmax (3)
However, Nmax is the resolution, and is calculated by the following equation for an n-bit AD converter.
Nmax = 2 n (However, if n = 10 bits, Nmax = 1024) (4)
[0020]
On the other hand, the relationship between the digital conversion value DVs and the generated voltage AVs of the
DVs = (AVs / AVr) × Nmax (10)
If the theoretical reference value of the generated voltage is AVs0 = 1.25V and the theoretical reference value of the reference voltage is AVr0 = 5V, the theoretical digital conversion value DVs0 is expressed by the following equation.
Here, the correction coefficient K and the correction calculation value DDIi are defined by the following equations.
K = DVs0 / DVs (12)
DDIi = K × DIi = DVs0 × (DIi / DVs) (13)
[0021]
The correction calculation value DDIi in the equation (13) is obtained by dividing the [digital conversion value DIi corresponding to the analog input signal voltage] by the [digital conversion value DVs with respect to the voltage generated by the reference power source] to obtain a proportional coefficient DVs0 (in the equation (11) (Theoretical digital conversion value = constant value).
According to this formula, it is proved as follows that it is not influenced by the amplification factor G of the
[0022]
(3) The following conclusion can be obtained by rearranging equation (13) using (10) and (12).
As is apparent from the equation (14), the correction operation value DDIi of the digital conversion value DIi is proportional to the analog input signal voltage AIi, and the proportionality coefficient (DVs0 / AVs) includes the amplification factor G of the
However, there remains a problem that the proportionality coefficient (DVs0 / AVs) varies depending on the product variation of the generated voltage AVs of the
This problem is caused by the fact that the digital conversion value DVs of the generated voltage AVs in the equation (12) varies depending on the product variation of the
[0023]
In order to improve the above problem, the proportional coefficient DVs0 in the equation (13) is not calculated and determined by the theoretical reference value shown in the equation (11). It is desirable to measure the digital conversion value DVs with respect to the voltage AVs and use the average value DDVs as shown in the following equation.
In the above description, the arithmetic average of the N digital conversion values DVs is calculated. However, in addition to the arithmetic average, a value proportional to a statistical value such as a harmonic average, a median value, or a mode value may be used.
[0024]
As described above, in the first embodiment, the generated voltage itself of the reference power supply is monitored by the AD converter and the fluctuation of the reference voltage applied to the AD converter is corrected. The correction calculation value does not fluctuate due to variations, and an accurate correction calculation value can be obtained.
Further, there is no need for a nonvolatile memory for storing calibration values.
[0025]
In addition, since the proportional coefficient of the correction calculation value is calculated as a statistical value such as an average value using a large number of actually measured sample data, even if there is a product variation in the voltage generated by the reference power supply, There is an effect that a correct correction calculation value can be obtained.
Since the statistical value such as the average value is stored in the nonvolatile memory for storing the control program of the microprocessor, no special nonvolatile memory is required.
[0026]
A second embodiment of the present invention will be described below with reference to FIG.
FIG. 2 shows a block circuit diagram of the engine control device, in which 200 is supplied with power from an in-vehicle battery (not shown), a large number of analog input signal voltages AIi (i = 0, 1, 2,...) And digital (not shown) It is an engine control device that receives various signal inputs and controls various in-vehicle loads, and only the portion related to the AD converter is shown in FIG.
[0027]
202 is a microprocessor, 203 is a nonvolatile memory such as a flash memory in which a control program and control constants of the microprocessor are stored, and 204 is a digital conversion value DIi (i = 0, 1, 2) corresponding to the analog input signal voltage AIi. ,... Are stored in a RAM memory.
[0028]
The
210 is a calibration value storage nonvolatile memory such as an EEPROM memory that can be electrically written and read for each byte of data; 211 is connected to the
The
[0029]
Next, the operation will be described.
In FIG. 2, the relationship between the generated voltage AVs of the
AVs = AVr × [R2 / (R1 + R2)] (1)
∴AVr = G × AVs where G = (R1 + R2) / R2 (2)
On the other hand, since the reference voltage difference of the
DIi = (AIi / AVr) × Nmax (3)
However, Nmax is the resolution, and is calculated by the following equation for an n-bit AD converter.
Nmax = 2 n (However, if n = 10 bits, Nmax = 1024) (4)
[0030]
On the other hand, the relationship of the digital conversion value DIs to the generated voltage AIs of the
DIs = (AIs / AVr) × Nmax (20)
For example, if the generated voltage of the
Here, the correction coefficient K and the correction calculation value DDIi are defined by the following equations.
K = (AIs / AVr0) × Nmax / DIs (22)
DDIi = K × DIi = [(AIs / AVr0) × Nmax] × DIi / DIs (23)
[0031]
The correction calculation value DDIi in the equation (23) is obtained by dividing [digital conversion value DIi corresponding to the analog input signal voltage] by [digital conversion value DIs corresponding to the voltage generated by the calibration power source] to obtain a proportional coefficient [(AIs / AVr0 ) × Nmax].
The proportionality coefficient is a constant value of [((generated voltage AIs of calibration power source) / (theoretical reference value AVr0 of the reference voltage)) × Nmax].
According to this formula, it is proved as follows that it is not affected by variations in the amplification factor G of the
[0032]
(3) The following conclusion can be obtained by rearranging the equation (23) using (20) and (22).
As is apparent from the equation (24), the correction operation value DDIi of the digital conversion value DIi is proportional to the analog input signal voltage AIi, and the proportionality coefficient (Nmax / AVr0) includes the amplification factor G of the
[0033]
However, since there is a difference between the environmental temperature during the calibration operation and the environmental temperature during the practical operation, the temperature dependency of the amplification factor G of the
However, the generated voltage AVs of the
[0034]
According to the second embodiment, the AD conversion value of the calibration power supply voltage is stored and held, and the reference voltage supplied to the AD converter is converted and corrected corresponding to the actual product, so that the amplification factor product of the amplifier can be obtained. The correction calculation value does not fluctuate not only due to variations, but also due to product variations in the voltage generated by the reference power supply, so that an accurate correction calculation can be obtained.
In addition, the reference power supply has an effect that it can have a generated voltage that hardly causes temperature fluctuation.
In addition, the calibration operation with the calibration power supply can also be used as one input terminal of the AD converter, so the number of analog input signals that can be handled is not reduced, and an expensive calibration power supply is built in or the analog input circuit is in operation. There is no need to switch and connect.
[0035]
In the second embodiment, as shown in FIG. 2, the direct memory access controller (DMAC) 209 is used to increase the processing speed. However, this is eliminated, and the
Conversely, the direct
[0036]
Embodiment 3 FIG.
A third embodiment of the present invention will be described below with reference to FIG.
In the second embodiment shown in FIG. 2, an EEPROM memory that can be electrically written to and read from each byte data is used as the calibration value storing
This EEPROM memory not only stores the calibration value, but also stores various learning data when the
[0037]
However, since the learned memory value can be read out by the
On the other hand, it is a fact that the
[0038]
Next, the operation will be described.
After the control program of the
[0039]
Even if the power is turned off, the calibration stored value is not lost, and there is no need for a dedicated calibration value storing nonvolatile memory.
The control program transferred to the
[0040]
According to the third embodiment, even if there is a power supply abnormality such as an abnormal voltage drop of the in-vehicle battery or a release of the sleep power supply when replacing the in-vehicle battery, the control program, the calibration program, and the calibration can be performed by using the flash memory. There is an effect that memory information such as information is not lost and battery backup for memory is not required.
Further, the flash memory storing the control program can be used as a calibration value storing nonvolatile memory, and there is an effect that a dedicated calibration value storing nonvolatile memory becomes unnecessary.
[0041]
【The invention's effect】
(1) As described above, according to the first aspect of the present invention, the generated voltage itself of the reference power supply is monitored by the AD converter, and the fluctuation of the reference voltage applied to the AD converter is corrected. The correction calculation value does not fluctuate due to product variations in the amplification factor of the amplifier, and a highly accurate correction calculation value is obtained.
[0042]
(2) According to
[0043]
(3) According to the third aspect of the present invention, the calibration operation by the calibration power source can also be used as one input terminal of the AD converter, so that the number of analog input signals that can be handled is not reduced.
[0044]
(4) According to the fourth aspect of the present invention, even if the power supply is abnormal, the calibration information is not lost by using the flash memory, and the battery backup for the memory is unnecessary. .
[0045]
(5) According to
[Brief description of the drawings]
FIG. 1 is a block circuit diagram of an AD conversion apparatus according to
FIG. 2 is a block circuit diagram of an AD conversion apparatus according to
FIG. 3 is a block circuit diagram of an AD converter of a conventional device.
[Explanation of symbols]
100,200 Engine control unit (ECU)
101,201 AD converter
102,202 Microprocessor (calculation means)
103,
105,205 Reference power supply 106,206 Amplifier
203 Non-volatile memory (flash memory)
209 Direct memory access controller
210 Non-volatile memory for storing
213 Calibration power supply
AIi Analog input signal voltage AIs Voltage generated by calibration power supply
AVr reference voltage AVs reference voltage generated voltage
DIi AIi digital conversion value (first digital value)
Digital conversion value of DIs AIs (third digital value)
Digital conversion value of DVs AVs (second digital value)
DVs0 proportionality coefficient DDIi corrected digital conversion value
Claims (5)
上記AD変換器の入力端子の1つに上記基準電源の発生電圧を入力して第2のデジタル値に変換し、上記アナログ入力信号電圧に対応した第1のデジタル値を上記第2のデジタル値によって除算した値に比例係数を乗じて補正デジタル変換値を求める演算手段を備え、
上記増幅器の増幅率の変動に拘わらず入力信号電圧に比例した補正デジタル変換値を得ることを特徴とするAD変換装置。A reference voltage supply circuit for generating a reference voltage by amplifying a generated voltage of a reference power supply with an amplifier, and a multi-channel analog input signal voltage input from a plurality of input terminals based on the reference voltage in order In an AD converter having an AD converter for converting into a value,
A voltage generated by the reference power supply is input to one of the input terminals of the AD converter to convert it into a second digital value, and the first digital value corresponding to the analog input signal voltage is converted to the second digital value. A calculation means for obtaining a corrected digital conversion value by multiplying the value divided by the proportional coefficient,
An AD conversion apparatus characterized in that a corrected digital conversion value proportional to an input signal voltage is obtained regardless of fluctuations in the amplification factor of the amplifier.
演算手段で用いる比例係数は、実測された複数のサンプルデ−タを用いて算出された[基準電源の発生電圧/ 増幅器の出力電圧]の平均値・中央値・最頻値等の統計値に比例した値を用いたことを特徴とするAD変換装置。The AD converter according to claim 1,
The proportionality coefficient used in the calculation means is a statistical value such as the average value, median value, or mode value of [generated voltage of the reference power supply / output voltage of the amplifier] calculated using a plurality of actually measured sample data. An AD converter characterized by using a proportional value.
校正時に、上記AD変換器の入力端子の1つに外部校正電源からの校正電圧を入力して第3のデジタル値に変換し、この第3のデジタル値を記憶する校正値記憶用メモリと、
上記アナログ入力信号変換時には、上記アナログ入力信号電圧に対応した第1のデジタル値を上記記憶した第3のデジタル値によって除算した値に比例係数を乗じて補正デジタル変換値を求める演算手段とを備え、
入力信号電圧に比例した補正デジタル変換値を得ることを特徴とするAD変換装置。A reference voltage supply circuit for generating a reference voltage by amplifying a generated voltage of a reference power supply with an amplifier, and a multi-channel analog input signal voltage input from a plurality of input terminals based on the reference voltage in order In an AD converter having an AD converter for converting into a value,
A calibration value storage memory for inputting a calibration voltage from an external calibration power source to one of the input terminals of the AD converter and converting it to a third digital value and storing the third digital value at the time of calibration;
Computation means for obtaining a corrected digital conversion value by multiplying a value obtained by dividing the first digital value corresponding to the analog input signal voltage by the stored third digital value by a proportional coefficient at the time of the analog input signal conversion. ,
An AD converter characterized by obtaining a corrected digital conversion value proportional to an input signal voltage.
演算手段の演算にはマイクロプロセッサを用い、校正値記憶メモリにはフラッシュメモリを用い、且つ、上記マイクロプロセッサは外部ツールからの校正指令に基づいて校正を実行して上記フラッシュメモリに校正電圧対応の第3のデジタル値を記憶し、
バックアップ用バッテリがなくても、停電時に上記フラッシュメモリに記憶された第3のデジタル値が保持され、復電時に直ちに上記記憶された第3のデジタル値を使用可能としたことを特徴とするAD変換装置。In the AD converter of Claim 3,
A microprocessor is used for the calculation of the calculation means, a flash memory is used as the calibration value storage memory, and the microprocessor executes calibration based on a calibration command from an external tool to correspond to the calibration voltage in the flash memory. Store a third digital value;
Even if there is no backup battery, the third digital value stored in the flash memory at the time of a power failure is retained, and the stored third digital value can be used immediately upon power recovery. Conversion device.
基準電源はバンドギャップ形半導体電圧発生器とし、その発生電圧は温度変動が少ない約1.25Vとすると共に、増幅器が出力する基準電圧はアナログ入力信号電圧の最大値近傍の値に対応した基準電圧としたことを特徴とするAD変換装置。In the AD converter of any one of Claims 1-4,
The reference power source is a band gap type semiconductor voltage generator, and the generated voltage is about 1.25 V with little temperature fluctuation, and the reference voltage output from the amplifier is a reference voltage corresponding to a value near the maximum value of the analog input signal voltage. An AD converter characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175113A JP3626702B2 (en) | 2001-06-11 | 2001-06-11 | AD converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175113A JP3626702B2 (en) | 2001-06-11 | 2001-06-11 | AD converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368615A JP2002368615A (en) | 2002-12-20 |
JP3626702B2 true JP3626702B2 (en) | 2005-03-09 |
Family
ID=19016302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001175113A Expired - Fee Related JP3626702B2 (en) | 2001-06-11 | 2001-06-11 | AD converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3626702B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4555608B2 (en) * | 2004-05-21 | 2010-10-06 | 富士通セミコンダクター株式会社 | A / D converter |
US9671485B2 (en) * | 2009-10-26 | 2017-06-06 | Fluke Corporation | System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter |
JP2011179879A (en) * | 2010-02-26 | 2011-09-15 | Tokyo Electric Power Co Inc:The | Method for evaluating damage of member having received cumulated damage |
JP2012044533A (en) * | 2010-08-20 | 2012-03-01 | Denso Corp | A/d converter |
CN105372474A (en) * | 2015-10-10 | 2016-03-02 | 陕西千山航空电子有限责任公司 | Precision correction circuit and method of multichannel voltage signal collection circuit |
CN108716957A (en) * | 2018-06-21 | 2018-10-30 | 迈格仪表(成都)有限公司 | A kind of characterization buckling diaphragm capsule |
-
2001
- 2001-06-11 JP JP2001175113A patent/JP3626702B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002368615A (en) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4592796B2 (en) | Electronic control unit with analog input signal | |
US7577539B2 (en) | Sensor interface and sensor calibration technique | |
US7469174B2 (en) | Vehicle-borne electronic control device | |
US7557459B2 (en) | In-vehicle electronic control device | |
JP3861874B2 (en) | AD converter failure detection device | |
US6687635B2 (en) | Apparatus and method for compensated sensor output | |
US7033071B2 (en) | Method and apparatus for correcting sensor signal in temperature | |
US7222694B2 (en) | Control unit for electric power steering | |
JP4555608B2 (en) | A / D converter | |
JP3626702B2 (en) | AD converter | |
US6212447B1 (en) | Control device for automobiles | |
JPH08298462A (en) | Semiconductor device | |
JP2006112923A (en) | Semiconductor device | |
JP6313150B2 (en) | Semiconductor device, battery monitoring system, and battery monitoring method | |
JP3352006B2 (en) | Sensor temperature compensation circuit | |
JP2018105888A (en) | Semiconductor device and battery monitoring system | |
US11413971B2 (en) | Power supply circuit and motor control device | |
US11831326B2 (en) | Analog-to-digital conversion system and analog-to-digital conversion method | |
JP5553432B2 (en) | Load control circuit | |
US11876529B2 (en) | Current output module | |
JP4158107B2 (en) | Analog input data transmission device | |
JP5016538B2 (en) | A / D conversion apparatus and method | |
JPH1188165A (en) | Input device and input method for analog signal and recording medium | |
JPH06204868A (en) | Analog/digital converting circuit | |
JP2006177782A (en) | Voltage measuring device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |