JP2006251192A - 電子機器の製造方法 - Google Patents

Abstract

【課題】ＦＰＣと外部接続端子との接触抵抗値が基準値を超えたものの接触抵抗値を基準値以下に簡単に修復することができる電子機器の製造方法を提供する。
【解決手段】基板上に形成された外部接続端子とＦＰＣ（フレキシブルプリント基板）とを電気的に接続した後、前記外部接続端子とＦＰＣの配線との接続部の接触抵抗値が基準値を超えているか否かを検査する。そして、前記接触抵抗値が前記基準値を超えている場合、ＦＰＣの前記接続部に静電気を印加（放電）する。
【選択図】 図３

Description

本発明は、電子機器の製造方法に関する。詳しくは、フレキシブルプリント基板接続工程を備えた電子機器の製造方法に関する。

液晶パネル、有機エレクトロルミネッセンス素子パネル等のパネルにおいては、ガラス基板や樹脂基板上に外部接続端子が形成されている。そして、これらの基板は一般に１ｍｍ以下と薄いため、前記外部接続端子と、前記パネルを駆動する駆動回路等とをフレキシブルプリント基板（以下、単にＦＰＣという）を介して接続することが行われている（例えば、特許文献１等参照）。外部接続端子に対するＦＰＣの固着は、ＡＣＦ（異方性導電フィルム）を間に挟んで熱圧着することにより行われる。
特開２０００−２５０４３５号公報（明細書の段落［０００２］〜［０００４］、図１，図３）

ところが、ＦＰＣを外部接続端子に固着した際、ＦＰＣと外部接続端子との接触抵抗値が製品の基準範囲を上回る状態となる場合がある。前記接触抵抗値を基準値以下となるように修復できれなければ、不良品の数が多くなり、製品の歩留まりが低くなる。

本発明は、前記従来の問題に鑑みてなされたものであって、その目的はＦＰＣと外部接続端子との接触抵抗値が基準値を超えたものの接触抵抗値を基準値以下に簡単に修復することができる電子機器の製造方法を提供することにある。

前記の目的を達成するために請求項１に記載の発明は、基板上に形成された外部接続端子とフレキシブルプリント基板とを電気的に接続するフレキシブルプリント基板接続工程を備えた電子機器の製造方法である。そして、前記外部接続端子とフレキシブルプリント基板との接続部に静電気を印加する静電気印加工程を備えている。

この発明では、何らかの原因で外部接続端子と前記フレキシブルプリント基板の配線との接続部の接触抵抗値が基準値を超えた場合でも、静電気の印加により接続不良が解消されて、接触抵抗値が基準値以下に低下する。

請求項２に記載の発明は、基板上に形成された外部接続端子とフレキシブルプリント基板とを電気的に接続するフレキシブルプリント基板接続工程を備えた電子機器の製造方法である。そして、前記外部接続端子と前記フレキシブルプリント基板との接続部の接触抵抗が基準値を超えているか否かを検査する接触抵抗検査工程と、前記接触抵抗検査工程において、前記接続部の接触抵抗が基準値を超えている場合に、前記接続部に静電気を印加する静電気印加工程とを備えている。

この発明では、前記接続部の接触抵抗値が基準値を超えている場合のみ静電気の印加が行われる。即ち、全ての製品については静電気の印加が行われず、静電気の印加を必要とするものについてのみ静電気の印加が行われるため、無駄な静電気の印加作業を行う必要がなくなる。

請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記静電気印加工程の後に、前記外部接続端子と前記フレキシブルプリント基板との接続部の接触抵抗が基準値を超えているか否かを検査する静電気印加後接触抵抗検査工程を備えている。従って、この発明では、静電気印加工程の後に、接触抵抗が基準値よりも低くなったものと基準値よりも低くならなかったものとを区別できる。

請求項４に記載の発明は、請求項１〜請求項３のいずれか一項に記載の発明において、前記接続部に対する静電気の印加は、静電破壊試験器（ＥＳＤ試験器）を使用して行われる。従って、この発明では、既存の機器を使用して所望の電圧の静電気を印加することができる。

請求項５に記載の発明は、請求項１〜請求項４のいずれか一項に記載の発明において、前記外部接続端子は、有機エレクトロルミネッセンス素子の基板上に形成された外部接続端子である。即ち、本発明が有機エレクトロルミネッセンス素子パネルを製造する製造工程に適応されている。

この発明では、従来では、外部接続端子とフレキシブルプリント基板との接触不良等により前記接続部の接触抵抗が増大し、不良品として扱われていた有機エレクトロルミネッセンス素子パネルを減らすことができるため有機エレクトロルミネッセンス素子パネルの製造工程における歩留まりが向上する。

請求項６に記載の発明は、請求項５に記載の発明において、前記接触抵抗値が基準値を超えているか否かは、前記有機エレクトロルミネッセンス素子を予め設定された輝度で発光させるのに必要な印加電圧の値が予め設定された基準電圧を超えているか否かで行われる。

本発明によれば、ＦＰＣと外部接続端子との接触抵抗値が基準値を超えたものの接触抵抗値を基準値以下に簡単に修復することができる。

以下、本発明を電子機器としてのバックライト用の有機エレクトロルミネッセンス素子パネル（以下、エレクトロルミネッセンスをＥＬと称す。）の製造方法に具体化した一実施の形態を図１〜図３に従って説明する。図１（ａ）は有機ＥＬ素子パネルの模式平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線における模式断面図である。図２（ａ）はＦＰＣを端子部に接続した状態を示す模式平面図、図２（ｂ）は断面図である。図３は有機ＥＬ素子パネルの製造方法を示すフローチャートである。なお、図１（ａ），（ｂ）は、有機ＥＬ素子の構成を模式的に示したものであり、図示の都合上、一部の寸法を誇張して分かり易くするために、それぞれの部分の幅、長さ、厚さ等の寸法の比は実際の比と異なっている。

図１（ａ），（ｂ）に示すように、有機ＥＬ素子パネル１０は、基板１１上に有機ＥＬ素子１２が設けられている。有機ＥＬ素子１２は、基板１１上から順に、第１電極１３、有機ＥＬ層１４及び第２電極１５が積層されている。第１電極１３は有機ＥＬ層１４より大きく、第２電極１５は有機ＥＬ層１４より小さく形成されている。

第１電極１３の一辺の外側には、図示しない外部駆動回路に接続するための外部接続端子として二つの端子部１３ａ，１３ｂを備えている。端子部１３ａ，１３ｂは、第１電極１３と同一部材で形成され、かつ、第１電極１３と一体的に形成されている。第２電極１５は、同じく外部接続端子として一つの端子部１５ａを備えている。端子部１５ａは、第１電極及び端子部１３ａ，１３ｂと同一材料で形成され、第２電極１５の一辺の一部が外側に延出した第２電極延出部分１５ｂと接続されている。二つの端子部１３ａ，１３ｂ及び第２電極１５の端子部１５ａは、基板１１の一辺に沿って並び、かつ端子部１５ａが端子部１３ａ，１３ｂの間に存在するように配置されている。

第１電極１３の有機ＥＬ層１４より外側となる領域上には、第１電極１３より体積抵抗率が低い材料で形成された補助電極１６が、端子部１３ａ，１３ｂの一部分上から連続して延びるように設けられている。

有機ＥＬ素子１２は、有機ＥＬ層１４が水分（水蒸気）及び酸素の悪影響を受けないように、有機ＥＬ素子１２、第１電極１３の補助電極１６が形成されている部分及び第２電極延出部分１５ｂが保護膜１７で被覆されている。保護膜１７は公知のパッシベーション膜、例えば、窒化ケイ素等のセラミック膜で構成されている。

この実施の形態では、第１電極１３が陽極を構成し、第２電極１５が陰極を構成する。有機ＥＬ素子は、有機ＥＬ層１４からの光が基板１１側から取り出される（出射される）所謂ボトムエミッションタイプに構成されている。そして、基板１１には可視光透過性を有する基板が使用され、例えば、ガラス基板が使用される。

第１電極１３は公知の透明な導電性材料で形成されており、例えば、ＩＴＯ（インジウム錫酸化物）や、ＩＺＯ（インジウム亜鉛酸化物）、ＺｎＯ（酸化亜鉛）、ＳｎＯ_２（酸化錫）等を用いることができる。

第２電極１５は、従来用いられている公知の陰極材料や第１電極１３と同様の材料等が使用でき、例えば、アルミニウム、金、銀、銅、クロム等の金属やこれらの合金が用いられる。なお、この実施の形態では、第２電極１５及び補助電極１６に同様の材料（アルミニウム）が使用されている。

有機ＥＬ層１４は、公知の有機ＥＬ材料を用いて形成され、有機ＥＬ素子１２の目的とする発光色に応じて構成されている。この実施の形態では、白色発光を行うように構成されており、有機ＥＬ素子１２を液晶表示装置のバックライトとして使用する場合、カラーフィルタを使用したフルカラー表示に対応できるようになっている。

図２（ａ），（ｂ）に示すように、基板１１上に形成された端子部１３ａ，１３ｂ，１５ａは、ＦＰＣ（フレキシブルプリント基板）２０を介して図示しない外部駆動回路に電気的に接続される。ＦＰＣ２０は、端子部１３ａ，１３ｂに対応する端子部２０ａ及び配線２１ａと、端子部１５ａに対応する端子部２０ｂ及び配線２１ｂとを備えている。配線２１ａは、途中で分岐されて２個の端子部２０ａに接続されるとともに配線２１ｂと短絡しないように、スルーホール２１ｃを備えている。ＦＰＣ２０はＡＣＦ（異方性導電フィルム）２２を介して基板１１に固着されている。ＡＣＦ２２は、端子部１３ａ，１３ｂ，１５ａ全体を覆う状態で基板１１に貼付されている。端子部２０ａ，２０ｂは、端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０の配線との接続部を構成する。なお、図２（ａ）は、保護膜１７の図示を省略するとともに、有機ＥＬ素子１２を構成する第１電極１３、有機ＥＬ層１４及び第２電極１５を省略している。

前記のように構成された有機ＥＬ素子パネル１０は、例えば、液晶表示装置のバックライトとして使用される。有機ＥＬ素子パネル１０は、図示しない外部駆動回路からＦＰＣ２０を介して端子部１３ａ，１３ｂと端子部１５ａとの間に直流駆動電圧が印加されると、補助電極１６を介して第１電極１３、有機ＥＬ層１４、第２電極１５へと電流が流れる。この時、有機ＥＬ層１４が発光し、その光は透明電極である第１電極１３を経て基板１１側から外部に取り出される。

有機ＥＬ素子パネル１０の端子部１３ａ，１３ｂ，１５ａと、ＦＰＣ２０の端子部２０ａ，２０ｂとの接続が良好に行われないと、接触抵抗が増大する状態となる。そして、接触抵抗値が予め設定された値以上になると、有機ＥＬ素子パネル１０を所定輝度で発光させるのに必要な消費電力が大きくなりすぎるため不良品となる。そのため、有機ＥＬ素子パネル１０の製造工程において、ＦＰＣ２０の圧着工程後に全ての有機ＥＬ素子パネル１０に対して、ＦＰＣ２０の圧着不良の有無、即ち端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０の配線２１ａ，２１ｂとの接続部の接触抵抗値が基準値を超えているか否かを検査する。そして、前記接触抵抗値が基準値を超えている場合、接続不良を修復する処理を行う。

次に上記のように形成された有機ＥＬ素子パネル１０の製造方法（工程）を図３のフローチャートに従って説明する。
ステップＳ１において、基板１１上に、蒸着法等により有機ＥＬ素子１２を形成する。

ステップＳ２において、有機ＥＬ素子パネル１０の端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０とをＡＣＦ２２を介して熱圧着等の公知の圧着技術を用いて電気的に接続するＦＰＣ接続工程を行う。

ステップＳ３において、有機ＥＬ素子１２を所定輝度で発光させるための印加電圧を測定する。印加電圧の測定は、例えば４端子測定にて行う。次にステップＳ４において、測定された印加電圧が基準電圧Ｖ_０以上か否かを判断する接触抵抗検査工程を行う。印加電圧が基準電圧Ｖ_０未満であれば、当該有機ＥＬ素子パネル１０は端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０との圧着が良好に行われたものとして工程を終了する。

ステップＳ４において、印加電圧が基準電圧Ｖ_０以上であれば、当該有機ＥＬ素子パネル１０は端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０との圧着不良であると判断して、ステップＳ５に進む。そして、ステップＳ５において、ＦＰＣ２０の端子部２０ａ，２０ｂにＥＳＤ試験器（静電破壊試験器）を使用して静電気を印加（放電）する。静電気の電圧は、静電気を印加した際に、端子部１３ａ，１３ｂ，１５ａを介して接続されている回路、即ち有機ＥＬ素子１２に支障を来さない大きさである。静電気の印加は、ＥＳＤ試験器のプラス端子及びマイナス端子をＦＰＣ２０の配線２１ａ，２１ｂに接続した状態で行う。

次にステップＳ６に進み、有機ＥＬ素子１２を所定輝度で発光させるための印加電圧を測定した後、ステップＳ７に進む。ステップＳ７において、測定された印加電圧が基準電圧Ｖ_０以上か否かを判断する静電気印加後接触抵抗検査工程を行う。印加電圧が基準電圧Ｖ_０未満であれば、ＦＰＣ２０の圧着不良が修復されたものとして工程を終了する。また、印加電圧が基準電圧Ｖ_０以上であれば、端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０の圧着不良の修復ができなかったものとしてステップＳ８に進み、ステップＳ８で当該有機ＥＬ素子パネル１０を不良品に区分けした後、処理を終了する。

ステップＳ５において、接続不良の製品に対する静電気の印加を行うＥＳＤ試験器として、阪和電子工業株式会社製ＨＥＤ−５０００シリーズを使用して行った。印加電圧は、マシンモデル：容量＝２００μＦ、抵抗＝０Ω、電圧＝±２００Ｖと、人体帯電モデル：容量＝１００μＦ、抵抗＝１５００Ω、電圧＝±１５００Ｖとで行った。ステップＳ２において測定された印加電圧が基準電圧Ｖ_０未満であった製品と、印加電圧が基準電圧Ｖ_０以上で静電気の印加により圧着不良の修復がなされた製品について、有機ＥＬ素子１２を駆動した際の輝度の状態と、色の状態を観察したが、いずれも予め設定された製品の規格を満たした。

ＦＰＣ２０の端子部２０ａ，２０ｂに静電気を印加することにより接続不良（圧着不良）の修復ができる理由としては次のことが考えられる。
ＡＣＦ２２は、加熱加圧により、端子部１３ａ，１３ｂ，１５ａ及びＦＰＣ２０の端子部２０ａ，２０ｂで挟まれている箇所が潰されて、図２（ｂ）に示すようにＡＣＦ２２を構成している導電粒子２３同士が互いに接触する状態となる。圧着不良の原因としては、保護膜１７を蒸着法等で形成する際、マスクを回り込んで一部が端子部１３ａ，１３ｂ，１５ａの表面に薄い膜として付着した場合や、導電粒子２３同士の接触が完全ではなく、一部に樹脂が膜状で存在する状態となる場合が考えられる。

そして、ＦＰＣ２０の端子部２０ａ，２０ｂに静電気が印加されると、端子部１３ａ，１３ｂ，１５ａの表面に付着した薄い膜や導電粒子２３の間に存在する膜が破壊されるため、接続不良の修復がなされると考えられる。静電気の電圧は有機ＥＬ素子１２を発光させる際に印加される電圧（数Ｖ）に比較して高電圧であるが、短時間であるため、有機ＥＬ素子１２の損傷を招くことはない。

この実施の形態では以下の効果を有する。
（１）端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０との接続部（端子部２０ａ，２０ｂ）に静電気を印加する静電気印加工程（Ｓ５）を備えている。従って、何らかの原因でＦＰＣ２０と端子部１３ａ，１３ｂ，１５ａとの接触抵抗値が基準値を超えた場合でも、前記静電気の印加により接続不良が解消されて接触抵抗値が基準値以下に低下する。即ち、ＦＰＣ２０と外部接続端子（端子部１３ａ，１３ｂ，１５ａ）との接触抵抗値が基準値を超えたものを基準値以下に簡単に修復することができる。その結果、製品の歩留まりが低く（悪く）なるのを防止することができる。

（２）端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０との接続部（端子部２０ａ，２０ｂ）の接触抵抗が基準値を超えているか否かを検査する接触抵抗検査工程（Ｓ４）を備えている。また、接触抵抗検査工程（Ｓ４）において、接続部（端子部２０ａ，２０ｂ）の接触抵抗が基準値を超えている場合に、接続部（端子部２０ａ，２０ｂ）に静電気を印加する静電気印加工程（Ｓ５）とを備えている。従って、全ての製品について静電気の印加が行われるのではなく、静電気の印加を必要とするものについてのみ静電気の印加が行われるため、無駄な印加作業を行う必要がない。

（３）静電気印加工程（Ｓ５）の後に、端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０との接続部（端子部２０ａ，２０ｂ）の接触抵抗が基準値を超えているか否かを検査する静電気印加後接触抵抗検査工程（Ｓ７）を備えている。従って、静電気印加工程（Ｓ５）の後に、接触抵抗が基準値よりも低くなったものと基準値よりも低くならなかったものとを区別することができる。

（４）ＦＰＣ２０の端子部２０ａ，２０ｂに対する静電気の印加は、静電破壊試験器（ＥＳＤ試験器）を使用して行われる。従って、既存の機器を使用して容易に所望の電圧の静電気を印加することができる。

（５）端子部１３ａ，１３ｂ，１５ａは、有機ＥＬ素子１２の基板１１上に形成された外部接続端子である。即ち、本発明が有機ＥＬ素子パネル１０を製造する製造工程に適応されている。従来では、端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０との接触不良により接続部（端子部２０ａ，２０ｂ）の接触抵抗が増大し、不良品として扱われていた有機ＥＬ素子パネル１０を減らすことができるため有機ＥＬ素子パネル１０の製造における歩留まりが向上する。

実施の形態は前記に限定されるものではなく、例えば、次のように構成してもよい。
○ 端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０の配線２１ａ，２１ｂとの接続部（端子部２０ａ，２０ｂ）の接触抵抗値が基準値を超えているか否かを判断する接触抵抗検査工程（Ｓ４）を設けずに、ＦＰＣ２０を基板１１に圧着するＦＰＣ接続工程（Ｓ２）の後に、全製品に静電気を印加する静電気印加工程（Ｓ５）を行ってもよい。また、この場合、有機ＥＬ素子１２を所定輝度で発光させるための印加電圧を測定する（Ｓ３）も必要なくなる。従って、有機ＥＬ素子パネル１０の製造工程を単純化し得る。

○ 静電気印加工程（Ｓ５）が行われた場合、必ず前記接触抵抗が基準値よりも低くなるのであれば、静電気印加工程（Ｓ５）の後の静電気印加後接触抵抗検査工程（Ｓ７）を省略してもよい。

○ 静電気を印加する回数は１回に限らず、複数回行ってもよい。その場合、必ず静電気の印加を複数回行うのではなく、条件を設けて、例えば、ステップＳ７において有機ＥＬ素子１２の発光に必要な印加電圧の測定値が基準電圧Ｖ_０以上のときに、行うようにしてもよい。

○ 端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０の端子部２０ａ，２０ｂとの接触抵抗値が基準値を超えているか否かの判断を行う場合、有機ＥＬ素子１２に対する印加電圧を測定する代わりに、接触抵抗値を測定してその値が予め設定された値以上か否かで判断してもよい。

○ 静電気の印加は、ＥＳＤ試験器を使用する方法に限らない。例えば、静電発電機で発電して得られた静電気を印加するようにしてもよい。静電発電機としては、例えば、摩擦型発電機や誘導型発電機がある。

○ 端子部１３ａ，１３ｂ，１５ａとＦＰＣ２０とはＡＣＦを介して接続されていたが、これに限らず導電用樹脂（導電粒子が分散された樹脂）などを介して接続されていてもよい。

○ 有機ＥＬ素子１２は基板１１側から光を出射する構成に限らず、基板１１と反対側から光を出射する所謂トップエミッション型の有機ＥＬ素子を使用してもよい。この場合、有機ＥＬ素子１２は、第２電極１５が透明電極で構成され、第１電極１３は透明電極で構成されても不透明な電極で構成されてもよい。また、基板１１は透明基板に限らず、不透明な基板であってもよい。

○ 有機ＥＬ層１４は白色発光を行うような構成に限らず、例えば、赤や青や緑や黄色などの単色光若しくは、その組み合わせを発光する構成としてもよい。
○ 有機ＥＬ素子パネル１０はバックライト用に限らず、他の照明装置やディスプレイの発光源として使用してもよい。また、表示装置用、即ちパッシブ型等の有機ＥＬ素子１２に適用してもよい。

○ 有機ＥＬ素子に限らず無機ＥＬ素子や、液晶表示装置等の他の電子機器の外部接続端子とＦＰＣ２０との接続の際に適用してもよい。
○ ＦＰＣ２０の端子部２０ａに印加される静電気の電圧の大きさは、静電気を印加した際に、外部接続端子を介して接続されている回路に支障を来さない大きさであればよく、前記実施の形態で使用した大きさに限らない。また、電子機器によって印加する静電気の電圧の大きさを変えてもよい。

○ 第１電極１３の端子部１３ａ，１３ｂの一方を省略して補助電極１６を第１電極１３の周囲全体に設けたり、補助電極１６を設けずに四角形状の第１電極１３の４辺に沿って４個の端子部を設けて、各端子部にそれぞれ外部電源の端子を接続する構成としたりしてもよい。

○ 補助電極１６を設けずに、端子部を第１電極１３の一辺に設けて、その端子部に外部電源の端子を接続する構成としてもよい。
以下の技術的思想（発明）は前記実施の形態から把握できる。

（１）基板上に形成された外部接続端子とフレキシブルプリント基板とを電気的に接続した後、前記外部接続端子と前記フレキシブルプリント基板の配線との接続部に静電気を印加することを特徴とする外部接続端子とフレキシブルプリント基板との接続不良修復方法。

（２）請求項１〜請求項６及び前記技術的思想（１）のいずれか一つに記載の発明において、前記静電気の印加は複数回行われる。

（ａ）は有機ＥＬ素子パネルの模式平面図、（ｂ）は（ａ）のＡ−Ａ線における模式断面図。 （ａ）はＦＰＣを接続した状態の模式平面図、（ｂ）は端子部の接続状態を示す模式断面図。 有機ＥＬ素子パネルの製造方法を示すフローチャート。

符号の説明

１０…有機ＥＬ素子パネル、１１…基板、１２…有機ＥＬ素子、１３ａ，１３ｂ，１５ａ…外部接続端子としての端子部、２０…ＦＰＣ（フレキシブルプリント基板）、２０ａ，２０ｂ…外部接続端子とＦＰＣの配線との接続部としての端子部、２１ａ，２１ｂ…配線。

Claims (6)

1. 基板上に形成された外部接続端子とフレキシブルプリント基板とを電気的に接続するフレキシブルプリント基板接続工程を備えた電子機器の製造方法において、前記外部接続端子とフレキシブルプリント基板との接続部に静電気を印加する静電気印加工程を備えた電子機器の製造方法。
2. 基板上に形成された外部接続端子とフレキシブルプリント基板とを電気的に接続するフレキシブルプリント基板接続工程を備えた電子機器の製造方法において、前記外部接続端子と前記フレキシブルプリント基板との接続部の接触抵抗が基準値を超えているか否かを検査する接触抵抗検査工程と、前記接触抵抗検査工程において、前記接続部の接触抵抗が基準値を超えている場合に、前記接続部に静電気を印加する静電気印加工程とを備えた電子機器の製造方法。
3. 前記静電気印加工程の後に、前記外部接続端子と前記フレキシブルプリント基板との接続部の接触抵抗が基準値を超えているか否かを検査する静電気印加後接触抵抗検査工程を備えた請求項１又は請求項２に記載の電子機器の製造方法。
4. 前記接続部に対する静電気の印加は、静電破壊試験器を使用して行われる請求項１〜請求項３のいずれか一項に記載の電子機器の製造方法。
5. 前記外部接続端子は、有機エレクトロルミネッセンス素子の基板上に形成された外部接続端子である請求項１〜請求項４のいずれか一項に記載の電子機器の製造方法。
6. 前記接触抵抗値が基準値を超えているか否かは、前記有機エレクトロルミネッセンス素子を予め設定された輝度で発光させるのに必要な印加電圧の値が予め設定された基準電圧を超えているか否かで行われる請求項５に記載の電子機器の製造方法。

Images