JP2006251091A - エレクトロルミネッセンス表示パネル - Google Patents
エレクトロルミネッセンス表示パネル Download PDFInfo
- Publication number
- JP2006251091A JP2006251091A JP2005064561A JP2005064561A JP2006251091A JP 2006251091 A JP2006251091 A JP 2006251091A JP 2005064561 A JP2005064561 A JP 2005064561A JP 2005064561 A JP2005064561 A JP 2005064561A JP 2006251091 A JP2006251091 A JP 2006251091A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- gate
- light receiving
- tft
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005401 electroluminescence Methods 0.000 title claims description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 238000003860 storage Methods 0.000 claims abstract description 14
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】アクティブマトリクス型EL表示パネルの輝度ムラを抑制する。
【解決手段】複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルの構成画素は、一端が駆動トランジスタ14のゲートに接続され、他端が電源に接続され、ゲートが容量電源に接続された受光TFT18を備える。受光TFT18は、EL素子16の発光光強度に応じて電源から保持容量12の一端に電流を流し、保持容量12に蓄積する電荷量を変化させ、駆動トランジスタ14のゲート電位をデータ信号に応じた電位から補正制御する。
【選択図】図1
【解決手段】複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルの構成画素は、一端が駆動トランジスタ14のゲートに接続され、他端が電源に接続され、ゲートが容量電源に接続された受光TFT18を備える。受光TFT18は、EL素子16の発光光強度に応じて電源から保持容量12の一端に電流を流し、保持容量12に蓄積する電荷量を変化させ、駆動トランジスタ14のゲート電位をデータ信号に応じた電位から補正制御する。
【選択図】図1
Description
本発明は、アクティブマトリクス型エレクトロルミネッセンス表示パネルに関する。
自発光素子であるエレクトロルミネッセンス(Electroluminescence:以下ELという)素子を各画素に発光素子として用いたEL表示パネルは、自発光型であると共に、薄く、消費電力が小さい等の有利な点があり、液晶表示パネル(LCD)やCRTなどに代わる表示パネルとして注目されている。
なかでも、EL素子を個別に制御する薄膜トランジスタ(TFT)などのスイッチ素子を各画素に設け、画素毎にEL素子を制御するアクティブマトリクス型EL表示パネルは、高精細な画像を表示することができる。
アクティブマトリクス型EL表示パネルは、マトリクス状に配置された画素の各列に対応してその列の各画素に輝度データを供給するデータラインDLおよび各画素のEL素子の駆動電流を供給する電源ラインの2本が配置され、各行(水平)の画素に対応してその行の画素を選択するための選択ライン(ゲートライン)が配置される。
選択TFTは、ゲートがゲートラインに、一端がデータラインとに接続されており、ゲート信号(選択信号)を受けてオンする。選択TFTの他端は、補助容量の一端が接続されているEL素子駆動用TFTのゲートに接続されている。このため、選択TFTがオンしたとき、データラインに供給されているデータ信号は補助容量の一端に供給される。従って、EL素子駆動用TFTのゲート電極には、選択TFTを介して供給されたデータ信号に応じた電圧が保持され、EL素子駆動用TFTは、その電圧値に応じた電流を電源ラインからEL素子に供給する。
1つのゲートラインによって、その行の選択トランジスタがオンになり、その状態でデータラインに順次データ信号を供給することで、各画素の補助容量にデータ信号に応じた電圧が保持され、EL素子駆動用TFTが保持された電圧に応じた電流を対応するEL素子に供給する。このような動作を各行について繰り返すことによって、各画素ごとにデータ信号に応じた輝度でEL素子を発光させることができ、EL表示パネルにおいて、データ信号に応じたイメージが表示される。
このようなEL表示パネルにおいて、発光輝度ムラを抑制するためには、各画素のTFT特性のばらつきを小さくすることが必要である。特に、電源ラインVLからEL素子に供給する電流量を制御するEL素子駆動用TFTの特性ばらつき(ゲート電圧に対するドレイン電流量のばらつき)は直接発光輝度にばらつきを発生させるので、そのばらつきを小さくすることが要求されている。
しかしながら、デバイス作製プロセス上、不可避的に表示パネル内のTFT特性のばらつきが発生してしまい、輝度ムラが発生してしまう場合がある。
そこで、本発明では、複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、EL素子の発光光輝度をフィードバック制御し、表示パネル内の輝度ムラを抑制する。
本発明は、複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、前記画素は、エレクトロルミネッセンス素子と、電源から前記エレクトロルミネッセンス素子に供給する電流をゲート電圧に応じて制御する駆動トランジスタと、一端が前記駆動トランジスタのゲートに接続され、データ信号ラインから供給されたデータ電圧を保持する保持容量と、前記エレクトロルミネッセンス素子が発光する光を含む入射光を受光し受光量に応じた出力電流を出力する受光トランジスタと、有し、前記保持容量に保持されたデータ電圧を、前記受光トランジスタの出力電流に応じて変化させ、前記エレクトロルミネッセンス素子の輝度を補正することを特徴とする。
また、本発明は、前記受光トランジスタは、一端が、前記駆動トランジスタのゲートに接続され、他端が前記電源に接続され、ゲートが低電圧電源に接続されたnチャネル薄膜トランジスタであって、前記エレクトロルミネッセンス素子の発光光強度に応じて前記電源から前記保持容量の前記一端に電流を流し、前記保持容量に蓄積する電荷量を変化させ、前記駆動トランジスタのゲート電圧を補正することを特徴とする。
また、前記受光トランジスタは、前記エレクトロルミネッセンス素子の下側に配置したボトムゲート型薄膜トランジスタであることが好適である。
また、前記駆動トランジスタと前記受光トランジスタとの能動層は、同一プロセスで形成された半導体膜であることが好適である。
また、前記駆動トランジスタの下方に外光を遮蔽する遮蔽板を備え、前記遮蔽板と前記受光トランジスタとのゲート電極は、同一プロセスで形成された金属膜であることが好適である。
このように、本発明によれば、各画素に設けられた受光トランジスタがエレクトロルミネッセンス素子の発光量に応じて駆動トランジスタのゲート電圧を補正する。そこで、アクティブマトリクス型EL表示パネルの輝度ムラを抑制することができる。
以下、本発明を実施するための最良の形態(以下、実施形態という)について、図面に基づいて説明する。
図1を参照して、実施形態に係るEL表示パネル100の1つの画素の回路構成とその動作を説明する。
列方向に伸び、発光強度についてのデータ信号が供給されるデータラインには、pチャネルの選択TFT10のソースが接続され、そのドレインはpチャネルの駆動TFT14のゲートに接続されている。また、選択TFTのゲートは、行方向に伸びる選択ライン(ゲートライン)に接続されている。また、駆動TFT14のゲートには、他端が所定の電源(低電圧の容量電源ライン)に接続され、駆動TFT14のゲート電圧を保持する保持容量12の一端が接続されている。保持容量12の他端は、電源ラインに接続してもよい。
駆動TFT14のソースは電源ラインPLに接続され、そのドレインはEL素子16のアノードに接続されている。EL素子16のカソードは、カソード電源に接続されている。
ゲートラインをLレベルにセットすることで、選択TFT10がオンし、データラインDLのデータ信号(データ電圧)が駆動TFT14のゲートに供給されるとともに、この電圧が保持容量12に保持される。すなわち、駆動TFT14のゲート電圧は、データ電圧にセットされる。従って、駆動TFT14からデータ電圧に応じた電流がEL素子16に供給され、EL素子16がデータ電圧に応じて発光する。
そして、本実施形態の画素回路においては、受光TFT18を有している。この受光TFT18は、ドレインが駆動TFT14のゲートに接続され、ソースが電源ラインPLに接続され、ゲートが容量電源ラインに接続されたnチャネルTFTである。このように、受光TFT18のゲートは低電圧の容量電源ラインに接続されているため、逆バイアスが係っておりオフとなっている。この状態で、受光TFT18が、EL素子16の発光光の一部を受光すると、受光TFT18のチャネル領域において、正孔と、電子のペアが発生し、これによって光電流が流れる。
選択TFT10がオフであって、駆動TFT14のゲート電圧が保持容量12に保持されている場合、受光TFT18に光電流が流れると、この光電流によって保持容量12の保持電圧はより高くなる。従って、駆動TFT14のゲート電圧は、データ電圧より高く補正された電圧が印加され、電源ラインPLからEL素子16に供給される駆動電流が減少し、EL素子16の発光輝度が、光電流による補正がない場合に比べ、低下する。
光電流の大きさは、受光TFT18が受光する光量によって決まるため、EL素子16からの発光光量に依存する。すなわち、強く発光している画素のEL素子16ほど、駆動電流が大きく減少し、弱く発光している画素のEL素子16では駆動電流の減少は小さい。したがって、表示パネル内の画素の発光光強度のばらつきを抑制することができる。
ここで、受光TFT18のソース−ドレインに流れる電流量と、駆動TFT14のゲート電圧の変化量との関係は、保持容量12の容量に依存する。すなわち、受光TFT18のソース−ドレインに流れる電流量が一定であった場合、保持容量12の容量が小さければ、ゲート電圧のデータラインDLから供給されたデータ電圧から比較的大きく上昇し、保持容量12の容量が大きければ、ゲート電圧のデータラインDLから供給されたデータ電圧からの上昇は小さくなる。また、受光TFT18のサイズ(チャネル幅)に応じて光電流の大きさが変化する。従って、受光TFT18のサイズによって、EL素子16の発光量の調整感度を制御できる。そこで、レイアウト上の制約や、データ電圧を保持するための必要な保持容量値などを考慮の上、保持容量12の容量値、受光TFT18のサイズが決定される。
図2は、実施形態に係るEL表示パネル100における受光TFT18のゲート電圧(Vg)とドレイン電流(Id)との関係をEL素子16の発光をオン/オフしたときについてそれぞれプロットした図である。ここで、測定は、受光TFT18のドレイン−ソース間に10V印加した条件で行ったものである。
EL素子16が発光しない場合、受光TFT18には光が入射しないため、Vgがマイナス電位の領域のオフ電流は、Id=4×10-13(A)程度の低い電流値となる。一方、EL素子16の発光をオンとした場合、受光TFT18に光が入射するため、Vgがマイナス電位の領域のときのオフ電流が、Id=1×10-11(A)程度となる。したがって、受光TFT18のドレイン−ソース間に流れるオフ電流は、EL素子16の発光のオン/オフにより100倍以上変化し、受光TFT18のドレイン−ソース間に流れるオフ電流によりEL素子16の発光光強度を検知することができる。
図3は、実施形態に係るEL表示パネル100における受光TFT18のオフ電流とEL素子16の発光輝度との関係をゲート領域のチャネル幅(W)を3種類変えて形成した受光TFT18についてそれぞれプロットした図である。3種類の受光TFT18のチャネル幅(W)は、それぞれ6μm、60μm、600μmである。ここで、チャネル幅を3種類変えた受光TFT18においてチャネル長さ(L):20μm、ゲート領域両端のLDD(Lightly Doped Drain)領域の幅:1.4μmは共通とした。
チャネル幅(W)を3種類変えて形成した受光TFT18は、それぞれEL素子16の発光輝度にほぼ比例して、オフ電流が上昇する。したがって、受光TFT18のオフ電流により、EL素子16の発光輝度を検知できる。また、EL素子16の発光輝度が一定の場合、チャネル幅Wすなわち、受光TFT18のチャネル領域の面積にほぼ比例してオフ電流が増えている。したがって、受光TFT18の受光感度は、チャネル領域の面積により設定することができる。
ここで、受光TFT18は1画素に対して1素子設けるものとして説明したが、2つ以上のTFTを並列に設け、互いに並列接続してもよい。2つ以上のTFTを並列接続する受光TFTの構成とすれば、チャネル領域面積を広く取ることができるので、受光感度を高めることができる。
図4は、実施形態に係るEL表示パネル100におけるEL素子16と駆動TFT14および受光TFT18の断面構造の一例を示す図である。なお、図示しない選択TFT10は、駆動TFT14と同様の断面構造を備える。
まず、ガラス基板20上に、例えばCr等の金属膜を所定の領域に形成し、受光TFT18のゲート電極22および、駆動TFT14の能動層への外光の入射を防止する遮光膜24とする。すなわち、受光TFT18のゲート電極18と、外光の入射を防止する遮光膜24を同一プロセスで形成する。この遮光膜24は、各画素の境界部分にブラックマトリクスとして形成するとともに、周辺回路のTFTへの遮光のためにその領域にも形成する。
次に、SiNバッファ層26およびSiO2バッファ層28を全面に形成する。さらに、受光TFT18および駆動TFT14のエリアに半導体層(能動層)である例えばポリシリコン(p−Si)層30を形成する。引き続き、p−Si層30を覆って全面にゲート絶縁膜32を形成する。さらに、ゲート絶縁膜32上の駆動TFT14のチャネル領域上にゲート電極34を形成する。
駆動TFT14のp−Si層30の中央部分のゲート電極34の下方に不純物がドープされていないチャネル領域30c、その両側に不純物のドープされたソース領域30sおよびドレイン領域30dを形成する。また、受光TFT18においても、チャネル領域30c、その両側に不純物のドープされたソース領域30sおよびドレイン領域30dを形成する。ここで、駆動TFT14は、トップゲートタイプであり、ゲート電極34をマスクとして、不純物のドープができるが、受光TFT18はボトムゲートであり、不純物を止めるチャネルストッパなどを設けて、チャネル領域への不純物ドープを阻止する。
さらに、ゲート電極34を覆って全面に層間絶縁膜36を形成する。この層間絶縁膜36は、例えばSiO2およびSiNを積層して形成される。この層間絶縁膜36を貫通してソース領域30s、ドレイン領域30dの上部にコンタクトホールが形成され、このコンタクトホールを介し、層間絶縁膜36の上面に例えばAlなどのソース電極38,42、およびドレイン電極40,44を形成する。なお、ソース電極38,42には、電源ライン(図示せず)が接続される。さらに、層間絶縁膜36を覆って、全面に平坦化絶縁膜46を形成する。以上が、受光TFT18および駆動TFT14の層構造である。ここで、このようにして形成された駆動TFT14は、この例ではnチャネルTFTであるが、pチャネルとすることもできる。また、受光TFTは、この例ではnチャネルTFTであるが、pチャネルとすることもできる。
受光TFT18の上方のエリアの平坦化絶縁膜46上にさらにEL素子16の構造が設けられる。まず、ドレイン電極40の上方の平坦化絶縁膜46を貫通するコンタクトホールが形成され、このコンタクトホールを介し、ドレイン電極40と接続するように透明電極50が形成される。透明電極50は、例えば、ITO(Indium Tin Oxide)、IZOなどで各画素で個別パターンに構成され、EL素子16の陽極として機能する。
平坦化絶縁膜46上のEL素子16のエリア以外の領域に平坦化膜52を形成する。平坦化絶縁膜46および平坦化膜52には、通常アクリル樹脂などの有機膜が利用されるが、TEOS(テトラエトキシシラン)などを利用することも可能である。
次に、透明電極50上のEL素子16のエリアに有機層48を形成する。有機層48は、少なくとも1層の有機発光層を有し、図4の例では、全面に形成されたホール輸送層54と、発光領域より若干大きめに形成された有機発光層56と、全面に形成された電子輸送層58とを備える。陰極として機能するAlなどからなる対向電極60は、全画素について共通して設けられる。そして、この対向電極60と、上記透明電極50との間に有機層48が挟まれ、有機EL素子が形成される。
ホール輸送層54、有機発光層56、電子輸送層58には、有機EL素子に通常利用される材料が使用され、有機発光層56の材料によって、有機EL素子の発光色が決定される。
このような構成によれば、駆動TFT14を構成する層構造と共通して受光TFT18を形成することができるので、新たに製造プロセスを追加することなく、受光TFT18を備えた表示パネルを製造することができる。
このような構成において、ゲート電極34の設定電圧に応じて、駆動TFT14がオンすると、電源ラインPLからの電流が透明電極50から有機EL素子を介し対向電極60に流れる。この電流によって有機発光層56が発光し、発光光は、透明電極50、平坦化絶縁膜46、層間絶縁膜36、ゲート絶縁膜32、SiO2バッファ層28、SiNバファ層26およびガラス基板20を通過し、図4における下方(観察側)に射出される。
受光TFT18は、EL素子16の下面に配置されたボトムゲート型TFTであるので、有機発光層56の発光光の一部は、透明電極50、平坦化絶縁膜46、層間絶縁膜36およびゲート絶縁膜32を通過し、受光TFT18の能動層であるp−Si層30に効率よく入射する。この能動層にて光起電力効果を生じ、受光TFT18のソース−ドレイン間にEL素子16の発光輝度に応じた光電流が流れる。
以上説明した実施形態において、駆動TFT14は、ゲート電極34を1つとしたシングルゲート構造としたが、ゲート電極34をチャネル領域に対して2つ直列に設け、オフ電流を抑制できるダブルゲート構造であってもよい。また、駆動TFT14は、p−Si30の上方にゲート電極34を備えるトップゲート型としたが、受光TFT18と同様にp−Si30の下方にゲート電極34を備えるボトムゲート型とすることもできる。
実施形態に係るEL表示パネル100の構成において、駆動TFT14の特性ばらつきを抑制するものとして説明したが、この特性ばらつきは、デバイス作製プロセスのばらつきに起因するものだけでなく、使用状況により、画素毎の温度等のばらつきに起因するものも含む。例えば、一定温度下では、所定のゲート電圧においてドレイン電流が揃った駆動TFT14であっても、温度が上昇した駆動TFT14では、ドレイン電流は増加してしまう。したがって、表示パネル内で局所的に温度分布が生じた場合、温度の高い領域の画素ほどEL素子16に大きく電流が流れて発光輝度が高くなり、輝度ムラとなる。このような場合であっても、本発明の構成によれば、輝度ムラを抑制するように輝度の光フィードバックを行うことができる。
10 選択TFT、12 保持容量、14 駆動TFT、16 EL素子、18 受光TFT、20 ガラス基板、22,34 ゲート電極、24 遮光膜、26,28 バッファ層、30 p−Si層、32 ゲート絶縁膜、36 層間絶縁膜、38,40,42,44 電極、46 平坦化絶縁膜、48 発光素子層、50 透明電極、52 平坦化膜、54 ホール輸送層、56 有機発光層、58 電子輸送層、60 金属電極、100 表示パネル。
Claims (5)
- 複数の画素を備えるアクティブマトリクス型エレクトロルミネッセンス表示パネルにおいて、
前記画素は、
エレクトロルミネッセンス素子と、
電源から前記エレクトロルミネッセンス素子に供給する電流をゲート電圧に応じて制御する駆動トランジスタと、
一端が前記駆動トランジスタのゲートに接続され、データ信号ラインから供給されたデータ電圧を保持する保持容量と、
前記エレクトロルミネッセンス素子が発光する光を含む入射光を受光しその受光量に応じた出力電流を出力する受光トランジスタと、
を有し、
前記保持容量に保持されたデータ電圧を、前記受光トランジスタの出力電流に応じて変化させ、前記エレクトロルミネッセンス素子の輝度を補正することを特徴とするエレクトロルミネッセンス表示パネル。 - 請求項1に記載のエレクトロルミネッセンス表示パネルにおいて、
前記受光トランジスタは、一端が、前記駆動トランジスタのゲートに接続され、他端が前記電源に接続され、ゲートが低電圧電源に接続されたnチャネル薄膜トランジスタであって、
前記エレクトロルミネッセンス素子の発光光強度に応じて前記電源から前記保持容量の前記一端に電流を流し、前記保持容量に蓄積する電荷量を変化させ、前記駆動トランジスタのゲート電圧を補正することを特徴とするエレクトロルミネッセンス表示パネル。 - 請求項1または2に記載のエレクトロルミネッセンス表示パネルにおいて、
前記受光トランジスタは、前記エレクトロルミネッセンス素子の下側に配置したボトムゲート型薄膜トランジスタであることを特徴とするエレクトロルミネッセンス表示パネル。 - 請求項1から3のいずれか1項に記載のエレクトロルミネッセンス表示パネルにおいて、
前記駆動トランジスタと前記受光トランジスタとの能動層は、同一プロセスで形成された半導体膜であることを特徴とするエレクトロルミネッセンス表示パネル。 - 請求項1から4のいずれか1項に記載のエレクトロルミネッセンス表示パネルにおいて、
前記駆動トランジスタの下方に外光を遮蔽する遮蔽板を備え、
前記遮蔽板と前記受光トランジスタとのゲート電極は、同一プロセスで形成された金属膜であることを特徴とするエレクトロルミネッセンス表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064561A JP2006251091A (ja) | 2005-03-08 | 2005-03-08 | エレクトロルミネッセンス表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064561A JP2006251091A (ja) | 2005-03-08 | 2005-03-08 | エレクトロルミネッセンス表示パネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006251091A true JP2006251091A (ja) | 2006-09-21 |
Family
ID=37091709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005064561A Pending JP2006251091A (ja) | 2005-03-08 | 2005-03-08 | エレクトロルミネッセンス表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006251091A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011095605A (ja) * | 2009-10-30 | 2011-05-12 | Canon Inc | 発光装置 |
JP2012208274A (ja) * | 2011-03-29 | 2012-10-25 | Sony Corp | 表示パネル、表示装置および電子機器 |
-
2005
- 2005-03-08 JP JP2005064561A patent/JP2006251091A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011095605A (ja) * | 2009-10-30 | 2011-05-12 | Canon Inc | 発光装置 |
JP2012208274A (ja) * | 2011-03-29 | 2012-10-25 | Sony Corp | 表示パネル、表示装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3670941B2 (ja) | アクティブマトリクス型自発光表示装置及びアクティブマトリクス型有機el表示装置 | |
US8669924B2 (en) | Amoled display with optical feedback compensation | |
JP4052865B2 (ja) | 半導体装置及び表示装置 | |
JP4443179B2 (ja) | 有機elパネル | |
JP4337171B2 (ja) | 表示装置 | |
US6501448B1 (en) | Electroluminescence display device with improved driving transistor structure | |
TWI602286B (zh) | 有機發光二極體顯示器 | |
US20130056784A1 (en) | Organic Light-Emitting Display Device and Method of Fabricating the Same | |
KR100763912B1 (ko) | 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이 | |
JP4471225B2 (ja) | 有機エレクトロルミネセントデバイスおよびその製造方法 | |
JP4229513B2 (ja) | アクティブ型el表示装置 | |
KR20070004742A (ko) | 전계 발광 디스플레이 디바이스 | |
US9293516B2 (en) | Display device | |
KR102268493B1 (ko) | 유기발광다이오드 표시장치 및 이의 제조방법 | |
KR20150077877A (ko) | 유기발광표시장치 | |
US20050156261A1 (en) | Optical sensor and display | |
US7525125B2 (en) | Thin film transistor and organic electro-luminescence display device using the same | |
JP2000172199A (ja) | エレクトロルミネッセンス表示装置 | |
JP2006251091A (ja) | エレクトロルミネッセンス表示パネル | |
JP4482287B2 (ja) | アクティブマトリックス型の画像表示装置 | |
KR20030085239A (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
JP4086550B2 (ja) | 表示装置 | |
US20040217355A1 (en) | Electroluminescent display device | |
KR20140062862A (ko) | 유기발광 디스플레이 장치와 이의 제조방법 | |
JP2006154495A (ja) | エレクトロルミネッセンス表示装置 |