JP2006245184A - 有機強誘電体メモリおよびその製造方法 - Google Patents

Abstract

【課題】 製造プロセスが容易な有機強誘電体メモリ及びその製造方法を提供する。
【解決手段】 本発明にかかる有機強誘電体メモリ１００は、ソース領域４２およびドレイン領域４４を有するポリシリコン層４０と、前記ポリシリコン層４０の上方に形成された有機強誘電体層５０と、前記有機強誘電体層５０の上方に形成されたゲート電極６０と、を含む。
【選択図】 図１５

Description

本発明は、有機強誘電体材料を用いた有機強誘電体メモリおよびその製造方法に関する。

強誘電体メモリとして、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３（ＰＺＴ）又はＳｒＢｉＴａ_２Ｏ_９（ＳＢＴ）などの無機強誘電体層を含む強誘電体キャパシタの構造が周知である。たとえば特許文献１には、メモリセルがマトリクス状に形成されている強誘電体メモリが開示されている。無機強誘電体層は成膜するときに６００℃以上の高温のアニール処理を必要とする。そのため、強誘電体キャパシタを形成するための基板は耐熱性を有するものに限られ、ガラス基板やプラスチックなどのフレキシブル基板を基板として使用することは不可能である。さらに、無機強誘電体はＰｂ、Ｂｉなどの重金属を含むので環境に有害であり、その取り扱いが煩雑である。
特開平５−８９６６１号公報

本発明の目的の１つは、製造プロセスが容易な強誘電体メモリ及びその製造方法を提供することにある。

本発明にかかる有機強誘電体メモリの製造方法は、
（ａ）基板の上方の所定の領域にポリシリコン層を形成する工程と、
（ｂ）前記ポリシリコン層にソース領域およびドレイン領域を形成する工程と、
（ｃ）前記ポリシリコン層の上方に有機強誘電体層を形成する工程と、
（ｄ）前記有機強誘電体層の上方にゲート電極を形成する工程と、
を含む。

本発明によれば、有機強誘電体層を含む強誘電体キャパシタを形成するので、例えば１５０℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。

なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層上に直接Ｂ層が設けられている場合と、Ａ層上に他の層を介してＢ層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。

本発明の有機強誘電体メモリの製造方法において、
前記工程（ｂ）では、前記ポリシリコン層の上方であって、前記ゲート電極を形成するための領域にレジストを形成し、当該レジストをマスクとして、前記ポリシリコン層に不純物を導入することにより、前記ソース領域および前記ドレイン領域を形成することができる。

本発明の有機強誘電体メモリの製造方法において、
前記基板の上方に、前記工程（ａ）〜（ｄ）の工程により被転写層を形成する工程と、
前記工程（ｄ）の後に、前記被転写層を転写体に転写させる工程と、
をさらに含むことができる。

本発明の有機強誘電体メモリの製造方法において、
前記基板の耐熱温度は、前記被転写層の耐熱温度より高いことができる。

本発明の有機強誘電体メモリの製造方法において、
前記被転写層は、フレキシブル基板であることができる。

本発明の有機強誘電体メモリの製造方法において、
前記工程（ｄ）の後に、前記ゲート電極をマスクとして前記有機強誘電体層をアッシングする工程をさらに含むことができる。

本発明の有機強誘電体メモリの製造方法において、
前記工程（ｃ）では、液滴吐出法により、有機強誘電体層を形成することができる。

本発明の有機強誘電体メモリの製造方法において、
前記工程（ａ）は、液体シリコン材料を塗布する工程を有することができる。

本発明の有機強誘電体メモリの製造方法において、
前記工程（ｄ）は、
液滴吐出法により金属微粒子または導電性高分子を含む液体を前記有機強誘電体層の上方に塗布することによりのゲート電極を形成することができる。

本発明にかかる有機強誘電体メモリは、
ソース領域およびドレイン領域を有するポリシリコン層と、
前記ポリシリコン層の上方に形成された有機強誘電体層と、
前記有機強誘電体層の上方に形成されたゲート電極と、
を含む。

本発明の有機強誘電体メモリにおいて、
前記ポリシリコン層と前記有機強誘電体層との間に形成された絶縁体からなるバッファ層をさらに含むことができる。

本発明の強誘電体メモリにおいて、
前記バッファ層と前記有機強誘電体層との間に形成された中間電極をさらに含むことができる。

本発明に係る有機強誘電体メモリは、
ソース領域およびドレイン領域を有するポリシリコン層と、
前記ポリシリコン層の上方に形成されたバッファ層と、
前記バッファ層の上方に形成されたゲート電極と、
前記ゲート電極の上方に形成された層間絶縁膜と、
前記ゲート電極と電気的に接続され、少なくとも前記層間絶縁膜の上方に形成された中間電極と、
前記中間電極の上方に形成された有機強誘電体層と、
前記有機強誘電体層の上方に形成された上部電極と、
を含む。

本発明の有機強誘電体メモリにおいて、
前記有機強誘電体層は、ポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体、ポリフッ化ビニリデン、および奇数ナイロンのいずれかの有機強誘電体材料からなることができる。

本発明の有機強誘電体メモリにおいて、
前記ゲート電極は、導電性高分子からなることができる。

以下、本発明の好適な実施の形態について、図面を参照しながら説明する。

図１〜図１４は、本発明の実施の形態にかかる有機強誘電体メモリ１００の製造方法を模式的に示す断面図である。図１５は、有機強誘電体メモリ１００を模式的に示す断面図であり、図１６は、有機強誘電体メモリ１００の回路を示す図である。

１．有機強誘電体メモリの製造方法
（１）まず、図１に示すように第１の基板１０を用意する。本実施の形態において第１の基板１０は、転写用基板であり、製造工程においてのみ使用する基板である。第１の基板１０の上方には、後述する工程により、被転写層１１０（図１４参照）が形成される。最終的には被転写層１１０が第３の基板１４に転写されることにより、有機強誘電体メモリ１００が形成される（図１５参照）。転写技術を適用することにより、製造プロセスに要求される条件（プロセス耐性など）および完成品に要求される条件（フレキシブル性など）の両方を満たすことが可能となる。

第１の基板１０は、有機強誘電体メモリ１００の製造工程において耐熱性を有するものであればその材質は特に限定されない。たとえば第１の基板１０は、製造工程の最高温度（たとえば４００℃程度）以上の歪点を有するものであることが好ましい。また、第１の基板１０は、光透過性を有していることが好ましく、具体的には、ガラス基板（たとえば石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２）、半導体基板（例えばシリコン基板）、金属基板、または耐熱性を有していれば樹脂基板であってもよい。

ついで、第１の基板１０上に分離層２０を形成する（図１参照）。分離層２０は、後述の転写工程において、第１の基板１０の剥離を容易にするためのものである。分離層２０は、光吸収により結合力を消失するものであってもよいし、その他の物理的・化学的作用により結合力を消失するものであってもよい。分離層２０は熱または光により接着力を消失する接着層であってもよい。分離層２０の材質としては、例えばアモルファスシリコンなどの半導体、強誘電体、各種酸化物セラミックス、有機材料、低融点金属、ＵＶ硬化型接着材料などが挙げられる。

ついで、分離層２０上に絶縁層３０を形成する（図１参照）。絶縁層１０４は、たとえば酸化シリコンからなり、有機シリコン材料であるＴＥＯＳ（Tetra Ethyl Ortho Silicate（Ｓｉ（ＯＣ_２Ｈ_５）_４））を原材料としたプラズマＣＶＤ法により形成される。絶縁層３０は、被転写層１１０の保護層、被転写層１１０の遮光層、マイグレーションの防止層として機能する。あるいは、絶縁層３０を形成することなく、第１の基板１０（又は分離層２０）上に直接的に被転写層１１０を形成してもよい。

（２）次に、図２に示すように、絶縁層３０上にポリシリコン層４０が形成される。ポリシリコン層４０は、たとえば低温ポリシリコン（ＬＴＰＳ：Low Temperature Poly-Silicon）プロセスにより形成することができる。プロセス温度を例えば約６００℃以下（例えば約４００℃以下）にすることにより、例えば第１の基板１０としてガラス基板が使用可能になる。

ポリシリコン層４０の具体的な形成方法としては、例えば、アモルファスシリコン層をＣＶＤ法により成膜し、必要に応じて脱水素アニールを行った後、アモルファスシリコン層をエキシマレーザ等でレーザアニールすることにより、多結晶化させる。こうして、ポリシリコン層４０が形成される。その後、図３に示すように、例えばドライエッチングによりパターニングして、所定のパターンを有するポリシリコン層４０を形成する。

またポリシリコン層４０の成膜は、たとえばシラン化合物を溶媒に溶かした液体シリコン材料を絶縁層３０上に塗布することにより行われてもよい。この場合、所定の導電型の不純物を含む液体シリコン材料を用いて、後述するソース領域４２およびドレイン領域４４を形成してもよい。たとえばインクジェット法により、所定のパターンのソース領域４２およびドレイン領域４４を形成することが可能である。これにより、ポリシリコン層４０に不純物を導入する工程を省略することができため、製造工程を簡略化することができる。液体シリコン材料を塗布した後、必要に応じて熱処理または光処理を行うことによりポリシリコン層４０が得られる。

（３）次に、図５に示すように、ポリシリコン層４０にソース領域４２およびドレイン領域４４が形成される。

まず、レジスト（図示せず）をポリシリコン層４０上に塗布した後、リソグラフィ法により該レジストをパターニングすることにより、図４に示すように、所定の形状のレジスト層Ｒ１が形成される。レジストの材料としては、公知の材料を用いることができる。レジスト層Ｒ１は、ソース領域４２およびドレイン領域４４を形成するための領域以外を覆う形状であればよく、たとえば、後に形成されるゲート電極６０（図８参照）を形成するための領域に形成される。

ついで、レジスト層Ｒ１をマスクとして、所定の導電型の不純物をポリシリコン層４０に導入する。たとえば、不純物としてＰを用い、イオン注入法によりポリシリコン層４０に打ちこむことができる。その後、熱処理を施し、導入した不純物を活性化する。この熱処理は、たとえば、処理温度３００℃で行うことができる。こうして、図５に示すように、ソース領域４２、ドレイン領域４４、およびボディ領域４６がポリシリコン層４０に形成される。その後、レジスト層Ｒ１は除去される。

（４）次に、図８に示すように、ポリシリコン層４０の上に有機強誘電体層５０およびゲート電極６０が形成される。

まず、図６に示すように、有機強誘電体層５０を絶縁層３０およびポリシリコン層４０の上面に塗布する。有機強誘電体層５０は、ポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体、ポリフッ化ビニリデン、および奇数ナイロン等の有機強誘電体材料を用いて形成される。有機強誘電体層５０は、上記ポリマーをたとえばケトン系の溶媒に溶かした後に、塗布される。

有機強誘電体層５０の塗布方法としては、真空蒸着法、スピンコート法、ＬＢ（Langmuir-Blodgett）法、液滴吐出法、ＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法等を用いることができる。液滴吐出法としては、インクジェット法、ジェルジェット（登録商標）法、ディスペンサ法又は溶液霧化堆積法を適用することができる。例えばインクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインクを無駄なく経済的に設けることができる。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する有機強誘電体層５０を直接形成することが可能になる。

ここでは、スピンコート法を用いて有機強誘電体層５０を成膜した場合について説明する。有機強誘電体層５０をスピンコートにより塗布した後、１５０℃程度のアニール処理を行うことにより、有機強誘電体層５０を成膜する。このように有機強誘電体の成膜は、無機強誘電体の成膜と比べて低温でアニールが行われるため、成膜が容易であり、強誘電体層の周囲の素子に与えるダメージを低減することができる。

ついで、図７に示すように、有機強誘電体層５０上にゲート電極６０を形成する。ゲート電極６０は、スパッタ法、蒸着法、めっき法、液滴吐出法などにより形成される。より有機強誘電体層へのダメージが少ない蒸着法、めっき法、液滴塗吐出法が望ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有するゲート電極６０を直接形成することが可能になるため、より望ましい。電極材料としては、例えば、アルミニウム、金、銀、銅、白金、イリジウム、パラジウム、ニッケル、チタンなどの金属や、導電性高分子、導電性有機材料、酸化物導電体などが挙げられる。液滴吐出法の場合、たとえば導電性微粒子を含む分散液（例えば導電性高分子、金属微粒子）を用いて形成されることができる。導電性微粒子は、前記金属の微粒子、又は酸化物導電体や超電導体などのその他の微粒子が挙げられる。微粒子とは、特に大きさを限定したものではなく、分散液とともに吐出できる粒子である。導電性微粒子は、反応を抑制するために、有機物などのコート材によって被覆されていてもよい。分散液は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散液中に均一に分散していることが好ましい。また吐出溶液として、導電性高分子又は導電性有機材料が溶解している溶液でもよい。導電性高分子としては、例えばポリエチレンジオキサンチオフェン（ＰＥＤＯＴ）、ポリアニリンなどが挙げられる。ゲート電極６０が導電性高分子であれば、導電性高分子は通常の金属よりも柔軟性を有する。したがって、電圧を印加されることにより有機強誘電体層５０が変形した場合に、ゲート電極６０は有機強誘電体層５０に追随して撓むことができるため、有機強誘電体層５０に変形による負荷がかかりにくい。また有機強誘電体メモリ１００は、導電性高分子を用いてゲート電極６０を形成することにより良好なヒステリシス特性を得ることができる。

分散液を塗布した後、必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合（例えば焼結）させる処理（加熱）を行う。

ゲート電極６０を図７に示すように成膜した後、所定の形状にゲート電極６０をパターニングする。ゲート電極６０のパターニングは、ドライエッチングまたはウェットエッチング等の公知の方法を用いて行うことができる。上述したように、ゲート電極６０は、液滴吐出法により成膜段階で所定の形状に形成されていてもよい。

ついで、図８に示すように、ゲート電極６０をメタルマスクとして有機強誘電体層５０を所定の形状にパターニングする。ゲート電極６０がアルミニウムのような金属からなる場合に、有機強誘電体層５０は有機材料からなるため、アッシングによりパターニングすることが可能である。このように、ゲート電極６０をメタルマスクとして利用することにより、有機強誘電体層５０をパターニングするためのマスクを形成する必要がなくなり、製造工程を簡略化することができる。

（５）次に、図９に示すように、第１の層間絶縁膜７０が形成される。第１の層間絶縁膜７０は、ゲート電極６０、ポリシリコン層４０、および絶縁層３０の上面に形成される。第１の層間絶縁膜７０は、その上にさらにデバイスを形成するための層間絶縁層であってもよいし、最上層のパッシベーション層であってもよい。第１の層間絶縁膜７０は、薄膜トランジスタ構造を有するゲート電極６０、有機強誘電体層５０、およびポリシリコン層４０を被覆して形成される。第１の層間絶縁膜７０の成膜温度は、上述した有機強誘電体層５０の成膜温度より低温（例えば約１５０℃以下）であることが好ましい。こうすることにより、有機強誘電体層５０に与えるダメージを低減することができる。

第１の層間絶縁膜７０は、例えばテトラメチルシラン（ＴＭＳ）をＣＶＤ法により室温で成膜してもよい。あるいは、第１の層間絶縁膜７０として、ポリメタクリル酸メチル（ＰＭＭＡ）又は光硬化型樹脂（例えばＵＶ硬化型樹脂）を成膜してもよい。いずれも少なくとも有機強誘電体層５０の成膜温度よりも低温（例えば約１５０℃以下）により形成することができる。第１の層間絶縁膜７０は、上述したＣＶＤ法以外に、例えばシリカ微粒子を含む分散液や樹脂材料をスピンコート法、液滴吐出法、ＬＳＭＣＤ法などにより成膜することができる。

なお、第１の層間絶縁膜７０の形成工程のみならず、有機強誘電体層５０の形成工程以降は、有機強誘電体層５０の成膜温度（詳しくは結晶化時の温度）以上の高温のアニール処理を行わないほうが好ましい。こうすることにより、有機強誘電体層５０の熱によるダメージを低減することができる。

（６）次に、図１０に示すように、第１の層間絶縁膜７０にコンタクトホール７４およびコンタクトホール７６を形成する。コンタクトホール７４は、ソース領域４２と外部の配線とを電気的に接続するための貫通穴であり、コンタクトホール７６は、ドレイン領域４４と外部の配線とを電気的に接続するための貫通穴である。コンタクトホール７４およびコンタクトホール７６は、たとえばドライエッチング法により形成することができる。

（７）次に、図１１に示すように、第１のコンタクト層６２および第２のコンタクト層６４を形成する。第１のコンタクト層６２は、コンタクトホール７４を埋めるように形成される。第２のコンタクト層は、コンタクトホール７６を埋めるように形成される。第１のコンタクト層６２および第２のコンタクト層６４は、例えば図１１に示すように、コンタクトホール７４、７６の内部のみならず、さらに第１の層間絶縁膜７０の上面に至るように形成してもよいし、コンタクトホール７４、７６の内部のみに形成してもよい。第１のコンタクト層６２および第２のコンタクト層６４は、絶縁材料との境界面に形成される薄いバリア層（例えばＴｉ層、ＴｉＮ層など）と、バリア層よりも内側に形成される導電層（例えばＷ層、Ａｌ層など）と、を含む。ただしバリア層は必須ではない。第１のコンタクト層６２および第２のコンタクト層６４は、コンタクトホール７４、７６の内部を含む第１の層間絶縁膜７０上の全面に成膜した後、ＣＭＰ法及び必要があればエッチング法を組み合わせることにより形成することができる。

なお、第１のコンタクト層６２および第２のコンタクト層６４は、導電性を有していればその材質は限定されず、例えば上述したゲート電極６０の材料と同一材質により形成してもよい。

（８）次に、図１２に示すように、第２の層間絶縁膜７２が形成される。第２の層間絶縁膜７２は、第１の層間絶縁膜７０ならびに第１のコンタクト層６２および第２のコンタクト層６４の上面に形成される。第２の層間絶縁膜７２は、その上にさらにデバイスを形成するための層間絶縁層であってもよいし、最上層のパッシベーション層であってもよい。第２の層間絶縁膜７２の成膜方法および材質については、第１の層間絶縁膜７０の成膜方法および材質と同様であるので、説明を省略する。

（９）次に、転写技術を適用する場合には、図１３〜図１５に示すように、少なくとも１回（図では２回）の転写工程により被転写層１１０を完成品としての第３の基板１４に転写する。

例えば図１３に示すように、第１の基板１０（分離層２０）上の被転写層１１０を他の基板である第２の基板１２（例えばガラス基板）に転写する。その場合、第２の基板１２と被転写層１１０を図示しない接着層（例えば光硬化型接着層）により接着してもよい。その後、図１４及び図１５に示すように、分離層２０の結合力を消失又は低減させ、第１の基板１０と分離層２０を順次又は同時に剥離する。分離層２０の結合力を消失又は低減させる方法は上述した通りである。そして、最終的には被転写層１１０の一部（例えば絶縁層３０）を露出させ、被転写層１１０を第３の基板１４に転写する。被転写層１１０と第３の基板１４の結合手段は限定されるものではなく、すでに説明した方法を適用することができる。

こうして、第３の基板１４上に被転写層１１０を形成することができる。第３の基板１４は、第１の基板１０よりも耐熱性の低い（例えば歪点の低い）材料から構成されていてもよい。第３の基板１４は、ポリイミド樹脂などのフレキシブル基板であってもよいし、第１の基板１０よりも耐熱性の低いガラス基板であってもよい。あるいは、第３の基板１４は、液晶素子やＥＬ素子などの電気光学素子、その他の電子部品が搭載又は内蔵されているものであってもよい。その場合も、第３の基板１４の電気光学素子又は電子部品の耐熱性が低ければ、上述した転写工程を行うと効果的である。

なお、上述とは異なり、１回の転写により、第１の基板１０から第３の基板１４に直接的に被転写層１１０を転写してもよい。その場合には、第３の基板１４側から順に絶縁層３０、ポリシリコン層４０、有機強誘電体層５０、およびゲート電極６０が配置される。

以上の工程により、図１５に示す有機強誘電体メモリ１００が形成される。

２．有機強誘電体メモリの構成
図１５は、有機強誘電体メモリ１００を模式的に示す断面図であり、図１６は、有機強誘電体メモリ１００の回路図である。本実施の形態にかかる有機強誘電体メモリ１００は、絶縁層３０と、ポリシリコン層４０と、有機強誘電体層５０と、ゲート電極６０とを含む。ポリシリコン層４０は、ソース領域４２と、ドレイン領域４４と、これらの間に形成されたボディ領域４６とを有する。ポリシリコン層４０、有機強誘電体層５０、およびゲート電極６０は、薄膜トランジスタ構造を有する。

有機強誘電体メモリ１００は、１Ｔ型メモリセル構造を有し、図１６に示す回路方式に基づいて動作する。図１６に示すように、１Ｔ型メモリセルＴ１（有機強誘電体メモリ１００）のゲート電極６０は、ワード線とノードＮ１で接続され、ソース領域４２およびドレイン領域４４のいずれか一方がビット線とノードＮ２で接続され、他方が反転ビット線とノードＮ３で接続されている。有機強誘電体メモリ１００は、有機強誘電体層５０の強誘電体の分極の向きにより、トランジスタの閾値を変化させることでデータを記録する。１Ｔ型は、非破壊読み出しが可能であるため再書き込みが不要である。また、１Ｔ型メモリセルは、１Ｔ１Ｃ型メモリセル等と比べてセルサイズが小さいため高集積化が可能である。

また有機強誘電体メモリ１００は、有機強誘電体材料を用いて形成されている。これにより有機強誘電体メモリ１００は、無機強誘電体材料として頻繁に用いられる鉛、ビスマス等の重金属を含まないため、環境を害する可能性を低減することができる。また有機強誘電体メモリ１００は、上述したように低温工程で製造可能なため、簡便な装置で製造することができ、コストを削減することができる。また、本発明によれば、有機強誘電体材料は、フレキシブルな材料であるため、フレキシブルなメモリを提供することができる。特に、フレキシブル基板、導電性有機材料、絶縁性有機材料等の他のフレキシブル材料と組み合わせることにより、より高性能なフレキシブルメモリを提供することができる。

３．変形例
本実施の形態の変形例にかかる有機強誘電体メモリについて説明する。

３．１．第１の変形例
図１７は、第１の変形例にかかる有機強誘電体メモリ２００を模式的に示す断面図である。有機強誘電体メモリ２００は、バッファ層８０をさらに含む点で、図１５に示す有機強誘電体メモリ１００と異なる。バッファ層８０は、ポリシリコン層４０と有機強誘電体層５０との間に形成される。バッファ層８０に用いられる材料としては、絶縁体材料であれば特に限定されず、たとえば酸化シリコンを用いることができる。

このようにポリシリコン層４０と有機強誘電体層５０の間にバッファ層８０が形成されることにより、ポリシリコン層４０のボディ領域４６が有機強誘電体層５０の影響を緩和することができるため、ボディ領域４６が有機強誘電体層５０から受けるダメージを低減することができる。

有機強誘電体メモリ２００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。

３．２．第２の変形例
図１８は、第２の変形例にかかる有機強誘電体メモリ３００を模式的に示す断面図である。有機強誘電体メモリ３００は、バッファ層８０および中間電極８２をさらに含む点で、図１５に示す有機強誘電体メモリ１００と異なる。

バッファ層８０は、ポリシリコン層４０上に形成され、中間電極８２は、バッファ層８０と有機強誘電体層５０との間に形成される。バッファ層８０は、ゲート絶縁層として機能する。バッファ層８０の材料としては、第１の変形例において説明した材料と同様の材料を挙げることができる。中間電極８２の材料としては、上述したゲート電極６０の材料と同様の材料を挙げることができる。

有機強誘電体メモリ３００は、ゲート電極６０、有機強誘電体層５０、および中間電極８２からなる強誘電体キャパシタと、中間電極８２、バッファ層８０、およびポリシリコン層４０からなる薄膜トランジスタとから構成される。

３．３．第３の変形例
図１９は、第３の変形例にかかる有機強誘電体メモリ４００を模式的に示す断面図である。有機強誘電体メモリ４００は、バッファ層８０および中間電極８６をさらに含む点、強誘電体キャパシタ９２が第２の層間絶縁膜７２の上方に形成されている点で、有機強誘電体メモリ１００と異なる。強誘電体キャパシタ９２は、中間電極８６と、有機強誘電体層８８と、上部電極９０とを有する。有機強誘電体メモリ４００は、第２の変形例にかかる有機強誘電体メモリ３００と同様に、ゲート電極８４、バッファ層８０、およびポリシリコン層４０からなる薄膜トランジスタと、強誘電体キャパシタ９２とから構成される。薄膜トランジスタにおいて、バッファ層８０は、ゲート絶縁層として機能する。

強誘電体キャパシタ９２は、薄膜トランジスタが形成された後に形成される。これにより、薄膜トランジスタの形成プロセスに制約されることなく強誘電体キャパシタ９２を形成することができる。

３．４．変形例にかかる有機強誘電体メモリの回路形式
図２０は、第１〜３の変形例に係る有機強誘電体メモリ２００、３００、４００の回路図を示す。有機強誘電体メモリ２００、３００、４００は、図２０に示すキャパシタＣ_ferroおよびトランジスタＴ２に相当する。キャパシタＣ_ferroは、ワード線とノードＮ１で接続され、トランジスタＴ２は、ソース領域４２およびドレイン領域４４のいずれか一方がビット線とノードＮ２で接続され、他方が反転ビット線とノードＮ３で接続されている。

有機強誘電体メモリ２００、３００、４００は、有機強誘電体メモリ１００と同様に非破壊読み出しが可能であるため再書き込みが不要である。また、有機強誘電体メモリ２００、３００、４００は、１Ｔ１Ｃ型メモリセル等と比べてセルサイズが小さいため高集積化が可能である。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリを模式的に示す断面図。 実施の形態にかかる有機強誘電体メモリを示す回路図。 第１の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第２の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 第３の変形例にかかる有機強誘電体メモリを模式的に示す断面図。 変形例にかかる有機強誘電体メモリを示す回路図。

符号の説明

１０ 第１の基板、２０ 分離層、３０ 絶縁層、４０ ポリシリコン層、４２ ソース領域、４４ ドレイン領域、４６ ボディ領域、５０ 有機強誘電体層、６０ ゲート電極、８０ バッファ層、６２ 第１のコンタクト層、６４ 第２のコンタクト層、７０ 第１の層間絶縁膜、７２ 第２の層間絶縁膜、７４、７６ コンタクトホール、１００、２００、３００、４００ 有機強誘電体メモリ、１１０ 被転写層

Claims (15)

1. ソース領域およびドレイン領域を有するポリシリコン層と、
   前記ポリシリコン層の上方に形成された有機強誘電体層と、
   前記有機強誘電体層の上方に形成されたゲート電極と、
   を含む、有機強誘電体メモリ。
2. 請求項１において、
   前記ポリシリコン層と前記有機強誘電体層との間に形成された絶縁体からなるバッファ層をさらに含む、有機強誘電体メモリ。
3. 請求項２において、
   前記バッファ層と前記有機強誘電体層との間に形成された中間電極をさらに含む、有機強誘電体メモリ。
4. ソース領域およびドレイン領域を有するポリシリコン層と、
   前記ポリシリコン層の上方に形成されたバッファ層と、
   前記バッファ層の上方に形成されたゲート電極と、
   前記ゲート電極の上方に形成された層間絶縁膜と、
   前記ゲート電極と電気的に接続され、少なくとも前記層間絶縁膜の上方に形成された中間電極と、
   前記中間電極の上方に形成された有機強誘電体層と、
   前記有機強誘電体層の上方に形成された上部電極と、
   を含む、有機強誘電体メモリ。
5. 請求項１ないし４のいずれかにおいて、
   前記有機強誘電体層は、ポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体、ポリフッ化ビニリデン、および奇数ナイロンのいずれかの有機強誘電体材料からなる、有機強誘電体メモリ。
6. 請求項１ないし５のいずれかにおいて、
   前記ゲート電極は、導電性高分子からなる、強誘電体メモリ。
7. （ａ）基板の上方の所定の領域にポリシリコン層を形成する工程と、
   （ｂ）前記ポリシリコン層にソース領域およびドレイン領域を形成する工程と、
   （ｃ）前記ポリシリコン層の上方に有機強誘電体層を形成する工程と、
   （ｄ）前記有機強誘電体層の上方にゲート電極を形成する工程と、
   を含む、
   有機強誘電体メモリの製造方法。
8. 請求項７において、
   前記工程（ｂ）では、前記ポリシリコン層の上方であって、前記ゲート電極を形成するための領域にレジストを形成し、当該レジストをマスクとして、前記ポリシリコン層に不純物を導入することにより、前記ソース領域および前記ドレイン領域を形成する、有機強誘電体メモリの製造方法。
9. 請求項７または８において、
   前記基板の上方に、前記工程（ａ）〜（ｄ）の工程により被転写層を形成する工程と、
   前記工程（ｄ）の後に、前記被転写層を転写体に転写させる工程と、
   をさらに含む、有機強誘電体メモリの製造方法。
10. 請求項９において、
    前記基板の耐熱温度は、前記転写体の耐熱温度より高い、有機強誘電体メモリの製造方法。
11. 請求項９または１０において、
    前記転写体は、フレキシブル基板である、有機強誘電体メモリの製造方法。
12. 請求項７ないし１１のいずれかにおいて、
    前記工程（ｄ）の後に、前記ゲート電極をマスクとして前記有機強誘電体層をアッシングする工程をさらに含む、有機強誘電体メモリの製造方法。
13. 請求項７ないし１２のいずれかにおいて、
    前記工程（ｃ）では、液滴吐出法により、有機強誘電体層を形成する、有機強誘電体メモリの製造方法。
14. 請求項７ないし１３のいずれかにおいて、
    前記工程（ａ）は、液体シリコン材料を塗布する工程を有する、有機強誘電体メモリの製造方法。
15. 請求項７ないし１４のいずれかにおいて、
    前記工程（ｄ）は、液滴吐出法により金属微粒子または導電性高分子を含む液体を前記有機強誘電体層の上方に塗布することによりゲート電極を形成する、有機強誘電体メモリの製造方法。

Images