JP2006237411A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006237411A JP2006237411A JP2005052177A JP2005052177A JP2006237411A JP 2006237411 A JP2006237411 A JP 2006237411A JP 2005052177 A JP2005052177 A JP 2005052177A JP 2005052177 A JP2005052177 A JP 2005052177A JP 2006237411 A JP2006237411 A JP 2006237411A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- semiconductor
- etching
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
【課題】認識マークなどを食刻したモールド樹脂面に粘着剤の付着がない半導体装置を装置自体に悪影響を及ぼすことなく容易に製造する。
【解決手段】複数の半導体素子2を配線基板1上に実装した後にモールド樹脂5で一括封止する工程と、前記モールド樹脂5の表面に半導体装置ごとのマーク10をレーザー光により食刻する工程と、食刻後の半導体装置集合体100のモールド樹脂面5に粘着テープ11を貼り付けて装置個片に分割する工程とを行う半導体装置の製造方法において、食刻後の半導体装置集合体100に、分割に先立って、モールド樹脂5中に含まれる離型性成分を樹脂表面に表出させる加熱処理を施す。これによれば、モールド樹脂5表面に存在する離型性成分が食刻によって除去されても、加熱処理によって樹脂中から新たに補充されるので、食刻領域とその周囲領域とにおける離型性成分が均等化され、粘着テープ11からの粘着剤の付着が抑制される。
【選択図】 図3
【解決手段】複数の半導体素子2を配線基板1上に実装した後にモールド樹脂5で一括封止する工程と、前記モールド樹脂5の表面に半導体装置ごとのマーク10をレーザー光により食刻する工程と、食刻後の半導体装置集合体100のモールド樹脂面5に粘着テープ11を貼り付けて装置個片に分割する工程とを行う半導体装置の製造方法において、食刻後の半導体装置集合体100に、分割に先立って、モールド樹脂5中に含まれる離型性成分を樹脂表面に表出させる加熱処理を施す。これによれば、モールド樹脂5表面に存在する離型性成分が食刻によって除去されても、加熱処理によって樹脂中から新たに補充されるので、食刻領域とその周囲領域とにおける離型性成分が均等化され、粘着テープ11からの粘着剤の付着が抑制される。
【選択図】 図3
Description
本発明は半導体装置およびその製造方法に関し、特に複数の半導体装置を碁盤状に整列させた半導体装置集合体を経て個片の半導体装置を製造する技術に関する。
セラミック基板や樹脂基板を用いて半導体装置を製造する場合、複数の半導体装置を碁盤状に整列させた半導体装置集合体、つまり複数の半導体素子を配線基板上に単体でまたはチップ型受動部品と共にマトリクス状に実装して一括樹脂封止した半導体装置集合体を作製し、それを半導体装置個片に分割する工法をとることが多くなってきた。半導体装置集合体は、複数の半導体装置を一体に扱えるため、加工時間の短縮、組み立て工法の合理化、搬送時間短縮化、管理コストの低減などのさまざまなメリットがある。
各半導体装置には、個片への分割後に、モールド樹脂の表面にレーザー光やインクを用いて認識マークや製品名称や製造日(以下、単にマークという)を印字している。しかし装置個片が小さくなってきたことから、1つの半導体装置集合体に大量に配列されている場合に、特に装置個片が点対称や線対称の形状を有する場合に、分割後の装置個片の取り扱いや再配列に多大な時間がかかるようになってきたため、印字を分割後の装置個片に対してではなく分割前の半導体装置集合体に対して行うようになってきた。各半導体装置の向きや間隔が揃っているため、印字時間の大幅な短縮と歩留り向上を実現できるからである。
この場合、半導体装置集合体のモールド樹脂表面をたとえばレーザー光により食刻した後、そのモールド樹脂面を粘着テープに貼り付け、その状態で半導体装置集合体を半導体ウエハのダイシングにも用いられているダイサーなどによって装置個片に分割する。セラミック基板のように高硬度な基板を用いていてダイシングに時間を要する場合は、装置個片の領域の外周に沿う溝をモールド樹脂側にレーザー光により形成した後、セラミック基板に同様の溝を基板厚みの約半分の深さでダイシングし、これらの溝を利用して機械式ブレイキングにより個片に分割する。この方法によれば、ダイシングのみによる個片分割と比べて分割時間が約半分ですみ、生産コストも安くなる。分割した装置個片は、ピッカーと呼ばれる装置を使用して粘着テープから引き剥がして回収する(たとえば特許文献1)。
特開平11−68004公報
しかしながら、上述した従来の半導体装置の製造方法では、装置個片を粘着テープから引き剥がす際に、モールド樹脂表面に食刻されたマークやブレイキング用の溝に粘着テープの粘着剤が付着してしまう。これは、レーザー光によって食刻することで樹脂面が物理的に凹凸状の粗雑な面になること、それによって実質面積が投影面積よりも広くなること、さらにはモールド樹脂中に封止金型などとの離型性を向上させるために添加されているワックス成分が食刻部分では除去されてしまい、著しく少なくなることなどが原因である。
最近のモールド樹脂は、内部に包埋した半導体素子に対する応力を緩和するために、シリコーン樹脂などの低弾性材料が添加されていることが多い。シリコーン樹脂は離型性を有しているので、ワックス成分に加えて存在させることで離型性を向上させるという意図もある。しかしこのような離型性を有した樹脂成分も、レーザー光による食刻で飛散してしまう。その結果、レーザー光の当たった食刻領域と当たらない周辺領域とで表面の離型性成分量がさらに大きく相違し、食刻部分への粘着剤の付着を来たすことになる。
そのため、粘着剤が付着した製品を流出させないように、分割された半導体装置の全数を実体顕微鏡で外観検査し、粘着剤が検出されたらアルコール等の溶剤で除去するなどしているのが現状であり、膨大な労力とコストを要している。
本発明は、上記問題に鑑み、マーク等を食刻したモールド樹脂面に粘着剤の付着がない半導体装置を装置自体に悪影響を及ぼすことなく容易に製造することを目的とする。
上記課題を解決するために、本発明の半導体装置の製造方法は、複数の半導体素子を配線基板上に整列して実装した後にモールド樹脂で一括封止して、前記複数の半導体素子の各々に対応する半導体装置が並んだ半導体装置集合体を作製する工程と、前記モールド樹脂の表面に半導体装置ごとのマークをレーザー光により食刻する工程と、食刻後の半導体装置集合体をモールド樹脂面において粘着材に貼り付けて装置個片に分割する工程とを行う半導体装置の製造方法において、食刻後の半導体装置集合体に、分割に先立って、モールド樹脂中に含まれる離型性成分を樹脂表面に表出させる加熱処理を施すことを特徴とする。これによれば、モールド樹脂表面に存在する離型性成分が食刻によって除去されても、加熱処理によって樹脂中から新たに補充されるので、食刻領域とその周囲領域とにおける離型性成分の均等化され、粘着材上の粘着剤が付着しにくくなる。
レーザー光による食刻工程において、半導体装置の個片領域を区分する溝をモールド樹脂表面に食刻してもよい。これにより個々の半導体装置をブレイキングにより容易に分割可能となる。この場合も食刻領域に加熱処理によって離型性成分が補充されるので、粘着剤の付着が抑制される。
本発明の半導体装置集合体は、複数の半導体素子を配線基板上に整列して実装し、モールド樹脂で一括封止した半導体装置集合体において、前記モールド樹脂の表面に前記複数の半導体素子の各々に対応する半導体装置ごとのマークが食刻され、食刻後の樹脂表面に加熱処理によって樹脂中の離型性成分が表出されたことを特徴とする。
また、モールド樹脂の表面にさらに、半導体装置の個片領域を区分する溝が食刻されていることを特徴とする。
本発明の半導体装置は、上記した半導体装置集合体より個片に分割されたことを特徴とする。
本発明の半導体装置は、上記した半導体装置集合体より個片に分割されたことを特徴とする。
本発明によれば、モールド樹脂にマーク等を食刻した半導体装置集合体に対して、モールド樹脂中に含まれる離型性成分を樹脂表面に表出させる加熱処理を施すことにより、食刻領域とその周囲領域とにおける離型性成分量を均等化して、装置個片への分割の際に貼り付ける粘着材からの粘着剤の付着を抑制できる。よって、従来実施していた全数外観検査は不要になり、生産性の大幅な向上と生産コストの低減を図ることができる。従来法に、離型性成分を樹脂表面に表出させる加熱処理を加えるだけなので容易であり、装置自体に悪影響を及ぼすこともない。
以下、本発明の実施の形態を図面を参照しながら説明する。
(第1の実施形態)
図1は本発明の第1の実施形態における半導体装置集合体の断面図、図2は同半導体装置集合体の斜視図である。
(第1の実施形態)
図1は本発明の第1の実施形態における半導体装置集合体の断面図、図2は同半導体装置集合体の斜視図である。
図1および図2において、半導体装置集合体100は、マトリックス型基板1に碁盤目状に配列された個片基板領域のそれぞれに半導体素子2を金属材料を含んだ接着剤3により搭載し、各半導体素子2を同じ個片基板領域に金属ワイヤー4で電気的に接続し、マトリックス型基板1の素子搭載面の全面をモールド樹脂5で一括封止した構造であり、個片基板領域上の半導体素子2と金属ワイヤー4とモールド樹脂5とが個別の半導体装置となる。個片基板領域には、図示したように半導体素子2を単体で搭載していてもよいし、他の半導体素子や電子部品と共に搭載してもよい。
マトリックス型基板1は、ガラスクロスエポキシ樹脂を基材としていて、個片基板領域のそれぞれに半導体素子2を搭載するダイパッド6と呼ばれる金属ランドと、半導体素子2に金属ワイヤー4を介して接続される金属回路パターン7とが形成されている。ダイパッド6と回路パターン7は基板表面に銅箔で形成されており、これらにビアホール8を介して電気的に接続する外部接続用電極9が基板裏面に銅箔で形成されている。ここではマトリックス基板1は、縦60mm×横60mm、基板厚み0.2mmであり、その中に10mm角の個片基板領域が10.2mmピッチで5行×5列、計25個配列されている。
半導体素子2はシリコンおよびガリウム砒素からなり、縦5mm×横5mm、厚み200μmである。接着剤3は銀を主成分とするエポキシ樹脂系ペーストであり、金属ワイヤー4は23μm直径の金ワイヤーである。
モールド樹脂5はエポキシ樹脂を基材として、樹脂封止の際の成形金型などとの離型性をよくするための離型性成分、例えばオレイン酸アミド、ガルナバワックス、エポキシ変性シリコーンオイル(ポリアルキルアルケニルシロキサン、ポリアルキルシロキサン等)などが添加されたものであり、トランスファーモールド法(印刷工法でもよい)により、半導体素子2,金属ワイヤー4を包埋するように樹脂厚み0.6mmに成形されている。
モールド樹脂5の表面には、半導体装置の個片領域ごとに、認識マーク、製品名称、製造日、製造費などを表わす文字等のマーク10がレーザー光により凹状に食刻されている
。認識マークは、半導体装置の製造工程またはその半導体装置を搭載する電子機器の製造工程において、外部接続用電極9の1番端子の位置を認識するために記される。食刻されたマーク10の凹部寸法は、認識マークが0.6mm直径(通常は円形状の文字である)、深さ100μm、製品名称や製造日が幅100μm、深さ100μmである。これらのマーク10は、従来よりこの種の食刻に用いられている機械設備を使用して食刻される。
。認識マークは、半導体装置の製造工程またはその半導体装置を搭載する電子機器の製造工程において、外部接続用電極9の1番端子の位置を認識するために記される。食刻されたマーク10の凹部寸法は、認識マークが0.6mm直径(通常は円形状の文字である)、深さ100μm、製品名称や製造日が幅100μm、深さ100μmである。これらのマーク10は、従来よりこの種の食刻に用いられている機械設備を使用して食刻される。
上記した半導体装置集合体100を個別の半導体装置に分割するフローを図3に示す。
図3(a)は樹脂封止後の半導体装置集合体を示し、図3(b)はモールド樹脂5の表面にマーク10が食刻された状態を示している。
図3(a)は樹脂封止後の半導体装置集合体を示し、図3(b)はモールド樹脂5の表面にマーク10が食刻された状態を示している。
このマーク10が食刻された半導体装置集合体を図3(c)に示すようにオーブン中に入れて加熱処理する。その際にはたとえば、半導体装置集合体をお互いにモールド樹脂面が接触しないように金属製のラックに並べて収納し、金属製のラックごとオーブン中に入れる。オーブンの設定温度は150℃、加熱時間は2時間である。
次いで、図3(d)に示すようにモールド樹脂5面においてダイシング用粘着テープ11に貼り付け、その状態で、図3(e)に示すようにダイサー12により半導体装置13の個片に分割する。なおダイシング用粘着テープ11は有機系テープ基材の全面に紫外線硬化型粘着剤が塗られたもので、接着強度が弱いとダイシング中に個片が脱落することがあるので、高強度の粘着テープが選ばれる。
分割終了後に、図3(f)に示すように粘着テープ11に紫外線14を照射して粘着剤を硬化させ、粘着性を低下させたうえで、図3(g)に示すように、内部が真空引きされた金属製コレット15aで半導体装置13の個片を上方向に吸着して引き上げながら、粘着テープ11下側からは突き上げピン15bと呼ばれる金属棒で個片を押し上げる機構をもつダイスピッカー15を用いて、粘着テープ11から半導体装置13の個片を引き剥がして回収する。
以上のようにして分割することにより、加熱処理を行わない従来工法に比べて、半導体装置13の個片に粘着テープ11から移行する粘着剤の付着率が大幅に低下する。つまり、レーザー光での食刻後には、モールド樹脂5中に含まれているワックス成分などの離型性成分(以下、単にワックス成分という)の樹脂表面での存在量が著しく減少するため、食刻部分に粘着剤が付着し易くなるのであるが、加熱処理によって樹脂中から新たなワックス成分の染み出しが起こって樹脂表面を被覆するため、樹脂表面のワックス成分の不均一性が改善され、粘着剤の付着が抑制されるのである。
なお、加熱処理の際には、レーザー光が当たらなかった領域の樹脂表面にも樹脂中からワックス成分の染み出しが起こるが、すでにワックス成分で被覆されているためその量は比較的少ない。加熱温度が高くなるにつれて樹脂中から染み出てくるワックス成分は多くなる傾向にあるが、その量はモールド樹脂5材料により異なる。
半導体装置集合体の表面状態を図4および図5を参照しながら説明する。図4は半導体装置集合体の断面を示す模式図、図5は同半導体装置集合体のモールド樹脂5の表面部分を質量分析したクロマトグラムである。分析方法は電子イオン化法(70eV、300μA)を用いた。縦軸は検出された電流値を示しており、検出された最大イオン数を100にした場合の相対値を表している。横軸は1分間に32℃の昇温レートで室温から390℃まで加熱した時間を表わしている。一般に、縦軸が高いほど検出され物質が多く、右方向に進むほど分子量の大きな物質である場合が多い。
樹脂封止した初期状態では、図4(a)に示すようにモールド樹脂5の表面は樹脂中から染み出したワックス成分5aで均一に被覆されている。図5(a)にはワックス成分の存在を示すピークが現れている。
レーザー光での食刻後には、図4(b)に示すように食刻部分5bのワックス成分は殆どなくなるか、著しく減少する。つまりレーザー光の当たった部分と当たらなかった部分とでワックス成分5aが不均一になる。図5(b)ではワックス成分は激減しその存在を示すピークが消失している。
加熱処理後には、図4(c)に示すように、モールド樹脂5中から染み出した新たなワックス成分5aで樹脂表面は均一に被覆されている。図5(c)ではワックス成分の存在を示すピークが再び現れている。
図6に加熱条件と粘着剤付着発生率との関係を示す。
加熱条件は、加熱温度を25,100、120、150、175℃とし、加熱時間を0〜7時間として、粘着剤の付着を調べた。
加熱条件は、加熱温度を25,100、120、150、175℃とし、加熱時間を0〜7時間として、粘着剤の付着を調べた。
図示したように、一定の加熱時間では、加熱温度が高いほど粘着剤の付着発生率が低くなっており、150℃を超えると発生率の差が殆どなくなっている。これは、食刻部分にある一定量のワックス成分が蓄積されると離型性が発生し、過度のワックス量は必要ないためと考えられる。
また一定の加熱温度では、加熱時間が長くなるにつれて付着発生率が低下し、5時間を越えると付着発生率はほとんど横ばいの状態になっている。これも、食刻部分にある一定量のワックス成分が蓄積されると離型性が発生し、過度のワックス量は必要ないためと考えられる。
ただし、加熱温度が高くなると、外部接続用電極のハンダ濡れ性に関わる表面酸化や新たな金属間化合物形成などの信頼性への影響が懸念され、また加熱時間が長くなると、製品の工程滞留時間が長くなり生産性低下という影響が出てくるので、加熱条件を最適化する必要がある。
上記した半導体装置集合体で加熱温度150℃、加熱時間3時間を採用したところ、加熱処理しない従来工法で10%以上発生していた粘着剤付着が0(ゼロ)になり、従来は実施していた全数外観検査は不要になり、生産性の大幅な向上と生産コストの低減を図ることができた。工程滞留時間を考慮して150℃、2時間を採用しても十分である。
(第2の実施形態)
図7は本発明の第2の実施形態における半導体装置集合体の断面図、図8は同半導体装置集合体の斜視図である。
(第2の実施形態)
図7は本発明の第2の実施形態における半導体装置集合体の断面図、図8は同半導体装置集合体の斜視図である。
図7および図8に示すように、この半導体装置集合体101が第1の実施形態のものと相違するのは、半導体装置集合体を構成しているマトリックス型基板1の基材がセラミックであり、また半導体装置集合体を装置個片に機械式ブレイキングする際の割れの起点とする溝16がモールド樹脂5の表面にレーザー光により食刻されている点である。ここでは60mm×60mmの半導体装置集合体のモールド樹脂5面に溝16が10.2mmピッチで縦方向、横方向それぞれ6本形成されている。
溝16は装置個片となる領域を区分すべくその外周に沿って形成されており、その断面形状は台形である。ブレイキングを容易にするためには、溝深さは樹脂厚みの半分以上が好ましい。樹脂表面の溝幅は、レーザー光で食刻する際に昇華する樹脂成分を排出するために、溝深さの半分以上が必要である。ここでは表面側で溝幅200μm、底部で溝幅50μm、溝深さ300μmである。
上記した半導体装置集合体101を個別の半導体装置に分割するフローを図9に示す。
図9(a)は樹脂封止後の半導体装置集合体を示し、図9(b)はモールド樹脂5の表面にマーク10および溝16が食刻された状態を示している。
図9(a)は樹脂封止後の半導体装置集合体を示し、図9(b)はモールド樹脂5の表面にマーク10および溝16が食刻された状態を示している。
このマーク10および溝16が食刻された半導体装置集合体を図9(c)に示すようにオーブンで加熱処理し、図9(d)に示すようにモールド樹脂5面においてダイシング用粘着テープ11に貼り付け、その状態で、図9(e)に示すように基板電極面側を上側にしてダイサー12で全個片周囲にブレイキング用の切り溝17を形成する。
溝形成後に、図9(f)に示すように粘着テープ11に紫外線14を照射して粘着剤を硬化させ、粘着性を低下させたうえで、図9(g)に示すように、基板裏面側から全体を押し上げて粘着テープから剥がすための治具18を用いて半導体装置集合体を粘着テープから剥がし、その後にブレイキング用の簡易治具で機械的に割って個片化する。
以上のようにすることにより、セラミックのような硬度な基板材料を用いていても容易に分割することができ、ダイシングのみでの個片分割と比べて加工時間が約半分ですみ、生産コストも安くなる。切り溝17の深さは基板厚みの約半分が最適である。切り溝17が浅い場合はブレイキングの際に基板部分が斜めに割れることがあり、深い場合には粘着テープ11から剥がす時に基板部分が割れることがある。
また加熱処理を行わない従来工法に比べて、半導体装置13の個片に粘着テープ11から移行する粘着剤の付着率が大幅に低下する。先に図4および図5を用いて説明したのと同様に、モールド樹脂5の食刻領域に加熱処理によって新たなワックス成分が補充され、樹脂表面のワックス成分の不均一性が改善されるからである。
なおこの構造は、マーク10のほかにブレイキング用の溝16があるので、樹脂表面の不均一性が拡大し易く、したがって粘着剤の付着が発生し易い構造であると言える。溝16は総延長距離が長いため表面積も大きい。また装置個片が小さくなるほど溝本数が増えて表面積の比率は大きくなる。例えば装置個片が10mm角の場合には樹脂表面積に対する溝部表面積は12%であるが、5mm角の場合には樹脂表面積に対する溝部表面積は21%に増大する。一般に溝等の凹部の表面積が大きくなるに伴って粘着剤の付着発生率が大幅に高くなる。10mm角の装置個片での粘着剤付着発生率は、マーク10のみがある場合に10%であったのに対して、ブレイキング用の溝16が加わったことで25%に急増した事例もある。このように樹脂表面積に対して溝部表面積が大きくなる装置個片においても、上記したような加熱処理を行うことにより、ワックス成分の不均一性を改善して、粘着剤付着発生率を下げることができる。
図10に加熱条件と粘着剤の付着発生率との関係を示す。
加熱条件は、加熱温度を25,100、120、150、175℃とし、加熱時間を0〜7時間として、粘着剤の付着を調べた。
加熱条件は、加熱温度を25,100、120、150、175℃とし、加熱時間を0〜7時間として、粘着剤の付着を調べた。
図示したように、第1の実施形態で説明したのと同様に、一定の加熱時間では、加熱温度が高いほど粘着剤の付着発生率が低くなっており、150℃を超えると発生率の差が殆どなくなっている。また一定の加熱温度では、加熱時間が長くなるにつれて付着発生率が低下し、5時間を越えると付着発生率はほとんど横ばいの状態になっている。
上記した半導体装置集合体で加熱温度150℃、加熱時間3時間を採用したところ、加熱処理しない従来工法で25%以上発生していた粘着剤付着が0(ゼロ)になり、従来は実施していた全数外観検査は不要になり、生産性の大幅な向上と生産コストの低減を図ることができた。
本発明は、電子機器に搭載する半導体装置を認識マークや製品名称を付して製造するのに有用である。
1 マトリックス型基板
2 半導体素子
5 モールド樹脂
5a ワックス成分
5b 食刻部分
10 マーク
16 溝
100 半導体装置集合体
101 半導体装置集合体
2 半導体素子
5 モールド樹脂
5a ワックス成分
5b 食刻部分
10 マーク
16 溝
100 半導体装置集合体
101 半導体装置集合体
Claims (5)
- 複数の半導体素子を配線基板上に整列して実装した後にモールド樹脂で一括封止して、前記複数の半導体素子の各々に対応する半導体装置が並んだ半導体装置集合体を作製する工程と、前記モールド樹脂の表面に半導体装置ごとのマークをレーザー光により食刻する工程と、食刻後の半導体装置集合体をモールド樹脂面において粘着材に貼り付けて装置個片に分割する工程とを行う半導体装置の製造方法において、
食刻後の半導体装置集合体に、分割に先立って、モールド樹脂中に含まれる離型性成分を樹脂表面に表出させる加熱処理を施す半導体装置の製造方法。 - レーザー光による食刻工程において、半導体装置の個片領域を区分する溝をモールド樹脂表面に食刻する請求項1記載の半導体装置の製造方法。
- 複数の半導体素子を配線基板上に整列して実装し、モールド樹脂で一括封止した半導体装置集合体であって、
前記モールド樹脂の表面に前記複数の半導体素子の各々に対応する半導体装置ごとのマークが食刻され、食刻後の樹脂表面に加熱処理によって樹脂中の離型性成分が表出された半導体装置集合体。 - モールド樹脂の表面にさらに、半導体装置の個片領域を区分する溝が食刻されている請求項3記載の半導体装置集合体。
- 請求項3記載の半導体装置集合体より個片に分割された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052177A JP2006237411A (ja) | 2005-02-28 | 2005-02-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052177A JP2006237411A (ja) | 2005-02-28 | 2005-02-28 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237411A true JP2006237411A (ja) | 2006-09-07 |
Family
ID=37044710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005052177A Pending JP2006237411A (ja) | 2005-02-28 | 2005-02-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237411A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131660A (ja) * | 2011-12-22 | 2013-07-04 | New Japan Radio Co Ltd | 半導体パッケージの製造方法 |
JP2017107983A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | ウエーハの加工方法 |
JP2017107988A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | ウエーハの加工方法 |
-
2005
- 2005-02-28 JP JP2005052177A patent/JP2006237411A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131660A (ja) * | 2011-12-22 | 2013-07-04 | New Japan Radio Co Ltd | 半導体パッケージの製造方法 |
JP2017107983A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | ウエーハの加工方法 |
JP2017107988A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社ディスコ | ウエーハの加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN206210789U (zh) | 具有电磁干扰遮蔽的半导体装置 | |
US9780017B2 (en) | Packaged device with additive substrate surface modification | |
JP2006128597A (ja) | チップサイズパッケージの構造、及びその形成方法 | |
KR20020094592A (ko) | 볼 그리드 어레이 패키지 구조 및 그 제조방법 | |
JP2006190975A (ja) | ウェハレベルパッケージの封止材充填構造、及びその方法 | |
KR20160136498A (ko) | Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프 | |
KR20110081813A (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
JP5445972B2 (ja) | パワー半導体ダイおよびヒートシンクを含むサブアセンブリ | |
CN104934374A (zh) | 电子管芯单体化方法 | |
JP2011187551A (ja) | 半導体装置の製造方法および半導体装置 | |
US11742310B2 (en) | Method of manufacturing semiconductor device | |
WO2016179278A1 (en) | Lead carrier structure and packages formed therefrom without die attach pads | |
US20220277965A1 (en) | Multirow gull-wing package for microelecronic devices | |
JP5445973B2 (ja) | パワー半導体ダイおよび露出表面部分を有するヒートシンクを含むサブアセンブリおよびその形成方法 | |
EP3164887B1 (en) | Structure and method of batch-packaging low pin count embedded semiconductor chips | |
JP2006237411A (ja) | 半導体装置およびその製造方法 | |
US9536756B1 (en) | Semiconductor packages separated using a sacrificial material | |
US20080290482A1 (en) | Method of packaging integrated circuits | |
KR20080080498A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의조립 장치 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
CN105047637B (zh) | 用于扁平无引线封装的通用引线框架 | |
US20110134612A1 (en) | Rebuilt wafer assembly | |
JP2014072494A (ja) | 半導体装置及びその製造方法 | |
JP2012182207A (ja) | Led素子用リードフレームおよびその製造方法 | |
JP4821995B2 (ja) | 半導体装置の製造方法 |