JP2006237308A - Method for reinforcing solder bump, process for producing electronic component, and process for producing aggregate of electronic components - Google Patents

Method for reinforcing solder bump, process for producing electronic component, and process for producing aggregate of electronic components Download PDF

Info

Publication number
JP2006237308A
JP2006237308A JP2005050289A JP2005050289A JP2006237308A JP 2006237308 A JP2006237308 A JP 2006237308A JP 2005050289 A JP2005050289 A JP 2005050289A JP 2005050289 A JP2005050289 A JP 2005050289A JP 2006237308 A JP2006237308 A JP 2006237308A
Authority
JP
Japan
Prior art keywords
electronic component
bump
resin
solder
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005050289A
Other languages
Japanese (ja)
Inventor
Koji Nakamura
幸二 中村
Takashi Tomiyama
琢史 冨山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical Co Ltd filed Critical Nippon Steel Chemical Co Ltd
Priority to JP2005050289A priority Critical patent/JP2006237308A/en
Publication of JP2006237308A publication Critical patent/JP2006237308A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

<P>PROBLEM TO BE SOLVED: To reinforce solder bumps in an electronic component through a simple process without causing poor conduction. <P>SOLUTION: An electronic component is formed by cutting an aggregate of electronic components. The electronic component comprises a body 21, and a plurality of solder bumps 25 connected with the body 21. The body 21 has a surface 21a arranged with the solder bumps 25 wherein the solder bumps 25 are arranged to project from the surface 21a arranged the bumps. The method for reinforcing the solder bumps 25 comprises steps of: forming a resin layer of uncured insulating resin 26R on the surface 21a arranged with the bumps by screen printing such that the solder bumps 25 are not covered but the root of the solder bumps 25 for the body 21 is surrounded; and curing the resin layer and forming a reinforcing layer of the solder bumps 25 composed of cured rein layer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半田バンプを有する電子部品における半田バンプを補強する半田バンプの補強方法、半田バンプを有する電子部品の製造方法、ならびに、半田バンプを有する複数の電子部品の集合体である電子部品集合体の製造方法に関する。   The present invention relates to a method for reinforcing a solder bump for reinforcing a solder bump in an electronic component having a solder bump, a method for manufacturing an electronic component having a solder bump, and an electronic component assembly that is an assembly of a plurality of electronic components having solder bumps. The present invention relates to a method for manufacturing a body.

半導体部品等の電子部品を、パターン化された導体層を有する基板に実装する方法の一つに、フリップチップ実装方法がある。フリップチップ実装方法によって電子部品の実装を行う場合には、電子部品には、バンプと呼ばれる突起状の電極が形成される。フリップチップ実装方法では、電子部品は、電子部品のバンプを有する面が基板に向くように配置され、バンプと基板の導体層とが直接あるいは導電性物質を介して電気的に接続される。   One method for mounting an electronic component such as a semiconductor component on a substrate having a patterned conductor layer is a flip chip mounting method. When mounting an electronic component by a flip chip mounting method, a protruding electrode called a bump is formed on the electronic component. In the flip chip mounting method, the electronic component is disposed such that the surface of the electronic component having the bump faces the substrate, and the bump and the conductor layer of the substrate are electrically connected directly or via a conductive substance.

フリップチップ実装方法において、バンプと基板の導体層との接続方法の一つに、半田によって形成されたバンプ(以下、半田バンプと言う。)と基板の導体層とを半田接合によって接続する方法がある。   In the flip chip mounting method, one method of connecting the bump and the conductor layer of the substrate is to connect the bump formed by solder (hereinafter referred to as a solder bump) and the conductor layer of the substrate by soldering. is there.

近年、環境への配慮から、半田バンプを形成するための半田として、従来の鉛含有半田に代わって、鉛フリー半田が用いられるようになってきた。ところが、鉛フリー半田には、鉛含有半田に比べて強度が低いという不具合がある。そのため、鉛フリー半田を用いて形成された半田バンプは、鉛含有半田を用いて形成された半田バンプに比べて、電子部品を含む装置を落とした場合等における衝撃や熱衝撃試験等における急激な温度変化によって、特に半田バンプの付け根部分にクラックが発生し易いという問題点があった。   In recent years, lead-free solder has been used in place of conventional lead-containing solder as solder for forming solder bumps in consideration of the environment. However, lead-free solder has a problem that its strength is lower than that of lead-containing solder. For this reason, solder bumps formed using lead-free solder are more rapid than those formed using lead-containing solder, such as when a device including electronic components is dropped or in thermal shock tests. There is a problem that cracks are likely to occur especially at the base portion of the solder bump due to the temperature change.

そこで、例えば、半田バンプと基板の導体層とを接続した後に、基板と電子部品との間に、アンダーフィルと呼ばれる絶縁樹脂を充填し、この絶縁樹脂によって半田バンプを補強することが考えられる。   Therefore, for example, after connecting the solder bump and the conductor layer of the substrate, it is conceivable that an insulating resin called an underfill is filled between the substrate and the electronic component, and the solder bump is reinforced by this insulating resin.

また、特許文献1には、半導体素子と基板との間に接着フィルムを配置し、これらを圧着した後、半導体素子の半田バンプをリフローして、半田バンプと基板の導体層とを半田接合する技術が記載されている。上記接着フィルムは、半田接合段階ではフラックス機能を発揮し、半田接合後はアンダーフィルとして機能する。   Further, in Patent Document 1, an adhesive film is disposed between a semiconductor element and a substrate, and after these are pressure-bonded, the solder bumps of the semiconductor element are reflowed to solder-bond the solder bumps to the conductor layer of the substrate. The technology is described. The adhesive film exhibits a flux function at the solder bonding stage and functions as an underfill after the solder bonding.

また、特許文献2には、硬化性フラックスを用いて、半田接合により半田バンプを基板に実装する技術が記載されている。硬化性フラックスは、半田接合の際にフラックスとして作用し、半田接合後は硬化して半田接合部の補強材となる。   Further, Patent Document 2 describes a technique for mounting solder bumps on a substrate by solder bonding using a curable flux. The curable flux acts as a flux at the time of solder bonding, and is cured after the solder bonding to become a reinforcing material for the solder bonding portion.

また、特許文献3には、バンプの側面を覆う樹脂層を形成する技術が記載されている。特許文献3には、樹脂層の形成方法として、以下のような複数の方法が記載されている。第1の方法では、バンプの側面部を樹脂ペーストによって覆い、この樹脂ペーストを熱処理によって硬化させて樹脂層を形成する。第2の方法では、バンプを樹脂ペースト中に浸漬し、取り出した後、樹脂ペーストを熱処理によって硬化させて樹脂層を形成し、次に、バンプが露出するまで樹脂層を研磨する。第3の方法では、電子部品においてバンプが配置される面の全面に樹脂ペーストを印刷し、次に樹脂ペーストを熱処理によって硬化させて樹脂層を形成し、次にバンプが接続される電子部品の電極が露出するようにエッチングによって樹脂層に穴を形成し、次に電極上の穴にバンプを形成する。第4の方法では、導体箔上に半田バンプを形成する前に、スクリーン印刷により、導体箔の表面が露出するように樹脂ペーストを塗布して樹脂層を形成し、次に熱処理し、次に導体箔上に半田ペーストを塗布し、次に熱処理して半田バンプを形成する。   Patent Document 3 describes a technique for forming a resin layer that covers a side surface of a bump. Patent Document 3 describes the following methods as a method for forming a resin layer. In the first method, the side surfaces of the bumps are covered with a resin paste, and the resin paste is cured by heat treatment to form a resin layer. In the second method, the bump is immersed in the resin paste and taken out, and then the resin paste is cured by heat treatment to form a resin layer, and then the resin layer is polished until the bump is exposed. In the third method, a resin paste is printed on the entire surface of the electronic component on which the bumps are arranged, then the resin paste is cured by heat treatment to form a resin layer, and then the electronic component to which the bump is connected is formed. Holes are formed in the resin layer by etching so that the electrodes are exposed, and then bumps are formed in the holes on the electrodes. In the fourth method, before forming solder bumps on the conductor foil, a resin paste is applied by screen printing so that the surface of the conductor foil is exposed, a resin layer is formed, and then heat treatment is performed. A solder paste is applied on the conductor foil, and then heat treated to form solder bumps.

また、特許文献4には、半田バンプの上半球面にマスク用樹脂材料の膜を形成した後、補強用樹脂材料を供給し、この補強用樹脂材料を硬化させて、半田バンプの基部に樹脂膜を形成する技術が記載されている。   Further, in Patent Document 4, after a film of a resin material for a mask is formed on the upper hemisphere of a solder bump, a reinforcing resin material is supplied, and the reinforcing resin material is cured, and a resin is applied to the base of the solder bump. Techniques for forming films are described.

特開2004−244486号公報JP 2004-244486 A 特開2004−90021号公報JP 2004-90021 A 特開平8−236654号公報JP-A-8-236654 特開平10−335336号公報JP 10-335336 A

従来、半田バンプを補強する方法には、前述のような種々の方法があった。しかし、従来の方法には、それぞれ以下のような問題点があった。   Conventionally, there are various methods for reinforcing solder bumps as described above. However, the conventional methods have the following problems.

まず、半田バンプと基板の導体層とを接続した後に、基板と電子部品との間にアンダーフィルを充填する方法では、アンダーフィルを充填する作業が繁雑である。   First, in the method of filling the underfill between the board and the electronic component after connecting the solder bump and the conductor layer of the board, the work of filling the underfill is complicated.

特許文献1に記載された方法では、半田バンプと基板の導体層との間に接着フィルムが残って、半田バンプと基板の導体層との間で導通不良が発生するおそれがある。接着フィルムを薄くすれば、導通不良の発生を抑制することが可能であるが、半田バンプを補強する機能が低下する。   In the method described in Patent Document 1, an adhesive film remains between the solder bump and the conductor layer of the substrate, and there is a possibility that poor conduction occurs between the solder bump and the conductor layer of the substrate. If the adhesive film is made thin, it is possible to suppress the occurrence of poor conduction, but the function of reinforcing the solder bumps is reduced.

特許文献2に記載された方法では、半田バンプを補強するのに十分な厚みの補強材を形成することが難しい。   In the method described in Patent Document 2, it is difficult to form a reinforcing material having a sufficient thickness to reinforce the solder bumps.

特許文献3に記載された第1の方法では、バンプの側面部を樹脂ペーストによって覆う作業が繁雑である。また、特許文献3に記載された第2または第3の方法では、工数が多くなる。また、特許文献3に記載された第4の方法では、樹脂層の一部が導体箔上に被さり、導体箔と半田バンプとの間で導通不良が発生するおそれがある。   In the first method described in Patent Document 3, the work of covering the side surface portion of the bump with the resin paste is complicated. In the second or third method described in Patent Document 3, the number of steps is increased. Moreover, in the 4th method described in patent document 3, a part of resin layer covers on conductor foil, and there exists a possibility that a conduction | electrical_connection defect may generate | occur | produce between conductor foil and a solder bump.

特許文献4に記載された方法では、工数が多くなると共に、マスク用樹脂材料の膜を除去しなければ、半田バンプと基板の導体層との間で導通不良が発生するおそれがある。   In the method described in Patent Document 4, the number of steps is increased, and if the film of the resin material for mask is not removed, there is a possibility that poor conduction occurs between the solder bump and the conductor layer of the substrate.

本発明はかかる問題点に鑑みてなされたものであり、その目的は、簡単な工程で、且つ導通不良を発生させることなく、電子部品における半田バンプを補強できるようにした半田バンプの補強方法、電子部品の製造方法および電子部品集合体の製造方法を提供することにある。   The present invention has been made in view of the above problems, and its purpose is to reinforce the solder bumps in the electronic component in a simple process and without causing poor conduction, An object of the present invention is to provide an electronic component manufacturing method and an electronic component assembly manufacturing method.

本発明の半田バンプの補強方法は、半田バンプが配置されたバンプ配置面を有する本体と、バンプ配置面から突出するように配置され、且つ本体に接続された半田バンプとを備えた電子部品における半田バンプを補強する方法である。   A method for reinforcing a solder bump according to the present invention is an electronic component including a main body having a bump arrangement surface on which solder bumps are arranged, and a solder bump arranged so as to protrude from the bump arrangement surface and connected to the main body. This is a method for reinforcing solder bumps.

本発明の半田バンプの補強方法は、
スクリーン印刷により、半田バンプを覆わずに、本体に対する半田バンプの付け根部分の周囲を囲うように、バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成する工程と、
樹脂層を硬化させて、硬化後の樹脂層よりなり、半田バンプを補強する補強層を形成する工程とを備えている。
The method of reinforcing the solder bump of the present invention is as follows.
Forming a resin layer made of an insulating resin before curing on the bump arrangement surface so as to surround the periphery of the base portion of the solder bump with respect to the main body without covering the solder bump by screen printing;
A step of curing the resin layer and forming a reinforcing layer made of the cured resin layer and reinforcing the solder bumps.

本発明の第1または第2の電子部品の製造方法によって製造される電子部品は、半田バンプが配置されたバンプ配置面を有する本体と、バンプ配置面から突出するように配置され、且つ本体に接続された半田バンプとを備えている。   An electronic component manufactured by the first or second method for manufacturing an electronic component of the present invention has a main body having a bump arrangement surface on which solder bumps are arranged, and is arranged so as to protrude from the bump arrangement surface, and is attached to the main body. Connected solder bumps.

本発明の第1の電子部品の製造方法は、
本体に対して半田バンプを形成する工程と、
半田バンプを形成する工程の後で、スクリーン印刷により、半田バンプを覆わずに、本体に対する半田バンプの付け根部分の周囲を囲うように、バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成する工程と、
樹脂層を硬化させて、硬化後の樹脂層よりなり、半田バンプを補強する補強層を形成する工程とを備えている。
The first electronic component manufacturing method of the present invention includes:
Forming solder bumps on the body;
After the step of forming the solder bump, the bump placement surface is made of an insulating resin before curing so as to surround the base portion of the solder bump with respect to the main body without covering the solder bump by screen printing. Forming a resin layer;
A step of curing the resin layer and forming a reinforcing layer made of the cured resin layer and reinforcing the solder bumps.

本発明の第2の電子部品の製造方法は、
それぞれ電子部品となる複数の電子部品予定部と、隣接する電子部品予定部間に配置され、個々の電子部品予定部を分離する際に切断される位置を示す切断予定部とを備えた電子部品集合体を製造する工程と、
切断予定部において電子部品集合体を切断して、個々の電子部品予定部を分離し、分離された電子部品予定部よりなる電子部品を形成する工程とを備えている。
The second electronic component manufacturing method of the present invention is
An electronic component comprising a plurality of planned electronic component portions each serving as an electronic component, and a planned cutting portion that is arranged between adjacent planned electronic component portions and indicates a position to be cut when separating each planned electronic component portion Manufacturing the assembly;
A step of cutting the electronic component assembly at the planned cutting portion, separating the individual electronic component planned portions, and forming an electronic component comprising the separated electronic component planned portions.

本発明の第2の電子部品の製造方法において、電子部品予定部は、半田バンプが配置されたバンプ配置面を有する本体と、バンプ配置面から突出するように配置され、且つ本体に接続された半田バンプとを有している。また、電子部品集合体を製造する工程は、本体に対して半田バンプを形成する工程と、半田バンプを形成する工程の後で、スクリーン印刷により、半田バンプおよび切断予定部を覆わずに、本体に対する半田バンプの付け根部分の周囲を囲うように、バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成する工程とを含んでいる。また、電子部品集合体を製造する工程または電子部品を形成する工程は、樹脂層を硬化させて、硬化後の樹脂層よりなり、半田バンプを補強する補強層を形成する工程とを含んでいる。   In the second method of manufacturing an electronic component according to the present invention, the electronic component planned portion is disposed so as to protrude from the bump placement surface and connected to the main body having a bump placement surface on which the solder bumps are placed. It has solder bumps. In addition, the manufacturing process of the electronic component assembly includes the steps of forming the solder bumps on the main body and the steps of forming the solder bumps, and without covering the solder bumps and the planned cutting portion by screen printing. Forming a resin layer made of an insulating resin before curing on the bump arrangement surface so as to surround the periphery of the base portion of the solder bump. In addition, the step of manufacturing the electronic component assembly or the step of forming the electronic component includes a step of curing the resin layer and forming a reinforcing layer that is made of the cured resin layer and reinforces the solder bumps. .

本発明の電子部品集合体の製造方法によって製造される電子部品集合体は、それぞれ電子部品となる複数の電子部品予定部と、隣接する電子部品予定部間に配置され、個々の電子部品予定部を分離する際に切断される位置を示す切断予定部とを備えている。電子部品予定部は、半田バンプが配置されたバンプ配置面を有する本体と、バンプ配置面から突出するように配置され、且つ本体に接続された半田バンプとを有している。   An electronic component assembly manufactured by the method of manufacturing an electronic component assembly of the present invention is arranged between a plurality of electronic component scheduled portions each serving as an electronic component and an adjacent electronic component scheduled portion, and each electronic component scheduled portion And a scheduled cutting portion indicating a position to be cut when separating the. The electronic component planned portion has a main body having a bump arrangement surface on which solder bumps are arranged, and a solder bump arranged so as to protrude from the bump arrangement surface and connected to the main body.

本発明の電子部品集合体の製造方法は、
本体に対して半田バンプを形成する工程と、
半田バンプを形成する工程の後で、スクリーン印刷により、半田バンプおよび切断予定部を覆わずに、本体に対する半田バンプの付け根部分の周囲を囲うように、バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成する工程とを備えている。樹脂層は後に硬化して、半田バンプを補強する補強層となる。
The method for producing an electronic component assembly according to the present invention includes:
Forming solder bumps on the body;
After the process of forming the solder bumps, insulation before curing on the bump placement surface so that the periphery of the base part of the solder bumps with respect to the main body is surrounded by screen printing without covering the solder bumps and the portions to be cut. Forming a resin layer made of the above resin. The resin layer is cured later to become a reinforcing layer that reinforces the solder bumps.

本発明において、絶縁性の樹脂を熱硬化性樹脂または光硬化性樹脂として、樹脂層に熱または活性エネルギー線を与えることによって樹脂層を硬化させて、補強層を形成してもよい。   In the present invention, the reinforcing layer may be formed by curing the resin layer by applying heat or active energy rays to the resin layer using the insulating resin as a thermosetting resin or a photocurable resin.

また、本発明において、絶縁性の樹脂は、温度25℃においてE型粘度計によって粘度を測定するという条件で、粘度が1〜500Pa・sの範囲内にあり、且つ回転数1rpmにおける粘度を回転数10rpmにおける粘度で除した値が1〜5の範囲内の値となる性質を有していることが好ましい。   In the present invention, the insulating resin has a viscosity in the range of 1 to 500 Pa · s under the condition that the viscosity is measured with an E-type viscometer at a temperature of 25 ° C., and rotates at a rotation speed of 1 rpm. It is preferable that the value obtained by dividing the viscosity at several tens of rpm has a value in the range of 1 to 5.

本発明では、スクリーン印刷により、半田バンプを覆わずに、本体に対する半田バンプの付け根部分の周囲を囲うように、バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成し、この樹脂層を硬化させて、硬化後の樹脂層よりなる補強層を形成する。従って、本発明によれば、補強層によって半田バンプを補強することができる。また、本発明によれば、簡単な工程で、補強層となる樹脂層を形成することができる。また、本発明では、半田バンプの形成後に、半田バンプを覆わないように樹脂層を形成する。従って、本発明によれば、半田バンプとこれに接続される電子部品内の導体層との間、および半田バンプとこれに接続される外部の導体部との間のいずれにおいても導通不良の発生を防止することができる。以上のことから、本発明によれば、簡単な工程で、且つ導通不良を発生させることなく、電子部品における半田バンプを補強することができるという効果を奏する。   In the present invention, a resin layer made of an insulating resin before curing is formed on the bump arrangement surface so as to surround the periphery of the base portion of the solder bump with respect to the main body without covering the solder bump by screen printing, The resin layer is cured to form a reinforcing layer made of the cured resin layer. Therefore, according to the present invention, the solder bump can be reinforced by the reinforcing layer. Moreover, according to this invention, the resin layer used as a reinforcement layer can be formed in a simple process. Moreover, in this invention, after formation of a solder bump, a resin layer is formed so that a solder bump may not be covered. Therefore, according to the present invention, conduction failure occurs between the solder bump and the conductor layer in the electronic component connected to the solder bump and between the solder bump and the external conductor connected to the solder bump. Can be prevented. From the above, according to the present invention, it is possible to reinforce the solder bumps in the electronic component with a simple process and without causing poor conduction.

また、本発明の第2の電子部品の製造方法または本発明の電子部品集合体の製造方法では、電子部品集合体の切断予定部を覆わないように樹脂層が形成される。これにより、樹脂層の硬化に伴う電子部品集合体の反りの発生を抑制することができると共に、電子部品集合体を切断する際の補強層の欠けの発生を防止することができるという効果を奏する。   In the second electronic component manufacturing method of the present invention or the electronic component assembly manufacturing method of the present invention, the resin layer is formed so as not to cover the planned cutting portion of the electronic component assembly. As a result, the occurrence of warpage of the electronic component assembly accompanying the curing of the resin layer can be suppressed, and the occurrence of chipping of the reinforcing layer when the electronic component assembly is cut can be prevented. .

以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図5を参照して、本発明の一実施の形態に係る電子部品の製造方法によって製造される電子部品の構成について説明する。図5に示した電子部品20は、配線基板等に対してフリップチップ実装される部品である。また、電子部品20は、例えば半導体素子である。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, the configuration of an electronic component manufactured by the method of manufacturing an electronic component according to an embodiment of the present invention will be described with reference to FIG. The electronic component 20 shown in FIG. 5 is a component that is flip-chip mounted on a wiring board or the like. The electronic component 20 is a semiconductor element, for example.

図5に示したように、電子部品20は、本体21と、この本体21に接続された複数の半田バンプ25と、この半田バンプ25を補強する補強層26とを備えている。なお、以下の説明中の「上」または「下」は、図面における上または下を指す。   As shown in FIG. 5, the electronic component 20 includes a main body 21, a plurality of solder bumps 25 connected to the main body 21, and a reinforcing layer 26 that reinforces the solder bumps 25. In the following description, “upper” or “lower” refers to upper or lower in the drawings.

本体21は、基板部22と、導体層23と、ソルダーレジスト層24とを有している。基板部22は、例えば半導体製造技術によって形成された所定の素子または回路を含んでいる。導体層23は、基板部22の1つの面(図5における上面)22aの上に配置されている。この導体層23は、上記素子または回路に接続されている。また、この導体層23に半田バンプ25が接続されている。ソルダーレジスト層24は、面22aおよび導体層23の上面の上に配置されている。ソルダーレジスト層24には、導体層23の上面のうち、半田バンプ25が接続される部分を露出させる開口部が形成されている。   The main body 21 includes a substrate portion 22, a conductor layer 23, and a solder resist layer 24. The substrate unit 22 includes a predetermined element or circuit formed by, for example, a semiconductor manufacturing technique. The conductor layer 23 is disposed on one surface (upper surface in FIG. 5) 22 a of the substrate portion 22. The conductor layer 23 is connected to the element or circuit. Solder bumps 25 are connected to the conductor layer 23. The solder resist layer 24 is disposed on the surface 22 a and the upper surface of the conductor layer 23. The solder resist layer 24 has an opening that exposes a portion of the upper surface of the conductor layer 23 to which the solder bump 25 is connected.

半田バンプ25は、導体層23の上面のうち、ソルダーレジスト層24の開口部から露出した部分に接続されている。本体21は、半田バンプ25が配置されたバンプ配置面21aを有している。このバンプ配置面21aは、具体的には、ソルダーレジスト層24の上面である。半田バンプ25は、バンプ配置面21aから突出するように配置されている。半田バンプ25は、半田、例えば鉛フリー半田によって形成されている。   The solder bump 25 is connected to a portion of the upper surface of the conductor layer 23 exposed from the opening of the solder resist layer 24. The main body 21 has a bump placement surface 21a on which the solder bumps 25 are placed. Specifically, the bump placement surface 21 a is the upper surface of the solder resist layer 24. The solder bumps 25 are arranged so as to protrude from the bump arrangement surface 21a. The solder bump 25 is formed of solder, for example, lead-free solder.

補強層26は、半田バンプ25を覆わずに、本体21に対する半田バンプ25の付け根部分の周囲を囲うように、バンプ配置面21a上に配置されている。本体21に対する半田バンプ25の付け根部分とは、半田バンプ25の、バンプ配置面21aより突出している部分のうちの、バンプ配置面21aの近傍部分である。補強層26は、絶縁性の樹脂によって形成されている。   The reinforcing layer 26 is disposed on the bump placement surface 21 a so as not to cover the solder bump 25 and to surround the base portion of the solder bump 25 with respect to the main body 21. The base portion of the solder bump 25 with respect to the main body 21 is a portion in the vicinity of the bump arrangement surface 21a among the portions of the solder bump 25 protruding from the bump arrangement surface 21a. The reinforcing layer 26 is made of an insulating resin.

次に、図1ないし図5を参照して、本実施の形態に係る半田バンプの補強方法、電子部品の製造方法および電子部品集合体の製造方法について説明する。図1は、本実施の形態に係る電子部品の製造方法における一工程を示す断面図である。本実施の形態に係る電子部品の製造方法では、まず、図1に示したように、ウェハ1を作製する。このウェハ1は、それぞれ電子部品20の基板部22となる複数の電子部品予定部2Pと、隣接する電子部品予定部2P間に配置され、個々の電子部品予定部2Pを分離する際に切断される位置を示す切断予定部3Pとを備えている。切断予定部3Pは、ダイシングラインと呼ばれるものである。次に、各電子部品予定部2Pの上に、導体層23とソルダーレジスト層24を順に形成する。ソルダーレジスト層24には、導体層23の上面のうち、半田バンプ25が接続される部分を露出させる開口部が形成されている。このようにして、複数の電子部品20の本体21を含む集合体が得られる。本体21は、ソルダーレジスト層24の上面であるバンプ配置面21aを有している。   Next, a solder bump reinforcing method, an electronic component manufacturing method, and an electronic component assembly manufacturing method according to the present embodiment will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing one step in the method of manufacturing an electronic component according to the present embodiment. In the electronic component manufacturing method according to the present embodiment, first, as shown in FIG. The wafer 1 is disposed between a plurality of planned electronic component parts 2P that become the substrate part 22 of the electronic component 20 and the adjacent planned electronic component part 2P, and is cut when the individual planned electronic part parts 2P are separated. And a scheduled cutting portion 3P indicating the position to be cut. The planned cutting portion 3P is called a dicing line. Next, the conductor layer 23 and the solder resist layer 24 are formed in order on each electronic component planned part 2P. The solder resist layer 24 has an opening that exposes a portion of the upper surface of the conductor layer 23 to which the solder bump 25 is connected. In this way, an assembly including the main bodies 21 of the plurality of electronic components 20 is obtained. The main body 21 has a bump arrangement surface 21 a that is the upper surface of the solder resist layer 24.

次に、図2に示したように、各本体21に対して、それぞれ複数の半田バンプ25を形成する。半田バンプ25は、導体層23の上面のうち、ソルダーレジスト層24の開口部から露出した部分に接続されるように形成される。   Next, as shown in FIG. 2, a plurality of solder bumps 25 are formed on each main body 21. The solder bump 25 is formed so as to be connected to a portion of the upper surface of the conductor layer 23 exposed from the opening of the solder resist layer 24.

次に、図3および図4に示したように、スクリーン印刷により、バンプ配置面21a上に、硬化前の絶縁性の樹脂よりなる樹脂層26Pを形成する。図3は、スクリーン印刷を行っている様子を示し、図4は、印刷後の状態を表わしている。図3に示したように、このスクリーン印刷では、まず、図2に示した集合体の上にスクリーン31を配置する。このスクリーン31では、半田バンプ25の上方に配置される部分および切断予定部3Pの上方に配置される部分における目が塞がれている。次に、スクリーン31の上に、硬化前の絶縁性の樹脂26Rを載せる。次に、スキージ32を用いて、スクリーン31を通して樹脂26Rを集合体の上に載せる。これにより、図4に示したように、樹脂26Rよりなる樹脂層26Pが形成される。この樹脂層26Pは、半田バンプ25および切断予定部3Pを覆わずに、本体21に対する半田バンプ25の付け根部分の周囲を囲うように形成される。   Next, as shown in FIGS. 3 and 4, a resin layer 26P made of an insulating resin before curing is formed on the bump placement surface 21a by screen printing. FIG. 3 shows a state in which screen printing is performed, and FIG. 4 shows a state after printing. As shown in FIG. 3, in this screen printing, first, the screen 31 is arranged on the aggregate shown in FIG. In this screen 31, the eyes in the portion disposed above the solder bump 25 and the portion disposed above the planned cutting portion 3P are closed. Next, an insulating resin 26 </ b> R before curing is placed on the screen 31. Next, the resin 26 </ b> R is placed on the assembly through the screen 31 using the squeegee 32. Thereby, as shown in FIG. 4, the resin layer 26P made of the resin 26R is formed. The resin layer 26P is formed so as to surround the base portion of the solder bump 25 with respect to the main body 21 without covering the solder bump 25 and the planned cutting portion 3P.

樹脂26Rとしては、熱硬化性樹脂または光硬化性樹脂が用いられる。樹脂26Rとして用いる熱硬化性樹脂としては、例えば、エポキシ樹脂、イミド樹脂、アミド樹脂、ウレタン樹脂、フェノール樹脂、アクリル樹脂がある。樹脂26Rとして用いる光硬化性樹脂としては、例えば、感光性アクリル樹脂、感光性ポリイミド樹脂がある。   As the resin 26R, a thermosetting resin or a photocurable resin is used. Examples of the thermosetting resin used as the resin 26R include an epoxy resin, an imide resin, an amide resin, a urethane resin, a phenol resin, and an acrylic resin. Examples of the photocurable resin used as the resin 26R include a photosensitive acrylic resin and a photosensitive polyimide resin.

また、樹脂26Rは、スクリーン印刷を行うのに適した粘度とチキソ性を有していることが好ましい。具体的には、温度25℃においてE型粘度計によって粘度を測定するという条件で、樹脂26Rは、粘度が1〜500Pa・sの範囲内にあり、チキソ性に関して、回転数1rpmにおける粘度を回転数10rpmにおける粘度で除した値が1〜5の範囲内の値となる性質を有していることが好ましい。   The resin 26R preferably has a viscosity and thixotropy suitable for screen printing. Specifically, the resin 26R has a viscosity in the range of 1 to 500 Pa · s under the condition that the viscosity is measured by an E-type viscometer at a temperature of 25 ° C., and the thixotropy rotates the viscosity at a rotation speed of 1 rpm. It is preferable that the value obtained by dividing the viscosity at several tens of rpm has a value in the range of 1 to 5.

次に、樹脂層26Pを硬化させて、硬化後の樹脂層26Pよりなり、半田バンプ25を補強する補強層26を形成する。樹脂26Rが熱硬化性樹脂である場合には、樹脂層26Pに熱を与えて樹脂層26Pを硬化させる。この場合の条件は、例えば、180℃で60分間、樹脂層26Pを加熱するというものである。樹脂26Rが光硬化性樹脂である場合には、樹脂層26Pに、光、紫外線等の活性エネルギー線を与えて樹脂層26Pを硬化させる。なお、樹脂26Rがネガ型の感光性を有する熱硬化性樹脂である場合には、樹脂層26Pに活性エネルギー線または熱を与えることによって樹脂層26Pを硬化させてもよいし、樹脂層26Pに活性エネルギー線を与えた後、更に熱を与えることによって樹脂層26Pを硬化させてもよい。   Next, the resin layer 26P is cured, and the reinforcing layer 26 made of the cured resin layer 26P and reinforcing the solder bumps 25 is formed. When the resin 26R is a thermosetting resin, heat is applied to the resin layer 26P to cure the resin layer 26P. The condition in this case is, for example, that the resin layer 26P is heated at 180 ° C. for 60 minutes. When the resin 26R is a photocurable resin, the resin layer 26P is cured by applying active energy rays such as light and ultraviolet rays to the resin layer 26P. In addition, when the resin 26R is a thermosetting resin having negative photosensitivity, the resin layer 26P may be cured by applying an active energy ray or heat to the resin layer 26P, or the resin layer 26P After providing the active energy ray, the resin layer 26P may be cured by further applying heat.

なお、この時点では樹脂層26Pを硬化させずに、集合体を切断した後に樹脂層26Pを硬化させてもよい。   At this time, the resin layer 26P may be cured after cutting the assembly without curing the resin layer 26P.

樹脂層26Pまたは補強層26が形成された時点で、本実施の形態に係る電子部品集合体10が完成する。従って、ここまでの工程が、本実施の形態に係る電子部品の製造方法における電子部品集合体を製造する工程および本実施の形態に係る電子部品集合体の製造方法に対応する。電子部品集合体10は、それぞれ電子部品20となる複数の電子部品予定部2と、隣接する電子部品予定部2間に配置され、個々の電子部品予定部2を分離する際に切断される位置を示す切断予定部3とを備えている。電子部品予定部2は、図1ないし図3における電子部品予定部2Pに対応し、切断予定部3は、図1ないし図3における切断予定部3Pに対応する。電子部品予定部2は、半田バンプ25が配置されたバンプ配置面21aを有する本体21と、バンプ配置面21aから突出するように配置され、且つ本体21に接続された半田バンプ25と、半田バンプ25を覆わずに、本体21に対する半田バンプ25の付け根部分の周囲を囲うように、バンプ配置面21a上に配置された補強層26または樹脂層26Pとを有している。   When the resin layer 26P or the reinforcing layer 26 is formed, the electronic component assembly 10 according to the present embodiment is completed. Therefore, the steps so far correspond to the steps of manufacturing the electronic component assembly in the method of manufacturing the electronic component according to the present embodiment and the method of manufacturing the electronic component assembly according to the present embodiment. The electronic component assembly 10 is disposed between a plurality of planned electronic component parts 2 each serving as the electronic component 20 and the adjacent planned electronic component part 2, and is a position that is cut when the individual electronic component planned parts 2 are separated. The cutting scheduled part 3 which shows this is provided. The planned electronic component part 2 corresponds to the planned electronic part 2P in FIGS. 1 to 3, and the planned cutting part 3 corresponds to the planned cutting part 3P in FIGS. The electronic component planned portion 2 includes a main body 21 having a bump arrangement surface 21a on which solder bumps 25 are arranged, a solder bump 25 arranged so as to protrude from the bump arrangement surface 21a and connected to the main body 21, and a solder bump. The reinforcing layer 26 or the resin layer 26P disposed on the bump placement surface 21a is provided so as to surround the base portion of the solder bump 25 with respect to the main body 21 without covering the body 25.

次に、図5に示したように、切断予定部3において電子部品集合体10を切断して、個々の電子部品予定部2を分離し、分離された電子部品予定部2よりなる電子部品20を形成する。   Next, as shown in FIG. 5, the electronic component assembly 10 is cut at the planned cutting portion 3 to separate the individual electronic component planned portions 2, and the electronic component 20 including the separated electronic component planned portions 2. Form.

次に、図6ないし図8を参照して、電子部品20を、配線基板等の基板に実装する工程について説明する。図6および図7は、電子部品20を基板40に実装する工程の途中の状態を示し、図8は、電子部品20を基板40に実装した後の状態を示している。基板40は、絶縁性の支持層41と、この支持層41の上面において露出するパターン化された導体層42と、支持層41の上面および導体層42の上面の上に配置された絶縁層43とを有している。絶縁層43には、導体層42の上面のうち、電子部品20の半田バンプ25に接続される接続部分を露出させる開口部が形成されている。   Next, a process of mounting the electronic component 20 on a substrate such as a wiring board will be described with reference to FIGS. 6 and 7 show a state in the process of mounting the electronic component 20 on the substrate 40, and FIG. 8 shows a state after the electronic component 20 is mounted on the substrate 40. The substrate 40 includes an insulating support layer 41, a patterned conductor layer 42 exposed on the upper surface of the support layer 41, and an insulating layer 43 disposed on the upper surface of the support layer 41 and the upper surface of the conductor layer 42. And have. In the insulating layer 43, an opening for exposing a connection portion connected to the solder bump 25 of the electronic component 20 on the upper surface of the conductor layer 42 is formed.

電子部品20を基板40に実装する場合には、まず、図6に示したように、基板40において、導体層42の接続部分の上に半田ペースト44を、例えば印刷によって塗布する。次に、半田バンプ25が下を向くように電子部品20を保持し、各半田バンプ25がそれに接続される導体層42の接続部分に対向するように、電子部品20と基板40を位置合わせする。   When the electronic component 20 is mounted on the substrate 40, first, as shown in FIG. 6, a solder paste 44 is applied on the connection portion of the conductor layer 42 on the substrate 40 by, for example, printing. Next, the electronic component 20 is held so that the solder bumps 25 face downward, and the electronic component 20 and the substrate 40 are aligned so that each solder bump 25 faces the connection portion of the conductor layer 42 connected thereto. .

次に、図7に示したように、各半田バンプ25が、それに接続される導体層42の接続部分上の半田ペースト44に接触するように、電子部品20を基板40上に配置する。   Next, as shown in FIG. 7, the electronic component 20 is placed on the substrate 40 so that each solder bump 25 is in contact with the solder paste 44 on the connection portion of the conductor layer 42 connected thereto.

次に、図8に示したように、半田バンプ25および半田ペースト44をリフローして半田バンプ25と導体層42とを半田接合する。このときの条件は、例えば、電子部品20および基板40を、260〜280℃の温度のリフロー炉に、30秒かけて通すというものである。このようにして、電子部品20が基板40に実装される。   Next, as shown in FIG. 8, the solder bumps 25 and the solder paste 44 are reflowed to solder the solder bumps 25 and the conductor layer 42 together. The condition at this time is, for example, that the electronic component 20 and the substrate 40 are passed through a reflow furnace at a temperature of 260 to 280 ° C. over 30 seconds. In this way, the electronic component 20 is mounted on the substrate 40.

なお、電子部品集合体10の製造時に樹脂層26Pを硬化させなかった場合には、電子部品集合体10の切断後、電子部品20を基板40に実装する前に、樹脂層26Pを硬化させて補強層26を形成してもよいし、電子部品20を基板40に実装した後に、樹脂層26Pを硬化させて補強層26を形成してもよい。電子部品集合体10の切断後、電子部品20を基板40に実装する前に、樹脂層26Pを硬化させる場合には、電子部品集合体10の製造時に樹脂層26Pを硬化させる場合と同様に、樹脂層26Pに熱または活性エネルギー線を与えて樹脂層26Pを硬化させる。電子部品20を基板40に実装した後に、樹脂層26Pを硬化させる場合には、例えば電子部品20および基板40を加熱することによって、樹脂層26Pを硬化させる。   If the resin layer 26P is not cured at the time of manufacturing the electronic component assembly 10, the resin layer 26P is cured after the electronic component assembly 10 is cut and before the electronic component 20 is mounted on the substrate 40. The reinforcing layer 26 may be formed, or after the electronic component 20 is mounted on the substrate 40, the resin layer 26P may be cured to form the reinforcing layer 26. When the resin layer 26P is cured after the electronic component assembly 10 is cut and before the electronic component 20 is mounted on the substrate 40, as in the case where the resin layer 26P is cured at the time of manufacturing the electronic component assembly 10, The resin layer 26P is cured by applying heat or active energy rays to the resin layer 26P. When the resin layer 26P is cured after the electronic component 20 is mounted on the substrate 40, the resin layer 26P is cured by heating the electronic component 20 and the substrate 40, for example.

本実施の形態に係る半田バンプの補強方法は、ここまで説明してきた各工程のうち、半田バンプ25が形成された後、補強層26が形成されるまでの工程を含んでいる。   The solder bump reinforcing method according to the present embodiment includes the steps from the formation of the solder bump 25 to the formation of the reinforcing layer 26 among the steps described so far.

以上説明したように、本実施の形態では、スクリーン印刷により、半田バンプ25を覆わずに、本体21に対する半田バンプ25の付け根部分の周囲を囲うように、バンプ配置面21a上に、硬化前の絶縁性の樹脂26Rよりなる樹脂層26Pを形成し、この樹脂層26Pを硬化させて、硬化後の樹脂層26Pよりなる補強層26を形成する。従って、本実施の形態によれば、補強層26によって半田バンプ25を補強することができる。これにより、電子部品20を含む装置を落とした場合等における衝撃や熱衝撃試験等における急激な温度変化によって特に半田バンプ25の付け根部分にクラックが発生することを防止することができる。   As described above, in the present embodiment, the screen before printing does not cover the solder bumps 25 and surrounds the base portion of the solder bumps 25 with respect to the main body 21 on the bump placement surface 21a before being cured. A resin layer 26P made of an insulating resin 26R is formed, the resin layer 26P is cured, and a reinforcing layer 26 made of the cured resin layer 26P is formed. Therefore, according to the present embodiment, the solder bump 25 can be reinforced by the reinforcing layer 26. As a result, it is possible to prevent cracks from occurring particularly at the base portion of the solder bump 25 due to a sudden temperature change in an impact or a thermal shock test when the device including the electronic component 20 is dropped.

また、本実施の形態によれば、簡単な工程で、補強層26となる樹脂層26Pを形成することができる。また、本実施の形態では、半田バンプ25の形成後に、半田バンプ25を覆わないように樹脂層26Pを形成する。従って、本実施の形態によれば、半田バンプ25とこれに接続される電子部品20内の導体層23との間、および半田バンプ25とこれに接続される外部の導体部42との間のいずれにおいても導通不良の発生を防止することができる。   Moreover, according to this Embodiment, the resin layer 26P used as the reinforcement layer 26 can be formed with an easy process. In the present embodiment, after the solder bumps 25 are formed, the resin layer 26P is formed so as not to cover the solder bumps 25. Therefore, according to this embodiment, between the solder bump 25 and the conductor layer 23 in the electronic component 20 connected thereto, and between the solder bump 25 and the external conductor portion 42 connected thereto. In either case, the occurrence of poor conduction can be prevented.

以上のことから、本実施の形態によれば、簡単な工程で、且つ導通不良を発生させることなく、電子部品20における半田バンプ25を補強することができる。   From the above, according to the present embodiment, it is possible to reinforce the solder bumps 25 in the electronic component 20 with a simple process and without causing poor conduction.

また、本実施の形態では、電子部品集合体10の切断予定部3を覆わないように樹脂層26Pを形成する。これにより、樹脂層26Pの硬化に伴う電子部品集合体10の反りの発生を抑制することができると共に、電子部品集合体10を切断する際の補強層26の欠けの発生を防止することができる。   In the present embodiment, the resin layer 26 </ b> P is formed so as not to cover the planned cutting portion 3 of the electronic component assembly 10. Thereby, the occurrence of warpage of the electronic component assembly 10 accompanying the curing of the resin layer 26P can be suppressed, and the occurrence of chipping of the reinforcing layer 26 when the electronic component assembly 10 is cut can be prevented. .

なお、本発明は上記実施の形態に限定されず、種々の変更が可能である。例えば、実施の形態では、電子部品集合体10を切断して複数の電子部品20を製造する場合において、電子部品集合体10を製造する工程において補強層26または樹脂層26Pを形成する例を示している。しかし、本発明では、1個の電子部品に対して樹脂層26Pを形成し、これを硬化させて補強層26を形成してもよい。   In addition, this invention is not limited to the said embodiment, A various change is possible. For example, in the embodiment, when the electronic component assembly 10 is cut to manufacture a plurality of electronic components 20, an example in which the reinforcing layer 26 or the resin layer 26P is formed in the process of manufacturing the electronic component assembly 10 is shown. ing. However, in the present invention, the reinforcing layer 26 may be formed by forming the resin layer 26P for one electronic component and curing it.

本発明の一実施の形態に係る電子部品の製造方法における一工程を示す断面図である。It is sectional drawing which shows 1 process in the manufacturing method of the electronic component which concerns on one embodiment of this invention. 図1に示した工程に続く工程を示す断面図である。FIG. 2 is a cross-sectional view showing a step that follows the step shown in FIG. 1. 図2に示した工程に続く工程を示す断面図である。FIG. 3 is a cross-sectional view showing a step that follows the step shown in FIG. 2. 図3に示した工程に続く工程を示す断面図である。FIG. 4 is a cross-sectional view showing a step that follows the step shown in FIG. 3. 図4に示した工程に続く工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step that follows the step shown in FIG. 4. 図5に示した電子部品を基板に実装する工程の途中の状態を示す断面図である。It is sectional drawing which shows the state in the middle of the process of mounting the electronic component shown in FIG. 5 on a board | substrate. 図5に示した電子部品を基板に実装する工程の途中の状態を示す断面図である。It is sectional drawing which shows the state in the middle of the process of mounting the electronic component shown in FIG. 5 on a board | substrate. 図5に示した電子部品を基板に実装した後の状態を示す断面図である。It is sectional drawing which shows the state after mounting the electronic component shown in FIG. 5 on the board | substrate.

符号の説明Explanation of symbols

1…ウェハ、2,2P…電子部品予定部、3,3P…切断予定部、10…電子部品集合体、20…電子部品、21…本体、21a…バンプ配置面、22…基板部、23…導体層、24…ソルダーレジスト層、25…半田バンプ、26…補強層、26P…樹脂層、26R…樹脂。
DESCRIPTION OF SYMBOLS 1 ... Wafer, 2, 2P ... Electronic component plan part, 3, 3P ... Cutting plan part, 10 ... Electronic component assembly, 20 ... Electronic component, 21 ... Main body, 21a ... Bump arrangement surface, 22 ... Substrate part, 23 ... Conductor layer, 24 ... solder resist layer, 25 ... solder bump, 26 ... reinforcing layer, 26P ... resin layer, 26R ... resin.

Claims (12)

半田バンプが配置されたバンプ配置面を有する本体と、前記バンプ配置面から突出するように配置され、且つ前記本体に接続された半田バンプとを備えた電子部品における半田バンプを補強する方法であって、
スクリーン印刷により、前記半田バンプを覆わずに、前記本体に対する前記半田バンプの付け根部分の周囲を囲うように、前記バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成する工程と、
前記樹脂層を硬化させて、硬化後の樹脂層よりなり、前記半田バンプを補強する補強層を形成する工程と
を備えたことを特徴とする半田バンプの補強方法。
A method of reinforcing a solder bump in an electronic component comprising a main body having a bump arrangement surface on which solder bumps are arranged, and a solder bump arranged so as to protrude from the bump arrangement surface and connected to the main body. And
A step of forming a resin layer made of an insulating resin before curing on the bump arrangement surface by screen printing so as to surround the periphery of the base portion of the solder bump with respect to the main body without covering the solder bump. When,
A method of reinforcing a solder bump, comprising: a step of curing the resin layer and forming a reinforcing layer that is made of a cured resin layer and reinforces the solder bump.
前記絶縁性の樹脂は、熱硬化性樹脂または光硬化性樹脂であり、
前記補強層を形成する工程は、前記樹脂層に熱または活性エネルギー線を与えることによって前記樹脂層を硬化させることを特徴とする請求項1記載の半田バンプの補強方法。
The insulating resin is a thermosetting resin or a photocurable resin,
2. The method for reinforcing a solder bump according to claim 1, wherein in the step of forming the reinforcing layer, the resin layer is cured by applying heat or active energy rays to the resin layer.
前記絶縁性の樹脂は、温度25℃においてE型粘度計によって粘度を測定するという条件で、粘度が1〜500Pa・sの範囲内にあり、且つ回転数1rpmにおける粘度を回転数10rpmにおける粘度で除した値が1〜5の範囲内の値となる性質を有していることを特徴とする請求項1または2記載の半田バンプの補強方法。   The insulating resin has a viscosity in the range of 1 to 500 Pa · s under the condition that the viscosity is measured by an E-type viscometer at a temperature of 25 ° C., and the viscosity at a rotation speed of 1 rpm is the viscosity at a rotation speed of 10 rpm. 3. The method for reinforcing a solder bump according to claim 1, wherein the divided value has a property of a value in the range of 1-5. 半田バンプが配置されたバンプ配置面を有する本体と、前記バンプ配置面から突出するように配置され、且つ前記本体に接続された半田バンプとを備えた電子部品を製造する方法であって、
前記本体に対して前記半田バンプを形成する工程と、
前記半田バンプを形成する工程の後で、スクリーン印刷により、前記半田バンプを覆わずに、前記本体に対する前記半田バンプの付け根部分の周囲を囲うように、前記バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成する工程と、
前記樹脂層を硬化させて、硬化後の樹脂層よりなり、前記半田バンプを補強する補強層を形成する工程と
を備えたことを特徴とする電子部品の製造方法。
A method of manufacturing an electronic component comprising a main body having a bump arrangement surface on which solder bumps are arranged, and a solder bump arranged so as to protrude from the bump arrangement surface and connected to the main body,
Forming the solder bumps on the body;
After the step of forming the solder bump, insulation before curing is provided on the bump arrangement surface so as to surround the base portion of the solder bump with respect to the main body by screen printing without covering the solder bump. A step of forming a resin layer made of a conductive resin,
A method of manufacturing an electronic component comprising: a step of curing the resin layer and forming a reinforcing layer made of the cured resin layer and reinforcing the solder bump.
前記絶縁性の樹脂は、熱硬化性樹脂または光硬化性樹脂であり、
前記補強層を形成する工程は、前記樹脂層に熱または活性エネルギー線を与えることによって前記樹脂層を硬化させることを特徴とする請求項4記載の電子部品の製造方法。
The insulating resin is a thermosetting resin or a photocurable resin,
5. The method of manufacturing an electronic component according to claim 4, wherein the step of forming the reinforcing layer includes curing the resin layer by applying heat or active energy rays to the resin layer.
前記絶縁性の樹脂は、温度25℃においてE型粘度計によって粘度を測定するという条件で、粘度が1〜500Pa・sの範囲内にあり、且つ回転数1rpmにおける粘度を回転数10rpmにおける粘度で除した値が1〜5の範囲内の値となる性質を有していることを特徴とする請求項4または5記載の電子部品の製造方法。   The insulating resin has a viscosity in the range of 1 to 500 Pa · s under the condition that the viscosity is measured by an E-type viscometer at a temperature of 25 ° C., and the viscosity at a rotation speed of 1 rpm is the viscosity at a rotation speed of 10 rpm. 6. The method of manufacturing an electronic component according to claim 4, wherein the divided value has a property of becoming a value within a range of 1 to 5. 半田バンプが配置されたバンプ配置面を有する本体と、前記バンプ配置面から突出するように配置され、且つ前記本体に接続された半田バンプとを備えた電子部品を製造する方法であって、
それぞれ前記電子部品となる複数の電子部品予定部と、隣接する電子部品予定部間に配置され、個々の電子部品予定部を分離する際に切断される位置を示す切断予定部とを備えた電子部品集合体を製造する工程と、
前記切断予定部において前記電子部品集合体を切断して、個々の電子部品予定部を分離し、分離された電子部品予定部よりなる電子部品を形成する工程とを備え、
前記電子部品予定部は、半田バンプが配置されたバンプ配置面を有する本体と、前記バンプ配置面から突出するように配置され、且つ前記本体に接続された半田バンプとを有し、
前記電子部品集合体を製造する工程は、
前記本体に対して前記半田バンプを形成する工程と、
前記半田バンプを形成する工程の後で、スクリーン印刷により、前記半田バンプおよび切断予定部を覆わずに、前記本体に対する前記半田バンプの付け根部分の周囲を囲うように、前記バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成する工程とを含み、
前記電子部品集合体を製造する工程または前記電子部品を形成する工程は、前記樹脂層を硬化させて、硬化後の樹脂層よりなる補強層を形成する工程を含むことを特徴とする電子部品の製造方法。
A method of manufacturing an electronic component comprising a main body having a bump arrangement surface on which solder bumps are arranged, and a solder bump arranged so as to protrude from the bump arrangement surface and connected to the main body,
An electronic device comprising: a plurality of planned electronic component parts each serving as the electronic component; and a planned cutting part that is disposed between adjacent planned electronic component parts and indicates a position to be cut when separating each planned electronic component part. A process of manufacturing a component assembly;
Cutting the electronic component assembly at the planned cutting portion, separating individual electronic component planned portions, and forming an electronic component comprising the separated electronic component planned portions,
The electronic component planned portion has a main body having a bump arrangement surface on which solder bumps are arranged, and a solder bump arranged so as to protrude from the bump arrangement surface and connected to the main body,
The step of manufacturing the electronic component assembly includes:
Forming the solder bumps on the body;
After the step of forming the solder bump, on the bump arrangement surface so as to surround the base portion of the solder bump with respect to the main body without covering the solder bump and the planned cutting portion by screen printing. Including a step of forming a resin layer made of an insulating resin before curing,
The step of manufacturing the electronic component assembly or the step of forming the electronic component includes a step of curing the resin layer and forming a reinforcing layer made of the cured resin layer. Production method.
前記絶縁性の樹脂は、熱硬化性樹脂または光硬化性樹脂であり、
前記補強層を形成する工程は、前記樹脂層に熱または活性エネルギー線を与えることによって前記樹脂層を硬化させることを特徴とする請求項7記載の電子部品の製造方法。
The insulating resin is a thermosetting resin or a photocurable resin,
8. The method of manufacturing an electronic component according to claim 7, wherein in the step of forming the reinforcing layer, the resin layer is cured by applying heat or active energy rays to the resin layer.
前記絶縁性の樹脂は、温度25℃においてE型粘度計によって粘度を測定するという条件で、粘度が1〜500Pa・sの範囲内にあり、且つ回転数1rpmにおける粘度を回転数10rpmにおける粘度で除した値が1〜5の範囲内の値となる性質を有していることを特徴とする請求項7または8記載の電子部品の製造方法。   The insulating resin has a viscosity in the range of 1 to 500 Pa · s under the condition that the viscosity is measured by an E-type viscometer at a temperature of 25 ° C., and the viscosity at a rotation speed of 1 rpm is the viscosity at a rotation speed of 10 rpm. 9. The method of manufacturing an electronic component according to claim 7, wherein the divided value has a property of becoming a value within a range of 1 to 5. それぞれ電子部品となる複数の電子部品予定部と、隣接する電子部品予定部間に配置され、個々の電子部品予定部を分離する際に切断される位置を示す切断予定部とを備え、前記電子部品予定部は、半田バンプが配置されたバンプ配置面を有する本体と、前記バンプ配置面から突出するように配置され、且つ前記本体に接続された半田バンプとを有する電子部品集合体を製造する方法であって、
前記本体に対して前記半田バンプを形成する工程と、
前記半田バンプを形成する工程の後で、スクリーン印刷により、前記半田バンプおよび切断予定部を覆わずに、前記本体に対する前記半田バンプの付け根部分の周囲を囲うように、前記バンプ配置面上に、硬化前の絶縁性の樹脂よりなる樹脂層を形成する工程とを備え、
前記樹脂層は後に硬化して、前記半田バンプを補強する補強層となることを特徴とする電子部品集合体の製造方法。
A plurality of planned electronic component portions each serving as an electronic component, and a planned cutting portion that is disposed between adjacent planned electronic component portions and indicates a position to be cut when separating each planned electronic component portion; The component scheduled portion manufactures an electronic component assembly having a main body having a bump arrangement surface on which solder bumps are arranged, and a solder bump arranged so as to protrude from the bump arrangement surface and connected to the main body. A method,
Forming the solder bumps on the body;
After the step of forming the solder bump, on the bump arrangement surface so as to surround the base portion of the solder bump with respect to the main body without covering the solder bump and the planned cutting portion by screen printing. And a step of forming a resin layer made of an insulating resin before curing,
The method of manufacturing an electronic component assembly, wherein the resin layer is cured later to become a reinforcing layer for reinforcing the solder bumps.
前記絶縁性の樹脂は、熱硬化性樹脂または光硬化性樹脂であり、
電子部品集合体の製造方法は、更に、前記樹脂層に熱または活性エネルギー線を与えることによって前記樹脂層を硬化させて、前記補強層を形成する工程を備えていることを特徴とする請求項10記載の電子部品集合体の製造方法。
The insulating resin is a thermosetting resin or a photocurable resin,
The method of manufacturing an electronic component assembly further includes a step of forming the reinforcing layer by curing the resin layer by applying heat or active energy rays to the resin layer. 10. A method for producing an electronic component assembly according to 10.
前記絶縁性の樹脂は、温度25℃においてE型粘度計によって粘度を測定するという条件で、粘度が1〜500Pa・sの範囲内にあり、且つ回転数1rpmにおける粘度を回転数10rpmにおける粘度で除した値が1〜5の範囲内の値となる性質を有していることを特徴とする請求項10または11記載の電子部品集合体の製造方法。
The insulating resin has a viscosity in the range of 1 to 500 Pa · s under the condition that the viscosity is measured by an E-type viscometer at a temperature of 25 ° C., and the viscosity at a rotation speed of 1 rpm is the viscosity at a rotation speed of 10 rpm. 12. The method of manufacturing an electronic component assembly according to claim 10 or 11, wherein the divided value has a property of becoming a value within a range of 1 to 5.
JP2005050289A 2005-02-25 2005-02-25 Method for reinforcing solder bump, process for producing electronic component, and process for producing aggregate of electronic components Withdrawn JP2006237308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050289A JP2006237308A (en) 2005-02-25 2005-02-25 Method for reinforcing solder bump, process for producing electronic component, and process for producing aggregate of electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050289A JP2006237308A (en) 2005-02-25 2005-02-25 Method for reinforcing solder bump, process for producing electronic component, and process for producing aggregate of electronic components

Publications (1)

Publication Number Publication Date
JP2006237308A true JP2006237308A (en) 2006-09-07

Family

ID=37044630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050289A Withdrawn JP2006237308A (en) 2005-02-25 2005-02-25 Method for reinforcing solder bump, process for producing electronic component, and process for producing aggregate of electronic components

Country Status (1)

Country Link
JP (1) JP2006237308A (en)

Similar Documents

Publication Publication Date Title
JP5113114B2 (en) Wiring board manufacturing method and wiring board
US8072769B2 (en) Component-embedded module and manufacturing method thereof
JP4592751B2 (en) Method for manufacturing printed wiring board
US8780572B2 (en) Printed circuit board having electronic component
JP4729963B2 (en) PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM
TWI495026B (en) Package substrate, package structure and methods for manufacturing same
JP2008147596A (en) Semiconductor package
JP2000349194A (en) Semiconductor device and its manufacture
TWI501369B (en) Solder-mounted board, production method therefor, and semiconductor device
JP2010135347A (en) Wiring substrate, and method for manufacturing the same
JP4416776B2 (en) Package substrate, semiconductor package, and semiconductor package manufacturing method
JP4870501B2 (en) Manufacturing method of electronic component built-in substrate
JP2000150716A (en) Package structure and semiconductor device, manufacture of package and semiconductor device
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2007123578A (en) Semiconductor device and its manufacturing method
JP2006237308A (en) Method for reinforcing solder bump, process for producing electronic component, and process for producing aggregate of electronic components
JP5589598B2 (en) Manufacturing method of semiconductor device
JP2007059851A (en) Manufacturing method of semiconductor device
JP2020004926A (en) Wiring board and manufacturing method thereof
JP2001168224A (en) Semiconductor device, electronic circuit device, and its manufacturing method
JP2012134318A (en) Wiring board, semiconductor device, and method for manufacturing semiconductor device
JP2012204717A (en) Electronic apparatus and method of reworking electronic component
JP4605177B2 (en) Semiconductor mounting substrate
JP2007227961A (en) Semiconductor packaging substrate, semiconductor package using same, and method of manufacturing them
JPH11260860A (en) Method for mounting chip parts on printed wiring board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513