JP2006222390A - Capacitor, manufacturing method therefor, and filter using same - Google Patents

Capacitor, manufacturing method therefor, and filter using same Download PDF

Info

Publication number
JP2006222390A
JP2006222390A JP2005036610A JP2005036610A JP2006222390A JP 2006222390 A JP2006222390 A JP 2006222390A JP 2005036610 A JP2005036610 A JP 2005036610A JP 2005036610 A JP2005036610 A JP 2005036610A JP 2006222390 A JP2006222390 A JP 2006222390A
Authority
JP
Japan
Prior art keywords
layer
capacitor
lower electrode
metal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005036610A
Other languages
Japanese (ja)
Inventor
Makoto Shibata
誠 柴田
Masahiro Miyazaki
雅弘 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005036610A priority Critical patent/JP2006222390A/en
Priority to EP06000603A priority patent/EP1691383A1/en
Priority to US11/331,104 priority patent/US20060180842A1/en
Publication of JP2006222390A publication Critical patent/JP2006222390A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a capacitor capable of improving adhesion between a dielectric layer and a lower electrode while increasing electrostatic capacity, a method for manufacturing the capacitor, and a filter using the capacitor. <P>SOLUTION: The capacitor 10 includes a lower electrode 14A, a dielectric layer 16 having a SiO<SB>2</SB>layer 20 formed on the lower electrode 14A and an Si<SB>3</SB>N<SB>4</SB>layer 22 formed on the SiO<SB>2</SB>layer 20 and an upper electrode 14B formed on the dielectric layer 16. Since the SiO<SB>2</SB>layer 20 is formed between the lower electrode 14A and the Si<SB>3</SB>N<SB>4</SB>layer 22, the lower electrode 14A is firmly stuck to the Si<SB>3</SB>N<SB>4</SB>layer 22 as compared with a conventional capacitor where the Si<SB>3</SB>N<SB>4</SB>layer 22 is directly formed on the lower electrode 14A. Namely, the invented capacitor 10 has large electrostatic capacity because the dielectric layer 16 is provided with the Si<SB>3</SB>N<SB>4</SB>layer 22 having a high dielectric constant, and improves adhesion between the dielectric layer 16 and the lower electrode 14A as compared with the conventional capacitor. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、薄膜誘電体層を有するキャパシタ及びその製造方法、それを用いたフィルタに関する。   The present invention relates to a capacitor having a thin film dielectric layer, a manufacturing method thereof, and a filter using the same.

従来、この技術の分野におけるキャパシタを構成する誘電体層は、例えば、下記特許文献1に開示されている。この公報には、キャパシタの誘電体層として機能する絶縁膜に窒化ケイ素(Si)を用いることが開示されている。このようなSiに代表される金属窒化物は、誘電率が高い点で、キャパシタの誘電体層に適している。そのため、この金属窒化物によって誘電体層を構成することで、従来から多用されているSiO等の金属酸化物で誘電体層を構成する場合に比べ、キャパシタの静電容量の増大を図ることができる。
特開平11−8359号公報
Conventionally, the dielectric layer which comprises the capacitor in the field | area of this technique is disclosed by the following patent document 1, for example. This publication discloses that silicon nitride (Si 3 N 4 ) is used for an insulating film functioning as a dielectric layer of a capacitor. Such a metal nitride typified by Si 3 N 4 is suitable for the dielectric layer of the capacitor because of its high dielectric constant. Therefore, by forming the dielectric layer with this metal nitride, the capacitance of the capacitor can be increased compared to the case where the dielectric layer is formed with a metal oxide such as SiO 2 which has been widely used conventionally. Can do.
Japanese Patent Laid-Open No. 11-8359

しかしながら、この金属窒化物層は、一般に、金属酸化物層に比べて成膜時に生じる膜応力が大きいことが知られている。そのため、下部電極の表面に誘電体層を成膜した際、誘電体層が下部電極と十分に密着せずに、後段のアニール処理や超音波洗浄等において誘電体層が下部電極から剥離することがあった。   However, it is known that this metal nitride layer generally has a larger film stress generated during film formation than the metal oxide layer. Therefore, when a dielectric layer is formed on the surface of the lower electrode, the dielectric layer is not sufficiently adhered to the lower electrode, and the dielectric layer is peeled off from the lower electrode in subsequent annealing treatment, ultrasonic cleaning, etc. was there.

そこで、本発明は、上述の課題を解決するためになされたもので、静電容量の増大を図りつつ、誘電体層と下部電極との密着性の向上が図られたキャパシタ及びその製法、それを用いたフィルタを提供することを目的とする。   Accordingly, the present invention has been made to solve the above-described problem, and a capacitor in which the adhesion between the dielectric layer and the lower electrode is improved while increasing the capacitance, and a manufacturing method thereof, and An object of the present invention is to provide a filter using the.

本発明に係るキャパシタは、下部電極と、下部電極に成膜された金属酸化物層と金属酸化物層上に成膜された金属窒化物層とを有する誘電体層と、誘電体層上に形成された上部電極とを備えることを特徴とする。   A capacitor according to the present invention includes a dielectric layer having a lower electrode, a metal oxide layer formed on the lower electrode, and a metal nitride layer formed on the metal oxide layer, and a dielectric layer on the dielectric layer. And an upper electrode formed.

このキャパシタにおいては、下部電極に誘電体層の金属酸化物層が成膜されている。そして、この金属酸化物層上に金属窒化物層が成膜されている。このように下部電極と金属窒化物層との間に金属酸化物層を介在させると、従来のキャパシタのように下部電極に直接金属窒化物層を成膜した場合に比べ、下部電極と金属窒化物層とが堅固に密着する。すなわち、本発明に係るキャパシタは、誘電体層が高い誘電率を有する金属窒化物層を備えているため大きな静電容量を有しており、且つ、従来のキャパシタに比べて誘電体層と下部電極との間の密着性が向上している。   In this capacitor, a metal oxide layer as a dielectric layer is formed on the lower electrode. A metal nitride layer is formed on the metal oxide layer. When the metal oxide layer is interposed between the lower electrode and the metal nitride layer in this manner, the lower electrode and the metal nitride are compared with the case where the metal nitride layer is directly formed on the lower electrode as in the conventional capacitor. The material layer adheres firmly. That is, the capacitor according to the present invention has a large capacitance because the dielectric layer includes a metal nitride layer having a high dielectric constant, and has a lower dielectric layer and lower portion than the conventional capacitor. The adhesion between the electrodes is improved.

また、金属酸化物層を構成する金属と金属窒化物層を構成する金属とが同一であることが好ましい。この場合、例えば金属酸化物層及び金属窒化物層をスパッタ成膜する場合、一つの金属ターゲットのみでこれらの層を成膜できるため、キャパシタを作製する際の手間と時間が削減される。   Moreover, it is preferable that the metal which comprises a metal oxide layer, and the metal which comprises a metal nitride layer are the same. In this case, for example, when a metal oxide layer and a metal nitride layer are formed by sputtering, these layers can be formed by using only one metal target, so that labor and time for manufacturing a capacitor can be reduced.

また、金属酸化物層及び金属窒化物層を構成する金属がSi又はAlであることが好ましい。この場合、金属の入手が容易な上、実用的な素子特性を得ることができる。   Moreover, it is preferable that the metal which comprises a metal oxide layer and a metal nitride layer is Si or Al. In this case, practical element characteristics can be obtained while the metal is easily available.

また、下部電極の構成材料が、Cu、Ag、Ni、W、Mo、Ti、Cr、Alからなる群の中の少なくとも1種の材料を含むことが好ましい。この場合、下部電極と金属窒化物層との間に介在する金属酸化物層によって、下部電極は金属窒化物層と堅固に密着する。   Moreover, it is preferable that the constituent material of a lower electrode contains at least 1 type of material in the group which consists of Cu, Ag, Ni, W, Mo, Ti, Cr, Al. In this case, the lower electrode is firmly adhered to the metal nitride layer by the metal oxide layer interposed between the lower electrode and the metal nitride layer.

本発明に係るフィルタは、下部電極と、下部電極に成膜された金属酸化物層と金属酸化物層上に成膜された金属窒化物層とを有する誘電体層と、誘電体層上に形成された上部電極とを備えるキャパシタを備えることを特徴とする。   The filter according to the present invention includes a dielectric layer having a lower electrode, a metal oxide layer formed on the lower electrode, and a metal nitride layer formed on the metal oxide layer, and a dielectric layer on the dielectric layer. A capacitor including the formed upper electrode is provided.

このフィルタにおいては、キャパシタの下部電極に誘電体層の金属酸化物層が成膜されている。そして、この金属酸化物層上に金属窒化物層が成膜されている。このように下部電極と金属窒化物層との間に金属酸化物層を介在させると、従来のキャパシタのように下部電極に直接金属窒化物層を成膜した場合に比べ、下部電極と金属窒化物層とが堅固に密着する。すなわち、本発明のフィルタのキャパシタは、誘電体層が高い誘電率を有する金属窒化物層を備えているため大きな静電容量を有しており、且つ、従来のキャパシタに比べて誘電体層と下部電極との間の密着性が向上している。   In this filter, a metal oxide layer as a dielectric layer is formed on the lower electrode of the capacitor. A metal nitride layer is formed on the metal oxide layer. When the metal oxide layer is interposed between the lower electrode and the metal nitride layer in this manner, the lower electrode and the metal nitride are compared with the case where the metal nitride layer is directly formed on the lower electrode as in the conventional capacitor. The material layer adheres firmly. That is, the capacitor of the filter of the present invention has a large capacitance because the dielectric layer includes a metal nitride layer having a high dielectric constant, and has a dielectric layer that is larger than that of a conventional capacitor. Adhesion with the lower electrode is improved.

本発明に係るキャパシタの製造方法は、下部電極に金属酸化物層を成膜すると共に、金属酸化物層上に金属窒化物層を成膜して、金属酸化物層及び金属窒化物層を有する誘電体層を形成するステップと、誘電体層上に上部電極を形成するステップとを備えることを特徴とする。   The method for manufacturing a capacitor according to the present invention includes forming a metal oxide layer on the lower electrode, forming a metal nitride layer on the metal oxide layer, and having the metal oxide layer and the metal nitride layer. The method includes a step of forming a dielectric layer and a step of forming an upper electrode on the dielectric layer.

このキャパシタの製造方法においては、下部電極に誘電体層の金属酸化物層を成膜し、この金属酸化物層上に金属窒化物層を成膜する。このように下部電極と金属窒化物層との間に金属酸化物層を介在させると、従来のキャパシタのように下部電極に直接金属窒化物層を成膜した場合に比べ、下部電極と金属窒化物層とが堅固に密着する。すなわち、本発明に係るキャパシタの製造方法を用いると、誘電体層が高い誘電率を有する金属窒化物層を備える静電容量の大きなキャパシタであって、従来のキャパシタに比べて誘電体層と下部電極との間の密着性が高いキャパシタを得ることができる。   In this capacitor manufacturing method, a metal oxide layer as a dielectric layer is formed on the lower electrode, and a metal nitride layer is formed on the metal oxide layer. When the metal oxide layer is interposed between the lower electrode and the metal nitride layer in this manner, the lower electrode and the metal nitride are compared with the case where the metal nitride layer is directly formed on the lower electrode as in the conventional capacitor. The material layer adheres firmly. That is, when the capacitor manufacturing method according to the present invention is used, the dielectric layer is a large-capacitance capacitor including a metal nitride layer having a high dielectric constant, and the dielectric layer and the lower portion of the capacitor are lower than the conventional capacitor. A capacitor having high adhesion between the electrodes can be obtained.

また、金属酸化物層及び金属窒化物層をスパッタによって成膜し、金属酸化物層のスパッタ成膜の際には、酸素ガスを含むガス雰囲気中において、金属ターゲットをスパッタし、金属窒化物層のスパッタ成膜の際には、金属酸化物層のスパッタ成膜に用いた金属ターゲットを、窒素ガスを含むガス雰囲気中においてスパッタすることが好ましい。この場合、一つの金属ターゲットのみで金属酸化物層及び金属窒化物層が成膜されるため、キャパシタを作製する際の手間と時間が削減される。   In addition, a metal oxide layer and a metal nitride layer are formed by sputtering, and when the metal oxide layer is formed by sputtering, a metal target is sputtered in a gas atmosphere containing oxygen gas to form a metal nitride layer. During the sputtering film formation, it is preferable that the metal target used for the sputtering film formation of the metal oxide layer is sputtered in a gas atmosphere containing nitrogen gas. In this case, since the metal oxide layer and the metal nitride layer are formed with only one metal target, labor and time for manufacturing the capacitor can be reduced.

本発明によれば、静電容量の増大を図りつつ、誘電体層と下部電極との密着性の向上が図られたキャパシタ及びその製法、それを用いたフィルタが提供される。   According to the present invention, there are provided a capacitor in which the adhesion between the dielectric layer and the lower electrode is improved while increasing the capacitance, a method for manufacturing the capacitor, and a filter using the capacitor.

以下、添付図面を参照して本発明に係るキャパシタ及びその製法、それを用いたフィルタを実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a capacitor, a method for manufacturing the same, and a form that is considered to be the best for carrying out a filter using the same will be described in detail with reference to the accompanying drawings. In addition, the same code | symbol is attached | subjected about the same or equivalent element, and the description is abbreviate | omitted when description overlaps.

図1は、本発明の実施形態にかかるキャパシタを示した概略断面図である。このキャパシタ10は、基板12と、キャパシタ10に電圧を印加するための一対の電極対14A,14Bと、電極対14A,14Bの間に介在する誘電体層16とを備えた薄膜積層構造を有している。   FIG. 1 is a schematic cross-sectional view illustrating a capacitor according to an embodiment of the present invention. The capacitor 10 has a thin film laminated structure including a substrate 12, a pair of electrode pairs 14A and 14B for applying a voltage to the capacitor 10, and a dielectric layer 16 interposed between the electrode pairs 14A and 14B. is doing.

基板12は、Alで構成されており、適宜、平坦性を向上させるために表面をAl薄膜で被覆してもよい。なお、基板12の構成材料は、例えばSi等に変更可能である。 The substrate 12 is made of Al 2 O 3 , and the surface may be coated with an Al 2 O 3 thin film as appropriate in order to improve flatness. In addition, the constituent material of the board | substrate 12 can be changed into Si etc., for example.

一対の電極対14A,14Bのうち、基板12に近いほうの電極(以下、下部電極と称す。)14Aは、基板12の表面12aにスパッタ成膜されたCuシード層18Aを介してメッキ形成されたものであり、Cuで構成されている。   Of the pair of electrodes 14A and 14B, an electrode (hereinafter referred to as a lower electrode) 14A closer to the substrate 12 is plated through a Cu seed layer 18A formed on the surface 12a of the substrate 12 by sputtering. It is made of Cu.

この下部電極14A上には、誘電体層16を構成するSiO層20(厚さ:10nm)及びSi層22(厚さ:100nm)が順次積層されている。SiO層20は、非晶質(アモルファス)のSiOで構成されており、Si層22も非晶質のSiで構成されている。なお、SiO層20の厚さ(D1)は、10nmに限らず、5nm≦D1≦15nmの範囲で適宜変更してもよい。SiO層20の厚さD1が5nmより薄い場合にはSiO層20による絶縁を確実におこなうことが難しくなり、厚さD1が15nmより厚い場合には実用的なレベルのキャパシタ特性が得られない。また、Si層22の厚さ(D2)も、100nmに限らず、適宜変更してもよい。 On this lower electrode 14A, a SiO 2 layer 20 (thickness: 10 nm) and a Si 3 N 4 layer 22 (thickness: 100 nm) constituting the dielectric layer 16 are sequentially laminated. The SiO 2 layer 20 is made of amorphous SiO 2 , and the Si 3 N 4 layer 22 is also made of amorphous Si 3 N 4 . Note that the thickness (D1) of the SiO 2 layer 20 is not limited to 10 nm, and may be appropriately changed within a range of 5 nm ≦ D1 ≦ 15 nm. Certainly it is difficult to perform the insulation by the SiO 2 layer 20 when the thickness D1 of the SiO 2 layer 20 is thinner than 5 nm, the capacitor characteristic of the practical level can be obtained if the thickness D1 is larger than 15nm Absent. Further, the thickness (D2) of the Si 3 N 4 layer 22 is not limited to 100 nm, and may be appropriately changed.

そして、誘電体層16上に、電極対14A,14Bのうちの基板12から遠いほうの電極(以下、上部電極と称す。)14Bが形成されている。この上部電極14Bは、誘電体層16上にスパッタ成膜されたAuシード層18Bを介してメッキ形成されたものであり、Auで構成されている。   On the dielectric layer 16, an electrode (hereinafter referred to as an upper electrode) 14 </ b> B far from the substrate 12 in the electrode pair 14 </ b> A, 14 </ b> B is formed. The upper electrode 14B is formed by plating through an Au seed layer 18B formed by sputtering on the dielectric layer 16, and is made of Au.

次に、キャパシタ10を作製する際に用いるスパッタ装置について、図2を参照しつつ説明する。この図2は、本発明の実施形態に係るスパッタ装置を示した一部切欠斜視図である。このスパッタ装置30は、高周波スパッタ方式の成膜装置である。   Next, a sputtering apparatus used when manufacturing the capacitor 10 will be described with reference to FIG. FIG. 2 is a partially cutaway perspective view showing a sputtering apparatus according to an embodiment of the present invention. The sputtering apparatus 30 is a high-frequency sputtering film forming apparatus.

スパッタ装置30は、チャンバ32と、チャンバ32内における下端部近傍に設けられた基板ホルダ34と、チャンバ32内における上端部近傍に設けられたターゲット支持板36とを備えている。   The sputtering apparatus 30 includes a chamber 32, a substrate holder 34 provided in the vicinity of the lower end portion in the chamber 32, and a target support plate 36 provided in the vicinity of the upper end portion in the chamber 32.

ターゲット支持板36には、ターゲットホルダ38が固定されており、このターゲットホルダ38には金属ターゲット40が取り付けられている。この金属ターゲット40にはSiが用いられる。なお、この金属ターゲット40に対面するように、図示しないシャッタが設けられており、必要に応じて開閉されるようになっている。   A target holder 38 is fixed to the target support plate 36, and a metal target 40 is attached to the target holder 38. Si is used for the metal target 40. A shutter (not shown) is provided so as to face the metal target 40, and is opened and closed as necessary.

基板ホルダ34は円板状であり、その上面34aに、下部電極14Aが形成された基板12が載置される。基板12はターゲット支持板36に対面しており、ターゲット支持板36に取り付けられた金属ターゲット40をスパッタすることで、基板12の下部電極14A上に誘電体層16が成膜される。   The substrate holder 34 is disc-shaped, and the substrate 12 on which the lower electrode 14A is formed is placed on the upper surface 34a. The substrate 12 faces the target support plate 36, and the dielectric layer 16 is formed on the lower electrode 14 </ b> A of the substrate 12 by sputtering the metal target 40 attached to the target support plate 36.

また、チャンバ32には、配管42を介して真空ポンプ44が取り付けられており、配管42のバルブ42aを開閉することで、適宜、チャンバ32内を真空状態にすることができる。さらに、チャンバ32には、チャンバ32内部に雰囲気ガスを導入する3つのガス管46A,46B,46Cと、排気に用いられる排気管48が取り付けられている。   A vacuum pump 44 is attached to the chamber 32 via a pipe 42, and the inside of the chamber 32 can be appropriately evacuated by opening and closing the valve 42a of the pipe 42. Further, the chamber 32 is provided with three gas pipes 46A, 46B, 46C for introducing atmospheric gas into the chamber 32 and an exhaust pipe 48 used for exhaust.

それぞれのガス管46A,46B,46Cからは、窒素ガス、酸素ガス及びアルゴンガスが導入され、その途中に設けられた弁(例えば、電磁弁)50A,50B,50Cによって流量がコントロールされる。   Nitrogen gas, oxygen gas, and argon gas are introduced from the gas pipes 46A, 46B, and 46C, and the flow rate is controlled by valves (for example, electromagnetic valves) 50A, 50B, and 50C provided in the middle thereof.

そして、このスパッタ装置30においては、3つのガス管46A,46B,46Cから所定のガスを選択的に導入してチャンバ内雰囲気を調整した状態で、ターゲット支持板36と基板ホルダ34との間に高周波電圧を印加して、金属ターゲット40のスパッタがおこなわれる。より詳しく説明すると、チャンバ32内に酸素ガス及びアルゴンガスを導入してスパッタをおこなうと、基板12上にSiO層が成膜され、チャンバ32内に窒素ガス及びアルゴンガスを導入してスパッタをおこなうと、基板12上にSi層が成膜される。このように、金属ターゲット40を変えることなく(すなわち、1つの金属ターゲットを用いて)、チャンバ32内の雰囲気ガスを変更するだけで、SiO層及びSi層の両層を成膜することができるため、このスパッタ装置30を用いることで上述した誘電体層16を容易に形成することができる。 In the sputtering apparatus 30, a predetermined gas is selectively introduced from the three gas pipes 46 </ b> A, 46 </ b> B, 46 </ b> C and the atmosphere in the chamber is adjusted, and the target support plate 36 and the substrate holder 34 are interposed. The metal target 40 is sputtered by applying a high frequency voltage. More specifically, when sputtering is performed by introducing oxygen gas and argon gas into the chamber 32, a SiO 2 layer is formed on the substrate 12, and nitrogen gas and argon gas are introduced into the chamber 32 for sputtering. As a result, a Si 3 N 4 layer is formed on the substrate 12. Thus, both the SiO 2 layer and the Si 3 N 4 layer are formed by changing the atmospheric gas in the chamber 32 without changing the metal target 40 (that is, using one metal target). Therefore, the dielectric layer 16 described above can be easily formed by using the sputtering apparatus 30.

次に、上述したキャパシタ10を作製する手順について、図3を参照しつつ説明する。この図3の(a)〜(e)は、キャパシタ10を作製する手順を順次示した図である。   Next, a procedure for manufacturing the above-described capacitor 10 will be described with reference to FIG. 3A to 3E are diagrams sequentially illustrating a procedure for manufacturing the capacitor 10.

キャパシタ10を作製する際は、まず、図3(a)に示す基板12を準備し、この基板12の上面12aにCuシード層18Aをスパッタ成膜すると共に、このCuシード層18A上にCuをメッキ形成して下部電極14Aを形成する(図3(b)参照)。なお、この下部電極14Aには、必要に応じて化学機械的研磨(CMP)を施してもよい。   When manufacturing the capacitor 10, first, the substrate 12 shown in FIG. 3A is prepared, and a Cu seed layer 18A is formed on the upper surface 12a of the substrate 12 by sputtering, and Cu is formed on the Cu seed layer 18A. The lower electrode 14A is formed by plating (see FIG. 3B). The lower electrode 14A may be subjected to chemical mechanical polishing (CMP) as necessary.

次に、この下部電極14Aが形成された基板12を、上述したスパッタ装置30の基板ホルダ34上に装填し、チャンバ32内をガス管46B,46Cから導入した酸素ガスとアルゴンガスとの混合ガス雰囲気にした後、金属ターゲット40のスパッタをおこなって下部電極14Aの上面にSiO層20を成膜する(図3(c)参照)。SiO層20の成膜後、上記混合ガスを排気管48から排気し、今度はチャンバ32内をガス管46A,46Cから導入した窒素ガスとアルゴンガスとの混合ガス雰囲気にした後、金属ターゲット40のスパッタをおこなってSiO層20の上面にSi層22を成膜する(図3(d)参照)。 Next, the substrate 12 on which the lower electrode 14A is formed is loaded on the substrate holder 34 of the sputtering apparatus 30 described above, and the inside of the chamber 32 is a mixed gas of oxygen gas and argon gas introduced from the gas pipes 46B and 46C. After the atmosphere, the metal target 40 is sputtered to form the SiO 2 layer 20 on the upper surface of the lower electrode 14A (see FIG. 3C). After the formation of the SiO 2 layer 20, the mixed gas is exhausted from the exhaust pipe 48, and then the inside of the chamber 32 is changed to a mixed gas atmosphere of nitrogen gas and argon gas introduced from the gas pipes 46 A and 46 C, and then the metal target. 40 is sputtered to form the Si 3 N 4 layer 22 on the upper surface of the SiO 2 layer 20 (see FIG. 3D).

以上のようにして、SiO層20とSi層22とからなる誘電体層16を形成した後、基板12をスパッタ装置30から取り出し、Si層22の上面にAuシード層18Bをスパッタ成膜すると共に、このAuシード層18B上に上部電極14Bをメッキ形成して、キャパシタ10の作製が完了する(図3(e)参照)。 After forming the dielectric layer 16 composed of the SiO 2 layer 20 and the Si 3 N 4 layer 22 as described above, the substrate 12 is taken out from the sputtering apparatus 30 and an Au seed layer is formed on the upper surface of the Si 3 N 4 layer 22. 18B is formed by sputtering, and the upper electrode 14B is formed by plating on the Au seed layer 18B, thereby completing the production of the capacitor 10 (see FIG. 3E).

以上で説明したように、キャパシタ10の誘電体層16の一部がSi層22で構成されている。このようなSi層22等の金属窒化物層は、SiO層20等の金属窒化物層に比べてキャパシタの静電容量を大きくすることが一般に知られている。そのため、この誘電体層16は、金属酸化物層だけで構成されている誘電体層に比べて大きな静電容量を有する。 As described above, a part of the dielectric layer 16 of the capacitor 10 is composed of the Si 3 N 4 layer 22. It is generally known that such a metal nitride layer such as the Si 3 N 4 layer 22 increases the capacitance of the capacitor compared to the metal nitride layer such as the SiO 2 layer 20. Therefore, this dielectric layer 16 has a larger electrostatic capacity than a dielectric layer composed of only a metal oxide layer.

そして、発明者らは、膜応力の大きいこの誘電体層16のSi層22を下部電極14A上に直接成膜する際に、より膜応力に小さい金属酸化物層であるSiO層20を介在させることで、Si層22を下部電極14A上に直接成膜する場合に比べて、Si層22と下部電極14Aとの間の密着性が向上することを新たに見出した。すなわち、誘電体層16のSi層22の成膜に先立ち、誘電体層16の一部を構成するSiO層20を下部電極14A上に成膜することで、誘電体層16と下部電極14Aとが堅固に密着する。従って、このキャパシタ10は、誘電体層16の成膜後におこなわれるアニール処理や超音波洗浄等において、誘電体層16が下部電極14Aから剥離する事態が有意に抑制されている。 Then, when the inventors directly formed the Si 3 N 4 layer 22 of the dielectric layer 16 having a large film stress on the lower electrode 14A, the SiO 2 layer which is a metal oxide layer having a smaller film stress. by interposing the 20 new that as compared with the case of forming directly the Si 3 N 4 layer 22 on the lower electrode 14A, the adhesion between the top of the Si 3 N 4 layer 22 and the lower electrode 14A is increased I found it. That is, prior to the formation of the Si 3 N 4 layer 22 of the dielectric layer 16, the SiO 2 layer 20 constituting a part of the dielectric layer 16 is formed on the lower electrode 14 A, so that the dielectric layer 16 and The lower electrode 14A is firmly attached. Therefore, in the capacitor 10, the situation where the dielectric layer 16 is peeled off from the lower electrode 14A is significantly suppressed in the annealing process or ultrasonic cleaning performed after the formation of the dielectric layer 16.

また、誘電体層16のSiO層20とSi層22とはいずれも構成金属が同一のSiとなっている。上述したスパッタ装置30を用いてSiO層20及びSi層22をスパッタ成膜する際、一つの金属ターゲット40のみでこれらの層を成膜できる。つまり、酸素ガスとアルゴンガスとの混合ガス雰囲気中で金属ターゲット40をスパッタすればSiO層20が成膜され、そのSiO層20のスパッタ成膜に用いた金属ターゲット40を窒素ガスとアルゴンガスとの混合ガス雰囲気中でスパッタすればSi層22が成膜される。そのため、各膜20,22の成膜のたびに金属ターゲットを変更する必要がなく、キャパシタ10を作製する際の手間と時間が削減される。なお、金属ターゲット40は、金属の入手が容易な上、実用的な素子特性を得ることができる点で、Si以外にAlでもよい。金属ターゲット40をAlにした場合には、SiO層20の代わりにAl層が成膜され、Si層22の代わりにAlN層が成膜されたキャパシタが得られる。 Further, the SiO 2 layer 20 and the Si 3 N 4 layer 22 of the dielectric layer 16 are both composed of the same Si. When the SiO 2 layer 20 and the Si 3 N 4 layer 22 are formed by sputtering using the sputtering apparatus 30 described above, these layers can be formed by using only one metal target 40. That is, if the metal target 40 is sputtered in a mixed gas atmosphere of oxygen gas and argon gas, the SiO 2 layer 20 is formed, and the metal target 40 used for the sputtering film formation of the SiO 2 layer 20 is replaced with nitrogen gas and argon. If sputtering is performed in a mixed gas atmosphere with a gas, the Si 3 N 4 layer 22 is formed. Therefore, it is not necessary to change the metal target each time the films 20 and 22 are formed, and labor and time for manufacturing the capacitor 10 are reduced. The metal target 40 may be made of Al in addition to Si in that a metal can be easily obtained and practical device characteristics can be obtained. When the metal target 40 is made of Al, a capacitor in which an Al 2 O 3 layer is formed instead of the SiO 2 layer 20 and an AlN layer is formed instead of the Si 3 N 4 layer 22 is obtained.

ここで、下部電極14Aは、酸化しやすいCuで構成されているため、下部電極14AとSi層22との密着性が低下しやすくなっているが、下部電極14AとSi層22との間にSiO層20を介在させることで、有効に誘電体層16と下部電極14Aとの間の密着性向上が図られている。換言すると、下部電極14Aは、下部電極14AとSi層22との間に介在するSiO層20によって、Si層22と堅固に密着している。なお、下部電極14Aの構成材料は、Cu同様に酸化しやすい材料であれば、Cu、Ag、Ni、W、Mo、Ti、Cr、Alからなる群の中の少なくとも1種の材料を含むものであってもよい。 Here, since the lower electrode 14A is made of Cu that is easily oxidized, the adhesion between the lower electrode 14A and the Si 3 N 4 layer 22 is likely to deteriorate, but the lower electrode 14A and the Si 3 N 4 By interposing the SiO 2 layer 20 with the layer 22, the adhesion between the dielectric layer 16 and the lower electrode 14A is effectively improved. In other words, the lower electrode 14A is firmly adhered to the Si 3 N 4 layer 22 by the SiO 2 layer 20 interposed between the lower electrode 14A and the Si 3 N 4 layer 22. The constituent material of the lower electrode 14A includes at least one material selected from the group consisting of Cu, Ag, Ni, W, Mo, Ti, Cr, and Al as long as it is a material that is easily oxidized like Cu. It may be.

なお、以上で説明したキャパシタ10は、例えば、図4に示すような種々のフィルタに適用することができる。なお、図4はキャパシタ10が適用されたフィルタの例を示した図であり、(a)はローパスフィルタ、(b)はハイパスフィルタを示している。つまり、図4(a)に示したローパスフィルタ60A及び図4(b)に示したハイパスフィルタ60Bは、いずれもインダクタ(L)とキャパシタ(C)とレジスタ(R)を1個ずつ備えており、そのキャパシタとして上述したキャパシタ10が用いられている。つまり、このようなフィルタ60A,60Bは、キャパシタ10を採用することで大きな静電容量を具備し、そのキャパシタ10においては誘電体層16と下部電極14Aとが堅固に密着している。なお、図4では簡単な構成のフィルタを示したが、キャパシタ10は、L、C及びRを1つ又は複数備えた様々なタイプのフィルタに適用することができる。   The capacitor 10 described above can be applied to various filters as shown in FIG. 4, for example. FIG. 4 is a diagram illustrating an example of a filter to which the capacitor 10 is applied. FIG. 4A illustrates a low-pass filter, and FIG. 4B illustrates a high-pass filter. That is, each of the low-pass filter 60A shown in FIG. 4A and the high-pass filter 60B shown in FIG. 4B includes one inductor (L), one capacitor (C), and one resistor (R). The capacitor 10 described above is used as the capacitor. That is, such a filter 60A, 60B has a large electrostatic capacity by adopting the capacitor 10, and in the capacitor 10, the dielectric layer 16 and the lower electrode 14A are firmly adhered. Although a filter having a simple configuration is shown in FIG. 4, the capacitor 10 can be applied to various types of filters including one or more of L, C, and R.

本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、キャパシタは、必ずしも基板を備える必要はなく、適宜除去してもよい。また、誘電体層の成膜に用いるスパッタ装置は、高周波スパッタ方式のものに限らず、ECRスパッタ方式等の公知の方式のスパッタ装置を用いることができる。   The present invention is not limited to the above embodiment, and various modifications are possible. For example, the capacitor does not necessarily include a substrate and may be removed as appropriate. The sputtering apparatus used for forming the dielectric layer is not limited to a high-frequency sputtering system, and a known sputtering system such as an ECR sputtering system can be used.

本発明の実施形態に係るキャパシタを示した概略断面図である。1 is a schematic cross-sectional view illustrating a capacitor according to an embodiment of the present invention. 図1に示したキャパシタの作製に用いるスパッタ装置を示した一部切欠斜視図である。FIG. 2 is a partially cutaway perspective view showing a sputtering apparatus used for manufacturing the capacitor shown in FIG. 1. 図1に示したキャパシタを作製する手順を示した図である。It is the figure which showed the procedure which produces the capacitor shown in FIG. 図1に示したキャパシタが適用されたフィルタの例を示した図である。It is the figure which showed the example of the filter to which the capacitor shown in FIG. 1 was applied.

符号の説明Explanation of symbols

10…キャパシタ、12…基板、14A…下部電極、14B…上部電極、16…誘電体層、20…SiO層、22…Si層、30…スパッタ装置、40…金属ターゲット、60A,60B…フィルタ。
10 ... capacitor, 12 ... substrate, 14A ... lower electrode, 14B ... upper electrode, 16 ... dielectric layer, 20 ... SiO 2 layer, 22 ... Si 3 N 4 layer, 30 ... sputtering apparatus, 40 ... metal target, 60A, 60B: Filter.

Claims (7)

下部電極と、
前記下部電極に成膜された金属酸化物層と前記金属酸化物層上に成膜された金属窒化物層とを有する誘電体層と、
前記誘電体層上に形成された上部電極と
を備える、キャパシタ。
A lower electrode;
A dielectric layer having a metal oxide layer formed on the lower electrode and a metal nitride layer formed on the metal oxide layer;
A capacitor comprising an upper electrode formed on the dielectric layer.
前記金属酸化物層を構成する金属と前記金属窒化物層を構成する金属とが同一である、請求項1に記載のキャパシタ。   The capacitor according to claim 1, wherein a metal constituting the metal oxide layer and a metal constituting the metal nitride layer are the same. 前記金属酸化物層及び前記金属窒化物層を構成する金属がSi又はAlである、請求項2に記載のキャパシタ。   The capacitor according to claim 2, wherein a metal constituting the metal oxide layer and the metal nitride layer is Si or Al. 前記下部電極の構成材料が、Cu、Ag、Ni、W、Mo、Ti、Cr、Alからなる群の中の少なくとも1種の材料を含む、請求項1〜3のいずれか一項に記載のキャパシタ。   The constituent material of the said lower electrode contains at least 1 sort (s) of material in the group which consists of Cu, Ag, Ni, W, Mo, Ti, Cr, Al. Capacitor. 下部電極と、前記下部電極に成膜された金属酸化物層と前記金属酸化物層上に成膜された金属窒化物層とを有する誘電体層と、前記誘電体層上に形成された上部電極とを備えるキャパシタを備える、フィルタ。   A dielectric layer having a lower electrode, a metal oxide layer formed on the lower electrode, and a metal nitride layer formed on the metal oxide layer; and an upper portion formed on the dielectric layer A filter comprising a capacitor comprising an electrode. 下部電極に金属酸化物層を成膜すると共に、前記金属酸化物層上に金属窒化物層を成膜して、前記金属酸化物層及び前記金属窒化物層を有する誘電体層を形成するステップと、
前記誘電体層上に上部電極を形成するステップと
を備える、キャパシタの製造方法。
Forming a metal oxide layer on the lower electrode and forming a metal nitride layer on the metal oxide layer to form a dielectric layer having the metal oxide layer and the metal nitride layer; When,
Forming a top electrode on the dielectric layer.
前記金属酸化物層及び前記金属窒化物層をスパッタによって成膜し、
前記金属酸化物層のスパッタ成膜の際には、酸素ガスを含むガス雰囲気中において、金属ターゲットをスパッタし、
前記金属窒化物層のスパッタ成膜の際には、前記金属酸化物層のスパッタ成膜に用いた前記金属ターゲットを、窒素ガスを含むガス雰囲気中においてスパッタする、請求項6に記載のキャパシタの製造方法。
Forming the metal oxide layer and the metal nitride layer by sputtering;
During the sputter deposition of the metal oxide layer, a metal target is sputtered in a gas atmosphere containing oxygen gas,
7. The capacitor according to claim 6, wherein when the metal nitride layer is formed by sputtering, the metal target used for the sputtering formation of the metal oxide layer is sputtered in a gas atmosphere containing nitrogen gas. 8. Production method.
JP2005036610A 2005-02-14 2005-02-14 Capacitor, manufacturing method therefor, and filter using same Pending JP2006222390A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005036610A JP2006222390A (en) 2005-02-14 2005-02-14 Capacitor, manufacturing method therefor, and filter using same
EP06000603A EP1691383A1 (en) 2005-02-14 2006-01-12 Capacitor, method of making the same, filter using the same, and dielectric thin film used for the same
US11/331,104 US20060180842A1 (en) 2005-02-14 2006-01-13 Capacitor, method of making the same, filter using the same, and dielectric thin film used for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005036610A JP2006222390A (en) 2005-02-14 2005-02-14 Capacitor, manufacturing method therefor, and filter using same

Publications (1)

Publication Number Publication Date
JP2006222390A true JP2006222390A (en) 2006-08-24

Family

ID=36984462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005036610A Pending JP2006222390A (en) 2005-02-14 2005-02-14 Capacitor, manufacturing method therefor, and filter using same

Country Status (1)

Country Link
JP (1) JP2006222390A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022504537A (en) * 2018-10-09 2022-01-13 フラウンホーファー-ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン Manufacturing method of integrated capacitor and integrated capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022504537A (en) * 2018-10-09 2022-01-13 フラウンホーファー-ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン Manufacturing method of integrated capacitor and integrated capacitor
JP7208373B2 (en) 2018-10-09 2023-01-18 フラウンホーファー-ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン Integrated capacitor and method of manufacturing integrated capacitor
US11742435B2 (en) 2018-10-09 2023-08-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrated capacitor and method of producing an integrated capacitor

Similar Documents

Publication Publication Date Title
KR101312222B1 (en) Method for forming a multi-layer electrode underlying a piezoelectric layer and related structure
KR100503952B1 (en) Method for manufacturing electronic component, electronic component, and surface acoustic wave filter
US20090045703A1 (en) Bulk acoustic wave structure with aluminum cooper nitride piezoelectric layer and related method
JP4228560B2 (en) Capacitor element and manufacturing method thereof
JP6619327B2 (en) Improved heat-compensated surface acoustic wave device and manufacturing method
EP1691383A1 (en) Capacitor, method of making the same, filter using the same, and dielectric thin film used for the same
US10141451B2 (en) Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
JP5145225B2 (en) Manufacturing method of semiconductor device
JP3773282B2 (en) Method for forming electrode of gallium nitride compound semiconductor
JPH09190986A (en) Continuous process for forming titanium nitride barrier layer
JP2006237371A5 (en)
JP2004221622A (en) Piezoelectric resonator, piezoelectric filter, duplexer, communication apparatus, and manufacturing method of piezoelectric resonator
US20040137158A1 (en) Method for preparing a noble metal surface
KR101923841B1 (en) Metal hard mask and method for producing same
JP4287826B2 (en) Capacitor and manufacturing method thereof, filter using the same, and dielectric thin film used therefor
KR20220036855A (en) A METHOD OF DEPOSITING LOW DEFECT Al1-xScxN FILMS
JP2006222390A (en) Capacitor, manufacturing method therefor, and filter using same
JP2009141230A (en) Method of manufacturing semiconductor device and sputtering apparatus for manufacturing semiconductor device
US20050221022A1 (en) Integration of multiple frequency band FBAR filters
WO2004066406A2 (en) A piezoelectric element and method for manufacturing
JP2005504172A5 (en)
JP3515966B2 (en) Method for manufacturing magneto-optical recording element
JPH02164784A (en) Production of ceramic circuit board
JP2024000432A (en) Deposition method and elastic wave device
JPS62247064A (en) Growing method for metallic film

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080926

A131 Notification of reasons for refusal

Effective date: 20081007

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217