JP2006216641A - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP2006216641A
JP2006216641A JP2005026025A JP2005026025A JP2006216641A JP 2006216641 A JP2006216641 A JP 2006216641A JP 2005026025 A JP2005026025 A JP 2005026025A JP 2005026025 A JP2005026025 A JP 2005026025A JP 2006216641 A JP2006216641 A JP 2006216641A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor module
metal electrode
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005026025A
Other languages
Japanese (ja)
Inventor
Tomoyuki Watanabe
智之 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2005026025A priority Critical patent/JP2006216641A/en
Publication of JP2006216641A publication Critical patent/JP2006216641A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor module wherein a double-sided heat dissipation structure is formed of a pair of metallic electrodes, spacing between both metallic electrodes is small, and the filling volume of a sealing resin is small. <P>SOLUTION: The semiconductor module 100 is provided with an emitter electrode 1, a collector electrode 2 and a semiconductor element 10 pinched by both electrodes. The module 10 is also provided with a housing space 12 comprised of a groove 11 formed by recessed cutting. A bonding wire 4 is arranged within the housing space 12. Thus, a contact between the emitter electrode 1 and the bonding wire 4 is avoided, and spacing between the emitter electrode 1 and the collector electrode 2 can be made small. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は，電力制御に供する半導体モジュールに関する。さらに詳細には，一対の金属電極によって半導体素子を挟み込むことにより両面放熱構造をなす半導体モジュールに関するものである。   The present invention relates to a semiconductor module used for power control. More specifically, the present invention relates to a semiconductor module having a double-sided heat dissipation structure by sandwiching a semiconductor element between a pair of metal electrodes.

従来から，高耐圧・大電流用のパワーＩＣには，使用時の発熱が大きいことから，素子からの放熱性を向上させるための構成が必要になる。この問題を解決する一例として，例えば特許文献１に，素子の両面に放熱板を兼ねた板状電極を有する半導体装置が提案されている。この構成によれば，両面からの放熱を図ることができるため，半導体装置の放熱性が向上するとしている。   Conventionally, a power IC for high withstand voltage and large current generates a large amount of heat during use, and thus requires a configuration for improving heat dissipation from the element. As an example for solving this problem, for example, Patent Document 1 proposes a semiconductor device having plate-like electrodes that also serve as heat sinks on both sides of an element. According to this configuration, since heat can be radiated from both sides, the heat dissipation of the semiconductor device is improved.

図７は，特許文献１で提案されたような両面放熱構造を有するパワーモジュールの一例を示している。半導体モジュール９００は，半導体素子９０を内蔵し，半導体素子９０がエミッタ電極９１およびコレクタ電極９２の間に挟まれた構造を有している。また，エミッタ電極９１およびコレクタ電極９２は，それぞれ平板状の銅電極となっており，放熱板を兼ねている。また，半導体素子９０は，ボンディングワイヤ９４によってリード線９５と接続されている。   FIG. 7 shows an example of a power module having a double-sided heat dissipation structure as proposed in Patent Document 1. The semiconductor module 900 includes a semiconductor element 90 and has a structure in which the semiconductor element 90 is sandwiched between an emitter electrode 91 and a collector electrode 92. The emitter electrode 91 and the collector electrode 92 are each a flat copper electrode and also serve as a heat sink. The semiconductor element 90 is connected to the lead wire 95 by a bonding wire 94.

また，半導体素子９０の直上にエミッタ電極９１を配置するとエミッタ電極９１とボンディングワイヤ９４とが接触してしまう。この問題を回避するため，従来の半導体モジュール９００では，半導体素子９０とエミッタ電極９１との間にブロック電極９３を設けている。そして，エミッタ電極９１とコレクタ電極９２との隙間は，トランスファモールド法により封止樹脂９６にて充填されている。   Further, when the emitter electrode 91 is disposed immediately above the semiconductor element 90, the emitter electrode 91 and the bonding wire 94 come into contact with each other. In order to avoid this problem, a block electrode 93 is provided between the semiconductor element 90 and the emitter electrode 91 in the conventional semiconductor module 900. A gap between the emitter electrode 91 and the collector electrode 92 is filled with a sealing resin 96 by a transfer molding method.

トランスファモールド法では，上下に分かれた成形型内に，コレクタ電極９１およびエミッタ電極９２が半田付けされた状態の半導体素子９０を入れ，型を締めてから大きな圧力をかける。その後，熱で軟化した熱硬化性樹脂９６（例えば，エポキシ樹脂）を流し込むことにより半導体モジュール９００が形成される。
特開２００３−１１００６４号公報 In the transfer mold method, a semiconductor element 90 in which the collector electrode 91 and the emitter electrode 92 are soldered is placed in a mold divided into upper and lower parts, and a large pressure is applied after the mold is tightened. Thereafter, a semiconductor module 900 is formed by pouring thermosetting resin 96 (for example, epoxy resin) softened by heat.
JP 2003-110064 A

しかしながら，前記した従来の半導体モジュール９００には，次のような問題があった。すなわち，ボンディングワイヤ９４の高さにはばらつきがある。そのため，ボンディングワイヤ９４がエミッタ電極９１に触れないようにするためには，そのばらつきを考慮してエミッタ電極９１とコレクタ電極９２との隙間を設計する必要がある。従って，封止樹脂の充填量が多くなり，コストアップを招く。   However, the above-described conventional semiconductor module 900 has the following problems. That is, the height of the bonding wire 94 varies. Therefore, in order to prevent the bonding wire 94 from touching the emitter electrode 91, it is necessary to design a gap between the emitter electrode 91 and the collector electrode 92 in consideration of the variation. Therefore, the filling amount of the sealing resin is increased, resulting in an increase in cost.

さらに，封止樹脂として利用されるエポキシ樹脂では，熱硬化の際に硬化収縮を生じる。この硬化収縮は，体積が大きいほど収縮量が大きい。このことから，エミッタ電極９１とコレクタ電極９２との隙間が大きいと板状電極と封止樹脂との界面に剥離が生じ，耐圧が低下するおそれがある。また，素子にかかる圧縮応力が過大となる。   Furthermore, the epoxy resin used as the sealing resin causes curing shrinkage during thermosetting. The curing shrinkage is larger as the volume is larger. For this reason, if the gap between the emitter electrode 91 and the collector electrode 92 is large, peeling occurs at the interface between the plate electrode and the sealing resin, and the withstand voltage may be reduced. In addition, the compressive stress applied to the element becomes excessive.

また，ブロック電極９３の板厚は，エミッタ電極９１とコレクタ電極９２との隙間が大きいほど大きい。しかしながら，ブロック電極９３の板厚が大きいほど，半導体素子９０からの熱がブロック電極９５を通過する際，ブロック電極９３内に熱が籠もってしまい，結果として熱抵抗として作用してしまう。すなわち，ブロック電極９３の板厚が大きいほど，放熱を阻害してしまう。   Further, the plate thickness of the block electrode 93 increases as the gap between the emitter electrode 91 and the collector electrode 92 increases. However, the greater the plate thickness of the block electrode 93, the more heat is trapped in the block electrode 93 when the heat from the semiconductor element 90 passes through the block electrode 95, resulting in a thermal resistance. That is, the greater the plate thickness of the block electrode 93, the more the heat radiation is inhibited.

本発明は，前記した従来のパワーモジュールが有する問題点を解決するためになされたものである。すなわちその課題とするところは，一対の金属電極による両面放熱構造をなし，両金属電極間の隙間が狭く，封止樹脂の充填量が少ない半導体モジュールを提供することにある。   The present invention has been made to solve the problems of the above-described conventional power module. That is, an object of the present invention is to provide a semiconductor module having a double-sided heat dissipation structure with a pair of metal electrodes, a narrow gap between both metal electrodes, and a small filling amount of sealing resin.

この課題の解決を目的としてなされた半導体モジュールは，半導体素子と，半導体素子の一方の面側に位置する第１金属電極と，半導体素子群の他方の面側に位置し，半導体素子を挟んで第１金属電極と対向する第２金属電極とを備えた半導体モジュールであって，半導体素子と接合し，第１金属電極に向けて湾曲するワイヤを有し，第１金属電極内には，ワイヤの頂上部を収容する収容スペース部が設けられていることを特徴とするものである。   A semiconductor module made for the purpose of solving this problem is a semiconductor element, a first metal electrode located on one surface side of the semiconductor element, and located on the other surface side of the semiconductor element group, sandwiching the semiconductor element. A semiconductor module including a first metal electrode and a second metal electrode facing the first metal electrode, the semiconductor module having a wire that is bonded to the semiconductor element and is curved toward the first metal electrode. The housing space part which accommodates the top part of this is provided, It is characterized by the above-mentioned.

すなわち，本発明の半導体モジュールは，第１金属電極および第２金属電極によって半導体素子を挟み込む両面放熱構造をなしている。つまり，放熱板の機能を兼ねた一対の板状金属電極によって半導体素子を挟み，半導体素子の上面および下面の２方向から放熱を図るものである。   That is, the semiconductor module of the present invention has a double-sided heat dissipation structure in which the semiconductor element is sandwiched between the first metal electrode and the second metal electrode. That is, the semiconductor element is sandwiched between a pair of plate-like metal electrodes that also function as a heat sink, and heat is radiated from the two directions of the upper and lower surfaces of the semiconductor element.

さらに，本発明の半導体モジュールは，一方の端部が半導体素子と接合し，他方の端部がリードと接合するワイヤを備えている。ワイヤは，例えばワイヤボンディング法によって取り付けられたものであり，第１金属電極側に湾曲した状態で設置されている。さらに，第１金属電極には，ワイヤの頂上部を収容する収容スペースが設けられている。この収納スペースは，第１金属電極の側面の凹みからなる領域であり，例えば第１金属電極の側面を凹カットすることによって形成される。この収容スペースをワイヤ上に設けることにより，第１金属電極と第２金属電極との隙間を狭くしても，ワイヤと第１金属電極との接触が回避される。そのため，本発明の半導体モジュールでは，第１金属電極と第２金属電極との隙間を狭くすることができる。よって，封止樹脂の低減が図られる。   Furthermore, the semiconductor module of the present invention includes a wire having one end joined to the semiconductor element and the other end joined to the lead. The wire is attached by, for example, a wire bonding method, and is installed in a curved state on the first metal electrode side. Further, the first metal electrode is provided with a storage space for storing the top of the wire. This storage space is an area formed by a depression on the side surface of the first metal electrode, and is formed by, for example, cutting the side surface of the first metal electrode into a concave shape. By providing this accommodation space on the wire, contact between the wire and the first metal electrode can be avoided even if the gap between the first metal electrode and the second metal electrode is narrowed. Therefore, in the semiconductor module of the present invention, the gap between the first metal electrode and the second metal electrode can be narrowed. Therefore, the sealing resin can be reduced.

なお，第１金属電極の収容スペースとしては，例えば第１金属電極を厚さ方向に貫通する切欠きからなる領域が該当する。すなわち，第１金属電極の一部に貫通スペースを設けることによって，ワイヤと第１金属電極と接触を確実に回避する。さらに，貫通スペースであるため，ワイヤの高さにばらつきがあってもワイヤの頂上部と第１金属電極とは接触しない。よって，高精度なワイヤの取付けは要求されず，作製が容易である。   Note that the space for accommodating the first metal electrode corresponds to, for example, a region formed by a notch penetrating the first metal electrode in the thickness direction. That is, by providing a through space in a part of the first metal electrode, contact between the wire and the first metal electrode is reliably avoided. Furthermore, since it is a through space, the top of the wire does not contact the first metal electrode even if the height of the wire varies. Therefore, high-precision wire attachment is not required, and production is easy.

また，第１金属電極の収容スペースとしては，例えば第１金属電極の半導体素子側の面に開口部を有する窪みからなる領域が該当する。すなわち，第１金属電極の一部に非貫通スペースを設けることによって，ワイヤと第１金属電極と接触を回避する。さらに，非貫通スペースであるため，第１金属電極内の幅方向に熱を拡散することができ，高放熱性が確保される。   Further, the accommodation space for the first metal electrode corresponds to, for example, a region formed by a depression having an opening on the surface of the first metal electrode on the semiconductor element side. That is, contact between the wire and the first metal electrode is avoided by providing a non-penetrating space in a part of the first metal electrode. Furthermore, since it is a non-penetrating space, heat can be diffused in the width direction in the first metal electrode, and high heat dissipation is ensured.

また，第１金属電極は，接着部材を介して半導体素子と接合していることとするとよりよい。つまり，第１金属電極は，半導体素子の直上に設けられていることとするとよりよい。接着部材としては，半田等の導電性の接着剤が該当する。本発明の半導体モジュールでは，ワイヤと第１金属電極との接触を回避し，第１金属電極と第２金属電極との隙間を狭くすることができることから，従来の形態のようにブロック電極を設ける必要はない。よって，ブロック電極を省くことができ，半導体素子の直上に金属電極を設けることができる。このように配置することで，熱抵抗の低減を図ることができ，熱拡散がスムーズになる。従って，放熱性が向上する。   The first metal electrode is better bonded to the semiconductor element via an adhesive member. In other words, it is better that the first metal electrode is provided immediately above the semiconductor element. The adhesive member is a conductive adhesive such as solder. In the semiconductor module of the present invention, since the contact between the wire and the first metal electrode can be avoided and the gap between the first metal electrode and the second metal electrode can be narrowed, the block electrode is provided as in the conventional form. There is no need. Therefore, the block electrode can be omitted, and the metal electrode can be provided immediately above the semiconductor element. By arranging in this way, the thermal resistance can be reduced and the thermal diffusion becomes smooth. Therefore, heat dissipation is improved.

本発明によれば，第１金属電極と第２金属電極との隙間を狭くすることができる。そのため，封止樹脂の充填量が少ない。また，封止樹脂の充填量が少ないことから，封止樹脂の硬化収縮量が少ない。よって，界面の剥離の問題が解消される。また，両面放熱構造であるため，高放熱性を有している。従って，一対の金属電極による両面放熱構造をなし，両金属電極間の隙間が狭く，封止樹脂の充填量が少ない半導体モジュールが実現されている。   According to the present invention, the gap between the first metal electrode and the second metal electrode can be narrowed. Therefore, the filling amount of the sealing resin is small. Further, since the filling amount of the sealing resin is small, the curing shrinkage amount of the sealing resin is small. Therefore, the problem of interface peeling is solved. In addition, since it has a double-sided heat dissipation structure, it has high heat dissipation. Therefore, a semiconductor module having a double-sided heat dissipation structure with a pair of metal electrodes, a narrow gap between the two metal electrodes, and a small filling amount of the sealing resin is realized.

以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，以下の形態では，両面放熱構造のパワーモジュール（半導体モジュール）として本発明を適用する。また，図１には本形態の半導体モジュール１００の平面図，図２には平面透視図，図３には断面図をそれぞれ示す。なお，図３中，各電極内の矢印は，熱の流れを意味している（図４，図７も同様）。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments embodying the present invention will be described below in detail with reference to the accompanying drawings. In the following embodiments, the present invention is applied as a power module (semiconductor module) having a double-sided heat dissipation structure. 1 is a plan view of the semiconductor module 100 of the present embodiment, FIG. 2 is a plan perspective view, and FIG. 3 is a cross-sectional view. In FIG. 3, the arrows in each electrode mean the heat flow (the same applies to FIGS. 4 and 7).

本形態の半導体モジュール１００は，図１ないし図３に示すように半導体素子１０と，エミッタ電極１と，コレクタ電極２とを有している。半導体素子１０は，ＩＧＢＴやサイリスタ等のパワー半導体素子から構成されている。また，半導体素子１０は，エミッタ電極１とコレクタ電極２の間に挟まれており，半導体素子１０と各電極との間はそれぞれ半田あるいは導電性の接着剤により接合されている。   The semiconductor module 100 of this embodiment includes a semiconductor element 10, an emitter electrode 1, and a collector electrode 2 as shown in FIGS. The semiconductor element 10 is composed of a power semiconductor element such as an IGBT or a thyristor. The semiconductor element 10 is sandwiched between the emitter electrode 1 and the collector electrode 2, and the semiconductor element 10 and each electrode are joined by solder or a conductive adhesive.

エミッタ電極１およびコレクタ電極２は，それぞれ熱伝導性および電気伝導性に優れた金属（例えば，Ｃｕ，Ｃｕ系合金，Ａｌ，Ａｌ系合金）で構成されている。さらにこれらの電極は，矩形状の板材（本形態では，図１中，縦２２ｍｍ×横３９ｍｍ×厚さ１．５ｍｍ）であり，放熱板としての機能を兼ねている。すなわち，半導体モジュール１００では，金属によって各半導体素子を挟み込むことにより，各半導体素子から発生した熱が上面と下面との両面から放熱される。そのため，本形態の半導体モジュール１００は，高放熱性を備える。   The emitter electrode 1 and the collector electrode 2 are made of a metal (for example, Cu, Cu-based alloy, Al, Al-based alloy) excellent in thermal conductivity and electrical conductivity, respectively. Further, these electrodes are rectangular plate materials (in this embodiment, in FIG. 1, length 22 mm × width 39 mm × thickness 1.5 mm), and also serve as a heat sink. That is, in the semiconductor module 100, each semiconductor element is sandwiched between metals, so that heat generated from each semiconductor element is dissipated from both the upper surface and the lower surface. Therefore, the semiconductor module 100 of this embodiment has high heat dissipation.

また，エミッタ電極１には，図１に示すように，縁辺を凹カットすることによって形成された切欠き１１が設けられている。この切欠き１１を設けることにより，エミッタ電極１の側面に開口部を有し，エミッタ電極１を厚さ方向に貫通する収容スペース１２が設けられる。なお，本形態でのカット幅（図１中のＺ）は，４ｍｍとする。   Further, as shown in FIG. 1, the emitter electrode 1 is provided with a notch 11 formed by concavely cutting the edge. By providing this notch 11, an accommodation space 12 having an opening on the side surface of the emitter electrode 1 and penetrating the emitter electrode 1 in the thickness direction is provided. In this embodiment, the cut width (Z in FIG. 1) is 4 mm.

また，半導体モジュール１００は，ボンディングワイヤ４を介して半導体素子１０と接続するリード線５を有している。具体的に，ボンディングワイヤ４は，図３に示したように一方の端部が半導体素子１０と他方の端部がリード線５とそれぞれ接合されている。すなわち，ボンディングワイヤ４は，半導体１０とリード線５とを結線している。また，ボンディングワイヤ４は，エミッタ電極１側に湾曲するように設けられている。   Further, the semiconductor module 100 has a lead wire 5 connected to the semiconductor element 10 via the bonding wire 4. Specifically, as shown in FIG. 3, the bonding wire 4 has one end joined to the semiconductor element 10 and the other end joined to the lead wire 5. That is, the bonding wire 4 connects the semiconductor 10 and the lead wire 5. The bonding wire 4 is provided so as to bend toward the emitter electrode 1 side.

さらに，ボンディングワイヤ４は，エミッタ電極１に設けられた収容スペース１２内にその頂上部が収容されるように配置される。そのため，ボンディングワイヤ４とエミッタ電極１とは非接触である。また，ボンディングワイヤ４の高さ（図３中のＸ：コレクタ電極２の上面からワイヤ４の頂上部までの距離）寸法は，ワイヤ４の頂上部がエミッタ電極の上面からはみ出さない程度である。具体的に本形態では，１．０ｍｍ〜１．５ｍｍ程度であり，およそ±０．５ｍｍの範囲内でばらつきがある。   Further, the bonding wire 4 is disposed so that the top of the bonding wire 4 is accommodated in the accommodation space 12 provided in the emitter electrode 1. Therefore, the bonding wire 4 and the emitter electrode 1 are not in contact with each other. Further, the height of the bonding wire 4 (X in FIG. 3: distance from the upper surface of the collector electrode 2 to the top of the wire 4) is such that the top of the wire 4 does not protrude from the upper surface of the emitter electrode. . Specifically, in this embodiment, it is about 1.0 mm to 1.5 mm, and varies within a range of about ± 0.5 mm.

本形態の半導体モジュール１００では，ボンディングワイヤ４を収容スペース１２内に配置することにより，ボンディングワイヤ４とエミッタ電極１との接触を回避することができる。そのため，従来の半導体モジュールのようにエミッタ電極１とコレクタ電極２との隙間を広くするためのブロック電極を設けていない。従って，両電極の隙間（図３中のＹ）は極めて狭い。具体的に本形態での隙間は，２．３ｍｍ程度であり，この寸法は半導体素子１０の厚さに半田等の接着材の厚さを加えた厚さと同等である。また，ボンディングワイヤ４の取付け精度によっては，ボンディングワイヤ４の高さに±０．５ｍｍ程度のばらつきが生じる。しかし，収容スペース１２がエミッタ電極１を貫通する領域であるため，ボンディングワイヤ４とエミッタ電極１とは接触しない。そのため，ボンディングワイヤ４の高さのばらつきは，エミッタ電極１とコレクタ電極２との隙間の大きさに影響しない。また，ボンディングワイヤ４とエミッタ電極１とが接触しないことから，ボンディングワイヤ４の高精度の取付けは要求されない。   In the semiconductor module 100 of the present embodiment, the bonding wire 4 and the emitter electrode 1 can be prevented from contacting each other by disposing the bonding wire 4 in the accommodation space 12. Therefore, the block electrode for widening the gap between the emitter electrode 1 and the collector electrode 2 is not provided as in the conventional semiconductor module. Accordingly, the gap between the electrodes (Y in FIG. 3) is extremely narrow. Specifically, the gap in this embodiment is about 2.3 mm, and this dimension is equal to the thickness of the semiconductor element 10 plus the thickness of an adhesive such as solder. Further, depending on the mounting accuracy of the bonding wire 4, the height of the bonding wire 4 varies by about ± 0.5 mm. However, since the accommodation space 12 is a region that penetrates the emitter electrode 1, the bonding wire 4 and the emitter electrode 1 do not contact each other. Therefore, the variation in the height of the bonding wire 4 does not affect the size of the gap between the emitter electrode 1 and the collector electrode 2. Further, since the bonding wire 4 and the emitter electrode 1 are not in contact with each other, it is not necessary to attach the bonding wire 4 with high accuracy.

さらに，ブロック電極が設けられていないことから，エミッタ電極１が半導体素子１０の直上に位置している。そのため，半導体モジュール１００は，熱拡散がスムーズであり，高放熱性を備える。   Further, since the block electrode is not provided, the emitter electrode 1 is located immediately above the semiconductor element 10. Therefore, the semiconductor module 100 has smooth heat diffusion and high heat dissipation.

また，エミッタ電極１とコレクタ電極２との間の隙間，半導体素子１０の周囲部分，ならびに収容スペース１２内には，樹脂（例えば，エポキシ樹脂）６が充填されている。すなわち，半導体素子１０は，樹脂６でモールドされている。なお，本形態の半導体モジュール１００は，エミッタ電極１とコレクタ電極２との隙間が狭い。そのため，封止樹脂６の充填量が従来の半導体モジュール（図７参照）と比較して少ない。よって，封止樹脂６の硬化収縮量が低減され，エミッタ電極１ないしコレクタ電極２と封止樹脂６との界面の剥離が抑制される。また，半導体素子１０への応力の低減が図られる。   Resin (for example, epoxy resin) 6 is filled in the gap between the emitter electrode 1 and the collector electrode 2, the peripheral portion of the semiconductor element 10, and the accommodation space 12. That is, the semiconductor element 10 is molded with the resin 6. In the semiconductor module 100 of this embodiment, the gap between the emitter electrode 1 and the collector electrode 2 is narrow. Therefore, the filling amount of the sealing resin 6 is small as compared with the conventional semiconductor module (see FIG. 7). Therefore, the amount of cure shrinkage of the sealing resin 6 is reduced, and peeling of the interface between the emitter electrode 1 or the collector electrode 2 and the sealing resin 6 is suppressed. In addition, the stress on the semiconductor element 10 can be reduced.

［応用例］
応用例の半導体モジュール１０１では，図４に示すように，エミッタ電極１の裏面（半導体素子１０側の面）に有低穴状の窪み１３が設けられている。すなわち，エミッタ電極１の側面および裏面に開口部を有する窪み１３によってなる収容スペース１４が設けられる。この点，エミッタ電極１を貫通する切欠き１１によってなる収容スペース１２が設けられている半導体モジュール１００（図３参照）と異なる。 [Application example]
In the semiconductor module 101 of the application example, as shown in FIG. 4, a hollow-shaped depression 13 is provided on the back surface of the emitter electrode 1 (surface on the semiconductor element 10 side). That is, an accommodation space 14 formed by a recess 13 having an opening on the side surface and the back surface of the emitter electrode 1 is provided. This is different from the semiconductor module 100 (see FIG. 3) in which the accommodation space 12 formed by the notch 11 penetrating the emitter electrode 1 is provided.

応用例にかかる半導体モジュール１０１では，窪み１３が設けられた面が半導体素子１０側となるようにエミッタ電極１が配置されている。さらに，ボンディングワイヤ４は，その頂上部がエミッタ電極１に設けられた収容スペース１４内に位置するように配置されている。さらに，窪み１３の深さは，ワイヤ４の頂上部を収容可能なサイズとなっている。従って，本応用例の半導体モジュール１０１においても，ボンディングワイヤ４を収容スペース１４内に配置することにより，ボンディングワイヤ４とエミッタ電極１との接触を回避することができる。このことから，両電極の隙間は半導体モジュール１００と同様に狭い。   In the semiconductor module 101 according to the application example, the emitter electrode 1 is arranged so that the surface on which the recess 13 is provided is on the semiconductor element 10 side. Further, the bonding wire 4 is arranged so that the top of the bonding wire 4 is located in the accommodation space 14 provided in the emitter electrode 1. Furthermore, the depth of the recess 13 is sized to accommodate the top of the wire 4. Therefore, also in the semiconductor module 101 of this application example, the contact between the bonding wire 4 and the emitter electrode 1 can be avoided by arranging the bonding wire 4 in the accommodation space 14. For this reason, the gap between both electrodes is as narrow as the semiconductor module 100.

また，本応用例の収容スペース１４は，エミッタ電極１を厚さ方向に貫通していない。つまり，ボンディングワイヤを収容することが可能な最小サイズのスペースとなっている。そのため，エミッタ電極１の体積が実施例の半導体モジュール１００と比較して大きく，図４に示したように収容スペース１４上の領域についても熱を伝達することができる。よって，半導体モジュール１０１は，半導体モジュール１００と比較してより高放熱である。   Further, the accommodation space 14 of this application example does not penetrate the emitter electrode 1 in the thickness direction. That is, the space is the minimum size that can accommodate the bonding wire. Therefore, the volume of the emitter electrode 1 is larger than that of the semiconductor module 100 of the embodiment, and heat can be transferred also to the region on the accommodation space 14 as shown in FIG. Therefore, the semiconductor module 101 has higher heat dissipation than the semiconductor module 100.

［シミュレーション］
続いて，本形態の半導体装置１００のシミュレーション結果について説明する。本シミュレーションでは，熱抵抗と金属電極のカット幅（図５中の矢印：金属電極の縁辺からの切れ込みの深さ）との関係について調べた。さらに，本シミュレーションでは，金属電極のカット形状として，全幅カット（図５（ａ））の場合と，凹カット（図５（ｂ））の場合との２パターンについてシミュレーションを実施した。 [simulation]
Subsequently, a simulation result of the semiconductor device 100 of this embodiment will be described. In this simulation, the relationship between the thermal resistance and the cut width of the metal electrode (arrow in FIG. 5: depth of cut from the edge of the metal electrode) was examined. Furthermore, in this simulation, the simulation was carried out for two patterns of the cut shape of the metal electrode, that is, the case of the full width cut (FIG. 5A) and the case of the concave cut (FIG. 5B).

なお，本シミュレーションにおいては，エミッタ電極（Ｃｕ）をカットの対象とし，コレクタ電極（Ｃｕ）を熱抵抗の測定対象とする。さらに，両電極ともに，絶縁フィルムを挟んで放熱器と対向している。   In this simulation, the emitter electrode (Cu) is the object to be cut, and the collector electrode (Cu) is the object to be measured for thermal resistance. In addition, both electrodes face the radiator with an insulating film in between.

本シミュレーションの結果を図６に示す。図６中，横軸はエミッタ電極のカット幅を，縦軸はコレクタ電極のターミナル部の熱抵抗をそれぞれ示している。また，図６中，破線は全幅カットでのシミュレーション結果を，実線は凹カットでのシミュレーション結果をそれぞれ示している。図６に示したように，全幅カットであっても凹カットであってもカット幅が大きくなるほど熱抵抗が大きくなる。   The result of this simulation is shown in FIG. In FIG. 6, the horizontal axis indicates the cut width of the emitter electrode, and the vertical axis indicates the thermal resistance of the terminal portion of the collector electrode. In FIG. 6, the broken line indicates the simulation result with the full width cut, and the solid line indicates the simulation result with the concave cut. As shown in FIG. 6, the thermal resistance increases as the cut width increases regardless of whether the cut is full width or concave cut.

また，全幅カットは凹カットと比較して熱抵抗が大きい。このことから，ボンディングワイヤとの接触を回避するために，単純にエミッタ電極のサイズを小さくしただけでは熱抵抗が高くなってしまうことがわかる。従って，金属電極のカット幅は最小限とし，カット形状は凹カットであることが放熱の点で望ましいといえる。   In addition, the full width cut has a higher thermal resistance than the concave cut. From this, it can be seen that simply reducing the size of the emitter electrode increases the thermal resistance to avoid contact with the bonding wire. Therefore, it can be said that it is desirable in terms of heat dissipation that the cut width of the metal electrode is minimized and the cut shape is a concave cut.

以上詳細に説明したように本形態の半導体モジュール１００では，エミッタ電極１内に収容スペース１２を設けることとしている。さらに，この収容スペース１２内にボンディングワイヤ４を配置することとしている。これにより，エミッタ電極１とボンディングワイヤ４との接触が回避される。さらに，両者の接触が回避可能であることから，エミッタ電極１とコレクタ電極２との隙間を狭くすることができる。そして，両電極の隙間が狭くなることによって，両電極の隙間を充填する封止樹脂６の充填量を低減することができる。さらに，封止樹脂６の充填量が少なくなることによって，封止樹脂６の硬化収縮量を軽減することができる。そのため，結果として電極１，２と封止樹脂６との界面剥離の問題が解消される。また，封止樹脂６の充填量が少ないため，半導体素子１０にかかる応力も小さい。また，両電極の隙間が狭いことから，半導体素子１の直上にエミッタ電極１を設けることができる。そのため，熱抵抗を抑制し，高放熱化を図ることができる。従って，一対の金属電極による両面放熱構造をなし，両金属電極間の隙間が狭く，封止樹脂の充填量が少ない半導体モジュールが実現している。   As described in detail above, in the semiconductor module 100 of this embodiment, the accommodation space 12 is provided in the emitter electrode 1. Further, the bonding wire 4 is arranged in the accommodation space 12. Thereby, contact between the emitter electrode 1 and the bonding wire 4 is avoided. Furthermore, since the contact between the two can be avoided, the gap between the emitter electrode 1 and the collector electrode 2 can be narrowed. And since the clearance gap between both electrodes becomes narrow, the filling amount of the sealing resin 6 which fills the clearance gap between both electrodes can be reduced. Furthermore, the amount of curing shrinkage of the sealing resin 6 can be reduced by reducing the filling amount of the sealing resin 6. Therefore, as a result, the problem of interface peeling between the electrodes 1 and 2 and the sealing resin 6 is solved. Further, since the filling amount of the sealing resin 6 is small, the stress applied to the semiconductor element 10 is small. In addition, since the gap between the two electrodes is narrow, the emitter electrode 1 can be provided immediately above the semiconductor element 1. Therefore, thermal resistance can be suppressed and high heat dissipation can be achieved. Accordingly, a semiconductor module having a double-sided heat dissipation structure with a pair of metal electrodes, a narrow gap between the two metal electrodes, and a small filling amount of the sealing resin is realized.

また，エミッタ電極１側の収容スペース１２は，エミッタ電極１の縁辺を凹カットすることによってなる領域である。そのため，エミッタ電極１は全幅カットする場合と比較して高放熱性が確保される。   The accommodation space 12 on the emitter electrode 1 side is a region formed by cutting the edge of the emitter electrode 1 into a concave shape. Therefore, the emitter electrode 1 is ensured to have high heat dissipation compared to the case where the full width is cut.

なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，カットの対象となる金属電極はエミッタ電極１に限るものではない。すなわち，ボンディングワイヤ４がコレクタ電極２側に湾曲している場合にはコレクタ電極２をカットする。   Note that this embodiment is merely an example, and does not limit the present invention. Therefore, the present invention can naturally be improved and modified in various ways without departing from the gist thereof. For example, the metal electrode to be cut is not limited to the emitter electrode 1. That is, when the bonding wire 4 is curved toward the collector electrode 2, the collector electrode 2 is cut.

また，本実施の形態の半導体モジュール１００には１つの半導体素子しか含まれていないが，複数個の半導体素子が含まれていてもよい。さらには，本形態のパワーモジュールを複数個組み合わせて１つのパワーモジュールとしてもよい。例えば，上アームと下アームとが一体となったパワーモジュールであって，各アームを構成するパワーモジュールに本発明を適用してもよい。   Further, the semiconductor module 100 of the present embodiment includes only one semiconductor element, but may include a plurality of semiconductor elements. Furthermore, a plurality of power modules of this embodiment may be combined to form one power module. For example, the present invention may be applied to a power module in which an upper arm and a lower arm are integrated, and each arm is configured.

実施の形態にかかるパワーモジュールを示す平面図である。It is a top view which shows the power module concerning embodiment. 実施の形態にかかるパワーモジュールを示す平面透視図である。It is a plane perspective view showing the power module concerning an embodiment. 図１に示したパワーモジュールのＡ−Ａ断面を示す図である。It is a figure which shows the AA cross section of the power module shown in FIG. 応用例にかかるパワーモジュールを示す断面図である。It is sectional drawing which shows the power module concerning an application example. 金属電極のカット形状を示す図である。It is a figure which shows the cut shape of a metal electrode. 熱抵抗と金属電極のカット幅との関係を示す図である。It is a figure which shows the relationship between thermal resistance and the cut width of a metal electrode. 従来の形態にかかるパワーモジュールを示す断面図である。It is sectional drawing which shows the power module concerning the conventional form.

符号の説明Explanation of symbols

１ エミッタ電極（第１金属電極）
２ コレクタ電極（第２金属電極）
４ ボンディングワイヤ（ワイヤ）
５ リード線
６ 樹脂（樹脂）
１０ 半導体素子（半導体素子）
１１ 切欠き
１２ 収容スペース（収容スペース）
１３ 窪み
１４ 収容スペース（収容スペース）
１００ 半導体モジュール（半導体モジュール） 1 Emitter electrode (first metal electrode)
2 Collector electrode (second metal electrode)
4 Bonding wire (wire)
5 Lead wire 6 Resin (resin)
10 Semiconductor elements (semiconductor elements)
11 Notch 12 Accommodation space (accommodation space)
13 Indentation 14 Accommodation space (accommodation space)
100 Semiconductor module (semiconductor module)

Claims (5)

半導体素子と，前記半導体素子の一方の面側に位置する第１金属電極と，前記半導体素子群の他方の面側に位置し，前記半導体素子を挟んで前記第１金属電極と対向する第２金属電極とを備えた半導体モジュールにおいて，
前記半導体素子と接合し，前記第１金属電極に向けて湾曲するワイヤを有し，
前記第１金属電極内には，ワイヤの頂上部を収容する収容スペース部が設けられていることを特徴とする半導体モジュール。 A semiconductor element, a first metal electrode located on one surface side of the semiconductor element, and a second metal electrode located on the other surface side of the semiconductor element group and facing the first metal electrode across the semiconductor element In a semiconductor module with metal electrodes,
A wire joined to the semiconductor element and curved toward the first metal electrode;
In the first metal electrode, a housing space portion for housing the top of the wire is provided. 請求項１に記載する半導体モジュールにおいて，
前記収容スペース部は，前記第１金属電極を厚さ方向に貫通する切欠きによってなる領域であることを特徴とする半導体モジュール。 The semiconductor module according to claim 1,
The semiconductor module according to claim 1, wherein the housing space is a region formed by a notch penetrating the first metal electrode in the thickness direction. 請求項１に記載する半導体モジュールにおいて，
前記収容スペース部は，前記第１金属電極の前記半導体素子側の面に開口部を有する窪みによってなる領域であることを特徴とする半導体モジュール。 The semiconductor module according to claim 1,
The housing space portion is a region formed by a recess having an opening in a surface of the first metal electrode on the semiconductor element side. 請求項１から請求項３のいずれか１つに記載する半導体モジュールにおいて，
前記第１金属電極は，接着部材を介して前記半導体素子と接合していることを特徴とする半導体モジュール。 In the semiconductor module according to any one of claims 1 to 3,
The semiconductor module, wherein the first metal electrode is bonded to the semiconductor element through an adhesive member. 請求項１から請求項４のいずれか１つに記載する半導体モジュールにおいて，
前記第１金属電極と前記第２金属電極との隙間が樹脂で充填されていることを特徴とする半導体モジュール。 In the semiconductor module according to any one of claims 1 to 4,
A semiconductor module, wherein a gap between the first metal electrode and the second metal electrode is filled with a resin.
JP2005026025A 2005-02-02 2005-02-02 Semiconductor module Withdrawn JP2006216641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005026025A JP2006216641A (en) 2005-02-02 2005-02-02 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005026025A JP2006216641A (en) 2005-02-02 2005-02-02 Semiconductor module

Publications (1)

Publication Number Publication Date
JP2006216641A true JP2006216641A (en) 2006-08-17

Family

ID=36979618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005026025A Withdrawn JP2006216641A (en) 2005-02-02 2005-02-02 Semiconductor module

Country Status (1)

Country Link
JP (1) JP2006216641A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224560A (en) * 2008-03-17 2009-10-01 Denso Corp Semiconductor device and production method therefor
JP2011249364A (en) * 2010-05-21 2011-12-08 Denso Corp Semiconductor module and manufacturing method therefor
WO2012043149A1 (en) * 2010-09-30 2012-04-05 日立オートモティブシステムズ株式会社 Power semiconductor module and method for manufacturing same
JP2017054877A (en) * 2015-09-08 2017-03-16 株式会社村田製作所 Semiconductor module
US11329080B2 (en) 2014-06-11 2022-05-10 Sony Corporation Solid state imaging element and electronic device
JP7118205B1 (en) 2021-04-12 2022-08-15 三菱電機株式会社 Semiconductor device and semiconductor module using the same
JP7118204B1 (en) 2021-04-12 2022-08-15 三菱電機株式会社 semiconductor equipment

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224560A (en) * 2008-03-17 2009-10-01 Denso Corp Semiconductor device and production method therefor
JP2011249364A (en) * 2010-05-21 2011-12-08 Denso Corp Semiconductor module and manufacturing method therefor
WO2012043149A1 (en) * 2010-09-30 2012-04-05 日立オートモティブシステムズ株式会社 Power semiconductor module and method for manufacturing same
JP2012074648A (en) * 2010-09-30 2012-04-12 Hitachi Automotive Systems Ltd Power semiconductor module and method of manufacturing the same
CN103081104A (en) * 2010-09-30 2013-05-01 日立汽车系统株式会社 Power semiconductor module and method for manufacturing same
US8847374B2 (en) 2010-09-30 2014-09-30 Hitachi Automotive Systems, Ltd. Power semiconductor module and manufacturing method thereof
US11329080B2 (en) 2014-06-11 2022-05-10 Sony Corporation Solid state imaging element and electronic device
JP2017054877A (en) * 2015-09-08 2017-03-16 株式会社村田製作所 Semiconductor module
JP7118205B1 (en) 2021-04-12 2022-08-15 三菱電機株式会社 Semiconductor device and semiconductor module using the same
JP7118204B1 (en) 2021-04-12 2022-08-15 三菱電機株式会社 semiconductor equipment
JP2022162192A (en) * 2021-04-12 2022-10-24 三菱電機株式会社 Semiconductor device and semiconductor module using the same
JP2022162190A (en) * 2021-04-12 2022-10-24 三菱電機株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP4455488B2 (en) Semiconductor device
JP3740117B2 (en) Power semiconductor device
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US8129225B2 (en) Method of manufacturing an integrated circuit module
JP2001156219A (en) Semiconductor device
WO2018146933A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2006216641A (en) Semiconductor module
CN111052353A (en) Semiconductor device with a plurality of semiconductor chips
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP2020038914A (en) Semiconductor device
JP7237647B2 (en) Circuit boards and electronic devices
US10541219B2 (en) Semiconductor module, base plate of semiconductor module, and method of manufacturing semiconductor device
JP4046623B2 (en) Power semiconductor module and fixing method thereof
JP2007165426A (en) Semiconductor device
CN111406316B (en) Electronic component
JP2005191147A (en) Method for manufacturing hybrid integrated circuit device
WO2019163941A1 (en) Substrate for power modules, and power module
JP2005116963A (en) Semiconductor device
JP2007299817A (en) Semiconductor device
JP2022162192A (en) Semiconductor device and semiconductor module using the same
JP4443503B2 (en) Semiconductor device and manufacturing method thereof
JP2006319084A (en) Semiconductor device
CN113056813A (en) Semiconductor device with a plurality of semiconductor chips
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
CN218414552U (en) Chip heat radiation structure and electronic equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513