JP2006214730A - Switching circuit and failure diagnosis method of same - Google Patents

Switching circuit and failure diagnosis method of same Download PDF

Info

Publication number
JP2006214730A
JP2006214730A JP2005024778A JP2005024778A JP2006214730A JP 2006214730 A JP2006214730 A JP 2006214730A JP 2005024778 A JP2005024778 A JP 2005024778A JP 2005024778 A JP2005024778 A JP 2005024778A JP 2006214730 A JP2006214730 A JP 2006214730A
Authority
JP
Japan
Prior art keywords
switch
circuit
determination
input
harness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005024778A
Other languages
Japanese (ja)
Inventor
Jun Ishizuki
純 石附
Ayumi Kubota
歩 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2005024778A priority Critical patent/JP2006214730A/en
Publication of JP2006214730A publication Critical patent/JP2006214730A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a dual-system switching circuit in which a system failure rate does not increase and provide a failure diagnosis method of the same. <P>SOLUTION: The switching circuit 1 is provided to a switch 3 with CPUs 10 and 20; an input circuit 12 having a pull-up resistor R1 connected to one end of a constant voltage source B1; and an input circuit 22 having a pull-up resistor R2 connected to one end of a constant voltage source B2. Input voltage values Vi1 and Vi2 are each input to the CPUs 10 and 20 from analog input ports 11 and 21 via input circuits, and each CPU makes primary determination on the ON/OFF switching state of the switch and the presence or absence of the breakage of a harness wire on the basis of the input voltage values. Results of the primary determination of the CPU 20 are transferred to the CPU 10 via a communication wire 9. The CPU 10 combines the results of the primary determination of both CPUs, makes final determination on the switching state, performs failure diagnoses, and controls an object 30 to be controlled. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、スイッチのオン、オフ状態を検出するスイッチ回路と、スイッチ回路における故障診断方法に関する。   The present invention relates to a switch circuit that detects an on / off state of a switch and a failure diagnosis method in the switch circuit.

一つのスイッチのオン、オフのスイッチ状態に対応するＬｏｗ信号、Ｈｉｇｈ信号を２つのマイクロコンピュータ（以下、ＣＰＵと略称する）に入力して、そのスイッチのオン、オフ状態を判定して、２つのＣＰＵによるスイッチのオン、オフ状態の判定結果に応じて制御対象に対して何らかの制御を行う二重系のスイッチ回路が知られている。
特開平８−４３４７２号公報 A Low signal and a High signal corresponding to an on / off switch state of one switch are input to two microcomputers (hereinafter abbreviated as CPUs), and the on / off state of the switch is determined to determine two switches. 2. Description of the Related Art A dual-type switch circuit that performs some control on a control target according to a determination result of a switch on / off state by a CPU is known.
JP-A-8-43472

しかしながら、そのような二重系のスイッチ回路を用いても、スイッチからそれぞれのＣＰＵへ信号を入力するハーネスの一方の断線の場合と、一方のＣＰＵの故障の場合とでは、２つのＣＰＵから出力されるスイッチのオン、オフ状態の不整合な判定結果は同じものとなる。その結果、ハーネスの断線とＣＰＵ故障の区別ができず、スイッチのオン、オフ状態を正しく判別できない問題があった。   However, even if such a dual system switch circuit is used, the output from two CPUs is caused when one of the harnesses for inputting a signal from the switch to each CPU is broken or when one of the CPUs fails. The inconsistent determination result of the ON / OFF state of the switch to be used is the same. As a result, there is a problem that the disconnection of the harness and the CPU failure cannot be distinguished, and the on / off state of the switch cannot be correctly determined.

安全を要求されるシステムでは、フェイルセーフとするのが通例であり、安全を優先するため、２つのＣＰＵのスイッチのオン、オフ状態判定結果に不整合が生じた場合、最終的にスイッチ回路の故障と判定するように設計すると、上記二重系のスイッチ回路のシステム故障率が増加してしまう。
本発明は、上記の問題点を解決するために、スイッチ回路を二重系にしてもシステム故障率が増加しないスイッチ回路およびスイッチ回路における故障診断方法を提供することを目的とする。 In systems where safety is required, fail-safe is usually used, and in order to give priority to safety, if a mismatch occurs in the on / off state judgment results of the two CPUs, the switch circuit will eventually If it is designed to determine that there is a failure, the system failure rate of the dual switch circuit will increase.
In order to solve the above problems, an object of the present invention is to provide a switch circuit that does not increase the system failure rate even if the switch circuit is a dual system, and a fault diagnosis method in the switch circuit.

このため、本発明は一つのスイッチに対して、第１および第２の判定回路を設け、第１および第２の判定回路には、互いに異なる電圧値にバイアスされた第１の入力回路と第２の入力回路をそれぞれに付設し、スイッチの一方の端子は接地され、スイッチの他方の端子は、第１のハーネスで第１の入力回路に接続されるとともに、第２のハーネスで第２の入力回路に接続され、第１および第２の判定回路との間は、通信線で接続され、
第１および第２の判定回路は、入力された電圧値によりスイッチのオン、オフのスイッチ状態とハーネス断線の有無の第１次の判定をし、第１の判定回路は、当該第１の判定回路における第１次の判定結果と、通信線を介して入手した第２の判定回路における第１次の判定結果を組み合わせて、最終的なスイッチのオン、オフ状態の判定と故障診断を行うものとした。 For this reason, the present invention provides the first and second determination circuits for one switch, and the first and second determination circuits include the first input circuit biased to different voltage values and the first input circuit. Each of the two input circuits is attached, one terminal of the switch is grounded, and the other terminal of the switch is connected to the first input circuit by the first harness and the second terminal by the second harness. Connected to the input circuit, and connected between the first and second determination circuits via a communication line,
The first and second determination circuits make a primary determination of the switch ON / OFF switch state and the presence / absence of harness disconnection based on the input voltage value, and the first determination circuit performs the first determination Combining the primary determination result in the circuit and the primary determination result in the second determination circuit obtained via the communication line, the final switch ON / OFF state determination and failure diagnosis are performed. It was.

本発明により、第１の入力回路のバイアス電圧値と第２の入力回路のバイアス電圧値は異なるので、第１および第２の判定回路に入力されるスイッチがオフ状態のときの電圧値と、ハーネスが断線した場合の電圧値が異なる値となる。したがって、個々の判定回路はスイッチのオン、オフ状態、ハーネスの断線をそれぞれ区別して判定できる。   According to the present invention, since the bias voltage value of the first input circuit and the bias voltage value of the second input circuit are different, the voltage value when the switch input to the first and second determination circuits is in the off state, The voltage value when the harness is disconnected becomes a different value. Therefore, each determination circuit can distinguish and determine the on / off state of the switch and the disconnection of the harness.

そして、第１の判定回路が、第２の判定回路の判定したスイッチ状態、ハーネスの断線の判定の結果を通信線を介して入手して、第１の判定回路において判定したスイッチのオン、オフ、ハーネスの断線の判定結果と合わせて最終的にスイッチ状態を判定することにより、第２の判定回路の故障による誤ったスイッチのオンまたはオフ状態の判定結果を受け取っても、ハーネスの断線と、第２の判定回路の故障を区別して判定できる。
その結果、一つのスイッチに対して判定回路を二つ設けても、スイッチ回路全体の故障率が増加することが無い。
また、スイッチのオフ状態において、ハーネス断線が検出でき、スイッチ回路の診断がリアルタイムでできる。 The first determination circuit obtains the switch state determined by the second determination circuit and the determination result of the disconnection of the harness via the communication line, and the switch determined by the first determination circuit is turned on / off. In addition, by finally determining the switch state together with the determination result of the disconnection of the harness, even if the erroneous determination result of the on or off state of the switch due to the failure of the second determination circuit is received, the disconnection of the harness, The failure of the second determination circuit can be distinguished and determined.
As a result, even if two determination circuits are provided for one switch, the failure rate of the entire switch circuit does not increase.
Moreover, in the OFF state of the switch, the harness disconnection can be detected, and the switch circuit can be diagnosed in real time.

以下本発明の実施の形態を説明する。
図１は実施の形態のスイッチ回路図である。
本スイッチ回路１は、一つのスイッチ３に対してエレクトロニクス・コントロール・ユニット（以下、ＥＣＵと略称する）５Ａ、５Ｂを備えている。
ＥＣＵ５Ａは、スイッチ３のオン、オフのスイッチ状態とハーネスの断線の有無を判定するマイクロコンピュータ（ＣＰＵ、以下、ＣＰＵと略称する）１０を有し、そのアナログ入力ポート１１には、定電圧電源Ｂ１（電圧値Ｖ１）に一端が接続するプルアップ抵抗Ｒ１を有する入力回路１２が付設されている。
同様に、ＥＣＵ５Ｂは、スイッチ３のオン、オフのスイッチ状態とハーネスの断線の有無を判定するＣＰＵ２０を有し、そのアナログ入力ポート２１には、定電圧電源Ｂ２（電圧値Ｖ２）に一端が接続するプルアップ抵抗Ｒ２を有する入力回路２２が付設されている。 Embodiments of the present invention will be described below.
FIG. 1 is a switch circuit diagram of the embodiment.
The switch circuit 1 includes electronic control units (hereinafter abbreviated as ECUs) 5A and 5B for one switch 3.
The ECU 5A includes a microcomputer (CPU, hereinafter abbreviated as CPU) 10 that determines whether the switch 3 is on or off and whether or not the harness is disconnected. The analog input port 11 includes a constant voltage power supply B1. An input circuit 12 having a pull-up resistor R1 connected at one end to (voltage value V1) is attached.
Similarly, the ECU 5B has a CPU 20 that determines whether the switch 3 is on or off and whether or not the harness is disconnected. One end of the ECU 5B is connected to the constant voltage power source B2 (voltage value V2). An input circuit 22 having a pull-up resistor R2 is attached.

スイッチ３の一方の端子は接地され、他方の端子にはハーネス７Ａ、７Ｂそれぞれの一端が接続される。ハーネス７Ａの他端は、入力回路１２に接続され、アナログ入力ポート１１に入力電圧値Ｖｉ１をバイアス印加する。またハーネス７Ｂの他端は、入力回路２２に接続され、アナログ入力ポート２１に入力電圧値Ｖｉ２をバイアス印加する。
ここで、定電圧電源Ｂ１、Ｂ２それぞれの電圧値は、例えばＶ１＞Ｖ２とする。また、プルアップ抵抗Ｒ１、Ｒ２の抵抗値は同じとする。
ＣＰＵ１０、２０はそれぞれ通信入出力ポート１３、２３を有し、通信線９で接続されている。ＣＰＵ２０は、入力電圧値Ｖｉ２にもとづきスイッチ状態、ハーネス断線の有無の第１次の判定を行い、第１次の判定の結果を通信線９によりＣＰＵ１０に転送する。
ＣＰＵ１０は、入力電圧値Ｖｉ１にもとづきスイッチ状態、ハーネス断線の有無の第１次の判定を行う。またＣＰＵ１０は、ＣＰＵ２０からの第１次の判定の結果とＣＰＵ１０自身の第１次の判定の結果を組み合わせて、最終的なスイッチ状態の判定と故障診断を行う。そして、最終的なスイッチ状態の判定に従い、制御出力ポート１５から制御対象３０へ制御信号を出力する。 One terminal of the switch 3 is grounded, and one end of each of the harnesses 7A and 7B is connected to the other terminal. The other end of the harness 7A is connected to the input circuit 12 and applies a bias to the input voltage value Vi1 to the analog input port 11. The other end of the harness 7B is connected to the input circuit 22 and biases the input voltage value Vi2 to the analog input port 21.
Here, the voltage values of the constant voltage power supplies B1 and B2 are, for example, V1> V2. The resistance values of the pull-up resistors R1 and R2 are the same.
The CPUs 10 and 20 have communication input / output ports 13 and 23, respectively, and are connected by a communication line 9. Based on the input voltage value Vi2, the CPU 20 performs a primary determination of the switch state and the presence / absence of harness disconnection, and transfers the result of the primary determination to the CPU 10 via the communication line 9.
Based on the input voltage value Vi1, the CPU 10 performs a first determination of the switch state and the presence / absence of harness disconnection. Further, the CPU 10 combines the result of the primary determination from the CPU 20 and the result of the primary determination of the CPU 10 itself to perform final switch state determination and failure diagnosis. Then, according to the final switch state determination, a control signal is output from the control output port 15 to the controlled object 30.

表１から表３に、ＣＰＵ１０、２０における入力電圧値Ｖｉ１、Ｖｉ２にもとづく、スイッチ状態、ハーネス断線の有無の第１次の判定を説明する。
表１から表３の二重罫線で区切った左側の欄は、スイッチ３のオン（ＳＷ ＯＮ）またはオフ（ＳＷ ＯＦＦ）状態時のＣＰＵ１０、２０への入力電圧値Ｖｉ１、Ｖｉ２を、それぞれ示す。 Tables 1 to 3 describe the primary determination of the switch state and the presence or absence of the harness disconnection based on the input voltage values Vi1 and Vi2 in the CPUs 10 and 20, respectively.
The columns on the left side separated by the double ruled lines in Tables 1 to 3 show the input voltage values Vi1 and Vi2 to the CPUs 10 and 20 when the switch 3 is on (SW ON) or off (SW OFF), respectively.

表１は、ハーネス７Ａ、７Ｂ共断線していない場合を示している。この場合、スイッチ３がオン状態では、アナログ入力ポート１１、２１は両方ともハーネス７Ａまたは７Ｂを介して接地され、入力電圧値Ｖｉ１、Ｖｉ２とも０Ｖとなる。スイッチ３がオフ状態では、定電圧電源Ｂ１からプルアップ抵抗Ｒ１、ハーネス７Ａ、７Ｂ、プルアップ抵抗Ｒ２を介して定電圧電源Ｂ２に電流が流れ、入力電圧値Ｖｉ１、Ｖｉ２は、両方ともＶ３（＝（Ｖ１＋Ｖ２）／２）となる。

Figure 2006214730
Table 1 shows a case where the harnesses 7A and 7B are not disconnected. In this case, when the switch 3 is in the on state, the analog input ports 11 and 21 are both grounded via the harness 7A or 7B, and the input voltage values Vi1 and Vi2 are both 0V. When the switch 3 is in the off state, current flows from the constant voltage power supply B1 to the constant voltage power supply B2 via the pull-up resistor R1, the harnesses 7A and 7B, and the pull-up resistor R2, and both of the input voltage values Vi1 and Vi2 are V3 ( = (V1 + V2) / 2).
Figure 2006214730

表２は、ハーネス７Ａが断線し、ハーネス７Ｂが断線していない場合を示している。この場合、スイッチ３がオン状態では、ハーネス７Ａが断線しているのでアナログ入力ポート１１は接地されず、入力電圧値Ｖｉ１は定電圧電源Ｂ１の電圧値Ｖ１となる。それに対し、アナログ入力ポート２１はハーネス７Ｂを介して接地され、入力電圧値Ｖｉ２は０Ｖとなる。
スイッチ３がオフ状態では、ハーネス７Ａが断線しているので定電圧電源Ｂ１から定電圧電源Ｂ２への電流は生じず、入力電圧値Ｖｉ１は定電圧電源Ｂ１の電圧値Ｖ１となる。同様に入力電圧値Ｖｉ２は定電圧電源Ｂ２の電圧値Ｖ２となる。

Figure 2006214730
Table 2 shows a case where the harness 7A is disconnected and the harness 7B is not disconnected. In this case, when the switch 3 is on, the harness 7A is disconnected, so the analog input port 11 is not grounded, and the input voltage value Vi1 becomes the voltage value V1 of the constant voltage power supply B1. On the other hand, the analog input port 21 is grounded via the harness 7B, and the input voltage value Vi2 becomes 0V.
When the switch 3 is off, the harness 7A is disconnected, so no current is generated from the constant voltage power supply B1 to the constant voltage power supply B2, and the input voltage value Vi1 becomes the voltage value V1 of the constant voltage power supply B1. Similarly, the input voltage value Vi2 becomes the voltage value V2 of the constant voltage power supply B2.
Figure 2006214730

表３は、ハーネス７Ａが断線しておらず、ハーネス７Ｂが断線している場合を示している。この場合、スイッチ３がオン状態では、ハーネス７Ａは断線していないのでアナログ入力ポート１１はハーネス７Ａを介して接地され、入力電圧値Ｖｉ１は０Ｖとなる。それに対し、アナログ入力ポート２１はハーネス７Ｂが断線しているのでアナログ入力ポート２１は接地されず、入力電圧値Ｖｉ１は定電圧電源Ｂ２の電圧値Ｖ２となる。
スイッチ３がオフ状態では、ハーネス７Ｂが断線しているので定電圧電源Ｂ１から定電圧電源Ｂ２への電流は生じず、入力電圧値Ｖｉ１は定電圧電源Ｂ１の電圧値Ｖ１となる。同様に入力電圧値Ｖｉ２は定電圧電源Ｂ２の電圧値Ｖ２となる。

Figure 2006214730
Table 3 shows a case where the harness 7A is not disconnected and the harness 7B is disconnected. In this case, when the switch 3 is on, the harness 7A is not disconnected, so the analog input port 11 is grounded via the harness 7A, and the input voltage value Vi1 becomes 0V. On the other hand, the analog input port 21 is not grounded because the harness 7B is disconnected, and the input voltage value Vi1 becomes the voltage value V2 of the constant voltage power supply B2.
When the switch 3 is off, the harness 7B is disconnected, so no current is generated from the constant voltage power supply B1 to the constant voltage power supply B2, and the input voltage value Vi1 becomes the voltage value V1 of the constant voltage power supply B1. Similarly, the input voltage value Vi2 becomes the voltage value V2 of the constant voltage power supply B2.
Figure 2006214730

また、表１から表３の二重罫線で区切った右側の２欄は、それぞれの場合におけるＣＰＵ１０におけるスイッチ状態またはハーネスの断線の第１次の判定結果（表中、「ＣＰＵ１０の判定」と表示）と、ＣＰＵ２０におけるスイッチ状態またはハーネスの断線の第１次の判定結果（表中、「ＣＰＵ２０の判定」と表示）を示す。表中、スイッチ３がオン状態と判定の場合は「ＯＮ」、オフ状態と判定の場合は「ＯＦＦ」、ハーネス断線と判定の場合は「ＮＧ」と表示してある。
ＣＰＵ１０では、入力電圧値Ｖｉ１が、０Ｖの場合スイッチ３がオン状態と判定、Ｖ３の場合はオフ状態と判定、Ｖ１の場合はハーネス断線と判定する。
ＣＰＵ２０では、入力電圧値Ｖｉ２が、０Ｖの場合スイッチ３がオン状態と判定、Ｖ３の場合はオフ状態と判定、Ｖ２の場合はハーネス断線と判定する。 In addition, the two columns on the right side separated by the double ruled lines in Tables 1 to 3 display the first determination result of the switch state or the disconnection of the harness in the CPU 10 in each case (“Judgment of CPU 10” in the table). ), And the first determination result (displayed as “determination of CPU 20” in the table) of the switch state in the CPU 20 or the disconnection of the harness. In the table, “ON” is displayed when the switch 3 is determined to be in an on state, “OFF” is determined when it is determined as an off state, and “NG” is displayed when it is determined that the harness is disconnected.
In the CPU 10, when the input voltage value Vi1 is 0V, it is determined that the switch 3 is in an on state, when it is V3, it is determined as an off state, and when it is V1, it is determined that the harness is disconnected.
In the CPU 20, when the input voltage value Vi2 is 0V, it is determined that the switch 3 is in the on state, when it is V3, it is determined as the off state, and when it is V2, it is determined that the harness is disconnected.

ＣＰＵ１０は、ＣＰＵ２０から通信線９を介して、ＣＰＵ２０の上記第１次の判定結果を受信し、入力電圧値Ｖｉ１にもとづく上記第１次の判定結果と合わせて、表４のようにスイッチ３のオン、オフ状態の最終判定と故障診断を行う。

Figure 2006214730
The CPU 10 receives the first determination result of the CPU 20 from the CPU 20 via the communication line 9 and combines the first determination result based on the input voltage value Vi1 with the switch 3 as shown in Table 4. Perform final determination of on and off states and fault diagnosis.
Figure 2006214730

表４に示したように、ＣＰＵ１０が故障した場合を除いた上記９ケースに対して、ＣＰＵ１０、２０それぞれの第１次の判定結果をＣＰＵ１０で組み合わせて判定する。
例えば、第１次の判定結果において、ＣＰＵ１０、２０の両方の判定が「ＯＮ」または「ＯＦＦ」で一致していれば、故障診断は「正常」と判定し、スイッチ状態は第１次の判定通りとする。
第１次の判定結果において、ＣＰＵ１０、２０一方の判定が「ＯＮ」で、他方が「ＮＧ」の場合は、「ＮＧ」と判定した側のＣＰＵを含むＥＣＵ側ハーネスの断線と故障診断し、スイッチ状態は「ＯＮ」と最終判定する。 As shown in Table 4, the CPU 10 determines the first determination results of the CPUs 10 and 20 in combination with the nine cases except for the case where the CPU 10 fails.
For example, if both the determinations of the CPUs 10 and 20 match “ON” or “OFF” in the first determination result, the failure diagnosis is determined as “normal”, and the switch state is determined as the first determination. Street.
If the determination of one of the CPUs 10 and 20 is “ON” and the other is “NG” in the first determination result, the ECU side harness including the CPU determined to be “NG” is diagnosed as being broken, The switch state is finally determined as “ON”.

第１次の判定結果において、ＣＰＵ１０、２０の両方の判定が「ＮＧ」の場合は、一方のハーネスの断線でスイッチがオフの状態と、両方のハーネスが断線していてスイッチ状態の判定不能（ＮＧ）の場合が有り得るので、安全側に最終判定不能（ＮＧ）とする。
第１次の判定結果において、ＣＰＵ１０、２０一方の判定が「ＯＮ」で、他方が「ＯＦＦ」と食い違う場合は、ＣＰＵ２０が異常と判定し、スイッチ状態はＣＰＵ１０の第１次の判定通りとする。
また、第１次の判定結果において、ＣＰＵ１０、２０一方の判定が「ＯＦＦ」で、他方が「ＮＧ」の場合は、両方のＣＰＵが正常なときにこのような第１次判定結果の組み合わせは有り得ないのでＣＰＵ２０の異常と判定し、スイッチ状態はＣＰＵ１０の判定どおりとする。ただし、ＣＰＵ１０が「ＮＧ」と判定しているときは、スイッチ状態のオン、オフ判定ができないので最終判定は不能（ＮＧ）とする。 In the first determination result, when both of the determinations of the CPUs 10 and 20 are “NG”, the switch is in an off state due to the disconnection of one harness, and the switch state cannot be determined because both the harnesses are disconnected ( NG), there is a possibility that the final judgment is impossible (NG) on the safe side.
In the first determination result, when one of the CPUs 10 and 20 is “ON” and the other is “OFF”, the CPU 20 determines that the abnormality is present, and the switch state is the same as the first determination of the CPU 10. .
In the first determination result, when one of the CPUs 10 and 20 is “OFF” and the other is “NG”, such a combination of the first determination results is obtained when both CPUs are normal. Since there is no possibility, it is determined that the CPU 20 is abnormal, and the switch state is as determined by the CPU 10. However, when the CPU 10 determines “NG”, the final determination cannot be made (NG) because the ON / OFF determination of the switch state cannot be performed.

以上のように、スイッチ３のオン、オフ状態の最終的な判定と、スイッチ回路１の正常、ハーネス７Ａ、７Ｂのどちら側のハーネスの断線か、ＣＰＵ２０の故障の診断ができる。
表４のケース８は、二重故障であり、その状態に至るまでにまず単一故障を経由することが考えられるので、単一故障の段階で診断をすることができる。
本実施の形態のＣＰＵ１０は本発明の第１の判定回路を、ＣＰＵ２０は第２の判定回路を構成する。
なお、入力回路１２は本発明の第１の入力回路に、入力回路２２は第２の入力回路に、ハーネス７Ａは第１のハーネスに、ハーネス７Ｂは第２のハーネスに対応する。 As described above, the final determination of the ON / OFF state of the switch 3 and the normality of the switch circuit 1, the disconnection of the harness on either side of the harnesses 7A and 7B, or the failure of the CPU 20 can be diagnosed.
Case 8 in Table 4 is a double failure, and it is conceivable that a single failure is first passed before reaching the state, so that diagnosis can be made at the single failure stage.
The CPU 10 of the present embodiment constitutes a first determination circuit of the present invention, and the CPU 20 constitutes a second determination circuit.
The input circuit 12 corresponds to the first input circuit of the present invention, the input circuit 22 corresponds to the second input circuit, the harness 7A corresponds to the first harness, and the harness 7B corresponds to the second harness.

以上のように本実施例によれば、ＣＰＵ２０の故障とハーネス断線を区別して判定できるので、ＣＰＵ１０の最終判定結果を用いて、例えばスイッチ３の制御対象３０の起動、停止の操作に対するスイッチ回路１の耐故障性が向上する。
また、スイッチ３のオフ状態においても、ハーネスの断線、ＣＰＵ２０の異常を区別して診断できるので、操作者によるスイッチ３の試験的なオフ状態→オン状態、オン状態→オフ状態への操作をしなくても、スイッチ回路１の診断ができ、診断のリアルタイム性が向上する。
その結果、例えば緊急時にのみスイッチをオン状態とするシステムに対して、スイッチのオン動作が必要な緊急時に至る前の通常のオフ状態において、ハーネスの断線やＣＰＵの故障を事前に検出できる。 As described above, according to the present embodiment, since the failure of the CPU 20 and the harness disconnection can be distinguished and determined, the switch circuit 1 for the operation of starting and stopping the control target 30 of the switch 3, for example, using the final determination result of the CPU 10 Improved fault tolerance.
In addition, even when the switch 3 is in the off state, the disconnection of the harness and the abnormality of the CPU 20 can be distinguished and diagnosed, so that the operator does not operate the switch 3 in a trial off state → on state or on state → off state. However, the switch circuit 1 can be diagnosed and the real-time property of the diagnosis is improved.
As a result, for example, in a system in which the switch is turned on only in an emergency, the disconnection of the harness or the CPU failure can be detected in advance in the normal off state before the emergency that requires the switch on operation.

本発明の実施の形態のスイッチ回路図である。It is a switch circuit diagram of an embodiment of the invention.

符号の説明Explanation of symbols

１ スイッチ回路
３ スイッチ
５Ａ、５Ｂ エレクトロニクス・コントロール・ユニット
７Ａ、７Ｂ ハーネス
９ 通信線
１０、２０ マイクロコンピュータ
１１、２１ アナログ入力ポート
１２、２２ 入力回路
１３、２３ 通信入出力ポート
１５ 制御出力ポート
３０ 制御対象
DESCRIPTION OF SYMBOLS 1 Switch circuit 3 Switch 5A, 5B Electronics control unit 7A, 7B Harness 9 Communication line 10, 20 Microcomputer 11, 21 Analog input port 12, 22 Input circuit 13, 23 Communication input / output port 15 Control output port 30 Control object

Claims (3)

一つのスイッチに対して、第１および第２の判定回路を設け、該第１および第２の判定回路には、互いに異なる電圧値にバイアスされた第１の入力回路と第２の入力回路をそれぞれに付設し、
前記スイッチの一方の端子は接地され、
前記スイッチの他方の端子は、第１のハーネスで前記第１の入力回路に接続されるとともに、第２のハーネスで前記第２の入力回路に接続され、
前記第１および第２の判定回路との間は、通信線で接続され、
前記第１および第２の判定回路は、入力された電圧値により前記スイッチのオン、オフのスイッチ状態とハーネス断線の有無の第１次の判定をし、
前記第１の判定回路は、当該第１の判定回路における第１次の判定結果と、前記通信線を介して入手した前記第２の判定回路における第１次の判定結果を組み合わせて、最終的な前記スイッチのオン、オフ状態の判定と故障診断を行うことを特徴とするスイッチ回路。 A first determination circuit and a second determination circuit are provided for one switch, and the first and second determination circuits include a first input circuit and a second input circuit biased to different voltage values. Attached to each,
One terminal of the switch is grounded,
The other terminal of the switch is connected to the first input circuit with a first harness, and is connected to the second input circuit with a second harness,
The first and second determination circuits are connected by a communication line,
The first and second determination circuits perform a first determination on whether the switch is on or off based on the input voltage value and whether or not the harness is disconnected.
The first determination circuit combines the first determination result in the first determination circuit and the first determination result in the second determination circuit obtained via the communication line, and finally A switch circuit that performs on-off / off-state determination and fault diagnosis. 前記第１および第２の入力回路はそれぞれ、互いに異なる電圧値の定電圧電源に接続されたプルアップ抵抗により前記バイアスされていることを特徴とする請求項１に記載のスイッチ回路。 2. The switch circuit according to claim 1, wherein each of the first and second input circuits is biased by a pull-up resistor connected to a constant voltage power source having a different voltage value. 一つのスイッチに対して、第１および第２の判定回路を設け、該第１および第２の判定回路には、互いに異なる電圧値Ｖ１、Ｖ２にバイアスされた第１の入力回路と第２の入力回路をそれぞれに付設し、前記スイッチの一方の端子は接地され、前記スイッチの他方の端子は、第１のハーネスで前記第１の入力回路に接続されるとともに、第２のハーネスで前記第２の入力回路に接続されたスイッチ回路における故障診断方法であって、
前記各判定回路に入力された電圧値が０の場合前記スイッチがオン状態、前記判定回路に入力された電圧値がＶ１とＶ２の中間値の場合前記スイッチがオフ状態、前記判定回路に入力された電圧値がＶ１またはＶ２の場合ハーネス断線との第１次の判定をし、
前記第１の判定回路では、さらに両方の判定回路の間において前記スイッチのオン、オフ状態の第１次の判定結果が異なるときは、第２の判定回路の故障と判定することを特徴とするスイッチ回路における故障診断方法。 A first switch and a second determination circuit are provided for one switch. The first and second determination circuits include a first input circuit biased to different voltage values V1 and V2, and a second input circuit. An input circuit is provided for each, and one terminal of the switch is grounded, and the other terminal of the switch is connected to the first input circuit by a first harness, and the second harness is connected to the first circuit. A fault diagnosis method in a switch circuit connected to an input circuit of
When the voltage value input to each determination circuit is 0, the switch is turned on. When the voltage value input to the determination circuit is an intermediate value between V1 and V2, the switch is turned off and input to the determination circuit. When the measured voltage value is V1 or V2, the primary determination is made that the harness is disconnected,
The first determination circuit further determines that a failure of the second determination circuit occurs when the first determination result of the on / off state of the switch differs between both determination circuits. Fault diagnosis method for switch circuit.
JP2005024778A 2005-02-01 2005-02-01 Switching circuit and failure diagnosis method of same Withdrawn JP2006214730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005024778A JP2006214730A (en) 2005-02-01 2005-02-01 Switching circuit and failure diagnosis method of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005024778A JP2006214730A (en) 2005-02-01 2005-02-01 Switching circuit and failure diagnosis method of same

Publications (1)

Publication Number Publication Date
JP2006214730A true JP2006214730A (en) 2006-08-17

Family

ID=36978101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005024778A Withdrawn JP2006214730A (en) 2005-02-01 2005-02-01 Switching circuit and failure diagnosis method of same

Country Status (1)

Country Link
JP (1) JP2006214730A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180053154A (en) * 2016-11-11 2018-05-21 현대오트론 주식회사 An apparatus and a method for testing a failure of resistive sensors
JP2021015689A (en) * 2019-07-11 2021-02-12 ローム株式会社 Semiconductor integrated circuit for switch monitoring

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180053154A (en) * 2016-11-11 2018-05-21 현대오트론 주식회사 An apparatus and a method for testing a failure of resistive sensors
KR101887903B1 (en) 2016-11-11 2018-09-06 현대오트론 주식회사 An apparatus and a method for testing a failure of resistive sensors
JP2021015689A (en) * 2019-07-11 2021-02-12 ローム株式会社 Semiconductor integrated circuit for switch monitoring
JP7236342B2 (en) 2019-07-11 2023-03-09 ローム株式会社 Semiconductor integrated circuit for switch monitoring

Similar Documents

Publication Publication Date Title
JP4967433B2 (en) Switch failure detection circuit
US9061418B2 (en) Control system equipped with detachable control panel
JP6046404B2 (en) Display device
US20130241563A1 (en) Method for Detecting a Fault of an Operating Switch for initiating a Vehicle Function of a Vehicle and Operating Switch for Carrying Out the Method
US20080246344A1 (en) Arrangement for failsafe evaluation of a position encoder
US8432060B2 (en) Device for the electric actuation of a safety-critical system
US10787135B2 (en) Switching circuit, failure detection method therefor, and control apparatus
WO2017149625A1 (en) Relay substrate and sensor device
JP2007067540A (en) Dual system switch
JP2006214730A (en) Switching circuit and failure diagnosis method of same
EP2031357A1 (en) A universal input/output module
KR101224523B1 (en) Sensing circuit for mailfunction of data line of multi-drop communication circuit
JP4802971B2 (en) Analog output device
JP2006209470A (en) Input module
JP2008017406A (en) Relay drive controller
KR101394815B1 (en) Circuit device for power supply rescue of integrated controller
KR101554249B1 (en) Total dual type control system based on detection of abnormal state at a control point and Control method thereof
WO2022181705A1 (en) Disconnection detection device and control device
JP2008026280A (en) Controller
JP6629474B1 (en) Signal switching device
JP7322742B2 (en) Fail-safe controller
WO2020184407A1 (en) Power feed control device, power feed control system, and power feed control method
JP5511475B2 (en) Signal processing system and signal source unit and signal processing unit used therefor
CN109143113B (en) Method, device and system for monitoring power supply of PCIE external plug-in card
US11269007B2 (en) Method for diagnosing a bias supply for an acquiring system comprising a matrix-array interface device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080912

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090910