JP2006209533A - Restoring method of apparatus - Google Patents
Restoring method of apparatus Download PDFInfo
- Publication number
- JP2006209533A JP2006209533A JP2005021649A JP2005021649A JP2006209533A JP 2006209533 A JP2006209533 A JP 2006209533A JP 2005021649 A JP2005021649 A JP 2005021649A JP 2005021649 A JP2005021649 A JP 2005021649A JP 2006209533 A JP2006209533 A JP 2006209533A
- Authority
- JP
- Japan
- Prior art keywords
- sub cpu
- main cpu
- cpu
- reset
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 58
- 238000012544 monitoring process Methods 0.000 claims abstract description 14
- 230000004044 response Effects 0.000 claims abstract description 13
- 230000005856 abnormality Effects 0.000 claims description 21
- 238000011084 recovery Methods 0.000 claims description 11
- 230000002159 abnormal effect Effects 0.000 abstract description 21
- 238000004891 communication Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Retry When Errors Occur (AREA)
Abstract
Description
本発明は、メインCPUとサブCPUと周辺IOから構成される装置の復旧方法に関するものである。 The present invention relates to a method for restoring a device composed of a main CPU, a sub CPU, and a peripheral IO.
従来のシステムにおいては、図7に示すように、メインCPU31が一定周期でサブCPU32の状態をシリアル通信経路により確認していた。サブCPU32の異常を検知するとリセット信号1を操作して、サブCPU32をリセットしていた。状態確認周期はメインCPU31の負荷を踏まえて、2分間隔としていた。通常想定されるエラーであれば、十分な確認周期であり、操作者に対しては、適切な復旧により異常が起こった事実を知らせないで復旧作業したり、異常状態を通知して復旧作業を促したりなどの処理が可能となる(特許文献1参照)。
しかし、外来ノイズ等の要因により、図7のサブCPU32がメインCPU31からのリセット信号1なしにリセット状態になる場合がある(本状態を以降、異常リセット状態と呼ぶ)。この異常リセット状態のときは、メインCPU31による状態確認周期の例えば最大2分間は装置の操作が出来ない状態が続くことになってしまうという問題があった。
However, due to factors such as external noise, the
また、装置が携帯電話機などのような折り畳み式端末の場合には、折り畳み開閉検出をサブCPU32で検出している。装置閉(畳んだ)状態では、消費電力削減のために、サブCPU32の状態確認を停止している。装置閉状態時に起きた異常リセット状態は、サブCPU32は既に異常状態なため、装置開を検出・通知する手段が無く、装置ハングとなってしまうという問題があった。
When the apparatus is a foldable terminal such as a cellular phone, the
従って、操作者は対処方法が解らない状態で、装置ハングが続くといった問題が生じていた。 Therefore, there has been a problem that the operator continues to hang the device without knowing how to deal with it.
本発明は、これらの問題を解決するため、メインCPUとサブCPU、更に、周辺IOから構成される装置において、メインCPUがサブCPUのリセット信号、マルチプレクス端子信号、更に、開閉信号を監視し、サブCPUなどを自動復旧するようにしている。 In order to solve these problems, the present invention monitors a reset signal, a multiplex terminal signal, and an opening / closing signal of a sub CPU in a device composed of a main CPU, a sub CPU, and a peripheral IO. The sub CPU and the like are automatically restored.
本願発明は、メインCPUとサブCPUと周辺IOからなる装置において、操作者がその対処方法が判らない状態で、装置異常状態が続くことを解消することが可能となる。 According to the present invention, in an apparatus composed of a main CPU, a sub CPU, and a peripheral IO, it is possible to eliminate the continued apparatus abnormal state without the operator knowing how to deal with it.
本発明は、メインCPUとサブCPU、更に、周辺IOから構成される装置において、メインCPUがサブCPUのリセット信号、マルチプレクス端子信号、更に、開閉信号を監視し、サブCPUなどを自動復旧し、操作者がその対処方法が判らない状態で、装置異常状態が続くのを解消した。 In the present invention, in a device composed of a main CPU, a sub CPU, and a peripheral IO, the main CPU monitors a reset signal, a multiplex terminal signal, and an open / close signal of the sub CPU, and automatically restores the sub CPU and the like. The problem that the device was in an abnormal state was solved without the operator knowing how to deal with it.
図1は、本発明のシステム構成図を示す。
図1において、メインCPU1は、プログラムに従い各種制御(例えば携帯電話機の場合には、電話通信制御、システム制御など)を行うものであって、全体を統括制御したり、本願発明でサブCPU2を監視して再起動したりなどするものであり、シリアルポート11、汎用アウトプットポート12、割込入力ポート13などを備えたものである。
FIG. 1 shows a system configuration diagram of the present invention.
In FIG. 1, a main CPU 1 performs various controls according to a program (for example, in the case of a cellular phone, telephone communication control, system control, etc.). The main CPU 1 performs overall control and monitors the
シリアルポート11は、メインCPU1がサブCPU2とシリアルにデータの送受信を行うものであって、ここでは、シリアル通信経路5を形成するためのポート(端子)である。
The
汎用アウトプットポート12は、メインCPU1がサブCPU2に向けて各種データや信号を出力するものであって、ここでは、リセット信号1をサブCPU2のリセットポートに向けて送出するものである。
The general-
割込入力ポート13は、各種の非同期の割込信号を入力させて取り込むものであって、ここでは、パネルの開閉信号8、リセット信号2、マルチプレクサ端子信号9などを取り込み、割込みでメインCPU1に通知するためのものである。
The interrupt input port 13 inputs various asynchronous interrupt signals and takes in them. Here, the panel open / close signal 8,
リセット信号1は、メインCPU1がサブCPU2に向けて送出するものであって、装置起動時にサブCPU2を初期化して起動したり、サブCPU2にソフトウェア復旧不可能な状態(リセット異常常態)が発生した場合に初期化しシステム復旧したりなどするものである。
The reset signal 1 is sent from the main CPU 1 to the
リセット信号2は、サブCPU2が周辺IO4に向けて出力し、当該周辺IO4を初期化して起動したりするための信号である(図1から図6参照)。
The
マルチプレクサ端子信号9は、サブCPU2からリセット信号2以外で、サブCPU2で異常発生時に送出する信号である(図5および図6参照)。
The
サブCPU2は、プログラムに従い各種制御(例えば携帯電話機の場合には、ユーザインタフェース、アプリケーションの制御など)を行うものであって、メインCPU1から送出されたリセット信号1でリセットされて起動されるCPUであり、ここでは、周辺IO4をリセットして起動および各種制御したり、パネルの開閉信号8が閉のときに省電力モードあるいは停止モードに遷移して電力を低減したりなどするものであり、シリアルポート14、リセットポート15、割込入力ポート16、汎用リセットアウトプットポート17、マルチプレクス端子18などから構成されるものである。
The
シリアルポート14は、サブCPU2がメインCPU1とシリアルにデータの送受信を行うものであって、ここでは、シリアル通信経路5を形成するためのポート(端子)である。
The
リセットポート15は、メインCPU1の汎用アウトプットポート12から出力されたリセット信号1を取り込み、当該サブCPU2をリセットして起動するためのものである(図2参照)。リセットポート15にリセット信号1が入力されると、当該サブCPU2をリセットして起動すると共に、リセット信号2を周辺IO4に送出する。リセット信号2には、メインCPU1からリセット信号1がサブCPU2のリセットポート15に入力されたときに出力する正常動作の場合と、当該サブCPU2に何らかの異常発生(例えば外部ノイズにより異常発生)した場合にメインCPU1からのリセット信号1なしに出力する場合とがある。ここでは、後者のリセット信号2の出力を、メインCPU1が監視して当該サブCPU2の異常と判定し、リセット信号1をサブCPU2に入力して当該サブCPU2の異常を復旧するようにしている(図3参照)。
The
割込入力ポート16は、サブCPU2に非同期に各種信号を入力するものであって、ここでは、パネルの非同期の開閉信号8を入力するものである。開閉信号8が閉のとき、サブCPU2はここでは、省電力モードあるいは停止モードに遷移して電力消費を低減するようにしている。開閉信号8は、サブCPU2の割込入力ポート16の他に、ここでは、メインCPU1の割込入力ポート13にも入力している。
The
汎用リセットアウトプットポート17は、サブCPU2が周辺IO4に向けてリセット信号を出力するものであって、ここでは、リセット信号2を周辺IO4に向けて送出するものである。
The general-purpose
マルチプレクス端子18は、サブCPU2がリセット信号2以外の異常時に送出する信号であるマルチプレクス端子信号9を送出する端子である(図5および図6参照)。マルチプレクス端子信号9は、ここでは、サブCPU2をSIC(システム・イン・チップ)化したもので、1本の信号端子に複数の機能を持たせ、システム構成に応じて、ソフトウェアにより必要な機能を選択するようにしたものであり、当該マルチプレクス端子信号9を、初期値とは別の状態になるように、ソフトウェアで操作し(設定し)、かつメインCPU1に接続して監視することにより、サブCPU2の異常リセット状態を監視するようにしている。メインCPU1が異常リセット状態を検出したときは、サブCPU2をリセットしてシステム復旧することが可能となる(図5および図6参照)。
The multiplex terminal 18 is a terminal that sends out a
開閉SW3は、図示外のパネルの開閉(あるいはパネルの回転、移動などによる開閉を含む)を検出するスイッチであって、ここでは、パネルの開閉信号8を出力するものである。パネルの開閉信号8は、既述したように、サブCPU2とメインCPU1とに非同期に割込入力ポート16,13に入力して通知するようにしている。
The opening / closing SW 3 is a switch for detecting opening / closing of a panel (not shown) (including opening / closing by rotation or movement of the panel), and outputs a panel opening / closing signal 8 here. As described above, the panel open / close signal 8 is inputted to the
周辺IO4は、サブCPU2からのリセット信号2、制御信号9などで制御される各種周辺IO(例えば携帯電話機の場合には、キーボード、表示LCD、カメラなど)である。
The peripheral IO 4 is various peripheral IOs controlled by the
パネル開閉信号8は、メインCPU1、サブCPU2、および汎用IO4から構成される装置が複数のパネルで構成されている場合(例えば携帯電話機)に、当該パネルが開閉(ここで、パネルを回転、移動して開閉する場合も含む)されたことを検出する信号である(図4参照)。
The panel open / close signal 8 is used to open / close the panel when the device composed of the main CPU 1,
次に、図2のフローチャートの順番に従い、図1の構成もとで装置の電源投入時の動作を詳細に説明する。 Next, according to the order of the flowchart of FIG. 2, the operation when the apparatus is turned on will be described in detail with the configuration of FIG.
図2は、本発明の動作説明フローチャート(その1)を示す。ここで、メインCPU1、サブCPU2、および周辺IO4は、図1、図2の同一番号のものと同一である。
FIG. 2 is a flowchart for explaining the operation of the present invention (part 1). Here, the main CPU 1, the
図2において、S1は、装置電源をONにする。これは、図1の構成でメインCPU1、サブCPU2、および周辺IO4などの全ての電源をONにする。電源がONになると、メインCPU1はサブCPU2にリセット信号1”L”を入力してリセット状態にセットし(S2)、更に、サブCPU2は全ての周辺IO4にリセット信号2”L”を入力してリセット状態にセットする(S3)。
In FIG. 2, S1 turns on the apparatus power. This turns on all the power sources such as the main CPU 1, the
S4は、メインCPU1を起動する。
S5は、メインCPU1がサブCPU2のリセット解除を行う。これは、メインCPU1がリセット信号1”H”をサブCPU2のリセットポート15に入力し、当該サブCPU2のリセット解除を行い、サブCPU2を起動する(S6)。この際(S6),サブCPU2のマルチプレクス端子信号を”H”に設定し、当該サブCPU2がリセット信号1以外の異常がない旨を設定しておく。
In S4, the main CPU 1 is activated.
In S5, the main CPU 1 cancels the reset of the
S7は、サブCPU2が周辺IO4のリセット解除を行う。これは、サブCPU2がリセット信号2”H”を周辺IO4に入力してリセット解除を行う(S7’)。
In S7, the
S8は、周辺IO4を起動する。これは、サブCPU4が図1の制御信号9で周辺IO4の起動を行う(S8’)。
S8 activates the peripheral IO4. This is because the sub CPU 4 activates the peripheral IO 4 with the
S9は、サブCPU2が起動完了通知をメインCPU1に通知(返答)する。これは、サブCPU2がシリアル通信経路5でメインCPU1に、起動完了通知を行う。
In S9, the
S10は、メインCPU1がタイマでN(ms)待ちする。例えばメインCPU1がタイマで100〜200ms(サブCPU2、周辺IO4のリセット解除、起動して起動完了通知を正常動作時に受信するまでに十分な時間)待って、次のS11に進む。
In S10, the main CPU 1 waits N (ms) with a timer. For example, the main CPU 1 waits for 100 to 200 ms with a timer (
S11は、サブCPU2が正常か判別する。これは、S9でサブCPU2からの起動完了通知をメインCPU1が受信し、サブCPU2の動作が正常か判別する。YESの場合には、メインCPU1は電源投入時にサブCPU2,周辺IO4をリセット、リセット解除、起動の初期動作が正常に完了したと判明したので、次のS12以降に進む。一方、NOの場合には、S5に戻り繰り返す。
In S11, it is determined whether the
以上によって、電源投入時に、メインCPU1を起動し、サブCPU2,周辺IO4をリセット状態にしてメインCPU1の起動が完了した時点でサブCPU1のリセットを解除して起動、更に、周辺IO4のリセットを解除して起動し、一連の初期化処理を完了することとなる。そして、メインCPU1は、S12以降の正常動作開始以降のサブCPU2などの異常監視を開始する。
As described above, when the power is turned on, the main CPU 1 is activated, the
S12は、タイマで1分待つ。
S13は、周期監視する。これは、メインCPU1がシリアル通信経路5を介してサブCPU2に動作正常か問い合わせる。
In S12, the timer waits for 1 minute.
In S13, the period is monitored. In this case, the main CPU 1 inquires of the
S14は、サブCPU2が自己状態を確認する。これは、サブCPU2がS13でメインCPU1から動作状態の確認の問い合わせに対応し、自己で動作正常かの診断を行い確認する。
In S14, the
S15は、正常か判別する。YESの場合には、サブCPU2が自己の動作状態を正常と確認したと判明したので、S16で正常応答をシリアル通信経路5でメインCPU1に返答し、メインCPU1はS17で当該正常応答を受信し、S12以降を繰り返す。一方、NOの場合には、サブCPU2が自己の動作状態を異常と確認したと判明したので、S18で異常応答をシリアル通信経路でメインCPU1に返答し、メインCPU1はS19で当該異常応答を受信し(更に、サブCPU2から1分以上経過(タイムオーバ)しても応答なしのときの異常応答を加え)、S20で2回目か判別する。そして、S20のYESのときに(B)、即ち既述したS5からS11でサブCPU2,周辺IO4の初期化処理を再度実行して装置の復旧を図る。S20のNOのときに、S21でタイマで1分待ち、S13以降を再実行する。
S15 determines whether it is normal. In the case of YES, since it is found that the
以上のS12からS21の周期監視ループで、メインCPU1は正常動作中のサブCPU2を所定時間毎(例えば1分周期毎)に動作状態の監視を行い、サブCPU2から正常応答でない異常応答および無応答が2回目となったときに当該サブCPU2の異常と判定し、サブCPU2および周辺IO4の初期化処理を行い、装置の動作の復旧を自動的に行うことが可能となる。
In the cycle monitoring loop from S12 to S21 described above, the main CPU 1 monitors the operating state of the
次に、図3のフローチャートの順番に、図1の構成のもとで、サブCPU2がメインCPU1からのリセット信号1以外(例えば外部ノイズなど)でリセット信号2を周辺IO4に送出したときに当該リセット信号2を監視し、サブCPU2の異常と判定し、サブCPU2および周辺IO4を再起動して復旧するときの動作を詳細に説明する。
Next, in the order of the flowchart of FIG. 3, when the
図3は、本発明の動作説明フローチャート(その2)を示す。ここで、メインCPU1、サブCPU2、および周辺IO4は、図1、図2の同一番号のものと同一である。
FIG. 3 shows a flowchart (part 2) for explaining the operation of the present invention. Here, the main CPU 1, the
図3において、S31は、サブCPU2がリセットされる。これは、ノイズ(外部ノイズ)あるいはハードウェア異常でサブCPU2がリセットされる。
In FIG. 3, in S31, the
S32は、周辺IO4をリセットする。これは、S31でリセットされたサブCPU2がリセット信号2”L”を周辺IO4に送出して当該周辺IO4をリセット状態にする。
S32 resets the peripheral IO4. This is because the
S33は、周辺IO4のリセット解除する。これは、サブCPU2がリセット信号2”H”を周辺IO4に送出し、S32’でリセット状態にしたのを解除する。
S33 releases the reset of the peripheral IO4. This cancels the state in which the
S34は、メインCPU1がサブCPU2から周辺IO4に送出されたリセット信号2”L”(リセット解除)を検出する。
In S34, the main CPU 1 detects the
S35は、メインCPU1が割り込み処理でS34で検出したサブCPU2のリセット信号2を取り込む。そして、当該取り込んだサブCPU2から送出されたリセット信号2が、当該メインCPU1がサブCPU2に送出したリセット信号1によって送出されたものでないかチェックし、当該リセット信号1によるものではないと判明したときに、図2の(B)でS5以降の処理で、サブCPU2,周辺IO4の初期化を再度実行し、復旧を図る。
In S35, the main CPU 1 takes in the
以上によって、サブCPU2が外部ノイズによる影響やハードウェア異常によってリセット信号2を周辺IO4に向けて送出したことを、メインCPU1が割込みで非同期に検出すると、サブCPU2,周辺IO4について、既述した図2のS5以降の初期化処理を行って自動復旧することが可能となる。これにより、メインCPU1は1分間隔で2回目のサブCPU2の異常を検出する2分間を待つこと無く、当該サブCPU2が外部ノイズやハードウェア異常などによりリセット信号2を周辺IO4に送出すると、即座に当該異常検出してサブCPU2,周辺IO4を自動的に再初期化設定して復旧を迅速に図ることが可能となる。
As described above, when the main CPU 1 detects that the
次に、図4のフローチャートの順番に、図1の構成のもとで、サブCPU2に加えてメインCPU1がパネルの開閉を検出し、メインCPU1がサブCPU2を監視し異常検出時に自動的にサブCPU2および周辺IO4を再起動して復旧するときの動作を詳細に説明する。
Next, in the order of the flowchart of FIG. 4, in the configuration of FIG. 1, in addition to the
図4は、本発明の動作説明フローチャート(その3)を示す。ここで、メインCPU1、サブCPU2は、図1、図2の同一番号のものと同一である。パネルは、図1の図示外のもであって、図1で構成される装置が2つのパネルを連結して構成され、当該パネルを折りたたんで閉にしたり、2つのパネルを水平に移動させて重ねて閉にしたりするものである。
FIG. 4 is a flowchart for explaining the operation of the present invention (part 3). Here, the main CPU 1 and the
図4において、S41は、利用者が装置のパネルを開にし、動作状態指示する。
S42、S43は、サブCPU2およびメインCPU1がS41のパネルの開信号をそれぞれ検出する。
In FIG. 4, in S41, the user opens the panel of the apparatus and instructs the operation state.
In S42 and S43, the
S44は、サブCPU2が通常モードに移行する。これは、パネルが閉のときはサブCPU2は省電力モード(例えばクロック停止、スタンバイ状態)にあるので、パネルが閉から開にされたときに、省電力モードから通常モードの動作状態に移行する。
In S44, the
S45は、メインCPU1が割込み処理でパネルの開信号を非同期に取り込み、図2の周期監視ループの処理を開始する。 In S45, the main CPU 1 asynchronously captures the panel open signal by interrupt processing, and starts the processing of the cycle monitoring loop of FIG.
以上のS41からS45によって、装置を構成するパネルが閉から開(正常動作状態指示)にされると、サブCPU2が省電力モードから通常モードの動作状態に移行すると共に、メインCPU1が割込みでパネルが閉から開になったことを非同期に検出して既述した図2の周期監視ループの処理を再開し、メインCPU1がサブCPU2の周期監視を開始する。
When the panel constituting the apparatus is changed from closed to open (normal operation state instruction) by the above S41 to S45, the
S51は、利用者が装置のパネルを開から閉にし、停止状態指示する。
S52は、サブCPU2がS51のパネルの閉信号を検出する。
In S51, the user closes the panel of the apparatus from open to instruct the stop state.
In S52, the
S53は、閉検出通知を行う。これは、サブCPU2がパネルの閉検出通知をメインCPU1へシリアル通信経路5を介して送信する。
In S53, a close detection notification is performed. This is because the
S55は、省電力モード移行通知を行う。これは、サブCPU2が省電力モードへの移行する旨を、シリアル通信経路5を介してメインCPU1に通知する。省電力モードは、サブCPU2のクロック停止、あるいはスタンバイ状態である。
In S55, a power saving mode transition notification is performed. This notifies the main CPU 1 via the serial communication path 5 that the
S57は、サブCPU2が省電力モードへ移行する。これにより、サブCPU2の電力消費が低減される。
In S57, the
S55、S56は、メインCPU1がサブCPU2からのパネルの閉検出、省電力モード移行の通知をそれぞれ受信する。
In S55 and S56, the main CPU 1 receives panel close detection and power saving mode notification from the
S58は、メインCPU1が周期監視ループの処理停止する。これは、サブCPU2がS57で省電力モードに移行したことに対応して、メインCPU1が当該サブCPU2の周期監視を停止する。
In S58, the main CPU 1 stops the process of the period monitoring loop. This corresponds to the
以上によって、装置を構成するパネルが閉状態の時に、サブCPU2が何らかの異常状態となり、開を検出出来なくてもメインCPU1で開を検出し、周期監視を開始し、サブCPU2の異常を検出すると前述S5以降の初期化処理を行って自動復旧することが可能となる。
As described above, when the panel constituting the apparatus is in the closed state, the
図5は、本発明の動作説明フローチャート(その4)を示す。ここで、メインCPU1、サブCPU2、および周辺IO4は、図1、図2の同一番号のものと同一である。
FIG. 5 shows a flowchart (part 4) for explaining the operation of the present invention. Here, the main CPU 1, the
図5において、S61は、サブCPU2の部分リセットされる。これは、ノイズ(外部ノイズ)やハードウェアの部分異常で部分リセットされる(図6参照)。このサブCPU2の部分リセットでは、既述した周辺IO4に送出してリセットするリセット信号2は、ここでは、”H”レベルで変化しない。従って、当該リセット信号2では装置の障害が復旧できないような部分リセット異常により装置の障害を検出して、復旧させるものである。
In FIG. 5, S <b> 61 is partially reset of the
S62は、マルチプレクス端子信号を初期化する。これは、ハードウェアによりサブCPU2のマルチプレクス端子信号を初期化し、そのときに出力されるマルチプレクス端子信号”L”を割込みでメインCPU1に通知する。
S62 initializes the multiplexed terminal signal. This initializes the multiplex terminal signal of the
S63は、メインCPU1が割込みでマルチプレクス端子信号”L”を検出する。
S64は、割込み処理で、既述した図2の(B)のS5以降で、サブCPU2,周辺IO4の初期化処理を実行し、復旧を図る。
In S63, the main CPU 1 detects the multiplex terminal signal “L” by interruption.
S64 is an interruption process, and the initialization process of the
以上によって、外部ノイズやハードウェア異常による部分リセット(リセット信号2に表れない異常)について当該サブCPU2が持つマルチプレクス端子信号を、メインCPU1が割込みで検出し、割込処理で既述した図2のS5以降で初期化処理を再実行してサブCPU2、周辺IO4を再起動して復旧を迅速に図ることが可能となる。
As described above, the main CPU 1 detects the multiplex terminal signal of the
図6は、本発明の説明図を示す。これは、既述したサブCPU2のマルチプレクス端子信号を説明する図であって、サブCPU2が持つ部分リセットの様子を模式的に表したものである。サブCPU2を構成するリセット制御回路がメインCPU1からリセット信号1を受信すると、右側のリセット信号2を周辺IO4に送出してリセット、初期化を行う。リセット制御回路は、更に、外部ノイズや内部のハードウェアエラーなどの部分エラーについて部分リセット信号を生成し、例えばCPU,ペリフェラル1(例、シリアルポート)、ペリフェラル2(例、割込ポート)、ペリフェラル(例、汎用アウトプットポート)、IO端子設定(マルチプレクス端子)などの部分リセット信号を送出するように構成されている。ここでは、IO端子設定(マルチプレクス端子)から送出されるマルチプレクス端子信号を使用する。端子機能はソフトウェアにより任意に選択設定することが可能であるので、本願では、マルチプレクス端子信号を初期値とは異なる状態になるように設定している。
FIG. 6 is an explanatory diagram of the present invention. This is a diagram for explaining the multiplexed terminal signal of the
本発明は、メインCPUとサブCPU、更に、周辺IOから構成される装置において、メインCPUがサブCPUのリセット信号、マルチプレクス端子信号、更に、開閉信号を監視し、サブCPUなどを自動復旧し、操作者がその対処方法が判らない状態で、装置異常状態が続くのを解消することが可能となる。 In the present invention, in a device composed of a main CPU, a sub CPU, and a peripheral IO, the main CPU monitors a reset signal, a multiplex terminal signal, and an open / close signal of the sub CPU, and automatically restores the sub CPU and the like. Thus, it is possible to eliminate the continued device abnormal state when the operator does not know how to deal with the problem.
1:メインCPU
2:サブCPU
3:開閉SW
4:周辺IO
5:シリアル通信経路
8:開閉信号
9:制御信号
11、14:シリアルポート
12,17:汎用アウトプットポート
13,16:割込入力ポート
15:リセットポート
18:マルチプレクス端子
1: Main CPU
2: Sub CPU
3: Open / close SW
4: Peripheral IO
5: Serial communication path 8: Open / close signal 9:
Claims (3)
前記サブCPUから前記周辺IOに出力して起動させるリセット信号のうち、前記メインCPUからの指示以外で送出されるリセット信号を監視して検出するステップと、
前記メインCPUが監視して前記リセット信号を検出したときに、前記サブCPUを再起動させるステップと、
前記再起動に対応して前記サブCPUが再起動して復旧するステップと
を有する装置の復旧方法。 In the recovery method of the device composed of the main CPU, sub CPU and peripheral IO,
Monitoring and detecting a reset signal other than an instruction from the main CPU among reset signals output from the sub CPU to the peripheral IO and activated;
Re-starting the sub CPU when the main CPU monitors and detects the reset signal;
A recovery method of the apparatus, comprising: a step of restarting and recovering the sub CPU in response to the restart.
前記メインCPUと前記サブCPUの配置された装置を構成するパネルが開閉されたことを検出するステップと、
前記パネルが閉と検出され、開と検出される迄の間、前記サブCPUを省電力モードあるいは停止モードに移行させるステップと、
前記パネルが開と検出され、閉と検出される迄の間,前記メインCPUが前記サブCPUの状態を監視、および閉と検出され、開と検出される迄の間、前記メインCPUが前記サブCPUの状態の監視を停止するステップと、
前記メインCPUが前記サブCPUの監視中に異常を検出したときに、当該サブCPUを再起動させるステップと、
前記再起動に対応して前記サブCPUが再起動して復旧するステップと
を有する装置の復旧方法。 In the recovery method of the device composed of the main CPU, sub CPU and peripheral IO,
Detecting that the panel constituting the apparatus in which the main CPU and the sub CPU are arranged is opened and closed;
A step of shifting the sub CPU to a power saving mode or a stop mode until the panel is detected as being closed and being detected as being opened;
The main CPU monitors the state of the sub CPU until the panel is detected as open and closed, and the main CPU is detected as closed until the main CPU is detected as open. Stopping monitoring of the state of the CPU;
Restarting the sub CPU when the main CPU detects an abnormality during monitoring of the sub CPU;
A recovery method of the apparatus, comprising: a step of restarting and recovering the sub CPU in response to the restart.
前記サブCPUから前記周辺IOに出力してリセットさせるリセット信号が送出されない、当該サブCPUの部分異常時に送出されるマルチプレクス端子信号を、前記メインCPUが監視するステップと、
前記メインCPUが前記マルチプレクス端子信号を検出したときに、前記サブCPUを再起動させるステップと、
前記再起動に対応して前記サブCPUが再起動して復旧するステップと
を有する装置の復旧方法。 In the recovery method of the device composed of the main CPU, sub CPU and peripheral IO,
The main CPU monitors a multiplex terminal signal sent when the sub CPU does not send a reset signal to be output and reset from the sub CPU to the peripheral IO;
Restarting the sub CPU when the main CPU detects the multiplex terminal signal;
A recovery method of the apparatus, comprising: a step of restarting and recovering the sub CPU in response to the restart.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005021649A JP4728655B2 (en) | 2005-01-28 | 2005-01-28 | Device recovery method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005021649A JP4728655B2 (en) | 2005-01-28 | 2005-01-28 | Device recovery method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006209533A true JP2006209533A (en) | 2006-08-10 |
JP4728655B2 JP4728655B2 (en) | 2011-07-20 |
Family
ID=36966314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005021649A Active JP4728655B2 (en) | 2005-01-28 | 2005-01-28 | Device recovery method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4728655B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008182580A (en) * | 2007-01-25 | 2008-08-07 | Fuji Xerox Co Ltd | Energy saving controller and image processor |
JP2012066534A (en) * | 2010-09-27 | 2012-04-05 | Fuji Xerox Co Ltd | Electronic apparatus, image-forming apparatus, and power supply control program |
JP2014067230A (en) * | 2012-09-26 | 2014-04-17 | Nidec Sankyo Corp | Information processor abd data communication method |
US9392133B2 (en) | 2014-12-08 | 2016-07-12 | Fuji Xerox Co., Ltd. | Information processing apparatus and image forming apparatus |
JP2018109964A (en) * | 2016-12-30 | 2018-07-12 | エルジー ディスプレイ カンパニー リミテッド | Touch display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6060003B2 (en) | 2013-02-21 | 2017-01-11 | パナソニック株式会社 | RADIO COMMUNICATION DEVICE AND METHOD FOR STARTING THE RADIO COMMUNICATION DEVICE |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324153A (en) * | 1992-05-20 | 1993-12-07 | Tokyo Electric Co Ltd | Information processor |
JPH0784835A (en) * | 1993-09-20 | 1995-03-31 | Oki Electric Ind Co Ltd | Microcomputer system |
JPH0793056A (en) * | 1993-09-24 | 1995-04-07 | Toshiba Corp | Method and device for detecting reset signal |
JPH0869345A (en) * | 1994-08-29 | 1996-03-12 | Toshiba Corp | Cpu application circuit |
-
2005
- 2005-01-28 JP JP2005021649A patent/JP4728655B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324153A (en) * | 1992-05-20 | 1993-12-07 | Tokyo Electric Co Ltd | Information processor |
JPH0784835A (en) * | 1993-09-20 | 1995-03-31 | Oki Electric Ind Co Ltd | Microcomputer system |
JPH0793056A (en) * | 1993-09-24 | 1995-04-07 | Toshiba Corp | Method and device for detecting reset signal |
JPH0869345A (en) * | 1994-08-29 | 1996-03-12 | Toshiba Corp | Cpu application circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008182580A (en) * | 2007-01-25 | 2008-08-07 | Fuji Xerox Co Ltd | Energy saving controller and image processor |
JP2012066534A (en) * | 2010-09-27 | 2012-04-05 | Fuji Xerox Co Ltd | Electronic apparatus, image-forming apparatus, and power supply control program |
JP2014067230A (en) * | 2012-09-26 | 2014-04-17 | Nidec Sankyo Corp | Information processor abd data communication method |
US9392133B2 (en) | 2014-12-08 | 2016-07-12 | Fuji Xerox Co., Ltd. | Information processing apparatus and image forming apparatus |
JP2018109964A (en) * | 2016-12-30 | 2018-07-12 | エルジー ディスプレイ カンパニー リミテッド | Touch display device |
Also Published As
Publication number | Publication date |
---|---|
JP4728655B2 (en) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4728655B2 (en) | Device recovery method | |
US7975188B2 (en) | Restoration device for BIOS stall failures and method and computer program product for the same | |
WO2006126297A1 (en) | Control device, mobile terminal device, and program | |
JP2011039438A (en) | Electronic equipment and display control method | |
WO2011018027A1 (en) | Method, device for upgrading main board and standby board, and communication single board | |
CA2530149C (en) | Starting control method, duplex platform system, and information processor | |
JP2015007890A (en) | Electronic device, method for controlling electronic device, and program | |
JP5182463B2 (en) | Projection apparatus and control method | |
JP5573415B2 (en) | Information terminal, information processing method, and computer program | |
JPH06131208A (en) | Switching system between in-operation device and stand-by device | |
JP2008288716A (en) | Digital electronic apparatus | |
JP2020112903A (en) | Operation verification program, operation synchronization method and abnormality detection apparatus | |
JP6710128B2 (en) | Communication device and communication device recovery method | |
JP6799112B2 (en) | Fire alarm system | |
WO2022257128A1 (en) | Macro command execution method and control device | |
JP7046891B2 (en) | Vehicle control system and mobile device | |
JP2005148890A (en) | Processor monitoring device | |
JPH1078896A (en) | Industrial electronic computer | |
JP2000010954A5 (en) | Digital signal processor and processor self-test method | |
JP2000242329A (en) | Telemeter system | |
JP4726665B2 (en) | Time switch for motor control | |
JP2010103752A (en) | Vehicle controller and on-board gateway device | |
JP2010152421A (en) | Power supply control method | |
CN114860342A (en) | Starting method, system, equipment and storage medium of multi-node system | |
JPS6389941A (en) | Monitor and control equipment for microprocessor applied equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4728655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |