JP2006209500A - データ転送装置 - Google Patents
データ転送装置 Download PDFInfo
- Publication number
- JP2006209500A JP2006209500A JP2005021171A JP2005021171A JP2006209500A JP 2006209500 A JP2006209500 A JP 2006209500A JP 2005021171 A JP2005021171 A JP 2005021171A JP 2005021171 A JP2005021171 A JP 2005021171A JP 2006209500 A JP2006209500 A JP 2006209500A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- time
- data
- expected
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Abstract
【課題】 共有するメモリから時分割により複数のデータ処理手段に並行にデータを転送する装置において、データ処理手段のうちの少なくとも一つにデータ転送に要する時間の制約がある場合、その制約を満たすように、各データ処理手段に対する時分割をデータ転送中の状況に応じて柔軟に調整できるデータ転送装置を提供する。
【解決手段】データの断片であるバンドが転送を完了すべきと予想される予想許容時間と、そのバンドの転送に要すると予想される予想転送時間を算出し、この算出結果に基づいてデータ転送の時分割の割合をデータ転送中にダイナミックに調整するデータ転送装置とする。
【選択図】 図4
【解決手段】データの断片であるバンドが転送を完了すべきと予想される予想許容時間と、そのバンドの転送に要すると予想される予想転送時間を算出し、この算出結果に基づいてデータ転送の時分割の割合をデータ転送中にダイナミックに調整するデータ転送装置とする。
【選択図】 図4
Description
本発明は、データ転送装置に関し、特に、データ格納用に共有するメモリにアクセスして処理を行う複数のデータ処理装置を備えたものに関する。
データを格納するメモリとしてハードディスク装置等の二次記憶装置を使用し、複数のデータ処理装置にデータ転送を行う場合において、単一の記憶装置に対して複数のデータ転送(データの書き込み、読み出し動作)を全く同時に行うことはできない。よってこのような場合には、二次記憶装置からのデータ転送の単位を分割し、これを時分割に実行することで、複数のデータ転送動作を並行して実行しているようにするのが一般的である。
しかし多くのデータ処理装置に対して並行にデータ転送動作をさせる場合、各データ処理装置に対する時分割の割り当ては減少するのでデータの転送は必然的に遅延することとなる。そうした場合、メモリに格納されたデータを決められた時間内にデータ処理装置に転送しなければならないような場合には不都合を生じ得る。例えばFAX送信においては、データ転送時間に関する規約が存在するところ、その規約により一定時間内にデータ送信を行わなければ接続は切断され、データ送信ができなくなる。
このような問題に対する手段としては、特許文献1に記載されているように、データ転送を完了すべき転送完了時間と、その転送に要すると予想される予想転送完了時間とを比較することにより、転送完了時間内にデータ転送が完了すると予想される要求のみを受け付ける方法が開示されている。
特開2004−106428号公報
複数のデータ処理装置へデータを転送する場合は、一般にこれらのデータ転送をできるだけ並列に行うことで、同時的にデータを処理できることが望ましい。ところが前記公知技術のように転送完了時間内にデータ転送が完了すると予想される要求のみを受け付ける方法によると、当該転送完了時間内にデータ転送が完了しないと判断された要求の実行は一律に完全に後回しとなる。
そうすると、転送完了時間の設定されている装置へのデータ転送を他の装置へのデータ転送よりも時分割において優先的に取り扱うことで複数の装置へ並行してデータ転送ができる場合であっても、当該他の装置へのデータ転送要求は拒否されることとなる。その結果、当該他の装置へのデータ転送は著しく遅延し、並列的なデータ転送処理が全く困難となる。
またデータ転送中に転送状況を随時把握することなく転送開始時にデータ全体の転送時間を予想する方法では、何らかの原因によりデータ転送速度が変動したような場合、当該予想された時間とデータ全体が実際に転送される時間との誤差が生じ制御精度が維持できない。そうすると転送完了時間内にデータ転送が完了できなかったり、逆に複数のデータ処理装置へ並行してデータ転送ができた場合であっても、他の装置へのデータ転送要求が拒否されたりするおそれがある。
そこで本発明は、上記の問題に鑑みてなされたものであり、データ転送中にデータ転送の時分割の割合をダイナミックに調整することで装置の転送完了時間を考慮しつつ複数の装置へのデータ転送をできるだけ並列的に行うことができ、またデータ転送中にデータの転送状況を正確に把握することで、データ転送時間の制御精度を高めたデータ転送装置を提供することをその目的とするものである。
上記目的を達成するため、本発明によるデータ転送装置は、複数のバンドに分割されているデータを格納するメモリと、前記メモリから複数のデータ処理装置へ時分割により並行して前記データを転送するための転送手段と、前記時分割の割合を調整するためのバス調停器とを備えたデータ転送装置において、データ処理装置毎に、データの転送を完了すべき時間である転送完了時間を必要に応じて設定する転送完了時間設定手段と、データ処理装置毎に、データの転送が前記転送完了時間内に完了するために、一のバンドまたは一連の複数のバンド群の転送に許容されると予想される時間である予想許容時間を算出する手段と、前記予想許容時間の算出されたバンドまたはバンド群が転送に要すると予想される時間である予想転送時間を算出する手段とを備え、前記バス調停器は、データ転送の実行中において、前記予想許容時間と予想転送時間とに応じて前記時分割の割合を調整することを特徴とする。
そのためデータ転送の実行中、各データ処理装置のバンドまたはバンド群が転送されるべき時間と転送に要する予想される時間とが算出されるので、転送完了時間内にデータ転送が完了できるペースで実際にデータ転送が進められているか否かが明らかとなり、データ転送の実行中にダイナミックに時分割の割合を調整することができる。
また本発明によるデータ転送装置では、前記時分割の割合の調整は、予想許容時間および予想転送時間の算出された前記バンドまたはバンド群の転送が始まる前に行われることを特徴とする。そのため予想された許容時間および転送時間に基づいて予想に係るバンドの転送の時分割の割合が調整されるから、予想結果を直接的に反映させた精度の良い調整が可能となる。
また本発明によるデータ転送装置では、前記予想転送時間が予想許容時間を超えていた場合は、該予想に係るバンドの転送時間が予想許容時間を越えないように前記時分割の割合が調整されることを特徴とする。
そのため現時点では転送完了時間内にデータ全体の転送が完了しないペースで転送が進められていても、以降に転送されるべきバンドは転送完了時間内にデータ全体の転送が完了するペースで転送される。
また本発明によるデータ転送装置では、前記予想転送時間が予想許容時間を超えていた場合は、該予想に係るバンドの転送時間が予想許容時間と一致するように前記時分割の割合が調整されることを特徴とする。
そのため現時点では転送完了時間内にデータ全体の転送が完了しないペースで転送が進められていても、以降に転送されるべきバンドは、データの全体の転送が転送完了時間に間に合うペースで転送される。またバンドの転送が予想転送時間と一致するように時分割の割合が調整されるから時分割の偏りは最小限に抑えられ、複数のデータ処理装置へのデータ転送を可能な限り並行に進めることができる。
また本発明によるデータ転送装置は、前記メモリはディスクリプタを格納することができ、前記予想許容時間および予想転送時間をディスクリプタとして前記メモリに書き込む手段を設け、前記時分割の割合を調整するときは、該ディスクリプタとして格納された予想許容時間および予想転送時間を前記メモリから読み出して行うことを特徴とする。
そのため、データを格納するためのメモリを用いて予想許容時間および予想転送時間を記憶させることができるので、これらを記憶させるためのメモリ手段を別途設けなくとも、上述のような時分割の割合を調整することが可能となる。
また本発明によるデータ転送装置は、前記メモリからデータ処理装置へのデータ転送を制御するDMAコントローラを設けて該転送をDMA転送により行い、前記ディスクリプタには該DMA転送を行うために必要な情報が記載されていることを特徴とする。そのため、データ転送の実行は制御手段(DMAコントローラ)により制御されCPUを介さなくても良いから、装置内のCPUはデータ転送中にも別の処理を行えるので大幅なCPU処理時間の節約が可能となる。
また本発明によるデータ転送装置では、前記データは画像データであり、前記データ処理装置は画像データを処理する装置であることを特徴とする。
本発明は以上のような構成であるから、データ転送の実行中ダイナミックにデータ転送の時分割の割合が調整されるので、その調整はデータ転送の状況に応じて柔軟に対応できることとなる。例えば、転送完了時間の設定されている装置へのデータ転送を他の装置へのデータ転送よりも時分割において優先的に取り扱うことで、転送完了時間内にデータ転送を完了しつつ複数の装置へ並行してデータ転送ができる場合は、そのような制御が可能となる。
またデータ転送中にデータの転送状況を正確に把握して時分割の調整が行われるから、当該調整における精度を高めることができる。
以下に、本発明の実施形態について図面を参照しながら詳述する。まず図1は、本実施の形態による画像データ転送装置のブロック図である。画像データ転送装置1は例えばパソコンやスキャナなどに設けられるものであり、各種演算処理及び制御処理を行うCPU2と、ハードディスク等の二次記憶装置などであるメモリ3と、メモリ3を制御するためのメモリコントローラ4と、メモリ3とプリンタやFAXなどである画像データ処理装置13、23、33との間で画像データを転送するためのデータバス5と、データバスの調停を行うためのバス調停器6と、画像データ処理装置毎にデータ全体の転送を完了すべき時間である転送完了時間を必要に応じて設定するための転送完了時間設定手段7とを備えている。
また画像データ処理装置13、23、33は、I/F11、21、31を介して本画像データ転送装置1に接続されており、画像データ処理装置毎に、メモリ2からこれらの画像データ処理装置へのデータのDMA(Direct Memory Access)転送を制御するためのDMAコントローラ10、20、30が設けられている。さらに各DMAコントローラには、バンド単位の画像データの転送時間をカウントするためのカウンタ12、22、32が接続されている。なお本実施形態では3個の画像データ処理装置が画像データ転送装置1に接続されているが、2個又は4個以上が設けられていても良く、その場合は少なくとも画像データ処理装置の数だけ、カウンタ、DMAコントローラ、I/Fが同様に設けられることとなる。
なお、DMA転送によれば、CPU2は最初にDMAコントローラ10、20、30にコマンドとメモリの転送開始アドレスや転送するデータ数などの入出力制御情報を与えるだけでよく、以降のデータ転送はDMAコントローラ10、20、30により制御される。そのため、装置内のCPU2はデータ転送中にも別の処理を行えるので大幅なCPU処理時間の節約が可能となる。
メモリ3は、図2のように画像データなどを格納するデータ格納部と、ディスクリプタを格納するディスクリプタ領域とからなる。画像データは図2のように複数のバンドに分割されて格納されており、各バンドのサイズは均一とは限らない。また各バンドはメモリ内に連続して格納されているとは限らないが、後述するように各バンドのアドレスはディスクリプタテーブルに格納されて管理されており各バンドはチェーンされている。
メモリ3内のディスクリプタ領域には画像データのバンド単位毎にディスクリプタテーブルが作成されている。ディスクリプタテーブルのフォーマットは図3のように、転送元アドレス、転送先アドレス、転送量(データの大きさ)、後続のバンドに係るディスクリプタテーブルが存在する場合のディスクリプタアドレスなどから構成され、これらの情報は画像データがメモリに格納される際にディスクリプタとして書き込まれることとなる。そして画像データのDMA転送が行われる際にはDMAコントローラ10、20、30がこれらの情報に基づいて転送を制御する。
またディスクリプタテーブルにはコントロールビットを格納する領域が設けられている。本実施形態ではこの領域に実転送時間、予想転送時間及び予想許容時間を制御情報として格納することができ、これらは画像データ転送の時分割の調整において使用される。なお実転送時間、予想転送時間及び予想許容時間の具体的内容については後述する。
続いて本実施形態における画像データの転送処理を図4のフローチャートに示す。なおここでは、画像データ処理装置13、23、33へのデータ転送指示を外部から受けた場合であって、画像データ処理装置13については転送完了時間設定手段7により転送完了時間が設定されているものとする。
CPU2は外部からの指示に従い、DMAコントローラ10、20、30に対してメモリ3に格納されている画像データの転送の起動を指示する(ステップS1)。指示を受けてDMAコントローラ10、20、30は、メモリ3に格納されているディスクリプタの内容に従ってまず先頭の1バンド分のデータ転送を開始する(ステップS2)。そのときDMAコントローラ10、20、30は転送開始と同時に、対応するカウンタ12、22、32に対して実転送時間を計測するよう指令を出し、これを受けてカウンタは計測をスタートさせる。ここで実転送時間とは、1バンド分のデータがメモリから対応する画像データ処理装置へ転送されるために実際に要した時間のことである。そして1バンド分のデータ転送が終了するとDMAコントローラ10、20、30は対応するカウンタを止め(ステップS3)、計測された実転送時間をメモリ3内にディスクリプタとして書き込む(ステップS4)。なお各画像データ処理装置へのデータ転送は時分割により並行して進められ、時分割の割り当てはバス調停器6により制御される。
その後、バス調停器6はDMAコントローラ10、20、30から1バンド分の転送終了信号を検知し、このバンドに対応するディスクリプタを読み込む(ステップS5)。そしてバス調停器6は、バンドの転送された画像データ処理装置13、23、33における転送完了時間の設定の有無を判断する(ステップS6)。転送完了時間の設定されていない装置23、33については、後続のバンドがあれば同様に転送を繰り返し(ステップS9のY)、全てのバンドが転送されれば画像データの転送は完了となる。
一方、転送完了時間の設定されている装置13については、後続のバンドの転送を実施する前に以下に述べる処理が行われる。まず、バス調停器6は、次に転送されるバンドに対応するディスクリプタに書かれている予想転送時間と予想許容時間を読み出し、予想転送時間が予想許容時間を上回っているか否かを判定する(ステップS7)。
予想転送時間とは、バンドの転送に要すると予想される時間のことであり、第n−1番目のバンドの転送が完了されるごとに、第n番目に転送されるバンドの予想転送時間がバス調停器6により算出されてディスクリプタとして書き込まれる。先頭から第n番目のバンドにおける予想転送時間をExpect_Time1(n)とすると、
Expect_Time1(n)=Time(n−1)×Size(n)/Size(n−1)・・・・・・・(1)
により算出される。
Expect_Time1(n)=Time(n−1)×Size(n)/Size(n−1)・・・・・・・(1)
により算出される。
ここでTime(n)及びSize(n)は、それぞれ第n番目のバンドの実転送時間及びサイズを表す。従ってExpect_Time1(n)は、第n番目のバンドの転送が第n−1番目に転送が行われたバンドの転送と同じペースで行われる場合に、第n番目のバンドの転送に要すると予想される時間を表すことになる。また既に転送を終えた各バンドの実転送時間、及び全てのバンドのサイズは対応するディスクリプタテーブルに既に書き込まれているからこれを読み出すことにより得られる。
また予想許容時間とは、転送完了時間内にデータ転送を完了させるために許容されると予想されるバンドあたりの転送時間のことであり、第n−1番目のバンドの転送が完了されるごとに、第n番目に転送されるバンドの予想許容時間がバス調停器6により算出されてディスクリプタとして書き込まれる。先頭から第n番目のバンドにおける予想許容時間をExpect_Time2(n)とすると、
Expect_Time2(n)=〔Limit_Time−α−{Time(1)+Time(2)+・・・+Time(n−1)}〕×Size(n)/〔Total_Size−{Size(1)+Size(2)+・・・+Size(n−1)}〕・・・・・・・(2)
により算出される。
Expect_Time2(n)=〔Limit_Time−α−{Time(1)+Time(2)+・・・+Time(n−1)}〕×Size(n)/〔Total_Size−{Size(1)+Size(2)+・・・+Size(n−1)}〕・・・・・・・(2)
により算出される。
ここで、Limit_Timeは転送完了時間を、Total_Sizeはデータ全体の大きさ(全てのバンドの大きさの合計に等しい)を表す。またαは実際にデータ転送を行っている以外に必要な待ち時間や余裕を見込んだ時間などを加味するものであり、予め最悪の状況(最長の時間)を想定して設定されているものである。
また(2)式の内容について、
Limit_Time−α−{Time(1)+Time(2)+・・・+Time(n−1)}
の部分は、転送完了時間から、既に行われたバンド転送に要した時間の合計等を差し引いた時間、すなわち第n番目のバンドの転送直前から転送完了時間に達するまでの時間を表し、
Total_Size−{Size(1)+Size(2)+・・・+Size(n−1)}
の部分は、データ全体のサイズから、既に転送されたバンドのサイズの合計を差し引いたもの、すなわち第n番目以降に転送すべきバンドの大きさの合計を表す。従ってExpect_Time2(n)は、第n番目以降のバンドの転送が同じペースで行われると仮定した場合に、データ全体が転送完了時間内に転送されるために第n番目のバンドの転送が完了しなければならないと予想される時間を表すことになる。
Limit_Time−α−{Time(1)+Time(2)+・・・+Time(n−1)}
の部分は、転送完了時間から、既に行われたバンド転送に要した時間の合計等を差し引いた時間、すなわち第n番目のバンドの転送直前から転送完了時間に達するまでの時間を表し、
Total_Size−{Size(1)+Size(2)+・・・+Size(n−1)}
の部分は、データ全体のサイズから、既に転送されたバンドのサイズの合計を差し引いたもの、すなわち第n番目以降に転送すべきバンドの大きさの合計を表す。従ってExpect_Time2(n)は、第n番目以降のバンドの転送が同じペースで行われると仮定した場合に、データ全体が転送完了時間内に転送されるために第n番目のバンドの転送が完了しなければならないと予想される時間を表すことになる。
上述の(1)式および(2)式に従って、第n番目のバンドを転送する直前には第n番目のバンドについての予想転送時間および予想許容時間が算出される。そして予想転送時間が予想許容時間を上回っていた場合、このままのペースで以降のデータ転送を進めていくと、最終的には、データ全体の転送が転送完了時間内に完了しないと予想される。
そこで予想転送時間が予想許容時間を上回っていた場合は(ステップ7のY)、バス調停器6は画像データ処理装置13に対する時分割の割り当てを増やす、すなわちバス調停の優先度を上げることにより、次に行われるバンド転送の実転送時間が予想許容時間を超えないように調整する(ステップS8)。
なお画像データ処理装置13に係る実転送時間を1/Tに調整する場合は、基本的には該装置への時分割の割り当てをT倍にすれば良い。例えば画像データ処理装置13、同23、同33へのデータ転送を1:1:1の割合で時間を割り当てて行っていたものにおいて、画像データ処理装置13における以降の実転送時間を半減させたい場合は、時分割を2:0.5:0.5などの割合で行うよう調整すればよい。
このようにすることで、現時点では転送完了時間内にデータ全体の転送が完了しないペースで転送が進められていても、以降に転送されるべきバンドは転送完了時間内にデータ全体の転送が完了するペースで転送されることとなる。
また複数の画像データ処理装置に並行して画像データを転送しようとする場合、通常はデータ処理を並列的に行うため、複数の装置に対する転送はできるだけ均等に進められることが望まれる。この要求を満たすためには、バス調停器6が画像データ処理装置13に対する時分割の割り当てを増やすにあたって、次に行われるバンド転送の実転送時間が予想転送時間と一致するように調整すれば良い。このようにすることで、各装置に対する時分割の偏りは最小限に抑えられ、複数のデータ処理装置へのデータ転送を可能な限り並行に進めることができる。
以上のようにバス調停処理が行われた後、若しくは予想転送時間が予想許容時間を越えていなかった場合は転送すべき後続のバンドの有無を判定し(ステップS9)、全てのバンドの転送を完了するまで上述の処理が繰り返される。
以上説明したように、本実施形態の画像データ転送装置では、データ転送の実行中ダイナミックにデータ転送の時分割の割合が調整されるので、その調整はデータ転送の状況に応じて柔軟に対応できる。その結果、転送完了時間の設定されている装置へのデータ転送を他の装置へのデータ転送よりも時分割において優先的に取り扱うことで、転送完了時間内にデータ転送を完了しつつ複数の装置へ並行してデータ転送を行うことも可能となる。さらに、データ転送中にデータの転送状況を正確に把握するから時分割の調整精度を高めることもできる。
その他本発明は上記の各実施形態に限定されず、本発明の趣旨を逸脱しない範囲で、種々の変更が可能である。例えば本実施形態における装置は画像データに関するものであるが、文書データや音楽データなどデータの種類に関わらず本発明の適用は可能である。また本実施形態では一のバンドが転送される度に時分割の割合の調整を行うこととしているが、一連の複数のバンドが転送される度に調整することとしても良い。この場合、一定数のバンドが転送される度に調整することとしたり、一の調整から次の調整を行うまで少なくとも一定時間を空けることとしたりすること等が可能である。
1 画像データ転送装置
2 CPU
3 メモリ
4 メモリコントローラ
5 データバス
6 バス調停器
7 転送完了時間設定手段
10、20、30 DMAコントローラ
11、21、31 I/F
12、22、32 カウンタ
13、23、33 画像データ処理装置
2 CPU
3 メモリ
4 メモリコントローラ
5 データバス
6 バス調停器
7 転送完了時間設定手段
10、20、30 DMAコントローラ
11、21、31 I/F
12、22、32 カウンタ
13、23、33 画像データ処理装置
Claims (7)
- 複数のバンドに分割されているデータを格納するメモリと、前記メモリから複数のデータ処理装置へ時分割により並行して前記データを転送するための転送手段と、前記時分割の割合を調整するためのバス調停器とを備えたデータ転送装置において、
データ処理装置毎に、データの転送を完了すべき時間である転送完了時間を必要に応じて設定する転送完了時間設定手段と、
データ処理装置毎に、データの転送が前記転送完了時間内に完了するために、一のバンドまたは一連の複数のバンド群の転送に許容されると予想される時間である予想許容時間を算出する手段と、
前記予想許容時間の算出されたバンドまたはバンド群が転送に要すると予想される時間である予想転送時間を算出する手段とを備え、
前記バス調停器は、データ転送の実行中において、前記予想許容時間と予想転送時間とに応じて前記時分割の割合を調整することを特徴とするデータ転送装置。 - 前記時分割の割合の調整は、予想許容時間および予想転送時間の算出された前記バンドまたはバンド群の転送が始まる前に行われることを特徴とする請求項1に記載のデータ転送装置。
- 前記予想転送時間が予想許容時間を超えていた場合は、該予想に係るバンドの転送時間が予想許容時間を越えないように前記時分割の割合が調整されることを特徴とする請求項1または2に記載のデータ転送装置。
- 前記予想転送時間が予想許容時間を超えていた場合は、該予想に係るバンドの転送時間が予想許容時間と一致するように前記時分割の割合が調整されることを特徴とする請求項1または2に記載のデータ転送装置。
- 前記メモリはディスクリプタを格納することができ、前記予想許容時間および予想転送時間をディスクリプタとして前記メモリに書き込む手段を設け、前記時分割の割合を調整するときは、該ディスクリプタとして格納された予想許容時間および予想転送時間を前記メモリから読み出して行うことを特徴とする請求項1〜請求項4の何れかに記載のデータ転送装置。
- 前記メモリからデータ処理装置へのデータ転送を制御するDMAコントローラを設けて該転送をDMA転送により行い、前記ディスクリプタには該DMA転送を行うために必要な情報が記載されていることを特徴とする請求項1〜請求項5の何れかに記載のデータ転送装置。
- 前記データは画像データであり、前記データ処理装置は画像データを処理する装置であることを特徴とする請求項1〜請求項6の何れかに記載のデータ転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005021171A JP2006209500A (ja) | 2005-01-28 | 2005-01-28 | データ転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005021171A JP2006209500A (ja) | 2005-01-28 | 2005-01-28 | データ転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006209500A true JP2006209500A (ja) | 2006-08-10 |
Family
ID=36966287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005021171A Withdrawn JP2006209500A (ja) | 2005-01-28 | 2005-01-28 | データ転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006209500A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011117986A1 (ja) | 2010-03-24 | 2011-09-29 | 富士通株式会社 | データ転送装置およびデータ転送方法 |
JP2013542520A (ja) * | 2010-10-08 | 2013-11-21 | クアルコム,インコーポレイテッド | ストリームトランザクションに関連する情報に基づくストリームトランザクションのアービトレーション |
JP2017126217A (ja) * | 2016-01-14 | 2017-07-20 | 京セラドキュメントソリューションズ株式会社 | データ処理装置 |
-
2005
- 2005-01-28 JP JP2005021171A patent/JP2006209500A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011117986A1 (ja) | 2010-03-24 | 2011-09-29 | 富士通株式会社 | データ転送装置およびデータ転送方法 |
US9015369B2 (en) | 2010-03-24 | 2015-04-21 | Fujitsu Limited | Data transferring apparatus and data transferring method |
JP2013542520A (ja) * | 2010-10-08 | 2013-11-21 | クアルコム,インコーポレイテッド | ストリームトランザクションに関連する情報に基づくストリームトランザクションのアービトレーション |
JP2017126217A (ja) * | 2016-01-14 | 2017-07-20 | 京セラドキュメントソリューションズ株式会社 | データ処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060259662A1 (en) | Data trnasfer apparatus, data transfer method, and program | |
JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
JPH06236344A (ja) | 複数データ転送要求間の仲裁方法と装置 | |
JP2003114864A5 (ja) | ||
US20230141986A1 (en) | System and Method for Enhancing Flash Channel Utilization | |
JP2006209500A (ja) | データ転送装置 | |
TWI485622B (zh) | 具有可指派一般用途暫存器組之處理器 | |
JP2021040262A5 (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
US7380027B2 (en) | DMA controller and DMA transfer method | |
WO2015075803A1 (ja) | 情報処理装置、方法、プログラム及び記録媒体 | |
US20080147906A1 (en) | DMA Transferring System, DMA Controller, and DMA Transferring Method | |
WO2023081491A1 (en) | System and method for enhancing flash channel utilization | |
US20080209085A1 (en) | Semiconductor device and dma transfer method | |
JP2006215621A (ja) | Dma制御装置 | |
JP2005165508A (ja) | ダイレクトメモリアクセスコントローラ | |
US20090019197A1 (en) | Interface controller, method for controlling the interface controller, and a computer system | |
US10540305B2 (en) | Semiconductor device | |
JP2006018642A (ja) | Dma転送制御装置 | |
JP2005004563A (ja) | Dma転送制御装置 | |
JP2006004340A (ja) | Dma転送制御装置 | |
JP7168487B2 (ja) | 転送制御装置、情報処理装置及び工作機械 | |
JP2005032036A (ja) | チャネルカードの割込間隔値自動設定装置 | |
JPS6126164A (ja) | デ−タ転送制御方法 | |
JP2007219925A (ja) | バス制御装置、バス制御プログラム及び記録媒体 | |
JP2007018440A (ja) | アーキテクチャ検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070808 |