JP2006202937A

JP2006202937A - Laminated capacitor and molded capacitor

Info

Publication number: JP2006202937A
Application number: JP2005012313A
Authority: JP
Inventors: Akio Hidaka; 晃男日▲高▼; Yuichi Murano; 雄一村野; Shinichi Wakasugi; 伸一若杉; Hideji Fujimoto; 秀次藤本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-01-20
Filing date: 2005-01-20
Publication date: 2006-08-03

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated capacitor and a molded capacitor which are capable of realizing high withstand voltage characteristics without any impediments to their size reduction and capacitance enhancement. <P>SOLUTION: The laminated capacitor 1 is equipped with a laminate 20 composed of the laminated dielectric boards 2 where split internal electrodes 3 and 5 are formed on their main surfaces, and a capacitive component is generated between the opposed internal electrodes 3 and 5. The split internal electrodes 3 and 5 on the main surfaces of the dielectric boards 2 are set large in the number of their split parts at a part of the laminate 20 where a voltage stress is mainly imposed or, for instance, at the center of the dielectric boards 2 of the laminate 20 in the direction of lamination. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、内部電極が主面に形成された誘電体基板が複数枚積層されて対向する内部電極間に容量成分を発生させる積層コンデンサ及びこの積層コンデンサを内蔵するモールドコンデンサに関するものである。 The present invention relates to a multilayer capacitor in which a plurality of dielectric substrates each having an internal electrode formed on a main surface are stacked and generates a capacitance component between opposing internal electrodes, and a mold capacitor incorporating the multilayer capacitor.

電源回路やモデムなどの電子機器においては、ノイズ除去や直流成分のカットなどのために多数の電子部品とともにコンデンサが用いられることも多い。昨今の急速なグローバル化に伴い、電子機器は小型化、低コスト化が強く求められ、これに伴い電子部品についても大幅な小型化、低コスト化が求められている。さらに自動実装による実装コストの低減、実装面積の削減のために、面実装電子部品が求められることも多い。一方、小型化と合わせて高性能化や特性ばらつきの低減、さらには耐久性の向上など相反する仕様が要求されることも多くなっている。特に、プラズマディスプレイや大型液晶ディスプレイなどでの電源回路やノイズ除去などに用いられることも多くなっており、コンデンサの高容量化と高耐圧化が求められている。 In electronic devices such as power supply circuits and modems, capacitors are often used together with a large number of electronic components in order to remove noise and cut DC components. With recent rapid globalization, electronic devices are strongly required to be reduced in size and cost, and electronic components are also required to be significantly reduced in size and cost. Furthermore, surface mounting electronic components are often required in order to reduce mounting cost and mounting area by automatic mounting. On the other hand, conflicting specifications such as high performance, reduction of characteristic variation, and improvement of durability have been demanded together with downsizing. In particular, it is increasingly used for power supply circuits and noise removal in plasma displays and large liquid crystal displays, and there is a demand for higher capacitance and higher breakdown voltage of capacitors.

図７（ａ）は従来の技術における積層コンデンサの側断面図である。図７（ｂ）は図７（ａ）の積層コンデンサのＧ−Ｇ線に沿う矢視断面図である。積層コンデンサ１００は、誘電体基板１０１が複数枚積層されて構成された積層体１１０を有している。積層体１１０を構成する夫々の誘電体基板１０１の主面には、複数に分割された内部電極１０２が形成されている。積層体１１０は略直方体状を成し、長手方向で対向する両側面には、一対の外部電極１０３が設けられている。 FIG. 7A is a side sectional view of the multilayer capacitor in the prior art. FIG. 7B is a cross-sectional view taken along the line GG of the multilayer capacitor in FIG. The multilayer capacitor 100 includes a multilayer body 110 configured by stacking a plurality of dielectric substrates 101. A plurality of divided internal electrodes 102 are formed on the main surface of each dielectric substrate 101 constituting the multilayer body 110. The laminated body 110 has a substantially rectangular parallelepiped shape, and a pair of external electrodes 103 are provided on both side surfaces opposed in the longitudinal direction.

積層コンデンサ１００は、複数の誘電体基板１０１が積層されることにより形成され、誘電体基板１０１には、内部電極１０２がスクリーン印刷や転写印刷、ペースト塗布などで形成されている。即ち、表面に内部電極１０２が形成された誘電体基板１０１が積層されて、積層体１１０が形成されている。 The multilayer capacitor 100 is formed by laminating a plurality of dielectric substrates 101, and an internal electrode 102 is formed on the dielectric substrate 101 by screen printing, transfer printing, paste application, or the like. That is, the dielectric substrate 101 having the internal electrode 102 formed on the surface is laminated to form a laminated body 110.

このように構成された積層コンデンサ１００は、異なる誘電体基板１０１に形成された内部電極１０２、即ち内部電極１０２の層間で容量成分が発生し、これらの容量成分が合算されることで全体として高容量化が測られる（例えば、特許文献１参照）。 In the multilayer capacitor 100 configured in this way, capacitance components are generated between the internal electrodes 102 formed on different dielectric substrates 101, that is, between the layers of the internal electrodes 102, and these capacitance components are added together to increase the overall capacity. Capacitance is measured (see, for example, Patent Document 1).

そして、このような構造の積層コンデンサ１００においては、電圧が印加されると所定の部位に電圧応力が発生する。この電圧応力は、積層コンデンサ１００の中央付近で最も大きく発生する。これにより、積層体１１０の中央部付近に電圧応力が最も強く作用する。積層コンデンサ１００の耐圧を向上させるには積層コンデンサの中央部付近での耐圧を向上させる必要がある。そして、耐圧向上において最も電圧応力に弱いのは同一の誘電体基板１０１の主面に形成された内部電極１０２の隣接する部分における電圧によるものであり、次に弱いのは積層方向に重なり合う誘電体基板１０１に形成されて近接する内部電極１０２間で発生する電圧によるものである。
特開２００１−２８４１５７号公報 In the multilayer capacitor 100 having such a structure, when a voltage is applied, a voltage stress is generated at a predetermined portion. This voltage stress is most generated near the center of the multilayer capacitor 100. As a result, the voltage stress acts most strongly near the center of the laminate 110. In order to improve the breakdown voltage of the multilayer capacitor 100, it is necessary to improve the breakdown voltage near the center of the multilayer capacitor. In the breakdown voltage improvement, the weakest voltage stress is due to the voltage at the adjacent portion of the internal electrode 102 formed on the main surface of the same dielectric substrate 101, and the next weakest is the dielectric overlapping in the stacking direction. This is due to the voltage generated between the adjacent internal electrodes 102 formed on the substrate 101.
JP 2001-284157 A

しかしながら、従来の積層コンデンサ１００において、内部電極１０２は各誘電体基板１０１の主面に隣接間距離Ｗだけ間を空けて等間隔に形成されている。そのため、同一の誘電体基板１０１に形成される内部電極１０２の隣接間距離Ｗは、積層コンデンサ１００の中のいずれの位置でも同一になる。また、積層される夫々の誘電体基板１０１は全て同一の厚みとされているため、異なる誘電体基板１０１間に形成されて、積層方向に隣接して配置される各内部電極１０２の間隔も、積層方向で同一のものとなっている。 However, in the conventional multilayer capacitor 100, the internal electrodes 102 are formed on the main surface of each dielectric substrate 101 at equal intervals with a distance W between adjacent spaces. Therefore, the adjacent distance W between the internal electrodes 102 formed on the same dielectric substrate 101 is the same at any position in the multilayer capacitor 100. In addition, since all the dielectric substrates 101 to be stacked have the same thickness, the interval between the internal electrodes 102 formed between the different dielectric substrates 101 and arranged adjacent to each other in the stacking direction is also as follows. The same in the stacking direction.

このようなことから、積層コンデンサ１００に所定の電圧を印加した際、最も電圧応力の弱い積層コンデンサ１００の中央部付近の耐圧と、それ以外の部位の耐圧との間に差が生じる。そして、最も耐圧の弱い中央部付近の耐圧が、この積層コンデンサ１００の耐圧ということになる。そして従来、この点も含めて高耐圧化に対して対策が不十分であるという問題があった。 For this reason, when a predetermined voltage is applied to the multilayer capacitor 100, a difference occurs between the breakdown voltage near the center of the multilayer capacitor 100 having the weakest voltage stress and the breakdown voltage of other portions. The breakdown voltage near the central portion where the breakdown voltage is the weakest is the breakdown voltage of the multilayer capacitor 100. Conventionally, there has been a problem that countermeasures against the high breakdown voltage are insufficient including this point.

上述の問題を解消するには、誘電体基板１０１に関して主面の広さを大きく、また厚さを大きくして、耐圧を向上させることにより解消することができる。しかしながら、この場合には当然のことながら積層コンデンサ１００全体の大きさが大きくなる。これは、近年求められている装置の小型化に逆行するものである。そのため、形状を大きくすることなく、耐圧を向上させ、さらには高容量とすることができる積層コンデンサの開発が求められている。 In order to solve the above problems, the dielectric substrate 101 can be solved by increasing the width of the main surface and increasing the thickness to improve the breakdown voltage. However, in this case, as a matter of course, the overall size of the multilayer capacitor 100 is increased. This goes against the recent miniaturization of devices. Therefore, there is a demand for the development of a multilayer capacitor that can improve the breakdown voltage and increase the capacity without increasing the shape.

本発明は、上記の問題を解決し、小型化と高容量化を阻害することなく、高耐圧を実現することができる積層コンデンサ及びこの積層コンデンサを内蔵するモールドコンデンサを提供することを目的とする。 An object of the present invention is to solve the above problems and provide a multilayer capacitor capable of realizing a high breakdown voltage without hindering downsizing and high capacity, and a molded capacitor incorporating the multilayer capacitor. .

上述した課題を解決し、目的を達成するために、本発明の積層コンデンサは、分割されてなる複数の内部電極が主面に形成された誘電体基板が複数枚積層されてなる積層体を有し、対向する内部電極間に容量成分を発生させる積層コンデンサであって、誘電体基板の主面にて分割されてなる複数の内部電極は、前記積層体の電圧応力が大きくかかる部分においてその分割数が多くされていることを特徴とする。 In order to solve the above-described problems and achieve the object, the multilayer capacitor of the present invention has a multilayer body in which a plurality of dielectric substrates having a plurality of divided internal electrodes formed on the main surface are stacked. A multilayer capacitor that generates a capacitive component between opposing internal electrodes, and a plurality of internal electrodes that are divided on the main surface of the dielectric substrate are divided at portions where the voltage stress of the multilayer body is large. It is characterized by a large number.

また、内部電極は、積層体の誘電体基板の積層方向の電圧応力が大きくかかる部分においてその分割数が多くされていることを特徴とする。さらに、内部電極は、積層体の誘電体基板の積層方向と直交する方向の電圧応力が大きくかかる部分においてその分割数が多くされていることを特徴とする。 Further, the internal electrode is characterized in that the number of divisions is increased in a portion where the voltage stress in the stacking direction of the dielectric substrate of the stacked body is large. Furthermore, the number of divisions of the internal electrode is increased in a portion where the voltage stress in the direction orthogonal to the stacking direction of the dielectric substrate of the stacked body is large.

本発明は、同一誘電体基板の主面に形成される内部電極を積層方向に直交する方向に分割させることにより、積層コンデンサの外部電極間にかかる電圧を分割数だけ分圧させることができる。従って分割数が多いほど耐圧は向上する。従来問題となっていた積層コンデンサの積層方向の中央部付近における強い電圧応力に対して内部電極の分割数を増やすことにより耐圧を向上させ、さらに積層方向に直交する方向に内部電極を２つ以上に分割させ、分割させた内部電極の中間部の分割数を中間部以外の内部電極よりも増やすことにより、全体にわたって耐圧を平均化することができる。これにより、同一サイズの素子において、高耐圧の積層コンデンサとすることができる。 In the present invention, by dividing the internal electrode formed on the main surface of the same dielectric substrate in the direction orthogonal to the stacking direction, the voltage applied between the external electrodes of the multilayer capacitor can be divided by the number of divisions. Therefore, the greater the number of divisions, the higher the breakdown voltage. The breakdown voltage is improved by increasing the number of divisions of the internal electrodes against strong voltage stress in the vicinity of the central portion of the multilayer capacitor, which has been a problem in the past, and two or more internal electrodes are provided in a direction perpendicular to the multilayer direction The breakdown voltage can be averaged over the entire area by increasing the number of divisions of the intermediate portion of the divided internal electrodes to that of the internal electrodes other than the intermediate portion. As a result, a multilayer capacitor having a high breakdown voltage can be obtained in the same size element.

また、電圧応力は積層コンデンサの積層方向で中央に近づくにつれて大きくなり、更に積層方向に直交する方向でも中央に近づくにつれて大きくなるが、これに対し、本発明では、積層コンデンサの積層方向において、中央に近づくにつれて、内部電極の分割数を多くし、また内部電極間の間隔を大きくし、更に積層方向に直交する方向において、中央に近づくにつれて、内部電極の分割数を多くする。これにより、電圧応力が最も大きい中央において、最も耐圧を向上させることができる。これにより、電圧応力の分布と耐圧に適合した構造とがバランスよく形成された積層コンデンサとすることができる。 Further, the voltage stress increases as it approaches the center in the stacking direction of the multilayer capacitor, and further increases in the direction orthogonal to the stacking direction as it approaches the center. As the value approaches, the number of divisions of the internal electrodes is increased, the interval between the internal electrodes is increased, and the number of divisions of the internal electrodes is increased as it approaches the center in the direction orthogonal to the stacking direction. Thereby, the withstand voltage can be improved most in the center where the voltage stress is the largest. As a result, a multilayer capacitor in which the distribution of the voltage stress and the structure suitable for the withstand voltage are formed in a balanced manner can be obtained.

さらに、この積層コンデンサにリード端子を接続して、リード端子の一部と積層コンデンサを外装材で覆うことにより、更に耐圧を高め外部衝撃に対して耐久性を向上させたモールドコンデンサとすることができる。これにより、小型化と高容量化を阻害することなく、高耐圧を実現することができる積層コンデンサとすることができる。また、この積層コンデンサを内蔵するモールドコンデンサを得ることができる。 Furthermore, by connecting a lead terminal to this multilayer capacitor and covering a part of the lead terminal and the multilayer capacitor with an exterior material, a molded capacitor having a further increased withstand voltage and improved durability against external impacts can be obtained. it can. As a result, a multilayer capacitor capable of realizing a high breakdown voltage without hindering miniaturization and high capacity can be obtained. In addition, a molded capacitor incorporating this multilayer capacitor can be obtained.

この発明の請求項１の積層コンデンサは、分割されてなる複数の内部電極が主面に形成された誘電体基板が複数枚積層されてなる積層体を有し、対向する内部電極間に容量成分を発生させる積層コンデンサであって、記誘電体基板の主面にて分割されてなる複数の内部電極は、積層体の電圧応力が大きくかかる部分においてその分割数が多くされている。この構成により、電圧応力が大きくかかる部分の分割数が多くされ、これにより電圧応力が分圧され、耐圧が他の部分よりも向上して、全体として電圧応力と耐圧とのバランスが最適化されて、同一サイズの素子よりも耐圧が向上するという作用を有する。 According to a first aspect of the present invention, there is provided a multilayer capacitor having a multilayer body in which a plurality of dielectric substrates each having a plurality of divided internal electrodes formed on the main surface are stacked, and a capacitance component between the opposing internal electrodes. The plurality of internal electrodes divided by the main surface of the dielectric substrate are increased in the number of divisions in the portion where the voltage stress of the multilayer body is large. With this configuration, the number of divisions where the voltage stress is large is increased, thereby dividing the voltage stress and improving the withstand voltage over the other parts, thereby optimizing the balance between the voltage stress and the withstand voltage as a whole. Thus, the breakdown voltage is improved as compared with the elements of the same size.

この発明の請求項２の積層コンデンサは、請求項１に記載の積層コンデンサにおいて、内部電極は、積層体の誘電体基板の積層方向の電圧応力が大きくかかる部分においてその分割数が多くされている。この構成により、積層体の誘電体基板の積層方向の電圧応力が大きくかかる部分の分割数が多くされているので、積層方向の電圧応力が分圧され、耐圧を他の部分よりも向上させて、全体として電圧応力と耐圧とのバランスを最適化して、同一サイズの素子よりも耐圧を向上させるという作用を有する。 A multilayer capacitor according to a second aspect of the present invention is the multilayer capacitor according to the first aspect, wherein the number of divisions of the internal electrode is increased in a portion where the voltage stress in the lamination direction of the dielectric substrate is large. . With this configuration, the number of divisions of the laminated body where the voltage stress in the stacking direction of the dielectric substrate is large is increased, so that the voltage stress in the stacking direction is divided and the withstand voltage is improved over the other parts. As a whole, the balance between the voltage stress and the withstand voltage is optimized, and the withstand voltage is improved as compared with the elements of the same size.

この発明の請求項３の積層コンデンサは、請求項１に記載の積層コンデンサにおいて、内部電極は、積層体の誘電体基板の積層方向と直交する方向の電圧応力が大きくかかる部分においてその分割数が多くされている。この構成により、積層体の誘電体基板の積層方向と直交する方向の電圧応力が大きくかかる部分の分割数が多くされているので、積層方向と直交する方向の電圧応力が分圧され、耐圧を他の部分よりも向上させて、全体として電圧応力と耐圧とのバランスを最適化して、同一サイズの素子よりも耐圧を向上させるという作用を有する。 A multilayer capacitor according to a third aspect of the present invention is the multilayer capacitor according to the first aspect, wherein the internal electrode has a number of divisions at a portion where the voltage stress in the direction perpendicular to the lamination direction of the dielectric substrate of the multilayer body is large. There have been many. With this configuration, since the number of divisions of the portion where the voltage stress in the direction orthogonal to the stacking direction of the dielectric substrate of the stacked body is large is increased, the voltage stress in the direction orthogonal to the stacking direction is divided and the withstand voltage is reduced. It has an effect of improving the breakdown voltage as compared with the elements of the same size by optimizing the balance between the voltage stress and the breakdown voltage as a whole by improving it over the other parts.

この発明の請求項４の積層コンデンサは、請求項１から３のいずれか１項に記載の積層コンデンサにおいて、積層体の積層方向の中間部に位置する誘電体基板に形成された内部電極の分割数が、積層方向の端部に位置する誘電体基板に形成された内部電極の分割数よりも多数である。この構成により、電圧応力が比較的強くかかる積層体中間部の分割数を増やすことによりに積層体中間部の電圧応力を分圧させ、耐圧を他の部分よりも向上させて、全体として電圧応力と耐圧とのバランスを最適化するという作用を有する。 A multilayer capacitor according to a fourth aspect of the present invention is the multilayer capacitor according to any one of the first to third aspects, wherein an internal electrode formed on a dielectric substrate located in an intermediate portion of the multilayer body in the stacking direction is divided. The number is larger than the number of divisions of the internal electrodes formed on the dielectric substrate located at the end in the stacking direction. With this configuration, the voltage stress in the intermediate part of the laminate is divided by increasing the number of divisions in the intermediate part of the laminate, where the voltage stress is relatively strong, and the breakdown voltage is improved over the other parts. It has the effect of optimizing the balance between pressure resistance.

この発明の請求項５の積層コンデンサは、請求項４に記載の積層コンデンサにおいて、積層体の積層方向の中央に位置する誘電体基板に形成された内部電極の分割数が、積層方向の端部に位置する誘電体基板に形成された内部電極の分割数よりも多数である。この構成により、電圧応力が最も強くかかる積層体中央の分割数を増やすことによりに積層体中央の電圧応力を分圧させ、耐圧を他の部分よりも向上させて、全体として電圧応力と耐圧とのバランスを最適化するという作用を有する。 A multilayer capacitor according to a fifth aspect of the present invention is the multilayer capacitor according to the fourth aspect, wherein the number of divisions of the internal electrode formed on the dielectric substrate located at the center of the multilayer body in the stacking direction is an end portion in the stacking direction. The number is larger than the number of divisions of the internal electrodes formed on the dielectric substrate located in the area. With this configuration, the voltage stress at the center of the laminate is divided by increasing the number of divisions at the center of the laminate where the voltage stress is the strongest, and the withstand voltage is improved as compared with other parts. Has the effect of optimizing the balance.

この発明の請求項６の積層コンデンサは、請求項５に記載の積層コンデンサにおいて、内部電極の分割数が多い誘電体基板が、分割数の少ない誘電体基板により挟まれて積層される。この構成により、電圧応力が最も強くかかる中央部付近における電圧の分圧数を増やすことにより、耐圧を他の部分よりも向上させて、全体として電圧応力と耐圧とのバランスを最適化するという作用を有する。 A multilayer capacitor according to a sixth aspect of the present invention is the multilayer capacitor according to the fifth aspect, wherein a dielectric substrate having a large number of divisions of internal electrodes is sandwiched between dielectric substrates having a small number of divisions. With this configuration, by increasing the number of voltage divisions in the vicinity of the center where voltage stress is most intense, the breakdown voltage is improved over the other parts, and the balance between voltage stress and breakdown voltage as a whole is optimized. Have

この発明の請求項７の積層コンデンサは、請求項１から６のいずれか１項に記載の積層コンデンサにおいて、誘電体基板に形成された内部電極の分割数が、積層体の積層方向の端部から中央から中央部に向かうにつれて徐々に多くなる。この構成により、積層体に加わる電圧応力と、これに対応する耐圧とのバランスを最適なものにすることができるという作用を有する。 A multilayer capacitor according to a seventh aspect of the present invention is the multilayer capacitor according to any one of the first to sixth aspects, wherein the number of divisions of the internal electrode formed on the dielectric substrate is an end of the multilayer body in the stacking direction. Gradually increases from the center to the center. With this configuration, there is an effect that the balance between the voltage stress applied to the laminated body and the withstand voltage corresponding thereto can be optimized.

この発明の請求項８の積層コンデンサは、請求項１から７のいずれか１項に記載の積層コンデンサにおいて、複数の誘電体基板の厚みが相違し、積層体の積層方向中央部に最も厚さの大きな誘電体基板が積層されている。この構成により、電圧応力が最も強くかかる中央部付近における誘電体の耐圧を他の部分よりも向上させて、全体として電圧応力と耐圧とのバランスを最適化するという作用を有する。 The multilayer capacitor according to an eighth aspect of the present invention is the multilayer capacitor according to any one of the first to seventh aspects, wherein the thicknesses of the plurality of dielectric substrates are different, and the thickness of the multilayer body is greatest at the central portion in the stacking direction. Large dielectric substrates are stacked. With this configuration, the dielectric breakdown voltage in the vicinity of the central portion where the voltage stress is the strongest is improved as compared with other portions, and the balance between the voltage stress and the breakdown voltage is optimized as a whole.

この発明の請求項９の積層コンデンサは、請求項１から８のいずれか１項に記載の積層コンデンサにおいて、誘電体基板に形成された隣接する内部電極間の隣接間距離が、積層体の積層方向と直交する長手方向の中間部において広く、端部において狭い。この構成により、電圧応力が最も強くかかる中央部付近における隣接する内部電極間での耐圧を他の部分よりも向上させて、全体として電圧応力と耐圧とのバランスを最適化するという作用を有する。 A multilayer capacitor according to a ninth aspect of the present invention is the multilayer capacitor according to any one of the first to eighth aspects, wherein an adjacent distance between adjacent internal electrodes formed on the dielectric substrate is equal to the multilayer laminate. Wide in the middle of the longitudinal direction perpendicular to the direction, narrow at the end. With this configuration, the withstand voltage between adjacent internal electrodes in the vicinity of the central portion where the voltage stress is the strongest is improved as compared with other portions, and the balance between the voltage stress and the withstand voltage is optimized as a whole.

この発明の請求項１０の積層コンデンサは、請求項１から９いずれか１項に記載の積層コンデンサにおいて、積層体の積層方向と直交する長手方向の端部から中央に向かうにつれて、内部電極の隣接間距離が徐々に広くなる。この構成により、電圧応力が最も強くかかる中央部付近における隣接する内部電極間での耐圧を他の部分よりも向上させて、さらにその変化を徐々に変化させて、全体として電圧応力と耐圧とのバランスを最適化するという作用を有する。 A multilayer capacitor according to a tenth aspect of the present invention is the multilayer capacitor according to any one of the first to ninth aspects, wherein adjacent to the internal electrode as it goes from the end in the longitudinal direction perpendicular to the lamination direction of the multilayer body to the center. The distance is gradually increased. With this configuration, the withstand voltage between adjacent internal electrodes in the vicinity of the central portion where the voltage stress is the strongest is improved as compared with other portions, and the change is gradually changed so that the voltage stress and the withstand voltage as a whole are changed. It has the effect of optimizing the balance.

この発明の請求項１１の積層コンデンサは、請求項１から１０のいずれか１項に記載の積層コンデンサにおいて、誘電体基板に形成された内部電極は、積層体の積層方向と直交する長手方向に複数列を成すように分割され、積層体の短手方向の中間部に配列された内部電極列は、短手方向の端部に配列された内部電極列よりも分割数が多い。この構成により、短手方向の電圧応力が最も強くかかる中央部付近の分割数を増やすことによりに電圧応力を分圧させ、耐圧を他の部分よりも向上させて、全体として電圧応力と耐圧とのバランスを最適化するという作用を有する。 According to an eleventh aspect of the present invention, in the multilayer capacitor according to any one of the first to tenth aspects, the internal electrodes formed on the dielectric substrate are arranged in a longitudinal direction perpendicular to the lamination direction of the multilayer body. The internal electrode rows that are divided so as to form a plurality of rows and are arranged in the intermediate portion in the short direction of the multilayer body have a larger number of divisions than the internal electrode rows that are arranged in the end portions in the short direction. With this configuration, the voltage stress is divided by increasing the number of divisions in the vicinity of the central portion where the voltage stress in the short direction is the strongest, and the breakdown voltage is improved as compared with other parts. Has the effect of optimizing the balance.

この発明の請求項１２の積層コンデンサは、請求項１から１１のいずれか１項に記載の積層コンデンサにおいて、内部電極が、誘電体基板に転写方式により形成される。この構成により、誘電体基板に損傷を与えることなく内部電極を形成するという作用を有する。 A multilayer capacitor according to a twelfth aspect of the present invention is the multilayer capacitor according to any one of the first to eleventh aspects, wherein the internal electrode is formed on the dielectric substrate by a transfer method. With this configuration, the internal electrode is formed without damaging the dielectric substrate.

この発明の請求項１３の積層コンデンサは、請求項１から１２のいずれか１項に記載の積層コンデンサにおいて、内部電極が、誘電体基板にスクリーン印刷により形成される。この構成により、精度の高い内部電極を形成するという作用を有する。 According to a thirteenth aspect of the present invention, in the multilayer capacitor according to any one of the first to twelfth aspects, the internal electrode is formed on the dielectric substrate by screen printing. This configuration has the effect of forming a highly accurate internal electrode.

この発明の請求項１４の積層コンデンサは、請求項１から１３のいずれか１項に記載の積層コンデンサにおいて、内部電極が、誘電体基板にペースト塗布により形成される。この構成により、内部電極の形成を容易とするという作用を有する。 According to a fourteenth aspect of the present invention, in the multilayer capacitor according to any one of the first to thirteenth aspects, the internal electrode is formed on the dielectric substrate by paste application. This configuration has the effect of facilitating the formation of the internal electrode.

この発明の請求項１５のモールドコンデンサは、請求項１から１４のいずれか１項に記載の積層コンデンサと、積層コンデンサに接続される一対のリード端子と、一対のリード端子の一部及び積層コンデンサの全体を覆う外装材とを有する。この構成により、耐圧向上に加えて、耐衝撃性、耐損傷性、耐久性、耐湿性を向上させるという作用を有する。 According to a fifteenth aspect of the present invention, there is provided a molded capacitor according to any one of the first to fourteenth aspects, a pair of lead terminals connected to the multilayer capacitor, a part of the pair of lead terminals, and the multilayer capacitor. And an exterior material that covers the whole. This configuration has the effect of improving impact resistance, damage resistance, durability, and moisture resistance in addition to improving pressure resistance.

以下、図面を用いて説明する。 Hereinafter, it demonstrates using drawing.

図１（ａ）は本発明の実施の形態の積層コンデンサの側断面図、図１（ｂ）は図１（ａ）の積層コンデンサのＡ−Ａ線に沿う矢視断面図である。図２（ａ）は第１の誘電体基板上に形成された内部電極の様子を示す図、図２（ｂ）は第２の誘電体基板上に形成された内部電極の様子を示す図、図２（ｃ）は第３の誘電体基板上に形成された内部電極の様子を示す図、図２（ｄ）は第４の誘電体基板上に形成された内部電極の様子を示す図である。図において、積層コンデンサ１は、矩形平板状の４種類の誘電体基板２（２Ａ−１，Ａ−２，２Ｂ−１，２Ｂ−２の符号を併用する）が、複数枚積層されて構成された積層体２０を有している。誘電体基板２の一側の主面には、分割されてなる複数の内部電極３，５が形成されている。 FIG. 1A is a side sectional view of the multilayer capacitor according to the embodiment of the present invention, and FIG. 1B is a sectional view taken along the line AA of the multilayer capacitor in FIG. FIG. 2A is a view showing the state of the internal electrode formed on the first dielectric substrate, and FIG. 2B is a view showing the state of the internal electrode formed on the second dielectric substrate. FIG. 2C is a view showing the state of the internal electrode formed on the third dielectric substrate, and FIG. 2D is a view showing the state of the internal electrode formed on the fourth dielectric substrate. is there. In the figure, the multilayer capacitor 1 is configured by laminating a plurality of four types of dielectric substrates 2 having a rectangular flat plate shape (the symbols 2A-1, A-2, 2B-1, and 2B-2 are used together). The laminated body 20 is provided. A plurality of divided internal electrodes 3 and 5 are formed on one main surface of the dielectric substrate 2.

図２（ａ）から図２（ｄ）に示すように、内部電極には、基板上所定の位置から基板の端まで延びる引出電極３と周囲が絶縁され何れの導体とも接続しない浮き電極５の２種がある。そして、誘電体基板２は、この引出電極３と浮き電極５の形成のされ方とその数により４種類の誘電体基板（２Ａ−１，２Ａ−２，２Ｂ−１，２Ｂ−２）がある。即ち、図２（ａ）に示される第１の誘電体基板２Ａ−１の主面には、２個の引出電極３と２個の浮き電極５が形成されている。図２（ｂ）に示される第２の誘電体基板２Ａ−２の主面には、３個の浮き電極５が形成されている。図２（ｃ）に示される第３の誘電体基板２Ｂ−１の主面には、２個の引出電極３と３個の浮き電極５が形成されている。図２（ｄ）に示される第４の誘電体基板２Ｂ−２の主面には、４個の浮き電極５が形成されている。つまり、同じように引出電極３と浮き電極５が形成されている誘電体基板２であっても、第３の誘電体基板２Ｂ−１の方が第１の誘電体基板２Ａ−１よりも内部電極の分割数が多い。同じように、浮き電極５のみが形成されている誘電体基板２において、第４の誘電体基板２Ｂ−２の方が第２の誘電体基板２Ａ−２よりも内部電極の分割数が多い。 As shown in FIGS. 2 (a) to 2 (d), the internal electrode includes an extraction electrode 3 extending from a predetermined position on the substrate to the end of the substrate and a floating electrode 5 which is insulated from the periphery and connected to any conductor. There are two types. The dielectric substrate 2 has four types of dielectric substrates (2A-1, 2A-2, 2B-1, 2B-2) depending on how the extraction electrodes 3 and the floating electrodes 5 are formed and the number thereof. . That is, two extraction electrodes 3 and two floating electrodes 5 are formed on the main surface of the first dielectric substrate 2A-1 shown in FIG. Three floating electrodes 5 are formed on the main surface of the second dielectric substrate 2A-2 shown in FIG. Two extraction electrodes 3 and three floating electrodes 5 are formed on the main surface of the third dielectric substrate 2B-1 shown in FIG. Four floating electrodes 5 are formed on the main surface of the fourth dielectric substrate 2B-2 shown in FIG. That is, even in the case of the dielectric substrate 2 on which the extraction electrode 3 and the floating electrode 5 are similarly formed, the third dielectric substrate 2B-1 is more internal than the first dielectric substrate 2A-1. There are many electrode divisions. Similarly, in the dielectric substrate 2 on which only the floating electrode 5 is formed, the fourth dielectric substrate 2B-2 has a larger number of divisions of the internal electrodes than the second dielectric substrate 2A-2.

そして、積層体２０は、積層方向の中央部７においては、分割数の多い第３の誘電体基板２Ｂ−１と第４の誘電体基板２Ｂ−２とが交互に重ねて積層されている。一方、積層方向の端部（図１の上下端部）においては、分割数の少ない第１の誘電体基板２Ａ−１と第２の誘電体基板２Ａ−２とが交互に重ねて積層されて構成されている。即ち、本実施の形態の積層体２０においては、誘電体基板２の主面にて分割されてなる複数の内部電極に関して、積層方向の中央部７で分割数が多く、積層方向の端部で分割数が少なくされている。 In the central portion 7 in the stacking direction, the stacked body 20 is formed by alternately stacking the third dielectric substrate 2B-1 and the fourth dielectric substrate 2B-2 having a large number of divisions. On the other hand, at the end in the stacking direction (upper and lower ends in FIG. 1), the first dielectric substrate 2A-1 and the second dielectric substrate 2A-2 with a small number of divisions are alternately stacked and stacked. It is configured. That is, in the laminated body 20 of the present embodiment, with respect to the plurality of internal electrodes divided on the main surface of the dielectric substrate 2, the number of divisions is large at the central portion 7 in the lamination direction, and at the end in the lamination direction. The number of divisions is reduced.

積層体２０は、概略直方体状をなし、長手方向である第１の方向で対向する２側面には、一対の外部電極４，４が設けられている。第１の誘電体基板２Ａ−１及び第３の誘電体基板２Ｂ−１に形成された引出電極５は、夫々基板の端部で外部電極４と接続している。なお、ここで、「積層方向に直交する方向」とは、積層体２０が略直方体の場合、長手方向と短手方向の２方向を含む。このうち長手方向を表現する際には「積層方向に直交する長手方向」を使い、短手方向を表現する際には「積層方向に直交する短手方向」を使うこととする。 The laminated body 20 has a substantially rectangular parallelepiped shape, and a pair of external electrodes 4 and 4 are provided on two side surfaces facing each other in the first direction which is the longitudinal direction. The extraction electrode 5 formed on the first dielectric substrate 2A-1 and the third dielectric substrate 2B-1 is connected to the external electrode 4 at the end of the substrate. Here, the “direction orthogonal to the stacking direction” includes two directions of the longitudinal direction and the short direction when the stacked body 20 is a substantially rectangular parallelepiped. Of these, the “longitudinal direction perpendicular to the stacking direction” is used to represent the longitudinal direction, and the “short direction perpendicular to the stacking direction” is used to represent the short direction.

このような構成の積層コンデンサ１は、内部電極３，５間に発生する容量の総量からなる非常に高容量を実現できる。つまり、同一の形状、同じ大きさ、及び同じ材料であれば単板型のコンデンサよりも大きな容量を実現することができる。 The multilayer capacitor 1 having such a configuration can realize a very high capacity composed of the total amount of capacity generated between the internal electrodes 3 and 5. In other words, the same shape, the same size, and the same material can realize a larger capacity than a single plate capacitor.

本実施の形態の積層コンデンサ１が耐圧において優れている点について説明する。積層コンデンサ１においては、その積層方向における中央部７付近、及び積層方向と直交する短手方向の中央付近においてもっとも電圧応力が強くかかる。このため、この中央部７とそれ以外の部分での必要とされる耐圧は相違するものである。 The point that the multilayer capacitor 1 of the present embodiment is excellent in the withstand voltage will be described. In the multilayer capacitor 1, the voltage stress is most intense in the vicinity of the central portion 7 in the stacking direction and in the vicinity of the center in the short direction perpendicular to the stacking direction. For this reason, the required withstand voltage is different between the central portion 7 and other portions.

一般に電圧応力を向上させるためには、誘電体基板２の厚みを厚くするか、内部電極を分割構造にし、両端に架かる電圧を分圧させ耐電圧を向上させる方法がある。内部電極の分割数を増やすと電圧の分圧数も増え、さらに耐電圧を向上させることができる。 In general, in order to improve the voltage stress, there is a method of increasing the withstand voltage by increasing the thickness of the dielectric substrate 2 or by dividing the internal electrode to divide the voltage applied to both ends. Increasing the number of divisions of the internal electrode also increases the number of voltage divisions, which can further improve the withstand voltage.

本実施の形態においては、中央部７付近における誘電体基板２の面上に形成された分割構造の内部電極３ａの分割数を中央部７以外の内部電極３の分割数より多く形成されている。このように電圧応力の大きくなる中央部７付近においては予め分割数を増やすことで、誘電体基板２に加わる電圧応力を緩和させることができる。これは、図２（ａ）から図２（ｄ）に示されるように、予め分割数の異なる内部電極３，５が形成された誘電体基板２（２Ａ−１，２Ａ−２，２Ｂ−１，２Ｂ−２）を積層して積層コンデンサ１を形成する際に、分割数の多い誘電体基板２（２Ｂ−１，２Ｂ−２）を積層方向中央部７に、分割数の少ない誘電体基板２（２Ａ−１，２Ａ−２）を積層方向端部に配置した状態で積層することで、実現することができる。 In the present embodiment, the number of divisions of the internal electrodes 3 a having a divided structure formed on the surface of the dielectric substrate 2 in the vicinity of the central portion 7 is larger than the number of divisions of the internal electrodes 3 other than the central portion 7. . In this way, the voltage stress applied to the dielectric substrate 2 can be relaxed by increasing the number of divisions in the vicinity of the central portion 7 where the voltage stress increases. As shown in FIGS. 2 (a) to 2 (d), this is because the dielectric substrate 2 (2A-1, 2A-2, 2B-1) on which the internal electrodes 3, 5 having different numbers of divisions are formed in advance. , 2B-2) to form the multilayer capacitor 1, the dielectric substrate 2 (2B-1, 2B-2) having a large number of divisions is formed at the central portion 7 in the laminating direction and the dielectric substrate having a small number of divisions. 2 (2A-1, 2A-2) can be realized by stacking in a state of being arranged at the end in the stacking direction.

また、中央部７の内部電極の分割数を単純に多くするだけでなく、積層方向端部から中央に向けて、その分割数が次第に多くなるように積層されることも好適である。これにより、電圧応力のかかり方においてバランスのとれた分割数の内部電極３，５とすることができ、結果として全体でバランスよく耐圧への対応が可能となる。 In addition, it is preferable not only to simply increase the number of divisions of the internal electrode in the central portion 7 but also to laminate the number of divisions gradually from the end in the lamination direction toward the center. As a result, the number of divisional internal electrodes 3 and 5 can be balanced in the manner in which the voltage stress is applied, and as a result, it is possible to cope with the breakdown voltage in a balanced manner as a whole.

次に、積層方向に対向する内部電極３同士での耐圧向上について説明する。例えば、積層される誘電体基板２の夫々基板厚みＤ（図１（ａ））をあらかじめ相違させ、基板厚みＤの大きい誘電体基板２を積層方向中央部７付近に、一方、基板厚みＤの小さい誘電体基板２を積層方向端部付近に配置して積層することにより、耐圧の向上を実現することができる。 Next, a description will be given of an improvement in breakdown voltage between the internal electrodes 3 facing each other in the stacking direction. For example, the substrate thickness D (FIG. 1A) of each of the dielectric substrates 2 to be stacked is made different in advance, and the dielectric substrate 2 having a large substrate thickness D is set near the central portion 7 in the stacking direction, while the substrate thickness D By disposing and stacking the small dielectric substrate 2 in the vicinity of the end in the stacking direction, it is possible to improve the breakdown voltage.

このような積層方式により、電圧応力の強くかかる中央部７付近で、重なり合って対向する内部電極３、５同士での耐圧が強くなり、全体としてバランスの取れた耐圧を実現することができる。即ち、異なる誘電体基板２同士に形成された内部電極同士の耐圧を向上させることができる。 By such a lamination method, the withstand voltage between the overlapping internal electrodes 3 and 5 is increased in the vicinity of the central portion 7 where a strong voltage stress is applied, and a balanced withstand voltage as a whole can be realized. That is, the breakdown voltage between the internal electrodes formed on the different dielectric substrates 2 can be improved.

なお、この例においては、分割数の多い誘電体基板２及び基板厚みＤの大きな誘電体基板２を積層方向中央部７に配置しているが、分割数の多い誘電体基板２及び基板厚みＤの大きな誘電体基板２を積層方向中央部７からさらに積層方向に幅を広げた積層方向中間部に配置しても所定の効果を得ることができる。このように、これら耐圧を向上させた誘電体基板２を中央からどれくらいの領域まで設けるかは、積層コンデンサのタイプ、形状及び大きさによって異なるので、適宜適切なものが選ばれてよい。 In this example, the dielectric substrate 2 having a large number of divisions and the dielectric substrate 2 having a large substrate thickness D are arranged in the central portion 7 in the stacking direction. A predetermined effect can be obtained even if the large dielectric substrate 2 is arranged in the intermediate portion in the stacking direction with the width further increased in the stacking direction from the central portion 7 in the stacking direction. As described above, how much of the dielectric substrate 2 with improved withstand voltage is provided from the center depends on the type, shape, and size of the multilayer capacitor, and may be appropriately selected.

誘電体基板２は、誘電体で構成された基板で、例えば酸化チタン、チタン酸カルシウムとチタン酸ストロンチウウム固溶体やチタン酸バリウムなどの誘電体材料が好適に用いられる。あるいはアルミナなどの低誘電率材料も用いられる。これらの酸化物系の誘電体材料や、金属系の誘電体材料、あるいはセラミック系の誘電体材料など、所望の誘電率（この誘電率により容量の大きさを調整することができる。）や素子強度などに応じて、適宜材料やその組成比が選択されるものである。また、これらの材料を必要に応じて有機系材料などと混合して任意の形状に成形して、必要に応じて加熱処理などによる焼成を行って、基板形状とするものである。 The dielectric substrate 2 is a substrate made of a dielectric, and for example, a dielectric material such as titanium oxide, calcium titanate and strontium titanate solid solution, or barium titanate is preferably used. Alternatively, a low dielectric constant material such as alumina is also used. These oxide-based dielectric materials, metal-based dielectric materials, ceramic-based dielectric materials, and the like, a desired dielectric constant (capacitance can be adjusted by this dielectric constant) and elements. The material and the composition ratio are appropriately selected according to the strength and the like. Further, these materials are mixed with an organic material or the like as necessary to be molded into an arbitrary shape, and are baked by heat treatment or the like as necessary to form a substrate shape.

誘電体基板２は、積層コンデンサ１における積層体２０の基準となるものであるから、積層コンデンサ１の大きさや形状に応じた形状とされる。例えば、図２（ａ）から図２（ｄ）に示されるように、外部電極４，４方向に長い、矩形平板状のものである。尚、平板状であればその他の形でもよい。また、耐久性を向上させるために角部に面取りを施してもよい。特に、積層される際に端面に積層される誘電体基板２の角部に面取りを施すことは、製造時、運搬時、実装時においての破損や損傷を防止でき、対衝撃性を向上させることができるものである。 Since the dielectric substrate 2 serves as a reference for the multilayer body 20 in the multilayer capacitor 1, the dielectric substrate 2 has a shape corresponding to the size and shape of the multilayer capacitor 1. For example, as shown in FIG. 2A to FIG. 2D, it is a rectangular flat plate that is long in the direction of the external electrodes 4 and 4. Other shapes may be used as long as they are flat. Moreover, you may chamfer a corner | angular part in order to improve durability. In particular, chamfering the corners of the dielectric substrate 2 that is laminated on the end face when laminated can prevent breakage and damage during manufacturing, transportation, and mounting, and improve impact resistance. It is something that can be done.

なお、基板厚みＤの異なる誘電体基板２を予め成形し、積層する際に異なる基板厚みＤを有する誘電体基板２を積層することも好適である。例えば、積層コンデンサ１の積層方向端面に近い位置では基板厚みＤの薄い誘電体基板２を積層し、積層方向中間部においては基板厚みＤの厚い誘電体基板２を積層することも好適である。この場合には、電圧応力の強く作用する中央部７においての誘電体基板２の厚みが相対的に大きいものとなる為、対向する内部電極３、５に加わる電圧応力に対する耐久性が高まり、積層コンデンサ１全体としてバランスよく、電圧応力に対応できるようになる。 It is also preferable to form dielectric substrates 2 having different substrate thicknesses D in advance and laminate dielectric substrates 2 having different substrate thicknesses D when they are laminated. For example, it is also preferable to stack the dielectric substrate 2 with a thin substrate thickness D at a position close to the end surface in the stacking direction of the multilayer capacitor 1 and to stack the dielectric substrate 2 with a thick substrate thickness D at an intermediate portion in the stacking direction. In this case, since the thickness of the dielectric substrate 2 in the central portion 7 where the voltage stress acts strongly becomes relatively large, the durability against the voltage stress applied to the opposing internal electrodes 3 and 5 is increased, and the laminate The capacitor 1 as a whole can cope with voltage stress in a well-balanced manner.

内部電極３，５は誘電体基板２に形成された薄膜状の電極であって、積層単位である板状の各誘電体基板２の表面に形成される。内部電極３，５の構成材料としては、Ｎｉ、Ａｇ、Ｐｄ、Ｃｕ、Ａｕなどの少なくとも一つを含む金属材料や合金が挙げられる。特に、Ｎｉ単体あるいはＮｉ合金を用いることでコスト面において有利となる。また、これらの合金や、表面にめっき処理が施されたものであってもよい。勿論、合金などであってもよい。また、内部電極３，５の厚みは１〜５μｍで構成されるのが好ましい。１μｍ未満であると内電切れを起こしやすく、容量が低くなる。そのため同一層での容量バランスが悪くなり十分な耐圧が低下する傾向にある。５μｍより大きい場合には、積層する際の誘電体基板２同士の固着力が不十分となったり、隙間が大きくなりすぎたりして、積層強度が不十分となるからである。 The internal electrodes 3 and 5 are thin-film electrodes formed on the dielectric substrate 2 and are formed on the surface of each plate-shaped dielectric substrate 2 which is a lamination unit. Examples of the constituent material of the internal electrodes 3 and 5 include metal materials and alloys containing at least one of Ni, Ag, Pd, Cu, Au, and the like. In particular, using Ni alone or an Ni alloy is advantageous in terms of cost. Moreover, these alloys and the thing by which the plating process was given to the surface may be sufficient. Of course, an alloy or the like may be used. The internal electrodes 3 and 5 preferably have a thickness of 1 to 5 μm. When the thickness is less than 1 μm, internal electric power is easily cut off, and the capacity is reduced. Therefore, the capacity balance in the same layer is deteriorated, and the sufficient breakdown voltage tends to be lowered. If it is larger than 5 μm, the adhesion strength between the dielectric substrates 2 at the time of lamination becomes insufficient, or the gap becomes too large, resulting in insufficient lamination strength.

また、内部電極３，５は、転写体に上記の金属材料などで形成された電極を、誘電体基板２の表面に転写印刷することで形成されてもよい。転写印刷の場合には、ペースト中の溶剤による誘電体基板２の損傷がないため耐圧劣化を防ぐことができる。また、誘電体基板２表面に直接金属ペーストなどを塗布することで形成されてもよい。さらに、蒸着やめっきを用いて形成されてもよい。さらにまた、誘電体基板２表面上にスクリーン印刷を行って内部電極３を形成することでもよい。この際、誘電体基板２の破れ等に注意を払う必要がある。必要とされる内部電極３，５の形状や面積、厚みの精度にかかる仕様や、耐久性、誘電体基板２の材料と内部電極３，５の材料との親和性から決定されればよいものである。 Further, the internal electrodes 3 and 5 may be formed by transferring and printing on the surface of the dielectric substrate 2 an electrode formed of the above metal material or the like on the transfer body. In the case of transfer printing, the dielectric substrate 2 is not damaged by the solvent in the paste, so that the breakdown voltage can be prevented from deteriorating. Alternatively, it may be formed by directly applying a metal paste or the like on the surface of the dielectric substrate 2. Furthermore, it may be formed using vapor deposition or plating. Furthermore, the internal electrode 3 may be formed by screen printing on the surface of the dielectric substrate 2. At this time, it is necessary to pay attention to breakage of the dielectric substrate 2. What is necessary is determined from the specifications concerning the accuracy, shape, area and thickness of the internal electrodes 3 and 5 required, durability, and the affinity between the material of the dielectric substrate 2 and the material of the internal electrodes 3 and 5 It is.

また、内部電極３，５は一つの誘電体基板２の表面に図１（ａ）、図１（ｂ）及び図２（ａ）から図２（ｄ）に示されるように、積層コンデンサ内に直並列回路を形成するように複数形成されることが好適である。このようにすることにより分圧されるため耐圧が向上する。ある層での複数の誘電体基板２面に形成された内部電極３，５は外部電極４に接続されたものを含み、これと重なる次の層の誘電体基板２表面に形成された複数の内部電極３はすべて外部電極４と非接続である形態を有している。これにより、積層方向に重なり合う層に積層された誘電体基板２に形成されている内部電極３が対向し、更に対向する内部電極３の一方のみが外部電極４に接続されるため、外部電極に電圧が印加されると対向する内部電極３同士の電圧差が生じ、結果として対向領域に容量成分が生じる。このとき積層が複数であることと、内部電極３が一つの誘電体基板２面に複数形成されていることで、多数の容量成分が発生する場所が生じ、結果として積層コンデンサ１全体で大きな容量を生じさせることができる。 Further, the internal electrodes 3 and 5 are formed on the surface of one dielectric substrate 2 in the multilayer capacitor as shown in FIGS. 1 (a), 1 (b) and 2 (a) to 2 (d). It is preferable that a plurality are formed so as to form a series-parallel circuit. By doing so, the voltage is divided, and the breakdown voltage is improved. The internal electrodes 3 and 5 formed on the surface of the plurality of dielectric substrates 2 in a certain layer include those connected to the external electrode 4, and a plurality of layers formed on the surface of the dielectric substrate 2 of the next layer overlapping therewith All the internal electrodes 3 have a configuration in which they are not connected to the external electrode 4. As a result, the internal electrodes 3 formed on the dielectric substrate 2 stacked on the layers overlapping in the stacking direction face each other, and only one of the facing internal electrodes 3 is connected to the external electrode 4. When a voltage is applied, a voltage difference between the opposing internal electrodes 3 is generated, and as a result, a capacitive component is generated in the opposing region. At this time, since there are a plurality of laminated layers and a plurality of internal electrodes 3 are formed on the surface of one dielectric substrate 2, a place where a large number of capacitance components are generated is generated. Can be generated.

一つの誘電体基板２の表面に分割構造の内部電極３が形成される場合には、隣り合う内部電極同士の隣接間距離Ｗの広い誘電体基板２の方が狭い誘電体基板２よりも耐圧は向上するが、電極面積が狭くなるので、容量値は少なくなる。また、誘電体基板２表面に複数の分割された内部電極３が形成された場合の分割数は多い方が耐圧は向上するが、容量値は減少する。積層コンデンサの高さ方向や幅方向および長さ方向における中央部に集中する電気的歪みに対して以上の原理を利用することで、積層コンデンサ１の耐久性を高めることができるものである。 In the case where the internal electrode 3 having a divided structure is formed on the surface of one dielectric substrate 2, the dielectric substrate 2 having a larger inter-adjacent distance W between adjacent internal electrodes has a higher breakdown voltage than the narrow dielectric substrate 2. Although the electrode area is reduced, the capacitance value is reduced. Further, when a plurality of divided internal electrodes 3 are formed on the surface of the dielectric substrate 2, the breakdown voltage improves as the number of divisions increases, but the capacitance value decreases. The durability of the multilayer capacitor 1 can be enhanced by utilizing the above principle with respect to the electrical strain concentrated on the central portion in the height direction, width direction and length direction of the multilayer capacitor.

外部電極４は、積層コンデンサ１に電圧を印加するために設けられる電極であり、積層体２０の外部表面に形成される。なお、外部電極４の材料としては、内部電極３と同様にＮｉ、Ａｇ、Ｐｄ、Ｃｕ、Ａｕなどの少なくとも一つを含む金属材料や合金が挙げられる。特に、Ｎｉ単体あるいはＮｉ合金を用いることでコスト面において有利となる。また、これらの合金や、表面にめっき処理が施されたものであってもよいものである。勿論、合金などであってもよい。また、蒸着、ペースト、印刷、めっきなどの工法により形成されればよく、各誘電体基板２の端面に予め形成してから誘電体基板２を積層してもよく、誘電体基板２を積層した後に、端面に外部電極４を形成してもよい。 The external electrode 4 is an electrode provided for applying a voltage to the multilayer capacitor 1, and is formed on the external surface of the multilayer body 20. In addition, as a material of the external electrode 4, a metal material or an alloy containing at least one of Ni, Ag, Pd, Cu, Au, and the like, as with the internal electrode 3, can be given. In particular, using Ni alone or an Ni alloy is advantageous in terms of cost. Moreover, these alloys and the thing by which the plating process was given to the surface may be used. Of course, an alloy or the like may be used. Further, it may be formed by a method such as vapor deposition, paste, printing, plating, etc., and the dielectric substrate 2 may be laminated after being formed in advance on the end face of each dielectric substrate 2, or the dielectric substrate 2 is laminated. Later, the external electrode 4 may be formed on the end face.

隣接間距離Ｗは、内部電極３，５の説明においてふれたとおり、隣り合う内部電極間の距離であり、電圧が印加されることに対する耐久性、即ち耐圧はこの隣接間距離Ｗの大きさに応じても変化する。 The inter-adjacent distance W is the distance between adjacent internal electrodes, as mentioned in the explanation of the internal electrodes 3 and 5, and the durability against application of a voltage, that is, the withstand voltage, is the size of the inter-adjacent distance W. It changes depending on the response.

中央部７は積層コンデンサ１の誘電体基板２の積層方向の中央付近であり、電圧応力がもっとも強くかかる部分である。このため、積層方向の端部付近、即ち中央部７以外の部分で要求される耐圧形状と、中央部７付近で要求される耐圧形状とはおのずと異なるものとなり、相互にバランスのとれた形状とすることで、積層コンデンサ１全体としての耐圧を向上させることができるものである。 The central portion 7 is near the center in the stacking direction of the dielectric substrate 2 of the multilayer capacitor 1 and is the portion to which the voltage stress is most strongly applied. For this reason, the pressure-resistant shape required near the end in the stacking direction, that is, the portion other than the central portion 7, and the pressure-resistant shape required near the central portion 7 are naturally different from each other, By doing so, the breakdown voltage of the multilayer capacitor 1 as a whole can be improved.

図３は実施の形態の積層コンデンサを内蔵するモールドコンデンサの断面図である。モールドコンデンサ１１は、積層コンデンサ１を、外装材１３により封止したものであり、このように積層コンデンサ１を外界から遮断する構造により、耐圧を始め、耐衝撃性、耐湿性を向上させることができる。また、リード端子１２が外装材１３から突出することにより、リード端子１２間の距離が当然にのびるため耐圧も向上する。また、外装材１３により、積層コンデンサ１が露出していないので、汚損や破損などに強い。 FIG. 3 is a cross-sectional view of a molded capacitor incorporating the multilayer capacitor of the embodiment. The molded capacitor 11 is obtained by sealing the multilayer capacitor 1 with an exterior material 13. With such a structure that blocks the multilayer capacitor 1 from the outside, it is possible to improve breakdown voltage, impact resistance, and moisture resistance. it can. Moreover, since the lead terminal 12 protrudes from the exterior material 13, the distance between the lead terminals 12 naturally extends, so that the withstand voltage is improved. Further, since the multilayer capacitor 1 is not exposed by the exterior material 13, it is resistant to contamination and damage.

なお、リード端子１２は外装材１３の側面から突出してもよく、あるいは底面から突出してもよい。側面や底面から突出することで外装材１３とリード端子１２との間に空間的余裕度（遊び）が生じ、実装時の耐たわみ性も向上させることもできる。 The lead terminal 12 may protrude from the side surface of the exterior member 13 or may protrude from the bottom surface. By projecting from the side surface and the bottom surface, a spatial margin (play) is generated between the exterior member 13 and the lead terminal 12, and the deflection resistance during mounting can be improved.

外装材１３は、リード端子１２の一部と積層コンデンサ１の全体を封止する部材であり、材料としては、オプトクレゾールノボラック系、ビフェニール系、ペンタジエン系などのエポキシ系樹脂などが好適に用いられる。もちろん、これら以外の材料が混入してもよく、更に低コストの樹脂が用いられてもよい。また外装材１３の表面と積層コンデンサ１の表面の間隔の最小値（外装材１３のもっとも肉厚が薄い部分）は０．１ｍｍ以上とすることで、外皮耐圧を向上させることができる。更に、これ以上の値とすることで、耐圧、耐湿、耐熱に強い電子部品を実現することができる。 The exterior material 13 is a member that seals a part of the lead terminal 12 and the entire multilayer capacitor 1. As the material, an epoxy resin such as an optocresol novolac type, a biphenyl type, or a pentadiene type is preferably used. . Of course, other materials may be mixed, and a lower cost resin may be used. Further, the minimum value of the distance between the surface of the outer packaging material 13 and the surface of the multilayer capacitor 1 (the thinnest portion of the outer packaging material 13) is 0.1 mm or more, so that the withstand voltage can be improved. Furthermore, by setting it to a value higher than this, it is possible to realize an electronic component that is resistant to pressure resistance, moisture resistance, and heat resistance.

また、外装材１３は、一般に略直方体や略立方体などの形状とされるが、外装材１３の角部には、面取り、円弧部、凹部などが設けられてもよく、任意の側断面が台形である台形柱であってもよい。あるいは、楕円柱でもよく、これらの形状の特徴部分などがそれぞれ組み合わされてもよいものである。これらの形状により外装材１３の耐衝撃性などが向上するメリットがある。 In addition, the exterior material 13 is generally shaped like a substantially rectangular parallelepiped or a substantially cube, but the corners of the exterior material 13 may be provided with chamfers, arc portions, recesses, etc., and any side cross section is trapezoidal. It may be a trapezoidal pillar. Or an elliptical cylinder may be sufficient and the characteristic part etc. of these shapes may be combined, respectively. These shapes have the advantage of improving the impact resistance of the exterior material 13.

図４（ａ）は他の実施の形態の積層コンデンサの側断面図、図４（ｂ）は図４（ａ）の積層コンデンサのＢ−Ｂ線に沿う矢視断面図である。この実施の形態においては、隣接間距離Ｗの広いものを中央部７付近に配置して、且つ基板厚みＤの厚い誘電体基板２を中央部７付近に配置して積層することの両方を組み合わせている。このような構成とすることで、更に耐圧向上が図られ、電圧応力の加わり方に適切に対応したバランスを有する積層コンデンサ１とすることができる。 4A is a side cross-sectional view of the multilayer capacitor according to another embodiment, and FIG. 4B is a cross-sectional view taken along the line BB of the multilayer capacitor in FIG. 4A. In this embodiment, a combination of placing a substrate having a wide adjacent distance W near the central portion 7 and laminating a dielectric substrate 2 having a thick substrate thickness D near the central portion 7 is combined. ing. With such a configuration, the breakdown voltage can be further improved, and the multilayer capacitor 1 having a balance appropriately corresponding to the manner in which the voltage stress is applied can be obtained.

また、図５（ａ）及び図５（ｂ）、図６（ａ）、図６（ｂ）に示されるように内部電極３及び内部電極５を誘電体基板２Ａ，２Ｂを基板上で積層方向と直交する短手方向に２分割以上に分割し（この例においては３分割している）、長手方向に延びる複数列（この例においては３列）の内部電極の列を形成し、積層方向と直交する短手方向における中央部の内部電極の分割数をそれ以外の部分の内部電極の分割数より多くすることで、この方向の中央部の耐圧も向上することができる。これにより更に全体として、電圧応力にバランスよく対応して、耐圧を向上させることができる。さらにまた、積層方向における中央部７付近での内部電極の分割数を他部分よりも多くすることと、積層方向に直交する方向における中央付近における分割数を多くすることを組み合わせることも好適である。 Further, as shown in FIGS. 5A, 5B, 6A, and 6B, the internal electrode 3 and the internal electrode 5 are stacked on the dielectric substrates 2A and 2B on the substrate. Are divided into two or more in the short direction perpendicular to the direction (in this example, it is divided into three), and a plurality of rows (three in this example) of internal electrodes extending in the longitudinal direction are formed, and the stacking direction By increasing the number of divisions of the central internal electrode in the short direction orthogonal to the number of divisions of the internal electrodes in other portions, the breakdown voltage of the central portion in this direction can also be improved. Thereby, as a whole, the withstand voltage can be improved in a balanced manner with respect to the voltage stress. Furthermore, it is also preferable to combine the number of divisions of the internal electrode in the vicinity of the central portion 7 in the stacking direction with respect to the other portions and the increase in the number of divisions in the vicinity of the center in the direction orthogonal to the stacking direction. .

以上のように、電圧応力に応じて、内部電極３，５の分割数を変化させ、誘電体基板２の厚みを変化させる（電圧応力の大きくかかる中央部７付近で、分割数を増やし、基板厚みＤを厚くする）ことで、全体での耐圧を最適化して、同一形状や同一サイズにおいての耐圧を最大限向上させることが可能となるものである。 As described above, the number of divisions of the internal electrodes 3 and 5 is changed according to the voltage stress, and the thickness of the dielectric substrate 2 is changed (the number of divisions is increased in the vicinity of the central portion 7 where the voltage stress is large, and the substrate By increasing the thickness D), the overall breakdown voltage can be optimized, and the breakdown voltage in the same shape and the same size can be maximized.

以上のように、本発明にかかる積層コンデンサ及びモールドコンデンサは、モデム、電源回路、液晶用電源、ＤＣ−ＤＣコンバータ、電力線通信機器などの電子機器などに好適に用いられ、特にこのような電子機器のノイズ除去や直流成分のカットなどのために用いられて有用なものである。 As described above, the multilayer capacitor and the molded capacitor according to the present invention are suitably used for electronic devices such as a modem, a power supply circuit, a liquid crystal power supply, a DC-DC converter, a power line communication device, and particularly such an electronic device. It is useful for removing noise and cutting DC components.

（ａ）本発明の実施の形態の積層コンデンサの側断面図、（ｂ）図１（ａ）の積層コンデンサのＡ−Ａ線に沿う矢視断面図(A) Side sectional view of the multilayer capacitor in accordance with the embodiment of the present invention, (b) Cross sectional view taken along line AA of the multilayer capacitor in FIG. （ａ）第１の誘電体基板上に形成された内部電極の様子を示す図、（ｂ）第２の誘電体基板上に形成された内部電極の様子を示す図、（ｃ）第３の誘電体基板上に形成された内部電極の様子を示す図、（ｄ）第４の誘電体基板上に形成された内部電極の様子を示す図(A) The figure which shows the mode of the internal electrode formed on the 1st dielectric substrate, (b) The figure which shows the mode of the internal electrode formed on the 2nd dielectric substrate, (c) 3rd The figure which shows the mode of the internal electrode formed on the dielectric substrate, (d) The figure which shows the mode of the internal electrode formed on the 4th dielectric substrate 実施の形態の積層コンデンサを内蔵するモールドコンデンサの断面図Cross-sectional view of a molded capacitor incorporating the multilayer capacitor of the embodiment （ａ）他の実施の形態の積層コンデンサの側断面図、（ｂ）図４（ａ）の積層コンデンサのＢ−Ｂ線に沿う矢視断面図(A) Side sectional view of multilayer capacitor of other embodiment, (b) Cross sectional view taken along line BB of multilayer capacitor of FIG. 4 (a) （ａ）さらに他の実施の形態の積層コンデンサの側断面図、（ｂ）図５（ａ）の積層コンデンサのＣ−Ｃ線に沿う矢視断面図(A) Side sectional view of the multilayer capacitor of still another embodiment, (b) Cross sectional view taken along line CC of the multilayer capacitor in FIG. （ａ）図５（ａ）の積層コンデンサの第１の誘電体基板上に形成された内部電極の様子を示す図、（ｂ）図５（ａ）の積層コンデンサの第２の誘電体基板上に形成された内部電極の様子を示す図(A) The figure which shows the mode of the internal electrode formed on the 1st dielectric substrate of the multilayer capacitor of Fig.5 (a), (b) On the 2nd dielectric substrate of the multilayer capacitor of Fig.5 (a) The state which shows the state of the internal electrode formed in （ａ）従来の技術における積層コンデンサの側断面図、（ｂ）図７（ａ）の積層コンデンサのＧ−Ｇ線に沿う矢視断面図(A) Side sectional view of the multilayer capacitor in the prior art, (b) Cross sectional view taken along line GG of the multilayer capacitor in FIG.

Explanation of symbols

１積層コンデンサ
２（２Ａ−１）第１の誘電体基板
２（２Ａ−２）第２の誘電体基板
２（２Ｂ−１）第３の誘電体基板
２（２Ｂ−２）第４の誘電体基板
２（２Ａ）第１の誘電体基板
２（２Ｂ）第２の誘電体基板
３内部電極（引出電極）
４外部電極
５内部電極（浮き電極）
１１モールドコンデンサ
１２リード端子
１３外装材
２０積層体
Ｄ基板厚み
Ｗ隣接間距離 DESCRIPTION OF SYMBOLS 1 Multilayer capacitor 2 (2A-1) 1st dielectric substrate 2 (2A-2) 2nd dielectric substrate 2 (2B-1) 3rd dielectric substrate 2 (2B-2) 4th dielectric material Substrate 2 (2A) First dielectric substrate 2 (2B) Second dielectric substrate 3 Internal electrode (extraction electrode)
4 External electrode 5 Internal electrode (floating electrode)
11 Mold Capacitor 12 Lead Terminal 13 Exterior Material 20 Laminate D Substrate Thickness W Adjacent Distance

Claims

A multilayer capacitor having a laminate in which a plurality of dielectric substrates each having a plurality of divided internal electrodes formed on a main surface are laminated, and generating a capacitance component between the opposing internal electrodes,
A multilayer capacitor characterized in that the plurality of internal electrodes divided on the main surface of the dielectric substrate are increased in the number of divisions in a portion where the voltage stress of the multilayer body is large.

2. The multilayer capacitor according to claim 1, wherein the number of divisions of the internal electrode is increased in a portion where the voltage stress in the stacking direction of the dielectric substrate of the multilayer body is large.

2. The multilayer capacitor according to claim 1, wherein the number of divisions of the internal electrode is increased at a portion where the voltage stress in the direction orthogonal to the lamination direction of the dielectric substrate of the multilayer body is large.

The number of divisions of the internal electrodes formed on the dielectric substrate located in the intermediate part in the lamination direction of the laminate is larger than the number of divisions of the internal electrodes formed on the dielectric substrate located at the end part in the lamination direction. The multilayer capacitor according to claim 1, wherein the multilayer capacitor is provided.

The number of divisions of the internal electrodes formed on the dielectric substrate located at the center in the lamination direction of the laminate is larger than the number of divisions of the internal electrodes formed on the dielectric substrate located at the end in the lamination direction. The multilayer capacitor according to claim 4.

The multilayer capacitor according to claim 5, wherein the dielectric substrate having a large number of divisions of the internal electrodes is sandwiched and laminated by the dielectric substrate having a small number of divisions.

The number of divisions of the internal electrodes formed on the dielectric substrate gradually increases from the center to the center from the end in the stacking direction of the stack. 2. The multilayer capacitor according to item 1.

8. The dielectric substrate according to claim 1, wherein the plurality of dielectric substrates have different thicknesses, and the dielectric substrate having the largest thickness is laminated at a central portion in the lamination direction of the laminate. The multilayer capacitor described.

9. The distance between adjacent internal electrodes formed on the dielectric substrate is wide at an intermediate portion in a longitudinal direction perpendicular to the stacking direction of the stacked body and narrow at an end portion. The multilayer capacitor according to any one of the above.

10. The multilayer capacitor according to claim 9, wherein a distance between adjacent internal electrodes gradually increases from an end in a longitudinal direction orthogonal to the stacking direction of the stacked body toward the center.

The internal electrodes formed on the dielectric substrate are divided so as to form a plurality of rows in a longitudinal direction perpendicular to the stacking direction of the stacked body, and are arranged in an intermediate portion in the short direction of the stacked body 11. The multilayer capacitor according to claim 1, wherein the number of divisions is larger than that of the internal electrode array arranged at the end in the short direction.

The multilayer capacitor according to claim 1, wherein the internal electrode is formed on the dielectric substrate by a transfer method.

The multilayer capacitor according to claim 1, wherein the internal electrode is formed on the dielectric substrate by screen printing.

The multilayer capacitor according to claim 1, wherein the internal electrode is formed on the dielectric substrate by paste application.

The multilayer capacitor according to any one of claims 1 to 14,
A pair of lead terminals connected to the multilayer capacitor;
A molded capacitor comprising: an exterior material covering a part of the pair of lead terminals and the entire multilayer capacitor.