JP6497127B2 - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- JP6497127B2 JP6497127B2 JP2015036663A JP2015036663A JP6497127B2 JP 6497127 B2 JP6497127 B2 JP 6497127B2 JP 2015036663 A JP2015036663 A JP 2015036663A JP 2015036663 A JP2015036663 A JP 2015036663A JP 6497127 B2 JP6497127 B2 JP 6497127B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- thickness
- element body
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、積層コンデンサに関する。 The present invention relates to a multilayer capacitor.
直方体形状を呈しており、第一方向で互いに対向している第一及び第二主面と、第一及び第二主面を連結するように第一方向に延びていると共に第一方向と直交する第二方向で互いに対向している一対の第一側面と、第一及び第二主面を連結するように第一方向に延びていると共に第一及び第二方向に直交する第三方向で互いに対向している一対の第二側面と、を有している素体と、第一方向で互いに対向するように素体内に交互に配置されている複数の内部電極と、素体の一対の第二側面側にそれぞれ配置されていると共に複数の内部電極のうち対応する内部電極に接続されている一対の端子電極と、を備えている積層コンデンサが知られている(たとえば、特許文献1参照)。 It has a rectangular parallelepiped shape, extends in the first direction so as to connect the first and second main surfaces facing each other in the first direction, and is orthogonal to the first direction. A pair of first side surfaces facing each other in the second direction, and a third direction extending in the first direction so as to connect the first and second main surfaces and orthogonal to the first and second directions. An element body having a pair of second side surfaces facing each other, a plurality of internal electrodes alternately arranged in the element body so as to face each other in the first direction, and a pair of element bodies A multilayer capacitor is known that includes a pair of terminal electrodes that are respectively disposed on the second side surface and are connected to a corresponding internal electrode among a plurality of internal electrodes (see, for example, Patent Document 1). ).
近年、情報端末機器などの電子機器では、小型化及び薄型化が進んでいる。それに伴って、電子機器に搭載される基板や基板に搭載される電子部品においても、小型化が進んでおり、高密度実装化も進んでいる。更なる小型化を図るために、基板内に電子部品が埋め込まれている、電子部品内蔵基板も開発されてきている。電子部品内蔵基板では、基板の内部に電子部品が埋め込まれて実装されている。基板に形成された配線と埋め込まれている電子部品とは、確実に、電気的に接続される必要がある。しかしながら、特許文献1に記載された積層コンデンサでは、基板への埋め込み(基板への内蔵)、及び、基板に形成された配線との電気的な接続については考慮されていない。 In recent years, electronic devices such as information terminal devices have been reduced in size and thickness. Along with this, miniaturization is progressing in boards mounted on electronic devices and electronic components mounted on boards, and high-density mounting is also progressing. In order to further reduce the size, electronic component-embedded substrates in which electronic components are embedded in the substrate have been developed. In the electronic component built-in substrate, the electronic component is embedded and mounted inside the substrate. The wiring formed on the substrate and the embedded electronic component must be reliably electrically connected. However, in the multilayer capacitor described in Patent Document 1, no consideration is given to embedding in a substrate (incorporation into the substrate) and electrical connection with wiring formed on the substrate.
本発明は、低背化が図られ、基板に形成される配線との接続性を確保しつつ、基板に適切に内蔵することが可能な積層コンデンサを提供することを目的とする。 It is an object of the present invention to provide a multilayer capacitor that can be appropriately built in a substrate while ensuring a low profile and ensuring connectivity with wiring formed on the substrate.
本発明に係る積層コンデンサは、直方体形状を呈しており、第一方向で互いに対向している第一及び第二主面と、第一及び第二主面を連結するように第一方向に延びていると共に第一方向と直交する第二方向で互いに対向している一対の第一側面と、第一及び第二主面を連結するように第一方向に延びていると共に第一及び第二方向に直交する第三方向で互いに対向している一対の第二側面と、を有している素体と、第一方向で互いに対向するように素体内に交互に配置されている複数の内部電極と、素体の一対の第二側面側にそれぞれ配置されていると共に複数の内部電極のうち対応する内部電極に接続されている一対の端子電極と、を備え、素体の第一方向の長さは、素体の第二方向の長さ及び素体の第三方向の長さよりも小さく、各内部電極を第二方向で一対の端部領域と一対の端部領域の間に位置する中央部領域とに分けた場合に、素体の各端子電極が配置されている領域は、中央部領域が位置する第一領域と、端部領域が位置する一対の第二領域と、を有し、各端子電極は、第一主面に配置されている第一電極部分と、第二主面に配置されている第二電極部分と、を有し、第二主面は、第一領域と一対の第二領域とにわたって、第一方向と直交する平面とされ、第一領域の第一方向の第一素体厚みは、各第二領域の第一方向の第二素体厚みよりも小さく、第一領域の第二主面から第一電極部分のうち第一領域に位置する部分の表面までの第一方向の第一距離は、第二領域の第二主面から第一電極部分のうち各第二領域に位置する部分の表面までの第一方向の第二距離よりも小さく、第一素体厚みと第二素体厚みとの差は、第一距離と第二距離との差よりも大きく、第二電極部分のうち第一領域に位置する部分の第一電極厚みは、第二電極部分のうち各第二領域に位置する部分の第二電極厚みよりも大きい。 The multilayer capacitor according to the present invention has a rectangular parallelepiped shape, and extends in the first direction so as to connect the first and second main surfaces facing each other in the first direction and the first and second main surfaces. And extending in the first direction so as to connect the first and second main surfaces with the pair of first side surfaces facing each other in the second direction orthogonal to the first direction and the first and second A plurality of interiors alternately arranged in the element body so as to oppose each other in the first direction, and an element body having a pair of second side surfaces facing each other in a third direction orthogonal to the direction An electrode and a pair of terminal electrodes respectively disposed on a pair of second side surfaces of the element body and connected to a corresponding internal electrode among the plurality of internal electrodes, and in the first direction of the element body The length is smaller than the length of the element body in the second direction and the length of the element body in the third direction. When the electrodes are divided in the second direction into a pair of end regions and a central region located between the pair of end regions, the region where each terminal electrode of the element body is arranged is A first region located, and a pair of second regions where the end regions are located, each terminal electrode being disposed on the first major surface and the first electrode portion disposed on the first major surface The second main surface is a plane perpendicular to the first direction across the first region and the pair of second regions, and the second region of the first region in the first direction of the first region. The element body thickness is smaller than the second element body thickness in the first direction of each second region, and from the second main surface of the first region to the surface of the portion located in the first region of the first electrode portion. The first distance in the first direction is the second distance in the first direction from the second main surface of the second region to the surface of the portion of the first electrode portion located in each second region. The difference between the first element thickness and the second element thickness is smaller than the difference between the first distance and the second distance, and the first electrode thickness of the portion located in the first region of the second electrode portion Is larger than the second electrode thickness of the portion of the second electrode portion located in each second region.
本発明に係る積層コンデンサでは、素体の第一方向の長さが、素体の第二方向の長さ及び素体の第三方向の長さよりも小さい。これにより、積層コンデンサの低背化が図られ、基板への内蔵に適した積層コンデンサを実現することができる。各端子電極は、第一主面に配置されている第一電極部分と、第二主面に配置されている第二電極部分と、を有している。したがって、本発明に係る積層コンデンサは、第一及び第二主面のうち少なくとも一方の主面側において、基板に形成された配線と電気的に接続可能となり、基板への内蔵が容易である。 In the multilayer capacitor according to the present invention, the length of the element body in the first direction is smaller than the length of the element body in the second direction and the length of the element body in the third direction. As a result, the multilayer capacitor can be reduced in height, and a multilayer capacitor suitable for incorporation in a substrate can be realized. Each terminal electrode has a first electrode portion arranged on the first main surface and a second electrode portion arranged on the second main surface. Therefore, the multilayer capacitor according to the present invention can be electrically connected to the wiring formed on the substrate on at least one main surface side of the first and second main surfaces, and can be easily incorporated in the substrate.
積層コンデンサは、基板の収容部に配置された後に、収容部に樹脂が充填されることにより、基板に内蔵される。本発明に係る積層コンデンサが、素体の第二主面が収容部の底部と対向するように、収容部に配置される場合、第二電極部分のうち第一領域に位置する部分の第一電極厚みが、第二電極部分のうち各第二領域に位置する部分の第二電極厚みよりも大きいので、樹脂が積層コンデンサの周囲に充填される際に、各端子電極の周囲に樹脂が回り込み易い。これにより、積層コンデンサの基板への内蔵を適切に行うことができる。 After the multilayer capacitor is disposed in the housing portion of the substrate, the housing portion is filled with a resin, thereby being built in the substrate. When the multilayer capacitor in accordance with the present invention is disposed in the housing portion such that the second main surface of the element body faces the bottom portion of the housing portion, the first of the portions located in the first region of the second electrode portion. Since the electrode thickness is larger than the second electrode thickness of the second electrode portion located in each second region, the resin wraps around each terminal electrode when the resin is filled around the multilayer capacitor. easy. As a result, the multilayer capacitor can be appropriately embedded in the substrate.
第一領域の第一方向の第一素体厚みは、各第二領域の第一方向の第二素体厚みよりも小さい。第一領域の第二主面から第一電極部分のうち第一領域に位置する部分の表面までの第一方向の第一距離は、第二領域の前記第二主面から第一電極部分のうち各第二領域に位置する部分の表面までの第一方向の第二距離よりも小さい。すなわち、本発明に係る積層コンデンサの第一主面側の表面には、窪みが形成されている。したがって、本発明に係る積層コンデンサが、素体の第一主面が収容部の底部と対向するように、収容部に配置される場合、収容部内での積層コンデンサの姿勢が安定する。この結果、積層コンデンサは、安定した姿勢で基板に内蔵されるので、積層コンデンサの基板への内蔵を適切に行うことができる。 The first element body thickness in the first direction of the first region is smaller than the second element body thickness in the first direction of each second region. The first distance in the first direction from the second main surface of the first region to the surface of the portion of the first electrode portion located in the first region is the first distance from the second main surface of the second region to the first electrode portion. It is smaller than the second distance in the first direction to the surface of the portion located in each second region. That is, a depression is formed on the surface of the multilayer capacitor according to the present invention on the first main surface side. Therefore, when the multilayer capacitor according to the present invention is disposed in the housing portion so that the first main surface of the element body faces the bottom portion of the housing portion, the posture of the multilayer capacitor in the housing portion is stabilized. As a result, since the multilayer capacitor is built into the substrate in a stable posture, the multilayer capacitor can be appropriately built into the substrate.
積層コンデンサが基板に内蔵された後に、レーザ加工により、各端子電極に到達するビアホールが基板に形成される。レーザ加工によるビアホールは、基板の表面側から端子電極側に向けて縮径されたテーパ状に形成される。したがって、基板の表面からの距離が遠いほど、ビアホールの内径は小さくなる。すなわち、基板の表面からの距離が遠いほど、ビアホール内に配置される導体の面積が小さくなる。導体の面積が小さいと、端子電極と導体との接続面積も小さい。 After the multilayer capacitor is built in the substrate, via holes reaching each terminal electrode are formed in the substrate by laser processing. The via hole formed by laser processing is formed in a tapered shape having a diameter reduced from the surface side of the substrate toward the terminal electrode side. Accordingly, the farther the distance from the surface of the substrate is, the smaller the inner diameter of the via hole. That is, as the distance from the surface of the substrate increases, the area of the conductor disposed in the via hole decreases. When the area of the conductor is small, the connection area between the terminal electrode and the conductor is also small.
本発明に係る積層コンデンサが基板に内蔵された後に、レーザ加工により第一主面側からビアホールが形成され、当該ビアホール内に導体が配置される場合、第一素体厚みと第二素体厚みとの差が第一距離と第二距離との差よりも大きいので、第一素体厚みと第二素体厚みとの差が第一距離と第二距離との差以下である構成に比して、基板の表面から端子電極の表面までの距離が小さい。したがって、端子電極と導体との接続面積が大きく、端子電極と導体との接続性が確保される。 After the multilayer capacitor according to the present invention is built in the substrate, when the via hole is formed from the first main surface side by laser processing and the conductor is disposed in the via hole, the first element thickness and the second element thickness Is larger than the difference between the first distance and the second distance, so that the difference between the first element thickness and the second element thickness is less than or equal to the difference between the first distance and the second distance. The distance from the surface of the substrate to the surface of the terminal electrode is small. Therefore, the connection area between the terminal electrode and the conductor is large, and the connectivity between the terminal electrode and the conductor is ensured.
本発明に係る積層コンデンサが基板に内蔵された後に、レーザ加工により第二主面側からビアホールが形成され、当該ビアホール内に導体が配置される場合、第二電極部分のうち第一領域に位置する部分の第一電極厚みが第二電極部分のうち各第二領域に位置する部分の第二電極厚みよりも大きいので、第二電極部分のうち第一領域に位置する部分の第一電極厚みが第二電極部分のうち各第二領域に位置する部分の第二電極厚み以下である構成に比して、基板の表面から端子電極の表面までの距離が小さい。したがって、端子電極と導体との接続面積が大きく、端子電極と導体との接続性が確保される。 After the multilayer capacitor according to the present invention is built in the substrate, when a via hole is formed from the second main surface side by laser processing and a conductor is disposed in the via hole, the via hole is positioned in the first region of the second electrode portion. Since the first electrode thickness of the portion to be performed is larger than the second electrode thickness of the portion located in each second region of the second electrode portion, the first electrode thickness of the portion located in the first region of the second electrode portion Compared with the structure which is below the 2nd electrode thickness of the part located in each 2nd area | region among 2nd electrode parts, the distance from the surface of a board | substrate to the surface of a terminal electrode is small. Therefore, the connection area between the terminal electrode and the conductor is large, and the connectivity between the terminal electrode and the conductor is ensured.
第一方向で隣り合う端部領域同士の間隔は、第一方向で隣り合う中央部領域同士の間隔よりも大きくてもよい。内部電極の端部領域には、電界分布が集中し易い。端部領域に電界分布が集中すると、電界強度が極めて高くなり、第一方向で隣り合う端部領域の間で放電が発生し、絶縁状態が破壊されるおそれがある。第一方向で隣り合う端部領域同士の間隔が第一方向で隣り合う中央部領域同士の間隔よりも大きい構成では、第一方向で隣り合う端部領域同士の間隔が第一方向で隣り合う中央部領域同士の間隔以下である構成に比して、内部電極の端部領域に電界分布が集中する場合でも、電界強度が高くなり難く、第一方向で隣り合う端部領域の間で放電が発生するのを抑制することができる。第一方向で隣り合う中央部領域同士の間隔が第一方向で隣り合う端部領域同士の間隔よりも小さい構成では、第一方向で隣り合う中央部領域同士の間隔が第一方向で隣り合う端部領域同士の間隔と同等である構成に比して、静電容量が高い。したがって、積層コンデンサの電気的特性を所望の値に確保しつつ、絶縁破壊の発生を抑制することができる。 The interval between the end regions adjacent in the first direction may be larger than the interval between the central regions adjacent in the first direction. The electric field distribution tends to concentrate on the end region of the internal electrode. When the electric field distribution is concentrated in the end region, the electric field strength becomes extremely high, and a discharge is generated between the end regions adjacent in the first direction, so that the insulating state may be destroyed. In the configuration in which the interval between the end regions adjacent in the first direction is larger than the interval between the central regions adjacent in the first direction, the interval between the end regions adjacent in the first direction is adjacent in the first direction. Compared to a configuration where the distance between the central regions is equal to or less than the distance between the central regions, even when the electric field distribution is concentrated on the end regions of the internal electrodes, the electric field strength is less likely to increase, and discharge occurs between the adjacent end regions in the first direction. Can be suppressed. In the configuration in which the interval between the central regions adjacent in the first direction is smaller than the interval between the end regions adjacent in the first direction, the interval between the central regions adjacent in the first direction is adjacent in the first direction. Capacitance is high as compared with a configuration equivalent to the interval between the end regions. Therefore, it is possible to suppress the occurrence of dielectric breakdown while securing the electrical characteristics of the multilayer capacitor to a desired value.
素体の一対の端子電極から露出している領域は、中央部領域が位置する第三領域と、端部領域が位置する一対の第四領域と、を有し、第二主面は、第一領域と一対の第二領域と第三領域と一対の第四領域とにわたって、第一方向と直交する平面とされ、第三領域の第一方向の素体厚みは、各第四領域の第一方向の素体厚みよりも小さくてもよい。この場合、素体の第一主面には、窪みが形成されるので、積層コンデンサが、素体の第一主面が収容部の底部と対向するように、収容部に配置される場合、収容部の底部と素体の第一主面との間に空間が形成される。当該空間は、樹脂が積層コンデンサの周囲に充填される際に、樹脂溜まりとして機能し、積層コンデンサの基板への内蔵を適切に行うことができる。 The region exposed from the pair of terminal electrodes of the element body has a third region in which the central region is located and a pair of fourth regions in which the end regions are located. A plane perpendicular to the first direction spans one region, a pair of second regions, a third region, and a pair of fourth regions, and the element body thickness in the first direction of the third region is It may be smaller than the element thickness in one direction. In this case, since the depression is formed in the first main surface of the element body, when the multilayer capacitor is disposed in the housing portion so that the first main surface of the element body faces the bottom portion of the housing portion, A space is formed between the bottom of the housing part and the first main surface of the element body. The space functions as a resin reservoir when the resin is filled around the multilayer capacitor, and the multilayer capacitor can be appropriately embedded in the substrate.
素体の各端子電極が配置されている領域は、第二方向で各第二領域の外側に位置する一対の外側領域を更に有し、各外側領域の第一方向の厚みと、第一電極部分のうち各外側領域に位置する部分の第一方向の厚みと、第二電極部分のうち各外側領域に位置する部分の第一方向の厚みとの合計値は、第一距離と第一電極厚みとの合計値よりも小さくてもよい。積層コンデンサが、素体の第二主面が収容部の底部と対向するように、収容部に配置される場合、樹脂が積層コンデンサの周囲に充填される際に、各端子電極の周囲に樹脂がより一層回り込み易い。 The region where each terminal electrode of the element body is disposed further includes a pair of outer regions located outside each second region in the second direction, and the thickness of each outer region in the first direction and the first electrode The sum of the thickness in the first direction of the portion located in each outer region of the portion and the thickness in the first direction of the portion located in each outer region of the second electrode portion is the first distance and the first electrode It may be smaller than the total value with the thickness. When the multilayer capacitor is disposed in the housing portion so that the second main surface of the element body faces the bottom portion of the housing portion, the resin is filled around each terminal electrode when the resin is filled around the multilayer capacitor. Is easier to wrap around.
本発明によれば、低背化が図られ、基板に形成される配線との接続性を確保しつつ、基板に適切に内蔵することが可能な積層コンデンサを提供することができる。 According to the present invention, it is possible to provide a multilayer capacitor that can be reduced in height and can be appropriately embedded in a substrate while ensuring connectivity with wiring formed on the substrate.
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
図1〜図7を参照して、本実施形態に係る積層コンデンサC1の構成を説明する。図1及び図2は、本実施形態に係る積層コンデンサを示す斜視図である。図3は、本実施形態に係る積層コンデンサを示す平面図である。図4は、図3におけるIV−IV線に沿った断面構成を説明するための図である。図5は、図3におけるV−V線に沿った断面構成を説明するための図である。図6は、図3におけるVI−VI線に沿った断面構成を説明するための図である。図7は、図3におけるVII−VII線に沿った断面構成を説明するための図である。 With reference to FIGS. 1-7, the structure of the multilayer capacitor C1 which concerns on this embodiment is demonstrated. 1 and 2 are perspective views showing the multilayer capacitor according to the present embodiment. FIG. 3 is a plan view showing the multilayer capacitor in accordance with the present embodiment. FIG. 4 is a diagram for explaining a cross-sectional configuration along the line IV-IV in FIG. 3. FIG. 5 is a diagram for explaining a cross-sectional configuration along the line V-V in FIG. 3. FIG. 6 is a view for explaining a cross-sectional configuration along the line VI-VI in FIG. 3. FIG. 7 is a diagram for explaining a cross-sectional configuration along the line VII-VII in FIG. 3.
積層コンデンサC1は、図1〜図7に示されるように、直方体形状を呈している素体2と、素体2の外表面に配置される第一端子電極5及び第二端子電極7と、を備えている。第一端子電極5と第二端子電極7とは、離間している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。
As shown in FIGS. 1 to 7, the multilayer capacitor C1 includes an
素体2は、その外表面として、互いに対向している略長方形状の第一及び第二主面2a,2bと、互いに対向している一対の第一側面2c,2dと、互いに対向している一対の第二側面2e,2fと、を有している。第一主面2aと第二主面2bとが対向している方向が第一方向D1であり、一対の第一側面2c,2dが対向している方向が第二方向D2であり、一対の第二側面2e,2fが対向している方向が第三方向D3である。本実施形態では、第一方向D1は、素体2の高さ方向である。第二方向D2は、素体2の幅方向であり、第一方向D1と直交している。第三方向D3は、素体2の長手方向であり、第一方向D1と第二方向D2とに直交している。
The
素体2の第一方向D1の長さは、素体2の第三方向D3の長さ及び素体2の第二方向D2の長さよりも小さい。素体2の第三方向D3の長さは、素体2の第二方向D2の長さよりも大きい。素体2の第三方向D3の長さは、たとえば、0.4〜1.6mmに設定される。素体2の第二方向D2の長さは、たとえば、0.2〜0.8mmに設定される。素体2の第一方向D1の長さは、たとえば、0.1〜0.35mmに設定される。積層コンデンサC1は、超低背型の積層コンデンサである。素体2の第二方向D2の長さは、素体2の第三方向D3の長さと同等であってもよく、また、素体2の第二方向D2の長さが、素体2の第三方向D3の長さよりも大きくてもよい。
The length of the
同等とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±5%の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。 “Equivalent” may be equivalent to a value including a slight difference or a manufacturing error in a preset range in addition to being equal. For example, if a plurality of values are included in a range of ± 5% of the average value of the plurality of values, the plurality of values are defined to be equivalent.
一対の第一側面2c,2dは、第一主面2aと第二主面2bとの間を連結するように第一方向D1に延びている。一対の第一側面2c,2dは、第三方向D3(第一及び第二主面2a,2bの長辺方向)にも延びている。一対の第二側面2e,2fは、第一主面2aと第二主面2bとの間を連結するように第一方向D1に延びている。一対の第二側面2e,2fは、第二方向D2(第一及び第二主面2a,2bの短辺方向)にも延びている。
The pair of first side surfaces 2c, 2d extends in the first direction D1 so as to connect the first
素体2は、第一主面2aと第二主面2bとが対向している方向(第一方向D1)に複数の誘電体層が積層されて構成されている。素体2では、複数の誘電体層の積層方向(以下、単に「積層方向」と称する。)が第一方向D1と一致する。各誘電体層は、例えば誘電体材料(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系などの誘電体セラミック)を含むセラミックグリーンシート(以下、単に「グリーンシート」と称する。)の焼結体から構成される。実際の素体2では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。
The
積層コンデンサC1は、図4〜図7に示されるように、複数の第一内部電極11と、複数の第二内部電極13と、を備えている。第一及び第二内部電極11,13は、積層型の電気素子の内部電極として通常用いられる導電性材料(たとえば、Ni又はCuなど)からなる。第一及び第二内部電極11,13は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
As shown in FIGS. 4 to 7, the multilayer capacitor C <b> 1 includes a plurality of first
第一内部電極11と第二内部電極13とは、第一方向D1において異なる位置(層)に配置されている。すなわち、第一内部電極11と第二内部電極13とは、素体2内において、第一方向D1に間隔を有して対向するように交互に配置されている。第一内部電極11と第二内部電極13とは、互いに極性が異なる。
The first
各第一内部電極11は、図8の(a)に示されるように、主電極部11aと、接続部11bと、を含んでいる。接続部11bは、主電極部11aの一辺(一方の短辺)から延び、第一側面2cに露出している。第一内部電極11は、第二側面2eに露出し、第一及び第二主面2a,2b、一対の第一側面2c,2d、及び第二側面2fには露出していない。主電極部11aと、接続部11bとは、一体的に形成されている。
As shown in FIG. 8A, each first
主電極部11aは、第三方向D3を長辺方向とし、第二方向D2を短辺方向とする矩形形状を呈している。すなわち、各第一内部電極11の主電極部11aは、第三方向D3の長さが第二方向D2の長さよりも大きい。接続部11bは、主電極部11aの第二側面2e側の端部から第二側面2eまで延びている。接続部11bの第三方向D3の長さは、主電極部11aの第三方向D3の長さよりも小さい。接続部11bの第二方向D2の長さは、主電極部11aの第二方向D2の長さと同等である。接続部11bは、第二側面2eに露出した端部で、第一端子電極5に接続されている。接続部11bの第二方向D2の長さは、主電極部11aの第二方向D2の長さよりも小さくてもよい。
The
各第二内部電極13は、図8の(b)に示されるように、主電極部13aと、接続部13bと、を含んでいる。主電極部13aは、第一方向D1で素体2の一部(誘電体層)を介して主電極部11aと対向している。接続部13bは、主電極部13aの一辺(一方の短辺)から延び、第二側面2fに露出している。第二内部電極13は、第二側面2fに露出し、第一及び第二主面2a,2b、一対の第一側面2c,2d、及び第二側面2eには露出していない。主電極部13aと、接続部13bとは、一体的に形成されている。
As shown in FIG. 8B, each second
主電極部13aは、第三方向D3を長辺方向とし、第二方向D2を短辺方向とする矩形形状を呈している。すなわち、各第二内部電極13の主電極部13aは、第三方向D3の長さが第二方向D2の長さよりも大きい。接続部13bは、主電極部13aの第二側面2f側の端部から第二側面2fまで延びている。接続部13bの第三方向D3の長さは、主電極部13aの第三方向D3の長さよりも小さい。接続部13bの第二方向D2の長さは、主電極部13aの第二方向D2の長さと同等である。接続部13bは、第二側面2fに露出した端部で、第二端子電極7に接続されている。接続部13bの第二方向D2の長さは、主電極部13aの第二方向D2の長さよりも小さくてもよい。
The
第一端子電極5は、第三方向D3に見て、素体2における第二側面2e側の端部に位置している。第一端子電極5は、第一主面2aに配置されている電極部分5a、第二主面2bに配置されている電極部分5b、第二側面2eに配置されている電極部分5c、及び、一対の第一側面2c,2dに配置されている電極部分5dを有している。すなわち、第一端子電極5は、五つの面2a,2b,2c,2d,2eに形成されている。互いに隣り合う電極部分5a,5b,5c,5d同士は、素体2の稜線部において接続されており、電気的に接続されている。
The first
電極部分5aと電極部分5cとは、第一主面2aと第二側面2eとの間の稜線部において、接続されている。電極部分5aと電極部分5dとは、第一主面2aと各第一側面2c,2dとの間の稜線部において、接続されている。電極部分5bと電極部分5cとは、第二主面2bと第二側面2eとの間の稜線部において、接続されている。電極部分5bと電極部分5dとは、第二主面2bと各第一側面2c,2dとの間の稜線部において、接続されている。電極部分5cと電極部分5dとは、第二側面2eと各第一側面2c,2dとの間の稜線部において、接続されている。
The
電極部分5cは、各接続部11bの第二側面2eに露出した部分をすべて覆うように配置されており、接続部11bは、第一端子電極5に直接的に接続される。すなわち、接続部11bは、主電極部11aと電極部分5cとを接続している。これにより、各第一内部電極11は、第一端子電極5に電気的に接続される。
The
第二端子電極7は、第三方向D3に見て、素体2における第二側面2f側の端部に位置している。第二端子電極7は、第一主面2aに配置されている電極部分7a、第二主面2bに配置されている電極部分7b、第二側面2fに配置されている電極部分7c、及び、一対の第一側面2c,2dに配置されている電極部分7dを有している。すなわち、第二端子電極7は、五つの面2a,2b,2c,2d,2fに形成されている。互いに隣り合う電極部分7a,7b,7c,7d同士は、素体2の稜線部において接続されており、電気的に接続されている。
The second
電極部分7aと電極部分7cとは、第一主面2aと第二側面2fとの間の稜線部において、接続されている。電極部分7aと電極部分7dとは、第一主面2aと各第一側面2c,2dとの間の稜線部において、接続されている。電極部分7bと電極部分7cとは、第二主面2bと第二側面2fとの間の稜線部において、接続されている。電極部分7bと電極部分7dとは、第二主面2bと各第一側面2c,2dとの間の稜線部において、接続されている。電極部分7cと電極部分7dとは、第二側面2fと各第一側面2c,2dとの間の稜線部において、接続されている。
The
電極部分7cは、各接続部13bの第二側面2fに露出した部分をすべて覆うように配置されており、接続部13bは、第二端子電極7に直接的に接続される。すなわち、接続部13bは、主電極部13aと電極部分7cとを接続している。これにより、各第二内部電極13は、第二端子電極7に電気的に接続される。
The
第一端子電極5と第二端子電極7とは、第三方向D3で離間している。すなわち、素体2は、第一端子電極5と第二端子電極7との間において露出している。第一主面2aに配置されている電極部分5aと電極部分7aとは、第一主面2a上において、第三方向D3で離間している。第二主面2bに配置されている電極部分5bと電極部分7bとは、第二主面2b上において、第三方向D3で離間している。第一側面2cに配置されている電極部分5dと電極部分7dとは、第一側面2c上において、第三方向D3で離間している。第一側面2dに配置されている電極部分5dと電極部分7dとは、第一側面2d上において、第三方向D3で離間している。
The first
第一及び第二端子電極5,7は、第一電極層21、第二電極層23、及び第三電極層25をそれぞれ有している。すなわち、電極部分5a,5b,5c,5dと電極部分7a,7b,7c,7dとが、第一電極層21、第二電極層23、及び第三電極層25をそれぞれ含んでいる。第三電極層25は、第一及び第二端子電極5,7の最外層を構成している。
The first and second
第一電極層21は、導電性ペーストを素体2の表面に付与して焼き付けることにより形成されている。すなわち、第一電極層21は、焼付導体層である。本実施形態では、第一電極層21は、Cuからなる焼付導体層である。第一電極層21は、Niからなる焼付導体層であってもよい。このように、第一電極層21は、Cu又はNiを含んでいる。導電性ペーストには、Cu又はNiからなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。第一電極層21の厚みは、たとえば、最大で20μmであり、最小で5μmである。
The
第二電極層23は、第一電極層21上にめっき法により形成されている。本実施形態では、第二電極層23は、第一電極層21上にNiめっきにより形成されたNiめっき層である。第二電極層23は、Snめっき層であってもよい。このように、第二電極層23は、Ni又はSnを含んでいる。第二電極層23の厚みは、たとえば、1〜5μmである。
The
第三電極層25は、第二電極層23上にめっき法により形成されている。本実施形態では、第三電極層25は、第二電極層23上にCuめっきにより形成されたCuめっき層である。第二電極層23は、Auめっき層であってもよい。このように、第三電極層25は、Cu又はAuを含んでいる。第三電極層25の厚みは、たとえば、1〜15μmである。
The
次に、図9及び図10を参照して、積層コンデンサC1(素体2)における各種寸法について、より詳細に説明する。図9及び図10は、本実施形態に係る積層コンデンサの各種寸法を説明するための模式図である。 Next, various dimensions in the multilayer capacitor C1 (element body 2) will be described in more detail with reference to FIGS. 9 and 10 are schematic views for explaining various dimensions of the multilayer capacitor in accordance with the present embodiment.
第一及び第二内部電極11,13は、図5〜図8に示されるように、第二方向D2に見て、一対の端部領域IE1と、一対の端部領域IE1の間に位置する中央部領域IE2とに分けられる。素体2の第一端子電極5が配置されている領域は、図5に示されるように、中央部領域IE2が位置する第一領域3Aと、端部領域IE1が位置する一対の第二領域3Bと、一対の外側領域3Cと、を有している。各外側領域3Cは、第一及び第二内部電極11,13が配置されていない領域であって、第二方向D2で各第二領域3Bの外側に位置している。素体2の第二端子電極7が配置されている領域も、図6に示されるように、第一領域3Aと、一対の第二領域3Bと、一対の外側領域3Cと、を有している。
As shown in FIGS. 5 to 8, the first and second
素体2の第一及び第二端子電極5,7から露出している領域は、図7に示されるように、中央部領域IE2が位置する第三領域4Aと、端部領域IE1が位置する一対の第四領域4Bと、一対の外側領域4Cと、を有している。各外側領域4Cは、第一及び第二内部電極11,13が配置されていない領域であって、第二方向D2で各第四領域4Bの外側に位置している。
As shown in FIG. 7, the regions exposed from the first and second
素体2の第二主面2bは、第一領域3Aと、一対の第二領域3Bと、第三領域4Aと、一対の第四領域4Bとにわたって、第一方向D1と略直交する平面とされている。素体2は、上述したように、複数のグリーンシートの積層体を焼成することにより得られる。積層体は、焼成する前に、一般に、静水圧プレス工法によりプレスされる。これにより、グリーンシート同士が密着する。
The second
静水圧プレス工法では、積層体は、ステンレス鋼などからなる基板上に配置され、積層体と基板とが、真空フイルムによって真空密封される。真空密封された積層体は、圧力媒質(たとえば、水など)が貯えられた圧力容器内に入れられ、圧力媒質により加圧される。積層体は、基板に配置されているので、積層体における基板と対向する面は、平面とされる。このため、積層体から得られる素体2は、平面(第二主面2b)を有する。ここで、平面とは、平面を目標として物理的に形成した面を意味しており、幾何学的に完全な平面である必要はない。したがって、第二主面2bは、たとえば、微小な凹凸を有していてもよい。
In the isostatic pressing method, the laminate is disposed on a substrate made of stainless steel or the like, and the laminate and the substrate are vacuum-sealed with a vacuum film. The laminated body sealed in vacuum is put in a pressure vessel in which a pressure medium (for example, water) is stored, and is pressurized by the pressure medium. Since the laminate is disposed on the substrate, the surface of the laminate that faces the substrate is a flat surface. For this reason, the element |
図9に示されるように、第一領域3Aの第一方向D1の素体厚みT3Aは、各第二領域3Bの第一方向D1の素体厚みT3Bよりも小さい。すなわち、第一領域3Aにおける、第一主面2aと第二主面2bとの第一方向D1での間隔は、第二領域3Bにおける、第一主面2aと第二主面2bとの第一方向D1での間隔よりも小さい。図10に示されるように、第三領域4Aの第一方向D1の素体厚みT4Aは、各第四領域4Bの第一方向D1の素体厚みT4Bよりも小さい。すなわち、第三領域4Aにおける、第一主面2aと第二主面2bとの第一方向D1での間隔は、第四領域4Bにおける、第一主面2aと第二主面2bとの第一方向D1での間隔よりも小さい。
As shown in FIG. 9, the element thickness T 3A in the first direction D1 of the
第一及び第二内部電極11,13は、グリーンシートに導電性ペーストを付与することにより形成されたペースト層が、グリーンシートと共に焼成されることにより得られる。グリーンシートにペースト層を形成する際に、グリーンシートとペースト層とで段差が形成される。グリーンシートとペースト層との段差は、素体2の内部構造欠陥の要因となるおそれがある。このため、グリーンシート上のペースト層が形成されていない領域に、グリーンシートとペースト層とで形成される段差を吸収するための段差吸収層が形成される。段差吸収層は、たとえば、誘電体材料を含むスラリーを付与することにより形成される。
The first and second
段差吸収層は、一般に、製造時のズレを考慮して、ペースト層の外縁上に重なるように形成される。すなわち、段差吸収層は、グリーンシート上のペースト層が形成されていない領域だけでなく、ペースト層上にも配置される。このため、グリーンシートを積層し、静水圧プレスして得られた積層体では、ペースト層の上記外縁に対応する位置での厚みが、他の位置での厚みよりも厚くなる。焼成後に得られる素体2では、素体2の第一及び第二内部電極11,13の外縁に対応する位置での厚みは、素体2の第一及び第二内部電極11,13の外縁以外に対応する位置での厚みよりも大きい。
In general, the step absorption layer is formed so as to overlap with the outer edge of the paste layer in consideration of a deviation in manufacturing. That is, the step absorption layer is disposed not only in the region where the paste layer on the green sheet is not formed, but also on the paste layer. For this reason, in the laminated body obtained by laminating | stacking a green sheet and carrying out an isostatic pressing, the thickness in the position corresponding to the said outer edge of a paste layer becomes thicker than the thickness in another position. In the
段差吸収層がペースト層の外縁上に重なるように形成されるため、図4に示されるように、第一方向D1で隣り合う端部領域IE1同士の間隔G1は、第一方向D1で隣り合う中央部領域IE2同士の間隔G2よりも大きい。本実施形態では、素体2の第一及び第二内部電極11,13の外縁に対応する位置は、第二領域3B及び第四領域4Bに対応し、素体2の第一及び第二内部電極11,13の外縁以外に対応する位置は、第一領域3A及び第三領域4Aに対応する。
Since the step absorption layer is formed so as to overlap the outer edge of the paste layer, as shown in FIG. 4, the gap G1 between the end regions IE1 adjacent in the first direction D1 is adjacent in the first direction D1. It is larger than the gap G2 between the central regions IE2. In the present embodiment, positions corresponding to the outer edges of the first and second
積層体における基板と対向する面は、基板により平面とされるため、積層体における基板と対向する面の反対面には、上述した厚みの関係に起因して、ペースト層の外縁よりも内側の領域に対応する領域に窪みが形成される。したがって、素体2の第一主面2aにも、積層体に形成された窪みが反映された窪みが形成される。
Since the surface of the laminate that faces the substrate is made flat by the substrate, the opposite surface of the surface of the laminate that faces the substrate is on the inner side of the outer edge of the paste layer due to the above-described thickness relationship. A depression is formed in a region corresponding to the region. Therefore, a depression reflecting the depression formed in the laminated body is also formed on the first
図9に示されるように、素体2の第一主面2a上に配置される電極部分5a,7aの表面は、素体2の第一主面2aの窪みに対応して、窪みが形成されている。したがって、第一領域3Aの第二主面2bから、電極部分5a,7aのうち第一領域3Aに位置する部分の表面までの第一方向D1の第一距離L1は、第二領域3Bの第二主面2bから、電極部分5a,7aのうち第二領域3Bに位置する部分の表面までの第一方向D1の第二距離L2よりも小さい。本実施形態では、第二主面2bから電極部分5aの表面までの第一距離L1と第二主面2bから電極部分7aの表面までの第一距離L1とは同等であり、第二主面2bから電極部分5aの表面までの第二距離L2と第二主面2bから電極部分7aの表面までの第二距離L2とは同等である。
As shown in FIG. 9, the surface of the
各電極部分5a,5bの第一電極層21の厚みについては、第一方向D1から見て中央部分の厚みが最大であり、稜線部に位置する部分の厚みが最小である。第二電極層23の厚みは、電極部分5a,5b,5c,5dの全体にわたって同等である。第三電極層25の厚みも、電極部分5a,5b,5c,5dの全体にわたって同等である。各電極部分7a,7bの第一電極層21の厚みについても、第一方向D1から見て中央部分の厚みが最大であり、稜線部に位置する部分の厚みが最小である。第二電極層23の厚みは、電極部分7a,7b,7c,7dの全体にわたって同等である。第三電極層25の厚みも、電極部分7a,7b,7c,7dの全体にわたって同等である。
About the thickness of the
第一及び第二端子電極5,7の表面の形状は、第一電極層21の形状の影響を受ける。したがって、素体厚みT3Aと素体厚みT3Bとの差は、第一距離L1と第二距離L2との差よりも大きい。電極部分5b,7bのうち第一領域3Aに位置する部分の電極厚みTE1は、電極部分5b,7bのうち各第二領域3Bに位置する部分の電極厚みTE2よりも大きい。本実施形態では、電極部分5bの電極厚みTE1と電極部分7bの電極厚みTE1とは同等であり、電極部分5bの電極厚みTE2と電極部分7bの電極厚みTE2とは同等である。
The shapes of the surfaces of the first and second
各外側領域3Cの第一方向D1の素体厚みT3Cと、電極部分5a,7aのうち各外側領域3Cに位置する部分の第一方向D1の電極厚みTE3と、電極部分5b,7bのうち各外側領域3Cに位置する部分の第一方向D1の電極厚みTE4との合計値は、第一距離L1と電極厚みTE1との合計値よりも小さい。本実施形態では、電極部分5aの電極厚みTE3と電極部分7aの電極厚みTE3とは同等であり、電極部分5bの電極厚みTE4と電極部分7bの電極厚みTE4とは同等である。
A body thickness T 3C of the first direction D1 of the
以上のように、本実施形態では、素体2の第一方向D1の長さが、素体2の第二方向D2の長さ及び素体2の第三方向D3の長さよりも小さい。これにより、積層コンデンサC1の低背化が図られ、基板への内蔵に適した積層コンデンサを実現することができる。第一端子電極5は、第一主面2aに配置された電極部分5aを有し、第二主面2bに配置された電極部分5bを有している。第二端子電極7は、第一主面2aに配置された電極部分7aを有し、第二主面2bに配置された電極部分7bを有している。したがって、積層コンデンサC1は、素体2の第一主面2a側、素体2の第二主面2b側、又は、素体2の両主面2a,2b側において、基板に形成された配線と電気的に接続可能となり、基板への内蔵が容易である。
As described above, in the present embodiment, the length of the
積層コンデンサC1は、基板の収容部に配置された後に、収容部に樹脂が充填されることにより、基板に内蔵される。積層コンデンサC1が、素体2の第二主面2bが収容部の底部と対向するように、収容部に配置される場合、電極部分5b,7bの電極厚みTE1が、電極部分5b,7bの電極厚みTE2よりも大きいので、樹脂が積層コンデンサC1の周囲に充填される際に、第一及び第二端子電極5,7の周囲に樹脂が回り込み易い。これにより、積層コンデンサC1の基板への内蔵を適切に行うことができる。
The multilayer capacitor C1 is built in the substrate by being placed in the housing portion of the substrate and then being filled with resin. When the multilayer capacitor C1 is disposed in the housing portion so that the second
素体厚みT3Aは素体厚みT3Bよりも小さく、第一距離L1は第二距離L2よりも小さい。すなわち、積層コンデンサC1の第一主面2a側の表面には、窪みが形成されている。したがって、積層コンデンサC1が、素体2の第一主面2aが収容部の底部と対向するように、収容部に配置される場合、収容部内での積層コンデンサC1の姿勢が安定する。この結果、積層コンデンサC1は、安定した姿勢で基板に内蔵されるので、積層コンデンサC1の基板への内蔵を適切に行うことができる。
The element body thickness T 3A is smaller than the element body thickness T 3B , and the first distance L1 is smaller than the second distance L2. That is, a depression is formed on the surface of the multilayer capacitor C1 on the first
積層コンデンサC1が基板に内蔵された後に、レーザ加工により、第一及び第二端子電極5,7に到達するビアホールが基板に形成される。レーザ加工によるビアホールは、基板の表面側から第一及び第二端子電極5,7側に向けて縮径されたテーパ状に形成される。したがって、基板の表面からの距離が遠いほど、ビアホールの内径は小さくなる。すなわち、基板の表面からの距離が遠いほど、ビアホール内に配置される導体の面積が小さくなる。導体の面積が小さいと、第一及び第二端子電極5,7と導体との接続面積も小さい。
After the multilayer capacitor C1 is built in the substrate, via holes reaching the first and second
積層コンデンサC1が基板に内蔵された後に、レーザ加工により第一主面2a側からビアホールが形成され、当該ビアホール内に導体が配置される場合、素体厚みT3Aと素体厚みT3Bとの差が第一距離L1と第二距離L2との差よりも大きいので、素体厚みT3Aと素体厚みT3Bとの差が第一距離L1と第二距離L2との差以下である構成に比して、基板の表面から第一及び第二端子電極5,7の表面までの距離が小さい。したがって、第一及び第二端子電極5,7と導体との接続面積が大きく、第一及び第二端子電極5,7と導体との接続性が確保される。
After the multilayer capacitor C1 is built in the substrate, when the via hole is formed from the first
積層コンデンサC1が基板に内蔵された後に、レーザ加工により第二主面2b側からビアホールが形成され、当該ビアホール内に導体が配置される場合、電極部分5b,7bの電極厚みTE1が電極部分5b,7bの電極厚みTE2よりも大きいので、電極部分5b,7bの電極厚みTE1が電極部分5b,7bの電極厚みTE2以下である構成に比して、基板の表面から第一及び第二端子電極5,7の表面までの距離が小さい。したがって、第一及び第二端子電極5,7と導体との接続面積が大きく、第一及び第二端子電極5,7と導体との接続性が確保される。
After the multilayer capacitor C1 is incorporated into the substrate, the via hole from the second
第一及び第二内部電極11,13の端部領域IE1には、電界分布が集中し易い。端部領域IE1に電界分布が集中すると、電界強度が極めて高くなり、第一方向D1で隣り合う端部領域IE1の間で放電が発生し、絶縁状態が破壊されるおそれがある。
The electric field distribution tends to concentrate on the end region IE1 of the first and second
第一方向D1で隣り合う端部領域IE1同士の間隔G1が第一方向D1で隣り合う中央部領域IE2同士の間隔G2よりも大きい積層コンデンサC1では、間隔G1が間隔G2以下である積層コンデンサに比して、端部領域IE1に電界分布が集中する場合でも、電界強度が高くなり難く、第一方向D1で隣り合う端部領域IE1の間で放電が発生するのを抑制することができる。間隔G2が間隔G1よりも小さい積層コンデンサC1では、間隔G2が間隔G1と同等である積層コンデンサに比して、静電容量が高い。したがって、積層コンデンサC1の電気的特性を所望の値に確保しつつ、絶縁破壊の発生を抑制することができる。 In the multilayer capacitor C1 in which the interval G1 between the end regions IE1 adjacent in the first direction D1 is larger than the interval G2 between the central regions IE2 adjacent in the first direction D1, the multilayer capacitor C1 is equal to or less than the interval G2. In contrast, even when the electric field distribution is concentrated in the end region IE1, the electric field strength is unlikely to increase, and the occurrence of discharge between the end regions IE1 adjacent in the first direction D1 can be suppressed. The multilayer capacitor C1 in which the gap G2 is smaller than the gap G1 has a higher capacitance than the multilayer capacitor in which the gap G2 is equal to the gap G1. Therefore, it is possible to suppress the occurrence of dielectric breakdown while securing the electrical characteristics of the multilayer capacitor C1 to a desired value.
素体2の第一及び第二端子電極5,7から露出している領域は、第三領域4Aと一対の第四領域4Bとを有している。第二主面2bは、第一領域3Aと一対の第二領域3Bと第三領域4Aと一対の第四領域4Bとにわたって、第一方向D1と直交する平面とされている。第三領域4Aの第一方向D1の素体厚みT4Aは、各第四領域4Bの第一方向D1の素体厚みT4Bよりも小さい。すなわち、素体2の第一主面2aには、窪みが形成されるので、積層コンデンサC1が、素体2の第一主面2aが収容部の底部と対向するように、収容部に配置される場合、収容部の底部と素体2の第一主面2aとの間に空間が形成される。当該空間は、樹脂が積層コンデンサC1の周囲に充填される際に、樹脂溜まりとして機能し、積層コンデンサC1の基板への内蔵を適切に行うことができる。
The region exposed from the first and second
素体2の第一及び第二端子電極5,7が配置されている領域は、一対の外側領域3Cを更に有している。各外側領域3Cの素体厚みT3Cと、電極部分5a,7aの電極厚みTE3と、電極部分5b,7bの電極厚みTE4との合計値は、第一距離L1と電極厚みTE1との合計値よりも小さい。このため、積層コンデンサC1が、素体2の第二主面2bが収容部の底部と対向するように、収容部に配置される場合、樹脂が積層コンデンサC1の周囲に充填される際に、第一及び第二端子電極5,7の周囲に樹脂がより一層回り込み易い。
The region in which the first and second
積層コンデンサC1は、図11及び図12に示されるように、基板31に埋め込まれて実装される。すなわち、積層コンデンサC1は、基板31に内蔵される。図11及び図12は、本実施形態に係る積層コンデンサの実装構造を説明するための図である。
The multilayer capacitor C1 is embedded and mounted in the
基板31は、複数の絶縁層33が積層されることにより構成されている。絶縁層33は、セラミック又は樹脂などの絶縁性材料からなり、接着などにより互いに一体化されている。
The
積層コンデンサC1は、基板31に形成された収容部31aに配置されており、収容部31aに充填された樹脂34により、基板31に固定されている。これにより、積層コンデンサC1が、基板31内に埋め込まれる。図11に示された実装構造では、積層コンデンサC1は、素体2の第二主面2bが収容部31aの底部と対向するように、収容部31aに配置されている。図12に示された実装構造では、積層コンデンサC1は、素体2の第一主面2aが収容部31aの底部と対向するように、収容部31aに配置されている。
The multilayer capacitor C1 is disposed in a
積層コンデンサC1は、基板31の表面に配置された電極35,37と、ビア導体45,47を通して、電気的に接続されている。図11に示された実装構造では、第一端子電極5の電極部分5aが、ビア導体45を通して電極35と電気的に接続され、第二端子電極7の電極部分7aが、ビア導体47を通して電極37と電気的に接続されている。図12に示された実装構造では、第一端子電極5の電極部分5bが、ビア導体45を通して電極35と電気的に接続され、第二端子電極7の電極部分7bが、ビア導体47を通して電極37と電気的に接続されている。
The multilayer capacitor C <b> 1 is electrically connected through
ビア導体45,47は、基板31に形成されたビアホール内に導電性金属(たとえば、Cu又はAuなど)を無電解めっきなどにより成長させることにより、形成される。ビアホールは、レーザ加工により、基板31の表面側から積層コンデンサC1の第一及び第二端子電極5,7の電極部分5a,5b,7a,7bに達するように形成される。
The via
積層コンデンサC1では、電極部分5a,5b,7a,7bは、めっき層としての第三電極層25と、を有している。したがって、ビアホールに形成されるビア導体45,47と電極部分5a,5b,7a,7bとを確実に接続することができる。特に、ビア導体45,47がめっきにより形成される場合、ビア導体45,47と電極部分5a,5b,7a,7bとが、より一層確実に接続される。
In the multilayer capacitor C1, the
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 As mentioned above, although embodiment of this invention has been described, this invention is not necessarily limited to embodiment mentioned above, A various change is possible in the range which does not deviate from the summary.
第一及び第二端子電極5,7は、電極部分5d,7dを有している必要はない。すなわち、第一端子電極5は、三つの面2a,2b,2cに形成されていてもよく、第二端子電極7は、三つの面2a,2b,2dに形成されていてもよい。
The 1st and 2nd
2…素体、2a…第一主面、2b…第二主面、2c,2d…第一側面、2e,2f…第二側面、3A…第一領域、3B…第二領域、3C…外側領域、4A…第三領域、4B…第四領域、5…第一端子電極、5a,5b,5c,5d…電極部分、7…第二端子電極、7a,7b,7c,7d…電極部分、11…第一内部電極、13…第二内部電極、C1…積層コンデンサ、D1…第一方向、D2…第二方向、D3…第三方向、G1…端部領域同士の間隔、G2…中央部領域同士の間隔、IE1…端部領域、IE2…中央部領域、L1…第一距離、L2…第二距離、T3A,T3B,T3C,T4A,T4B…素体厚み、TE1,TE2,TE3,TE4…電極厚み。
2 ... Element body, 2a ... First main surface, 2b ... Second main surface, 2c, 2d ... First side surface, 2e, 2f ... Second side surface, 3A ... First region, 3B ... Second region, 3C ...
Claims (4)
前記第一方向で互いに対向するように前記素体内に交互に配置されている複数の内部電極と、
前記素体の前記一対の第二側面側にそれぞれ配置されていると共に前記複数の内部電極のうち対応する内部電極に接続されている一対の端子電極と、を備え、
前記素体の前記第一方向の長さは、前記素体の前記第二方向の長さ及び前記素体の前記第三方向の長さよりも小さく、
各前記内部電極を前記第二方向で一対の端部領域と前記一対の端部領域の間に位置する中央部領域とに分けた場合に、前記素体の各前記端子電極が配置されている領域は、前記中央部領域が位置する第一領域と、前記端部領域が位置する一対の第二領域と、を有し、
各前記端子電極は、前記第一主面に配置されている第一電極部分と、前記第二主面に配置されている第二電極部分と、を有し、
前記第二主面は、前記第一領域と前記一対の第二領域とにわたって、前記第一方向と直交する平面とされ、
前記第一領域の前記第一方向の第一素体厚みは、各前記第二領域の前記第一方向の第二素体厚みよりも小さく、
前記第一領域の前記第二主面から前記第一電極部分のうち前記第一領域に位置する部分の表面までの前記第一方向の第一距離は、前記第二領域の前記第二主面から前記第一電極部分のうち各前記第二領域に位置する部分の表面までの前記第一方向の第二距離よりも小さく、
前記第一素体厚みと前記第二素体厚みとの差は、前記第一距離と前記第二距離との差よりも大きく、
前記第二電極部分のうち前記第一領域に位置する部分の第一電極厚みは、前記第二電極部分のうち各前記第二領域に位置する部分の第二電極厚みよりも大きい、積層コンデンサ。 The first and second main surfaces that have a rectangular parallelepiped shape and face each other in the first direction, and extend in the first direction so as to connect the first and second main surfaces, and the first A pair of first side surfaces facing each other in a second direction orthogonal to the direction, and extending in the first direction so as to connect the first and second main surfaces and in the first and second directions An element body having a pair of second side surfaces facing each other in a third direction perpendicular to each other;
A plurality of internal electrodes alternately arranged in the element body so as to face each other in the first direction;
A pair of terminal electrodes disposed on the pair of second side surfaces of the element body and connected to a corresponding internal electrode among the plurality of internal electrodes,
The length of the element body in the first direction is smaller than the length of the element body in the second direction and the length of the element body in the third direction,
When each of the internal electrodes is divided into a pair of end regions and a central region located between the pair of end regions in the second direction, the terminal electrodes of the element body are disposed. The region has a first region where the central region is located, and a pair of second regions where the end regions are located,
Each of the terminal electrodes has a first electrode portion disposed on the first main surface, and a second electrode portion disposed on the second main surface,
The second main surface is a plane orthogonal to the first direction across the first region and the pair of second regions,
The first element thickness in the first direction of the first region is smaller than the second element thickness in the first direction of each second region,
The first distance in the first direction from the second main surface of the first region to the surface of the first electrode portion located in the first region is the second main surface of the second region. Less than the second distance in the first direction from the first electrode portion to the surface of the portion located in each second region,
The difference between the first element thickness and the second element thickness is greater than the difference between the first distance and the second distance,
A multilayer capacitor in which a first electrode thickness of a portion located in the first region of the second electrode portion is larger than a second electrode thickness of a portion located in each of the second regions of the second electrode portion.
前記第二主面は、前記第一領域と前記一対の第二領域と前記第三領域と前記一対の第四領域とにわたって、前記第一方向と直交する平面とされ、
前記第三領域の前記第一方向の素体厚みは、各前記第四領域の前記第一方向の素体厚みよりも小さい、請求項1又は2に記載の積層コンデンサ。 The region exposed from the pair of terminal electrodes of the element body includes a third region in which the central region is located, and a pair of fourth regions in which the end region is located,
The second main surface is a plane orthogonal to the first direction across the first region, the pair of second regions, the third region, and the pair of fourth regions,
3. The multilayer capacitor according to claim 1, wherein an element thickness in the first direction of the third region is smaller than an element thickness in the first direction of each of the fourth regions.
各前記外側領域の前記第一方向の厚みと、前記第一電極部分のうち各前記外側領域に位置する部分の前記第一方向の厚みと、前記第二電極部分のうち各前記外側領域に位置する部分の前記第一方向の厚みとの合計値は、前記第一距離と前記第一電極厚みとの合計値よりも小さい、請求項1〜3のいずれか一項に記載の積層コンデンサ。 The region where the terminal electrodes of the element body are arranged further includes a pair of outer regions located outside the second region in the second direction,
The thickness of each outer region in the first direction, the thickness of the first electrode portion located in each outer region, the thickness in the first direction, and the second electrode portion located in each outer region The multilayer capacitor according to any one of claims 1 to 3, wherein a total value of the thicknesses of the portions in the first direction is smaller than a total value of the first distance and the first electrode thickness.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015036663A JP6497127B2 (en) | 2015-02-26 | 2015-02-26 | Multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015036663A JP6497127B2 (en) | 2015-02-26 | 2015-02-26 | Multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016157904A JP2016157904A (en) | 2016-09-01 |
JP6497127B2 true JP6497127B2 (en) | 2019-04-10 |
Family
ID=56826721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015036663A Active JP6497127B2 (en) | 2015-02-26 | 2015-02-26 | Multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6497127B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102070234B1 (en) | 2018-08-23 | 2020-01-28 | 삼성전기주식회사 | Capacitor component |
JP2022075191A (en) * | 2020-11-06 | 2022-05-18 | 株式会社村田製作所 | Multilayer ceramic capacitor and manufacturing method for multilayer ceramic capacitor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621238U (en) * | 1992-08-13 | 1994-03-18 | 株式会社明電舎 | Chip parts |
JPH11317321A (en) * | 1998-05-01 | 1999-11-16 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor and manufacture of the same |
JP2004111489A (en) * | 2002-09-13 | 2004-04-08 | Murata Mfg Co Ltd | Stacked type ceramic capacitor and its manufacturing method |
-
2015
- 2015-02-26 JP JP2015036663A patent/JP6497127B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016157904A (en) | 2016-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4752901B2 (en) | Electronic components and electronic component built-in substrates | |
KR102448667B1 (en) | Electronic component | |
JP2017073434A (en) | Electronic component | |
JP6107080B2 (en) | Multilayer capacitor | |
KR20190093150A (en) | Electronic component | |
JP2017073435A (en) | Electronic component | |
JP6540069B2 (en) | Multilayer feedthrough capacitor | |
KR102420683B1 (en) | Electronic component | |
CN108364785B (en) | Multilayer capacitor and electronic component device | |
US9972437B2 (en) | Multilayer capacitor with terminal electrode including sintered conductor layer | |
JP2016139759A (en) | Electronic component | |
JP2016149484A (en) | Multilayer capacitor | |
JP2018046228A (en) | Electronic component | |
JP2019083254A (en) | Electronic component | |
JP2018046229A (en) | Electronic component | |
JP2009130219A (en) | Multilayer capacitor | |
JP2016181663A (en) | Stacked capacitor | |
CN109427478B (en) | Electronic component | |
JP6142650B2 (en) | Multilayer feedthrough capacitor | |
JP6497127B2 (en) | Multilayer capacitor | |
JP6136507B2 (en) | Multilayer capacitor array | |
JP2021129007A (en) | Electronic component | |
JP2018049999A (en) | Electronic component and electronic component device | |
JP6201477B2 (en) | Multilayer capacitor | |
JP2016136561A (en) | Multilayer capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6497127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |