JP2006200914A - 温度検出回路 - Google Patents

Abstract

【課題】 温度検出素子の故障判定に要するコンピュータの入力端子数を削減することができる温度検出回路を提供することを課題とする。
【解決手段】 電源である定電圧源２と、定電圧源２に直列接続された外部抵抗器３と、温度検出素子４１，５１とＦＥＴ４２，５２とが直列接続された温度検出手段４，５の各温度検出手段が並列に接続されてなり、且つ外部抵抗器３に直列接続してなる計測手段と、ＦＥＴ４２，５２でスイッチングする都度、外部抵抗器３と前記計測手段の間の電位を入力するＡ／Ｄコンバータ８１と、このＡ／Ｄコンバータ８１から入力された電位に基づいて、複数の前記温度検出手段のうちいずれか１つの故障を判定する故障判定手段と、を備えることを特徴とする。
【選択図】 図１

Description

本発明は、故障判定機能付きの温度検出回路に関する。

一般に、車両用エンジンの冷却水の温度などを監視する温度測定装置がある。温度測定装置では、温度によって抵抗値が変化する温度検出素子（例えば、サーミスタなど）を用いて温度を検出するようになっているとともに、この温度検出素子の故障を判定することができるようになっている。従来、温度検出素子の故障や劣化に対する補償をするために、温度特性の異なる２種類の温度検出素子を単一のパッケージに収容し、両者の検出値をコンピュータで読み取り、この検出値が所定の対応関係を満たすか否かで故障を診断するものが知られている（例えば、特許文献１参照）。

図４に、従来の故障判定機能付きの温度検出回路の一例を示す。
図４に示すように、温度検出回路１００では、定電圧源１０１に並列に接続された抵抗１０２ａ，１０２ｂに、温度検出素子であるサーミスタ１０３ａ，１０３ｂをそれぞれ直列に接続し、このサーミスタ１０３ａ，１０３ｂの他端を共通に接地させている。そして、コンピュータ１０４におけるＡ／Ｄコンバータ１０４ａの入力側に、サーミスタ１０３ａ，１０３ｂの上端側をそれぞれ接続し（つまり、入力端子が２つある。）、Ａ／Ｄコンバータ１０４ａの出力側に、中央処理装置（ＣＰＵ）１０４ｂを接続する。これにより、Ａ／Ｄコンバータ１０４ａには、サーミスタ１０３ａ，１０３ｂの上端側の電位が入力され、この電位が、Ａ／Ｄコンバータ１０４ａからＣＰＵ１０４ｂに出力される。ＣＰＵ１０４ｂでは、それに基づき、対象物の温度を検出することができるとともに、サーミスタ１０３ａ，１０３ｂの上端側における各電位を比較して、サーミスタ１０３ａ，１０３ｂの故障を判定することができる。
特開２０００−１７１３０９号公報（段落０００８、図１、図２）

ところで、近年、装置制御の高度化に伴って、測温を要する対象物が増加する一方で、温度検出素子の故障に対する補償性が高く求められる傾向にある。ここで、従来技術によって、温度検出素子の故障に対する補償性を確保するためには、１つの対象物に対して、コンピュータ（図４に示すＡ／Ｄコンバータ１０４ａ）の入力端子が、複数（図４では２つ）必要になる。

しかしながら、コンピュータ（Ａ／Ｄコンバータ１０４ａ）の入力端子数には限りがあることから、多くの対象を測温できないという問題点があった。また、端子数の多いコンピュータを用いて対応することもできるが、このようなコンピュータは、コスト上昇の要因となっていた。

そこで、本発明では、温度検出素子の故障判定に要するコンピュータの入力端子数を削減することができる温度検出回路を提供することを課題とする。

前記課題を解決する本発明のうち請求項１に記載の発明は、温度検出回路であって、電源と、前記電源に接続された第１の抵抗器と、温度検出素子とスイッチング素子とが直列接続された複数の温度検出手段の各温度検出手段が互いに並列に接続されてなり、且つ前記第１の抵抗器に直列に接続された計測手段と、前記スイッチング素子でスイッチングする都度、前記第１の抵抗器と前記計測手段の間の電位を入力する入力手段と、前記入力手段から入力された電位に基づいて、複数の前記温度検出手段のうちいずれか１つの故障を判定する故障判定手段と、を備えることを特徴とする。

請求項１に記載の発明によれば、入力手段から入力される電位に基づいて、対象物の温度が検出される。また、各温度検出手段のスイッチング素子を切り換えると、その都度、第１の抵抗器と計測手段（スイッチングされた温度検出手段）の間の電位が、入力手段を介して、故障判定手段に入力される。故障検出手段では、スイッチング素子がスイッチングされる都度、入力された電位により、複数の温度検出手段のうちいずれか１つの温度検出手段の故障を判定可能である。これによれば、従来のように、複数の対象物の電位を同時に測定して故障を判定するわけではなく、スイッチングする都度、第１の抵抗器と計測手段の間の電位を入力して、温度検出手段の故障を判定するため、複数の対象物を測温する場合に要求される入力端子数を従来よりも少なくすることができる。

請求項２に記載の発明は、請求項１に記載の温度検出回路において、前記スイッチング素子をスイッチングすることで複数の前記温度検出手段のうちいずれか１つの温度検出手段のみを導通させる切換制御手段を有することを特徴とする。

請求項２に記載の発明によれば、切換制御手段で、スイッチング素子をスイッチングすることで複数の温度検出手段のうちいずれか１つの温度検出手段のみを導通させる。そして、その都度、計測手段（スイッチングされた温度検出手段）の電位が、入力手段を介して、故障判定手段に入力される。従って、容易に、故障判定をすることができる。

請求項３に記載の発明は、請求項１または請求項２に記載の温度検出回路において、前記故障判定手段は、前記入力手段から入力された電位をそれぞれ記憶する記憶手段を備え、この記憶手段で記憶した電位に基づいて故障を判定することを特徴とする。

請求項３に記載の発明によれば、故障判定手段が、入力手段から入力された電位をそれぞれ記憶手段に記憶し、記憶した電位を互いに比較することで、故障を判定する。従って、要求される入力手段の入力端子数が少なくとも１つあれば、対象物の数に関わらず故障を判定することができる。

請求項４に記載の発明は、請求項１から請求項３のいずれか１項に記載の温度検出回路において、前記故障判定手段は、入力手段から入力された電位を、互いに比較することによって、故障を判定することを特徴とする。

請求項４に記載の発明によれば、入力手段から入力された電位を互いに比較することによって、温度検出手段の故障を判定することができる。

請求項５に記載の発明は、温度検出回路であって、電源と；前記電源に接続された第１の抵抗器と；温度検出素子とスイッチング素子とが直列接続された複数の温度検出手段の各温度検出手段と、第２の抵抗器とスイッチング素子とが直列接続された抵抗器故障検出手段と、が互いに並列に接続されてなり、且つ前記第１の抵抗器に接続された計測手段と；前記スイッチング素子でスイッチングする都度、前記第１の抵抗器と前記計測手段との間の電位を入力する入力手段と；前記入力手段から入力された電位に基づいて、前記温度検出手段、前記抵抗器故障検出手段、前記入力手段、および、前記第１の抵抗器のうち、いずれか１つの故障を判定する故障判定手段と；を備えることを特徴とする。

請求項５に記載の発明によれば、入力手段から入力される電位に基づいて、対象物の温度が検出される。また、切換制御手段で、各温度検出手段のスイッチング素子を切り換えると、その都度、第１の抵抗器と計測手段（スイッチングされた温度検出手段、または、抵抗器故障検出手段）との間の電位が、入力手段を介して、故障判定手段に入力される。故障検出手段では、スイッチング素子がスイッチングされる都度、入力された電位により、複数の温度検出手段、抵抗器故障検出手段、入力手段、および、第１の抵抗器のうちいずれか１つの故障を判定可能である。これによれば、複数の対象物の電位を同時に測定して故障を判定するわけではなく、スイッチングする都度、第１の抵抗器と計測手段の間の電位を入力して、回路の故障を判定するため、複数の対象物を測温する場合に要求される入力端子数を従来よりも少なくすることができる。

請求項６に記載の発明は、請求項５に記載の温度検出回路において、前記スイッチング素子をスイッチングすることで複数の前記温度検出手段および前記抵抗器故障検出手段のうちいずれか１つのみを導通させる切換制御手段を有することを特徴とする。

請求項６に記載の発明によれば、切換制御手段で、スイッチング素子をスイッチングすることで複数の温度検出手段のうちいずれか１つの温度検出手段のみを導通させる。そして、その都度、第１の抵抗器と計測手段（スイッチングされた温度検出手段）の間の電位が、入力手段を介して、故障判定手段に入力される。従って、容易に、故障判定をすることができる。

請求項７に記載の発明は、請求項５または請求項６に記載の温度検出回路において、前記故障判定手段は、前記第１の抵抗器と前記抵抗器故障検出手段との間の電位と、所定の基準電位とを比較することで、前記抵抗器故障検出手段、前記入力手段、および、前記第１の抵抗器のうち、いずれか１つの故障を判定することを特徴とする。

請求項７に記載の発明は、請求項５または請求項６に記載の温度検出回路において、故障判定の方法を具体的に示したものである。請求項５に記載の発明によれば、前記第１の抵抗器と前記抵抗器故障検出手段との間の電位と、所定の基準電位とを比較する。つまり、第１の抵抗器と抵抗器故障検出手段との間の電位は通常一定の所定値（基準電位）であるため、この電位と所定の基準電位を比較することで、前記抵抗器故障検出手段、前記入力手段、および、前記第１の抵抗器のうち、いずれか１つの故障を判定することができる。これにより、温度検出素子のみならず、測定手段に含まれる他の要素や、回路中の他の要素についても故障判定することができる。

請求項１に記載の発明によれば、複数の対象物の電位を同時に測定して故障を判定するわけではなく、スイッチングする都度、第１の抵抗器と計測手段の間の電位を入力して、温度検出手段の故障を判定するため、複数の対象物を測温する場合に要求される入力端子数を従来よりも少なくすることができる。

請求項２に記載の発明によれば、切換制御手段でスイッチング素子のスイッチングを制御するため、容易に、故障判定をすることができる。

請求項３に記載の発明によれば、記憶手段に記憶された電位を互いに比較することで、故障判定することができる。そのため、要求される入力手段の端子数が少なくとも１つあれば、対象物の数に関わらず故障を判定することができる。

請求項４に記載の発明によれば、切換手順ごとに入力された電位を互いに比較することによって、温度検出手段の故障を判定することができる。

請求項５に記載の発明によれば、複数の対象物の電位を同時に測定して故障を判定するわけではなく、スイッチングする都度、第１の抵抗器と計測手段の間の電位を入力して、回路の故障を判定するため、複数の対象物を測温する場合に要求される入力端子数を従来よりも少なくすることができる。

請求項６に記載の発明によれば、切換制御手段でスイッチング素子のスイッチングを制御するため、容易に故障判定をすることができる。

請求項７に記載の発明によれば、第１の抵抗器と抵抗器故障検出手段との間の電位と所定の基準電位を比較することで、前記抵抗器故障検出手段、前記入力手段、および、前記第１の抵抗器のうち、いずれか１つの故障を判定することができる。これにより、温度検出素子のみならず、測定手段に含まれる他の要素や、回路中の他の要素についても故障判定することができる。

〔第１の実施形態〕
次に、本発明に係る温度検出回路の第１の実施形態について、適宜図面を参照しながら詳細に説明する。図１は、本実施形態に係る温度検出回路を示す図である。

図１に示すように、温度検出回路１は、定電圧源２（電源）と、外部抵抗器３（第１の抵抗器）と、第１の温度検出手段４と、第２の温度検出手段５と、抵抗器故障検出手段６と、Ａ／Ｄ入力回路７と、制御部８とから構成されている。

第１の温度検出手段４と、第２の温度検出手段５と、抵抗器故障検出手段６とは、それぞれ互いに並列に接続されている。以下、これら第１の温度検出手段４と、第２の温度検出手段５と、抵抗器故障検出手段６とをまとめて「計測手段」という。この計測手段の一端側は、外部抵抗器３を介して定電圧源２に接続されている。また、Ａ／Ｄ入力回路７は、計測手段に接続されている。

第１の温度検出手段４は、サーミスタ４１（温度検出素子）と、ＦＥＴ４２（スイッチング素子）とが直列に接続されて構成されている。サーミスタ４１は、温度によって抵抗値が変化する素子である。サーミスタ４１の一端は、定電圧源２に接続された外部抵抗器３側に接続されており、他端は、ＦＥＴ４２のソースに接続されている。また、ＦＥＴ４２のドレインは接地されている。ＦＥＴ４２のゲートに、制御部８からのゲート信号が入力されることで、ＦＥＴ４２はＯＮ（ソースとドレインが導通状態）またはＯＦＦ（ソースとドレインが導通しない状態）される。

第２の温度検出手段５は、第１の温度検出手段４と同一の構成からなるもので、サーミスタ５１と、ＦＥＴ５２とが直列に接続されて構成されている。サーミスタ５１は、サーミスタ４１と同種類のものであり、サーミスタ４１と同一箇所の温度を測定するものである。サーミスタ５１の一端は、定電圧源２に接続された外部抵抗器３側に接続されており、他端は、ＦＥＴ５２のソースに接続されている。また、ＦＥＴ５２のドレインは接地されている。ＦＥＴ５２のゲートに制御部８からのゲート信号が入力されることで、ＦＥＴ５２はＯＮ（ソースとドレインが導通状態）またはＯＦＦ（ソースとドレインが導通しない状態）される。

抵抗器故障検出手段６は、抵抗器６１（第２の抵抗器）と、ＦＥＴ６２とから構成されている。抵抗器６１の一端は、定電圧源２に接続された外部抵抗器３側に接続されており、他端は、ＦＥＴ６２のソースに接続されている。また、ＦＥＴ６２のドレインは接地されている。ＦＥＴ６２のゲートに制御部８からのゲート信号が入力されることで、ＦＥＴ６２はＯＮ（ソースとドレインが導通状態）またはＯＦＦ（ソースとドレインが導通しない状態）される。

Ａ／Ｄ入力回路７は、抵抗器７１とコンデンサ７２とから構成されている。抵抗器７１の一端は、定電圧源２に接続された外部抵抗器３側に接続されており、他端は、制御部８に接続されている。また、抵抗器７１とＡ／Ｄコンバータ８１の間に、コンデンサ７２が接続されている。

制御部８は、前記Ａ／Ｄ入力回路７が接続されるＡ／Ｄコンバータ８１と、Ａ／Ｄコンバータ８１の出力側に接続されるＣＰＵ８２（故障判定手段、切換制御手段）と、ポート８３とから構成される。ＣＰＵ８２は、Ａ／Ｄコンバータ８１から入力される電位に基づき、温度を検出したり、各部の故障を判定したりする。また、ポート８３は、前記したＦＥＴ４２，５２，６２にゲート信号を出力するようになっている。ポート８３は、ＣＰＵ８２にバスで接続されており、このＣＰＵ８２の制御により、各ＦＥＴ４２，５２，６２のＯＮまたはＯＦＦを切り換えられるようになっている。ここで、各ＦＥＴ４２，５２，６２は、順番にＯＮ状態に切り換えられるものとし、１つのＦＥＴがＯＮ状態にあるときは、他のＦＥＴはＯＦＦ状態にあるように切り換えられるものとする。これにより、回路内の電圧は、外部抵抗器３とＯＮ状態のＦＥＴが接続された各素子（サーミスタ４１，５１、または、抵抗器６）との間で分圧され、Ａ／Ｄ入力回路７を介してＡ／Ｄコンバータ８１に入力される電位は、外部抵抗器３とＯＮ状態のＦＥＴが接続された素子（サーミスタ４１，５１、または、抵抗器６１）との間の電位となる。なお、ＣＰＵ８２は、メモリ８４（記憶手段）が接続されており、各ＦＥＴ４２，５２，６２の切り換えによって、検出された各電位が一時的に記憶されるようになっている。また、前記Ａ／Ｄ入力回路７およびＡ／Ｄコンバータ８１は、［特許請求の範囲］の「入力手段」に相当する。

次に、ＣＰＵ８２の温度検出方法について説明する。ＣＰＵ８２では、Ａ／Ｄコンバータ８１に、ＦＥＴ４２のみがＯＮ状態になっているときに入力される電位に基づき、対象物の温度を検出する。具体的には、この電位は、外部抵抗器３とサーミスタ４１の間に現れる電位であり、サーミスタ４１の温度と抵抗値の関係マップから、これと対応する温度を検出するようになっている。

次に、ＣＰＵ８２の故障判定処理について説明する。
まず、通常時、Ａ／Ｄコンバータ８１に入力される電位と各ＦＥＴのＯＮ，ＯＦＦ状態の関係について、表１に示す。

表１に示すように、Ａ／Ｄコンバータ８１に入力される電位は、（ａ）ＦＥＴ４２のみがＯＮ状態となっているときは、外部抵抗器３とサーミスタ４１で分圧された電位、（ｂ）ＦＥＴ５２のみがＯＮ状態となっているときは、外部抵抗器３とサーミスタ５１で分圧された電位、（ｃ）ＦＥＴ６２のみがＯＮ状態となっているときは、外部抵抗器３と抵抗器６１で分圧された電位になる。そして、（ａ），（ｂ）では、サーミスタ４１，５１の温度による可変値であるのに対し、（ｃ）では、固定値である。

そして、各ＦＥＴ４２，５２，６２が所定の切換手順で切り換えられる都度、Ａ／Ｄコンバータ８１には、次々に前記（ａ），（ｂ），（ｃ）の電位が入力され、Ａ／Ｄコンバータ８１から入力された各電位が、ＣＰＵ８２に接続されたメモリ８４に、記憶される。この電位に基づき、ＣＰＵ８２が、各部位の故障判定を行う。ＣＰＵ８２の故障判定方法について、表２に示す。

ここで、例えば、第１の温度検出手段４と第２の温度検出手段５は同一の構成からなるものなので、‘外部抵抗器３とサーミスタ４１で分圧された電位’（表１に示す（ａ））と、‘外部抵抗器３とサーミスタ５１で分圧された電位’（表１に示す（ｂ））は、通常、同一となる。つまり、第１の温度検出手段４と第２の温度検出手段５のうちのいずれかの部位が故障していない限り、（ａ）と（ｂ）の値は同一であり、いずれかの部位が故障していると、（ａ）と（ｂ）の値が異なったものとなる。

そこで、表２に示すように、ＣＰＵ８２は、（１）サーミスタ４１の故障、または、（２）サーミスタ４１の故障、（４）ＦＥＴ４２の故障、（５）ＦＥＴ５２の故障、を検出する場合は、表１に示す（ａ）と、（ｂ）の値を比較する。そして、この（ａ）と（ｂ）の値が、同一であれば、各部位は正常と判断し、異なれば、各部位のいずれかが故障していると判定する。

また、例えば、外部抵抗器３と、抵抗器故障検出手段６の抵抗器６１との間の電位（表１に示す（ｃ））は、通常一定である。そのため、外部抵抗器３と抵抗器故障検出手段６のいずれかの部位が故障していない限り、基準値（基準電位＝一定値）と（ｃ）の値は同一であり、いずれかの部位が故障していると、基準値と（ｃ）の値が異なったものとなる。ちなみに、ＣＰＵ８２に接続されたメモリ８４では、予め、（ｃ）の通常の値を基準値（基準電位）として記憶している。

そこで、表２に示すように、ＣＰＵ８２は、（３）抵抗器６１の故障、（６）ＦＥＴ６２の故障、（７）外部抵抗器３の故障、（８）Ａ／Ｄ入力回路７、（９）Ａ／Ｄコンバータ８１の故障、を検出する場合は、表１に示す（ｃ）の値と基準値を比較する。そして、（ｃ）の値と基準値が、同一であれば、各部位は正常と判断し、異なれば、各部位のいずれかが故障していると判定する。これによれば、温度検出回路１におけるすべての部位の故障を判定することができる。

以上によれば、本実施の形態において以下の効果を得ることができる。
本実施形態に係る温度検出回路１では、各ＦＥＴ４２，５２，６２が切り換えられる都度、Ａ／Ｄコンバータ８１に入力された電位を、ＣＰＵ８２が記憶し、比較することで、回路内の各部位の故障を判定することができる。これによれば、Ａ／Ｄコンバータ８１に電位を入力するための端子が１つあれば足りるので、端子数が多くて高価なコンピュータでなくても対応でき、限られたチャンネル数を有効に使って、故障を確実に判定することができる。

以上、本実施の形態について説明したが、本発明はこれに限定されるものではなく、適宜変更して実施することができる。

本実施形態では、第１の温度検出手段４と第２の温度検出手段５を用いて、互いの故障に対して補償したが、本発明はこれに限定されるものではなく、第１の温度検出手段と同一の構成からなる温度検出手段をさらに設けるものであってもよい。例えば、前記したような温度検出手段を３つ設ける構成にすると、３つの温度検出手段のうちいずれか１つが故障した場合、その温度検出手段が導通した場合の電位のみが他のものと異なるため、どの温度検出手段が故障したのか具体的に特定することができる。

本実施形態では、１箇所の温度を測定する場合について説明したが、本発明はこれに限定されるものではなく、複数箇所の温度を測定する場合にも用いることができる。つまり、複数箇所に２つ以上の温度検出手段を設け、それぞれスイッチングして、同一箇所から入力された電位を比較することで、故障を判定することができる。この場合も、Ａ／Ｄコンバータ８１の１つの入力端子で対応することができる。

本実施形態では、スイッチング素子のスイッチングをＣＰＵ８２で制御するものとしたが、本発明はこれに限定されるものではなく、例えば、手動で切り換えるものであってもよい。

〔第２の実施形態〕
次に、第２の実施形態について説明する。図２は、第２の実施形態に係る温度検出回路を示す図であり、図３は、温度検出プローブを示す図である。第２の実施形態は、第１の実施形態の構成を一部変更したものであるので、同一の構成については同一の符号を付し、その説明を省略する。

第２の実施形態では、第１の実施形態における２つのサーミスタ４１，５１をそれぞれ、温度検出回路１から切り離して（図２参照）、１つのパッケージ９ａ内に収容し、温度検出プローブ９（図３参照）として構成した。

図３に示すように、温度検出プローブ９は、パッケージ９ａ内にサーミスタ４１とサーミスタ５１を収容している。サーミスタ４１とサーミスタ５１の一端は共通の端子片Ａ’に接続されている。また、サーミスタ４１の他端は、端子片Ｂ’に接続され、サーミスタ５１の他端は、端子片Ｃ’に接続されている。

そして、温度検出プローブ９は、図２に示す回路において、Ａ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’がそれぞれコネクタ、ワイヤ等を用いて電気的に接続されるようになっている。つまり、温度検出プローブ９を図２に示す回路に接続することで、温度検出回路が構成される。

これによっても、前記第１の実施形態と同様の効果を得ることができる。また、温度検出プローブ９として構成したので、各サーミスタ４１，５１が故障した場合であっても、簡単に取り替えることができる。

本実施形態に係る温度検出回路を示す図である。 第２の実施形態に係る温度検出回路を示す図である。 温度検出プローブを示す図である。 従来の故障判定機能付きの温度検出回路の一例を示す図である。

符号の説明

１ 温度検出回路
２ 定電圧源
３ 外部抵抗器
４，５ 温度検出手段
６ 抵抗器故障検出手段
７ Ａ／Ｄ入力回路
８ 制御部
９ 温度検出プローブ
４１，５１ サーミスタ
４２，５２，６２ ＦＥＴ
６１ 抵抗器
８１ Ａ／Ｄコンバータ
８２ ＣＰＵ

Claims (7)

1. 電源と、
   前記電源に接続された第１の抵抗器と、
   温度検出素子とスイッチング素子とが直列接続された複数の温度検出手段の各温度検出手段が互いに並列に接続されてなり、且つ前記第１の抵抗器に直列に接続された計測手段と、
   前記スイッチング素子でスイッチングする都度、前記第１の抵抗器と前記計測手段の間の電位を入力する入力手段と、
   前記入力手段から入力された電位に基づいて、複数の前記温度検出手段のうちいずれか１つの故障を判定する故障判定手段と、
   を備えることを特徴とする温度検出回路。
2. 前記スイッチング素子をスイッチングすることで複数の前記温度検出手段のうちいずれか１つの温度検出手段のみを導通させる切換制御手段を有することを特徴とする請求項１に記載の温度検出回路。
3. 前記故障判定手段は、前記入力手段から入力された電位をそれぞれ記憶する記憶手段を備え、この記憶手段で記憶した電位に基づいて故障を判定することを特徴とする請求項１または請求項２に記載の温度検出回路。
4. 前記故障判定手段は、前記入力手段から入力された電位を、互いに比較することによって、故障を判定することを特徴とする請求項１から請求項３のいずれか１項に記載の温度検出回路。
5. 電源と；
   前記電源に接続された第１の抵抗器と；
   温度検出素子とスイッチング素子とが直列接続された複数の温度検出手段の各温度検出手段と、第２の抵抗器とスイッチング素子とが直列接続された抵抗器故障検出手段と、が互いに並列に接続されてなり、且つ前記第１の抵抗器に接続された計測手段と；
   前記スイッチング素子でスイッチングする都度、前記第１の抵抗器と前記計測手段との間の電位を入力する入力手段と；
   前記入力手段から入力された電位に基づいて、前記温度検出手段、前記抵抗器故障検出手段、前記入力手段、および、前記第１の抵抗器のうち、いずれか１つの故障を判定する故障判定手段と；
   を備えることを特徴とする温度検出回路。
6. 前記スイッチング素子をスイッチングすることで複数の前記温度検出手段および前記抵抗器故障検出手段のうちいずれか１つのみを導通させる切換制御手段を有することを特徴とする請求項５に記載の温度検出回路。
7. 前記故障判定手段は、前記第１の抵抗器と前記抵抗器故障検出手段との間の電位と、所定の基準電位とを比較することで、前記抵抗器故障検出手段、前記入力手段、および、前記第１の抵抗器のうち、いずれか１つの故障を判定することを特徴とする請求項５または請求項６に記載の温度検出回路。

Images