JP2006196667A - Manufacturing method of semiconductor package - Google Patents

Manufacturing method of semiconductor package Download PDF

Info

Publication number
JP2006196667A
JP2006196667A JP2005006425A JP2005006425A JP2006196667A JP 2006196667 A JP2006196667 A JP 2006196667A JP 2005006425 A JP2005006425 A JP 2005006425A JP 2005006425 A JP2005006425 A JP 2005006425A JP 2006196667 A JP2006196667 A JP 2006196667A
Authority
JP
Japan
Prior art keywords
terminal electrode
semiconductor package
support
manufacturing
terminal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005006425A
Other languages
Japanese (ja)
Inventor
Hitoshi Maeda
仁 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005006425A priority Critical patent/JP2006196667A/en
Publication of JP2006196667A publication Critical patent/JP2006196667A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of semiconductor package for realizing rigid deposition thereof on a mounting substrate by projecting terminal electrodes formed by etching from the lower surface of the same package. <P>SOLUTION: In the manufacturing method of semiconductor package provided with a plurality of independent terminal electrodes, terminal electrodes are formed by etching on a supporting tape (1) and the supporting tape (1) is peeled after the terminal electrodes are fixed under the condition that an external substrate connecting surface side of the terminal electrodes is embedded by 50 to 60 μm to a supporting tape (2). Subsequently, a semiconductor element is mounted to the terminal electrodes, the semiconductor element and the terminal electrodes are connected with bonding wires, and thereafter the supporting tape (2) is peeled arter the semiconductor element and terminal electrodes are sealed with resin. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は半導体パッケージの製造方法に関する。詳しくは、端子電極を半導体パッケージの下面から突出させることによって、実装基板への強固な固着を実現しようとした半導体パッケージの製造方法に係るものである。   The present invention relates to a method for manufacturing a semiconductor package. More specifically, the present invention relates to a method for manufacturing a semiconductor package in which a terminal electrode is protruded from the lower surface of the semiconductor package to thereby achieve firm fixation to a mounting substrate.

従来、半導体パッケージは、金属板を精密プレスによる打ち抜きやエッチングによって所望のパターンが形成され、半導体素子を固定するためのダイパッド101や複数のリード102を有する図6で示す様なリードフレーム103を使用し、リードフレームのダイパッド上に半導体素子を固定すると共に、半導体素子とリードの先端部(端子電極)をワイヤーボンディングした後、半導体素子やボンディングワイヤーを含むリード内側を絶縁性の樹脂で封止し、不要なリードフレーム部分を切断除去すると共に、パッケージから突出するリードを切断することによって製造されていた(例えば、特許文献1参照。)。   2. Description of the Related Art Conventionally, a semiconductor package uses a lead frame 103 as shown in FIG. 6 in which a desired pattern is formed by stamping or etching a metal plate with a precision press and having a die pad 101 and a plurality of leads 102 for fixing a semiconductor element. After fixing the semiconductor element on the die pad of the lead frame and wire bonding the semiconductor element and the tip of the lead (terminal electrode), the inside of the lead including the semiconductor element and the bonding wire is sealed with an insulating resin. It is manufactured by cutting and removing unnecessary lead frame portions and cutting leads protruding from the package (see, for example, Patent Document 1).

ここで、近年、端子電極の多列化が求められており、図7で示す様にリードとリードとの間に補助リード104を形成し、この補助リードの先端部105を端子電極として機能させることによって端子電極の多列化を実現していた。   Here, in recent years, it has been required to increase the number of terminal electrodes. As shown in FIG. 7, an auxiliary lead 104 is formed between the leads, and the tip 105 of the auxiliary lead functions as a terminal electrode. As a result, a multi-row terminal electrode has been realized.

ところが、この様な端子電極の多列化方法では、リードとリードとの間に補助リードを形成するためにリードの間隔を広げる必要があり、半導体パッケージの小型化の要求に応じることが困難であった。なお、補助リードを形成して端子電極の多列化を図る方法では技術的な問題から2列が限界であった。
更に、補助リードの形成も極めて困難であり、組み立てコストが増加してしまうという不都合もあった。
However, in such a method of increasing the number of terminal electrodes, it is necessary to widen the distance between the leads in order to form auxiliary leads between the leads, and it is difficult to meet the demand for miniaturization of the semiconductor package. there were. In the method of forming auxiliary leads to increase the number of terminal electrodes, two lines are the limit due to technical problems.
Furthermore, it is very difficult to form the auxiliary leads, and there is a disadvantage that the assembly cost increases.

これらの点に鑑みて、複数の互いに独立した端子電極の上に半導体素子を配置し、半導体素子と端子電極をボンディング接続した後に樹脂封止する半導体パッケージの製造方法が提案されている(例えば、特許文献2参照。)。
以下、図面を参照して従来の半導体パッケージの製造方法について説明する。
In view of these points, a semiconductor package manufacturing method is proposed in which a semiconductor element is disposed on a plurality of mutually independent terminal electrodes, and the semiconductor element and the terminal electrode are bonded and connected after resin bonding (for example, (See Patent Document 2).
Hereinafter, a conventional method for manufacturing a semiconductor package will be described with reference to the drawings.

従来の半導体パッケージの製造方法では、先ず、図8(a)で示す様に、耐熱性を有する支持テープ106の表面に銅薄膜を形成した後に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて銅薄膜のエッチングを行い、所定の間隔で規則的に整列した多数の端子電極107を形成する。   In the conventional semiconductor package manufacturing method, first, as shown in FIG. 8A, a copper thin film is formed on the surface of a heat-resistant support tape 106, and then copper is used using a general-purpose photolithography technique and etching technique. The thin film is etched to form a large number of terminal electrodes 107 regularly arranged at predetermined intervals.

次に、図8(b)で示す様に、半導体素子108を搭載し、半導体素子と端子電極とを金細線から成るボンディングワイヤー109によって電気的に接続するワイヤーボンディング作業を行い、続いて、汎用のトランスファーモールド技術を用いて半導体素子、ボンディングワイヤー及び端子電極をモールド樹脂110によって封止する。   Next, as shown in FIG. 8 (b), the semiconductor element 108 is mounted, and a wire bonding operation for electrically connecting the semiconductor element and the terminal electrode by a bonding wire 109 made of a thin gold wire is performed. The semiconductor element, the bonding wire, and the terminal electrode are sealed with the molding resin 110 using the transfer molding technique.

次に、図8(c)で示す様に、支持テープの剥離を行なった後に、ダイシングテープ111を貼り合わせ、ダイシングブレード112によって個片化することによって、半導体パッケージを得ることができる。   Next, as shown in FIG. 8C, after the support tape is peeled off, the dicing tape 111 is bonded and separated by the dicing blade 112 to obtain a semiconductor package.

特開2002−280493号公報JP 2002-280493 A 特開2004−266195号公報JP 2004-266195 A

しかしながら、従来の半導体パッケージの製造方法で得られる半導体パッケージは、半導体パッケージの下面と端子電極の実装基板への接続面が同一平面にあるために、実装基板への実装強度が不充分であり、実装強度の向上が求められていた。
即ち、図9(a)で示す様に、実装基板113への半導体パッケージの実装が、端子電極の下面のみにはんだペースト等の接合材料114を接着させることによる端子電極の下面と実装基板の外部端子115との接合であるために、接合強度が不充分であり、端子電極と実装基板の外部端子との接合強度の向上が求められていたのである。
However, the semiconductor package obtained by the conventional method of manufacturing a semiconductor package has insufficient mounting strength on the mounting substrate because the lower surface of the semiconductor package and the connection surface of the terminal electrode to the mounting substrate are in the same plane. Improvement in mounting strength has been demanded.
That is, as shown in FIG. 9A, when the semiconductor package is mounted on the mounting substrate 113, the bonding material 114 such as solder paste is adhered only to the lower surface of the terminal electrode, and the outside of the mounting substrate. Since the bonding with the terminal 115 is insufficient, the bonding strength is insufficient, and an improvement in the bonding strength between the terminal electrode and the external terminal of the mounting substrate has been demanded.

また、従来の半導体パッケージの製造方法では、端子電極の下面のみで支持テープと接着しているために、接着力に乏しく、半導体パッケージの組み立て前や組み立て途中で端子電極が欠落する恐れがある。   Further, in the conventional method for manufacturing a semiconductor package, since the adhesive tape and the support tape are bonded only on the lower surface of the terminal electrode, the adhesive force is poor, and the terminal electrode may be lost before or during the assembly of the semiconductor package.

更に、端子電極の欠落を抑制すると共に、ワイヤーボンディング作業の容易化を図るべく、図9(a)中符合aで示す外部基板と接続する外部基板接続面と比較して、図9(a)中符合bで示すボンディングワイヤーによって半導体素子と接続するボンディングワイヤー接続面を大きく形成した場合には、端子電極の安定性が乏しく、ワイヤーボンディング作業時のボンディングツールの加重で端子電極が傾いて、接合性に影響を与える恐れもある。   Further, in order to suppress the missing of the terminal electrode and facilitate the wire bonding operation, the external substrate connection surface connected to the external substrate indicated by the symbol a in FIG. When the bonding wire connecting surface that is connected to the semiconductor element is formed by the bonding wire indicated by the middle symbol b, the stability of the terminal electrode is poor, and the terminal electrode is tilted by the weight of the bonding tool during wire bonding work. May also affect sex.

なお、特許文献2には、支持テープの表面に銅からなる端子電極をマウントによって配置する方法についても開示がなされており、マウントによって端子電極の一部を支持テープに埋め込んだ状態で半導体素子を搭載しワイヤーボンディング作業を行なった後に樹脂封止するといった半導体パッケージの製造方法では、上記した様な問題は生じない。
しかしながら、端子電極の微細化が進むと共に、高精度な端子電極の配置が求められることを考慮すると、支持テープの表面にマウントによって端子電極を配置することは極めて困難である。
Patent Document 2 also discloses a method of mounting a terminal electrode made of copper on the surface of a support tape by mounting. The semiconductor element is mounted in a state in which a part of the terminal electrode is embedded in the support tape by mounting. In the semiconductor package manufacturing method in which the resin sealing is performed after mounting and wire bonding work, the above-described problems do not occur.
However, considering that the miniaturization of the terminal electrode is progressing and that a highly accurate arrangement of the terminal electrode is required, it is extremely difficult to arrange the terminal electrode by mounting on the surface of the support tape.

本発明は以上の点に鑑みて創案されたものであって、エッチングにより形成した端子電極を半導体パッケージの下面から突出させることによって、実装基板への強固な固着を実現することができる半導体パッケージの製造方法を提供することを目的とするものである。   The present invention was devised in view of the above points, and is a semiconductor package that can realize firm fixation to a mounting substrate by projecting a terminal electrode formed by etching from the lower surface of the semiconductor package. The object is to provide a manufacturing method.

上記の目的を達成するために、本発明に係る半導体パッケージの製造方法では、複数の互いに独立したボンディングワイヤー接続面と外部基板接続面とを有する端子電極を備える半導体パッケージの製造方法において、第1の支持体上に、前記ボンディングワイヤー接続面が第1の支持体側となる様に前記端子電極をエッチングによって形成する工程と、前記第1の支持体上に形成された端子電極を、第2の支持体によって前記外部基板接続面側が所定の深さ埋め込まれた状態で固定する工程と、前記第1の支持体を除去する工程と、前記端子電極上に半導体素子を搭載する工程と、前記半導体素子及び前記端子電極を樹脂封止した後に、前記第2の支持体を除去する工程を備える。   In order to achieve the above object, in a method for manufacturing a semiconductor package according to the present invention, in a method for manufacturing a semiconductor package comprising a terminal electrode having a plurality of mutually independent bonding wire connection surfaces and an external substrate connection surface, A step of forming the terminal electrode on the support by etching so that the bonding wire connection surface is on the first support side; and a terminal electrode formed on the first support; A step of fixing the external substrate connecting surface side with a predetermined depth embedded by a support, a step of removing the first support, a step of mounting a semiconductor element on the terminal electrode, and the semiconductor A step of removing the second support after sealing the element and the terminal electrode with resin is provided.

ここで、第1の支持体上に形成された端子電極を、第2の支持体によって外部基板接続面側が所定の深さ埋め込まれた状態で固定し、端子電極上に半導体素子を搭載し、半導体素子及び端子電極を樹脂封止した後に、第2の支持体を除去することによって、端子電極の外部基板接続面が半導体パッケージの下面(封止樹脂)より突出した半導体パッケージを得ることができる。   Here, the terminal electrode formed on the first support is fixed in a state where the external substrate connection surface side is embedded to a predetermined depth by the second support, and a semiconductor element is mounted on the terminal electrode. After the semiconductor element and the terminal electrode are sealed with resin, the second support is removed to obtain a semiconductor package in which the external substrate connection surface of the terminal electrode protrudes from the lower surface (sealing resin) of the semiconductor package. .

また、本発明に係る半導体パッケージの製造方法では、複数の互いに独立したボンディングワイヤー接続面と外部基板接続面とを有する端子電極を備える半導体パッケージの製造方法において、第1の支持体上に、前記ボンディングワイヤー接続面が第1の支持体側となる様に前記端子電極をエッチングによって形成する工程と、前記第1の支持体上に形成された端子電極を、第2の支持体によって前記外部基板接続面側が所定の深さ埋め込まれた状態で固定する工程と、前記第1の支持体を除去する工程と、前記第2の支持体によって固定された前記端子電極の間隙の少なくとも一部を非導電材料で埋め込む工程と、前記端子電極上に半導体素子を搭載する工程と、前記半導体素子及び前記端子電極を樹脂封止する工程を備える。   Further, in the method of manufacturing a semiconductor package according to the present invention, in the method of manufacturing a semiconductor package comprising a terminal electrode having a plurality of mutually independent bonding wire connection surfaces and an external substrate connection surface, The step of forming the terminal electrode by etching so that the bonding wire connection surface is on the first support side, and the terminal electrode formed on the first support is connected to the external substrate by the second support. Fixing the surface side in a state where the surface side is embedded at a predetermined depth; removing the first support; and at least part of the gap between the terminal electrodes fixed by the second support. A step of embedding with a material, a step of mounting a semiconductor element on the terminal electrode, and a step of resin-sealing the semiconductor element and the terminal electrode.

ここで、第1の支持体上に形成された端子電極を、第2の支持体によって外部基板接続面側が所定の深さ埋め込まれた状態で固定し、更に、第2の支持体によって固定された端子電極の間隙の少なくとも一部を非導電材料で埋め込んだ後に、端子電極上に半導体素子を搭載し、半導体素子及び端子電極を樹脂封止することによって、端子電極の外部基板接続面が半導体パッケージの下面(非導電材料)より突出した半導体パッケージを得ることができる。   Here, the terminal electrode formed on the first support is fixed in a state where the external substrate connection surface side is embedded to a predetermined depth by the second support, and further fixed by the second support. After embedding at least a part of the gap between the terminal electrodes with a non-conductive material, a semiconductor element is mounted on the terminal electrode, and the semiconductor element and the terminal electrode are sealed with a resin so that the external substrate connection surface of the terminal electrode is a semiconductor. A semiconductor package protruding from the lower surface (non-conductive material) of the package can be obtained.

上記した本発明を適用した半導体パッケージの製造方法では、端子電極の外部基板接続面が半導体パッケージの下面より突出した半導体パッケージを得ることができ、端子電極の下面のみならず端子電極の側面にも接合材料を接着させることができるために、端子電極と実装基板の外部端子との接合強度の向上が実現する。   In the semiconductor package manufacturing method to which the present invention is applied, a semiconductor package in which the external substrate connection surface of the terminal electrode protrudes from the lower surface of the semiconductor package can be obtained, and is applied not only to the lower surface of the terminal electrode but also to the side surface of the terminal electrode. Since the bonding material can be adhered, the bonding strength between the terminal electrode and the external terminal of the mounting substrate is improved.

また、端子電極を、第2の支持体によって外部基板接続面が所定の深さ埋め込まれた状態で固定しているために、半導体素子の搭載やワイヤーボンディング作業等といった半導体パッケージ製造過程における端子電極の欠落を抑制することができる。   In addition, since the terminal electrode is fixed in a state where the external substrate connection surface is embedded to a predetermined depth by the second support, the terminal electrode in the semiconductor package manufacturing process such as mounting of a semiconductor element or wire bonding work is performed. Can be suppressed.

以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings to facilitate understanding of the present invention.

図1及び図2は本発明を適用した半導体パッケージの製造方法の一例を説明するための模式的な断面図である。
本発明を適用した半導体パッケージの製造方法の一例では、先ず、図1(a)で示す様に、後述するウェットエッチング処理に耐え得る粘着性のポリイミド等からなる支持テープ(1)1の表面に、片面にAgめっき層2を形成した板厚が約0.2mmの銅製のリードフレーム材3を貼り合せた後に、汎用のフォトリソグラフィー技術及びエッチング技術を用いてリードフレーム材のエッチングを行い、図1(b)で示す様に、所定の間隔で規則的に整列した多数の端子電極4を形成する。
1 and 2 are schematic cross-sectional views for explaining an example of a semiconductor package manufacturing method to which the present invention is applied.
In an example of a method for manufacturing a semiconductor package to which the present invention is applied, first, as shown in FIG. 1 (a), the surface of a support tape (1) 1 made of adhesive polyimide or the like that can withstand a wet etching process described later is applied. After bonding the lead frame material 3 made of copper having a thickness of about 0.2 mm with the Ag plating layer 2 formed on one side, the lead frame material is etched using general-purpose photolithography technology and etching technology. As shown by 1 (b), a large number of terminal electrodes 4 regularly arranged at predetermined intervals are formed.

ここで、リードフレーム材の表面に形成したAgめっき層は、ボンディングワイヤーと端子電極との接続性を向上させるために行なうものであり、ボンディングワイヤーと端子電極との接続性が向上するのであれば、Au等の他の材料によってめっき層を形成しても良いし、充分な接続性が得られる場合にはめっき層を形成しなくても良い。   Here, the Ag plating layer formed on the surface of the lead frame material is used to improve the connectivity between the bonding wire and the terminal electrode, so long as the connectivity between the bonding wire and the terminal electrode is improved. The plating layer may be formed of another material such as Au, or the plating layer may not be formed if sufficient connectivity is obtained.

また、支持テープ(1)の表面に貼り合せるリードフレーム材は、導電性を有するものであればいかなるものであっても良く、必ずしも銅製のリードフレーム材である必要がないのは勿論である。
なお、支持テープ(1)は、エッチング処理の際にエッチング液からAgめっき層を保護する機能と、エッチングにより形成される端子電極を保持する機能とを有する。
Further, the lead frame material to be bonded to the surface of the support tape (1) may be any material as long as it has conductivity, and need not be a copper lead frame material.
The support tape (1) has a function of protecting the Ag plating layer from an etching solution during the etching process and a function of holding a terminal electrode formed by etching.

また、端子電極は後述するワイヤーボンディングを行なうことにより半導体素子と外部基板とを電気的に接続することができるのであれば、その形状はいかなる形状であっても構わないが、後述する支持テープ(2)で端子電極を固定していたとしても支持テープ(1)を剥離した後に端子電極が欠落することも考えられ、かかる端子電極の欠落を抑制するために、図3(a)や図3(b)で示す様に、外部基板接続面と比較してボンディングワイヤー接続面が大きくなる様に形成した方が好ましい。
なお、ボンディングワイヤー接続面を大きく形成することによって、後述するワイヤーボンディング作業の容易化を図ることもできる。
The terminal electrode may have any shape as long as the semiconductor element and the external substrate can be electrically connected by performing wire bonding, which will be described later. Even if the terminal electrode is fixed in 2), it is conceivable that the terminal electrode is missing after the support tape (1) is peeled off. As shown in (b), it is preferable to form the bonding wire connection surface to be larger than the external substrate connection surface.
In addition, facilitation of the wire bonding operation mentioned later can also be aimed at by forming a bonding wire connection surface large.

次に、図1(c)で示す様に、柔軟性のある支持テープ(2)5に端子電極の外部基板接続面側を50〜60μm程度埋め込んだ状態で、加熱処理等を施して支持テープ(2)を硬化させて端子電極を固定する。その後、図1(d)で示す様に支持テープ(1)を剥離する。   Next, as shown in FIG. 1 (c), the support tape (2) 5 is subjected to heat treatment or the like in a state where the external substrate connection surface side of the terminal electrode is embedded in about 50 to 60 μm. (2) is cured to fix the terminal electrode. Thereafter, the support tape (1) is peeled off as shown in FIG.

ここで、本実施例では支持テープ(2)を用いて端子電極の外部基板接続面側を埋め込んだ状態で固定しているが、必ずしも支持テープを用いて端子電極の固定を行なう必要は無く、例えば、液状樹脂や基板の表面保護に使用するレジスト等を端子電極の外部基板接続面側に塗布した後に加熱処理等を行って硬化させることで端子電極の固定を行なっても良い。なお、端子電極を埋め込み深さは、スタンドオフを設けたい高さを考慮して任意に調整することが可能である。   Here, in the present embodiment, the support tape (2) is used to fix the terminal electrode in an embedded state on the external substrate connection surface side, but it is not always necessary to fix the terminal electrode using the support tape, For example, the terminal electrode may be fixed by applying a liquid resin or a resist used for protecting the surface of the substrate to the external substrate connection surface side of the terminal electrode and then curing it by heat treatment or the like. Note that the depth at which the terminal electrode is embedded can be arbitrarily adjusted in consideration of the height at which the standoff is desired.

また、後述するワイヤーボンディング作業やトランスファーモールド技術による樹脂封止作業は、300℃程度にまで温度が上昇することも考えられるために、支持テープ(2)は、ワイヤーボンディング作業やトランスファーモールド技術による樹脂封止作業の温度に耐えられる程度の耐熱性を有するものを用いる。   In addition, since the temperature of the wire bonding operation and the resin sealing operation by transfer molding technology, which will be described later, may increase to about 300 ° C., the support tape (2) is made of resin by the wire bonding operation or transfer molding technology. A material having heat resistance enough to withstand the temperature of the sealing work is used.

次に、図2(a)で示す様に、ダイボンド用ペーストやダイボンド用フィルム等のダイボンド材6を用いて半導体素子7を端子電極に搭載し、半導体素子の表面に形成されたチップ電極8と端子電極とをAu等の金属細線からなるボンディングワイヤー9によって電気的に接続する。   Next, as shown in FIG. 2A, a semiconductor element 7 is mounted on a terminal electrode using a die bond material 6 such as a die bond paste or a die bond film, and a chip electrode 8 formed on the surface of the semiconductor element; The terminal electrode is electrically connected by a bonding wire 9 made of a fine metal wire such as Au.

続いて、汎用のトランスファーモールド技術を用いて、図2(b)で示す様に、半導体素子、ボンディングワイヤー及び端子電極を封止樹脂10によって封止を行い、半導体パッケージの結合体11を得ることができる。   Subsequently, using a general-purpose transfer mold technique, as shown in FIG. 2B, the semiconductor element, the bonding wire, and the terminal electrode are sealed with the sealing resin 10 to obtain the combined body 11 of the semiconductor package. Can do.

なお、封止樹脂による封止は、半導体素子、ボンディングワイヤー及び端子電極を封止することができれば充分であり、必ずしもトランスファーモールド技術を用いて樹脂封止を行なう必要は無く、例えば、ポッティングモールド技術によって樹脂封止を行なっても良いが、生産性を考慮するとトランスファーモールド技術による樹脂封止の方が好ましいと考えられる。   The sealing with the sealing resin is sufficient if the semiconductor element, the bonding wire, and the terminal electrode can be sealed. It is not always necessary to perform the resin sealing using the transfer molding technique. For example, the potting molding technique However, it is considered that the resin sealing by the transfer molding technique is preferable in consideration of productivity.

次に、薬品によるエッチング等の化学的方法や水圧等を利用した機械的除去等により支持テープ(2)の剥離を行なった後に、半導体パッケージの結合体をダイシングテープ12に貼り合わせ、図2(c)で示す様に、ダイシングブレード13によって半導体パッケージの結合体を個片化することによって、図2(d)で示す様な半導体パッケージを得ることができる。   Next, after the support tape (2) is peeled off by chemical methods such as chemical etching or mechanical removal using water pressure, the combined semiconductor package is bonded to the dicing tape 12, and FIG. As shown in FIG. 2C, the semiconductor package as shown in FIG. 2D can be obtained by dividing the combined body of the semiconductor packages into pieces by the dicing blade 13.

なお、上記した本発明を適用した半導体パッケージの製造方法の一例では、同一大きさの半導体素子を基板に搭載し、半導体パッケージの中に単一の半導体素子が搭載された半導体パッケージの製造方法を例に挙げて説明を行ったが、この様な製造方法に限定されることは無く、例えば図4(a)で示す様に異なる大きさの半導体素子を含む半導体パッケージを同一プロセスにおいて製造しても良いし、図4(b)で示す様に端子電極に搭載された2つの半導体素子を同一の半導体パッケージに含むようなものであっても良く、また、図4(c)で示す様に端子電極に搭載された半導体素子の上に絶縁膜を介して更に半導体素子を搭載した様な半導体パッケージであっても良い。なお、図4中符合cで示す点線は個片化する際にダイシングブレードによって切断する箇所を表している。   In one example of a semiconductor package manufacturing method to which the present invention is applied, a semiconductor package manufacturing method in which a semiconductor element of the same size is mounted on a substrate and a single semiconductor element is mounted in the semiconductor package is provided. Although described by way of example, the present invention is not limited to such a manufacturing method. For example, as shown in FIG. 4A, a semiconductor package including semiconductor elements of different sizes is manufactured in the same process. Alternatively, as shown in FIG. 4 (b), two semiconductor elements mounted on the terminal electrode may be included in the same semiconductor package, and as shown in FIG. 4 (c). A semiconductor package in which a semiconductor element is further mounted on the semiconductor element mounted on the terminal electrode via an insulating film may be used. In addition, the dotted line shown with the code | symbol c in FIG. 4 represents the location cut | disconnected by a dicing blade when dividing into pieces.

本発明を適用した半導体パッケージの製造方法の一例では、端子電極の外部基板接続面が半導体パッケージの下面である封止樹脂より突出した半導体パッケージを得ることができ、図9(b)で示す様に、端子電極の下面のみならず端子電極の側面にも接合材料15を接着させることができるために、実装基板16への実装強度の向上が実現する。
即ち、本発明を適用した半導体パッケージの製造方法によって得られる半導体パッケージをはんだ等を用いて実装基板に搭載した場合に、アンカー効果により端子電極とはんだ等との接続性が向上し、半導体パッケージの接続信頼性の向上が期待できる。
In an example of a semiconductor package manufacturing method to which the present invention is applied, a semiconductor package in which the external substrate connection surface of the terminal electrode protrudes from the sealing resin that is the lower surface of the semiconductor package can be obtained, as shown in FIG. In addition, since the bonding material 15 can be adhered not only to the lower surface of the terminal electrode but also to the side surface of the terminal electrode, the mounting strength on the mounting substrate 16 can be improved.
That is, when a semiconductor package obtained by a semiconductor package manufacturing method to which the present invention is applied is mounted on a mounting substrate using solder or the like, the connectivity between the terminal electrode and the solder or the like is improved by the anchor effect, and the semiconductor package Improvement in connection reliability can be expected.

また、端子電極の外部基板接続面が半導体パッケージの下面より突出することにより、半導体パッケージの下面と端子電極の外部基板接続面との距離であるスタンドオフを大きくとることができ、半導体パッケージを実装基板に実装する際に実装基板に付着した異物による半導体パッケージの浮き上がりを低減でき、端子電極のテンプラ不良を抑制することができる。   In addition, since the external substrate connection surface of the terminal electrode protrudes from the lower surface of the semiconductor package, the standoff, which is the distance between the lower surface of the semiconductor package and the external substrate connection surface of the terminal electrode, can be increased, and the semiconductor package is mounted. When the semiconductor package is mounted on the substrate, the floating of the semiconductor package due to the foreign matter adhering to the mounting substrate can be reduced, and the tempering failure of the terminal electrode can be suppressed.

更に、端子電極が支持テープ(2)に埋め込まれた状態で固定されているために、半導体素子の搭載やワイヤーボンディング作業等といった半導体パッケージの製造過程における端子電極の欠落を抑制することができる。   Furthermore, since the terminal electrode is fixed in a state of being embedded in the support tape (2), it is possible to suppress the loss of the terminal electrode in the manufacturing process of the semiconductor package such as mounting of the semiconductor element or wire bonding work.

また、端子電極が支持テープ(2)に埋め込まれて固定された状態でワイヤーボンド接続を行なうために、ワイヤーボンド接続時の超音波振動等が確実に伝わり、ワイヤーボンド接続の信頼性の向上を図ることができる。   In addition, since wire bonding is performed with the terminal electrode embedded and fixed in the support tape (2), ultrasonic vibration at the time of wire bonding is reliably transmitted, and the reliability of wire bonding is improved. Can be planned.

図5は本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式的な断面図である。
本発明を適用した半導体パッケージの製造方法の他の一例では、上記した本発明を適用した半導体パッケージの製造方法の一例と同様に、支持テープ(1)の表面に端子電極を形成し、支持テープ(2)に端子電極の外部基板接続面側を50〜60μm埋め込んだ状態で、支持テープ(2)を硬化させて端子電極を固定した後、支持テープ(1)を剥離する(図5(a)参照。)。
FIG. 5 is a schematic cross-sectional view for explaining another example of a semiconductor package manufacturing method to which the present invention is applied.
In another example of the method for manufacturing a semiconductor package to which the present invention is applied, a terminal electrode is formed on the surface of the support tape (1) as in the example of the method for manufacturing a semiconductor package to which the present invention is applied. In the state where the external substrate connection surface side of the terminal electrode is embedded in 50 to 60 μm in (2), the support tape (2) is cured to fix the terminal electrode, and then the support tape (1) is peeled off (FIG. 5A )reference.).

次に、図5(b)で示す様に、汎用のトランスファーモールド技術を用いて端子電極の間隙に樹脂材料14を充填する。   Next, as shown in FIG. 5B, the resin material 14 is filled in the gaps between the terminal electrodes using a general-purpose transfer molding technique.

ここで、樹脂材料によって端子電極が固定されていれば充分であり、必ずしも端子電極の間隙に樹脂材料を充填する必要は無く、端子電極の間隙の一部に樹脂材料を埋め込むことによって端子電極を固定しても良い。但し、より確実に端子電極を固定するためには樹脂材料によって端子電極の間隙を充填した方が好ましい。   Here, it is sufficient that the terminal electrode is fixed by the resin material, and it is not always necessary to fill the gap between the terminal electrodes with the resin material. The terminal electrode is embedded by embedding the resin material in a part of the gap between the terminal electrodes. It may be fixed. However, in order to fix the terminal electrode more reliably, it is preferable to fill the gap between the terminal electrodes with a resin material.

なお、本実施例では、トランスファーモールド技術によって端子電極の間隙に樹脂材料を充填しているが、端子電極の間隙に樹脂材料を充填することができるのであれば印刷法等いかなる方法であっても構わない。   In this embodiment, the resin material is filled in the gap between the terminal electrodes by the transfer molding technique. However, any method such as a printing method can be used as long as the resin material can be filled in the gap between the terminal electrodes. I do not care.

また、本実施例では、端子電極の間隙に充填する非導電材料として樹脂材料を用いているが、端子電極同士を絶縁した状態で固定することができるのであればいかなる非導電材料であっても良く、樹脂材料に限定されないのは勿論である。   In this embodiment, a resin material is used as the nonconductive material filling the gap between the terminal electrodes. However, any nonconductive material can be used as long as the terminal electrodes can be fixed in an insulated state. Of course, it is not limited to the resin material.

なお、支持テープ(2)は、この時点で剥離しても良いが、本実施例では以後の工程で端子面へのキズ等を防止するために、この時点では剥離を行なわず、後述するダイシング工程の直前に剥離を行なうものとする。   The support tape (2) may be peeled off at this point, but in this embodiment, in order to prevent scratches on the terminal surface in the subsequent steps, the peeling is not carried out at this point and dicing described later. It is assumed that peeling is performed immediately before the process.

次に、上記した本発明を適用した半導体パッケージの製造方法の一例と同様に、半導体素子を搭載し、半導体素子と端子電極とをボンディングワイヤーによって電気的に接続した後に、封止樹脂によって封止を行い、半導体パッケージの結合体を得ることができ、続いて、支持テープ(2)の剥離を行うと共に、半導体パッケージの結合体を個片化することによって、図5(c)で示す様な半導体パッケージを得ることができる。   Next, similarly to the example of the semiconductor package manufacturing method to which the present invention is applied, the semiconductor element is mounted, the semiconductor element and the terminal electrode are electrically connected by a bonding wire, and then sealed with a sealing resin. Then, a combined body of the semiconductor package can be obtained, and then the support tape (2) is peeled off and the combined body of the semiconductor package is separated into pieces as shown in FIG. A semiconductor package can be obtained.

なお、異なる大きさの半導体素子を含む半導体パッケージを同一のプロセスで製造しても良いし、2つ以上の半導体素子を含む半導体パッケージであっても良い点は上記した本発明を適用した半導体パッケージの製造方法と同様である。   It should be noted that a semiconductor package including semiconductor elements having different sizes may be manufactured by the same process, or may be a semiconductor package including two or more semiconductor elements. This is the same as the manufacturing method.

本発明を適用した半導体パッケージの他の一例では、端子電極の外部基板接続面が半導体パッケージの下面である樹脂材料より突出した半導体パッケージを得ることができ、端子電極の下面のみならず端子電極の側面にも接合材料を接着させることができるために、実装基板への実装強度の向上が実現する。また、スタンドオフを大きくとることができ、端子電極のテンプラ不良を抑制することができる。   In another example of the semiconductor package to which the present invention is applied, a semiconductor package can be obtained in which the external substrate connection surface of the terminal electrode protrudes from the resin material that is the lower surface of the semiconductor package. Since the bonding material can be adhered also to the side surfaces, the mounting strength on the mounting substrate can be improved. In addition, the standoff can be increased, and the tempering failure of the terminal electrode can be suppressed.

また、端子電極が支持テープ(2)に埋め込まれた状態で固定されると共に、端子電極の間隙に樹脂材料が充填されているために、半導体素子の搭載やワイヤーボンディング作業等といった半導体パッケージの製造過程における端子電極の欠落を抑制することができる。   In addition, since the terminal electrode is fixed in the state of being embedded in the support tape (2) and the gap between the terminal electrodes is filled with a resin material, the semiconductor package is manufactured such as mounting of a semiconductor element or wire bonding work. Missing terminal electrodes in the process can be suppressed.

更に、端子電極が支持テープ(2)に埋め込まれて固定されると共に、端子電極の間隙に樹脂材料が充填された状態でワイヤーボンド接続を行なうために、ワイヤーボンド接続時の超音波振動等が確実に伝わり、ワイヤーボンド接続の信頼性の向上を図ることができる。   Further, since the terminal electrode is embedded and fixed in the support tape (2) and the wire bond connection is performed in a state where the gap between the terminal electrodes is filled with the resin material, the ultrasonic vibration at the time of the wire bond connection, etc. It is transmitted reliably and the reliability of wire bond connection can be improved.

本発明を適用した半導体パッケージの製造方法の一例を説明するための模式的な断面図(1)である。It is typical sectional drawing (1) for demonstrating an example of the manufacturing method of the semiconductor package to which this invention is applied. 本発明を適用した半導体パッケージの製造方法の一例を説明するための模式的な断面図(2)である。It is typical sectional drawing (2) for demonstrating an example of the manufacturing method of the semiconductor package to which this invention is applied. 端子電極の形状を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the shape of a terminal electrode. 本発明を適用した半導体パッケージの変形例を説明するための模式的な平面図である。It is a typical top view for explaining the modification of the semiconductor package to which the present invention is applied. 本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating another example of the manufacturing method of the semiconductor package to which this invention is applied. 従来のリードフレームを説明するための図(1)である。It is a figure (1) for demonstrating the conventional lead frame. 従来のリードフレームを説明するための図(2)である。It is FIG. (2) for demonstrating the conventional lead frame. 従来の半導体パッケージの製造方法を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the manufacturing method of the conventional semiconductor package. 実装基板への半導体パッケージの実装状態を示す模式的な断面図である。It is typical sectional drawing which shows the mounting state of the semiconductor package to a mounting board | substrate.

符号の説明Explanation of symbols

1 支持テープ(1)
2 Agめっき層
3 リードフレーム材
4 端子電極
5 支持テープ(2)
6 ダイボンド材
7 半導体素子
8 チップ電極
9 ボンディングワイヤー
10 封止樹脂
11 半導体パッケージの結合体
12 ダイシングテープ
13 ダイシングブレード
14 樹脂材料
15 接合材料
16 実装基板
1 Support tape (1)
2 Ag plating layer 3 Lead frame material 4 Terminal electrode 5 Support tape (2)
6 Die Bond Material 7 Semiconductor Element 8 Chip Electrode 9 Bonding Wire 10 Sealing Resin 11 Semiconductor Package Combined Body 12 Dicing Tape 13 Dicing Blade 14 Resin Material 15 Bonding Material 16 Mounting Board

Claims (6)

複数の互いに独立したボンディングワイヤー接続面と外部基板接続面とを有する端子電極を備える半導体パッケージの製造方法において、
第1の支持体上に、前記ボンディングワイヤー接続面が第1の支持体側となる様に前記端子電極をエッチングによって形成する工程と、
前記第1の支持体上に形成された端子電極を、第2の支持体によって前記外部基板接続面側が所定の深さ埋め込まれた状態で固定する工程と、
前記第1の支持体を除去する工程と、
前記端子電極上に半導体素子を搭載する工程と、
前記半導体素子及び前記端子電極を樹脂封止した後に、前記第2の支持体を除去する工程を備える
ことを特徴とする半導体パッケージの製造方法。
In a method for manufacturing a semiconductor package comprising a terminal electrode having a plurality of mutually independent bonding wire connection surfaces and an external substrate connection surface,
Forming the terminal electrode on the first support by etching so that the bonding wire connection surface is on the first support; and
Fixing the terminal electrode formed on the first support in a state where the external substrate connection surface side is embedded to a predetermined depth by the second support;
Removing the first support;
Mounting a semiconductor element on the terminal electrode;
A method of manufacturing a semiconductor package, comprising: removing the second support after sealing the semiconductor element and the terminal electrode with resin.
前記端子電極は、所定の間隔で整列している
ことを特徴とする請求項1に記載の半導体パッケージの製造方法。
The method of manufacturing a semiconductor package according to claim 1, wherein the terminal electrodes are aligned at a predetermined interval.
複数の互いに独立したボンディングワイヤー接続面と外部基板接続面とを有する端子電極を備える半導体パッケージの製造方法において、
第1の支持体上に、前記ボンディングワイヤー接続面が第1の支持体側となる様に前記端子電極をエッチングによって形成する工程と、
前記第1の支持体上に形成された端子電極を、第2の支持体によって前記外部基板接続面側が所定の深さ埋め込まれた状態で固定する工程と、
前記第1の支持体を除去する工程と、
前記第2の支持体によって固定された前記端子電極の間隙の少なくとも一部を非導電材料で埋め込む工程と、
前記端子電極上に半導体素子を搭載する工程と、
前記半導体素子及び前記端子電極を樹脂封止する工程を備える
ことを特徴とする半導体パッケージの製造方法。
In a method for manufacturing a semiconductor package comprising a terminal electrode having a plurality of mutually independent bonding wire connection surfaces and an external substrate connection surface,
Forming the terminal electrode on the first support by etching so that the bonding wire connection surface is on the first support; and
Fixing the terminal electrode formed on the first support in a state where the external substrate connection surface side is embedded to a predetermined depth by the second support;
Removing the first support;
Filling at least part of the gap between the terminal electrodes fixed by the second support with a non-conductive material;
Mounting a semiconductor element on the terminal electrode;
A method of manufacturing a semiconductor package, comprising: resin sealing the semiconductor element and the terminal electrode.
前記樹脂封止の後に、前記第2の支持体を除去する
ことを特徴とする請求項3に記載の半導体パッケージの製造方法。
The method of manufacturing a semiconductor package according to claim 3, wherein the second support is removed after the resin sealing.
前記非導電材料によって前記端子電極の間隙を充填する
ことを特徴とする請求項3に記載の半導体パッケージの製造方法。
The semiconductor package manufacturing method according to claim 3, wherein a gap between the terminal electrodes is filled with the non-conductive material.
前記端子電極は、所定の間隔で整列している
ことを特徴とする請求項3に記載の半導体パッケージの製造方法。
The method of manufacturing a semiconductor package according to claim 3, wherein the terminal electrodes are aligned at a predetermined interval.
JP2005006425A 2005-01-13 2005-01-13 Manufacturing method of semiconductor package Pending JP2006196667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005006425A JP2006196667A (en) 2005-01-13 2005-01-13 Manufacturing method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005006425A JP2006196667A (en) 2005-01-13 2005-01-13 Manufacturing method of semiconductor package

Publications (1)

Publication Number Publication Date
JP2006196667A true JP2006196667A (en) 2006-07-27

Family

ID=36802505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005006425A Pending JP2006196667A (en) 2005-01-13 2005-01-13 Manufacturing method of semiconductor package

Country Status (1)

Country Link
JP (1) JP2006196667A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022440A (en) * 1996-05-01 1998-01-23 Toyo Seimitsu Kogyo Kk Semiconductor device and manufacture thereof
JP2000332145A (en) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd Circuit material for resin-sealed semiconductor device, the resin sealed semiconductor device using the same and manufacturing method for the circuit material
JP2004266195A (en) * 2003-03-04 2004-09-24 Sony Corp Manufacturing method for semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022440A (en) * 1996-05-01 1998-01-23 Toyo Seimitsu Kogyo Kk Semiconductor device and manufacture thereof
JP2000332145A (en) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd Circuit material for resin-sealed semiconductor device, the resin sealed semiconductor device using the same and manufacturing method for the circuit material
JP2004266195A (en) * 2003-03-04 2004-09-24 Sony Corp Manufacturing method for semiconductor package

Similar Documents

Publication Publication Date Title
JP3883784B2 (en) Plate-shaped body and method for manufacturing semiconductor device
US8304294B2 (en) Lead frame substrate and method of manufacturing the same
JP5232394B2 (en) Manufacturing method of semiconductor device
KR20050084598A (en) Taped lead frames and methods of making and using the same in semiconductor packaging
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
WO2014010220A1 (en) Submount, sealed semiconductor element, and method for fabricating same
JP2010206162A (en) Resin sealing type semiconductor device, and manufacturing method thereof
JP2005294443A (en) Semiconductor device and its manufacturing method
JP2010062316A (en) Semiconductor device and method for manufacturing the semiconductor device
JP2005203390A (en) Method for manufacturing resin sealing semiconductor device
JP2009147094A (en) Semiconductor device
JP2013258354A (en) Mold package and manufacturing method of the same
JP2006196667A (en) Manufacturing method of semiconductor package
JP4979661B2 (en) Manufacturing method of semiconductor device
KR100381349B1 (en) Plate, lead frame and method of manufacturing semiconductor device
JP4305326B2 (en) Manufacturing method of semiconductor package
JP5056429B2 (en) Manufacturing method of semiconductor device
JP2011029370A (en) Multilayer semiconductor device and method of manufacturing the same
JP2009021338A (en) Wiring substrate, and manufacturing method thereof
JP5286948B2 (en) Substrate and electronic device manufacturing method
JP3963914B2 (en) Semiconductor device
JP4751585B2 (en) Manufacturing method of semiconductor device
JP6889531B2 (en) Substrates for semiconductor devices and their manufacturing methods, semiconductor device manufacturing methods
JP4670284B2 (en) Substrate manufacturing method
JP2011103337A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622