JP2006191484A - パルス生成器 - Google Patents
パルス生成器 Download PDFInfo
- Publication number
- JP2006191484A JP2006191484A JP2005002991A JP2005002991A JP2006191484A JP 2006191484 A JP2006191484 A JP 2006191484A JP 2005002991 A JP2005002991 A JP 2005002991A JP 2005002991 A JP2005002991 A JP 2005002991A JP 2006191484 A JP2006191484 A JP 2006191484A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- unit
- differential
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 本発明のパルス生成器1は、デジタルパターン生成部2、高速差動I/O部3、及びDCブロック部4から構成される。デジタルパターン生成部2に保存されたパルスパターン情報をもとに、例えば0と1の組み合わせによるパルスパターン5を生成して高速差動I/O部3に出力する。高速差動I/O部3は、デジタルパターン生成部2から入力したパルスパターン5をもとに差動信号6を生成してDCブロック部4に出力する。DCブロック部4では、入力された差動信号6に基づいてパルス信号8を出力する。
【選択図】 図1
Description
さらに、高周波対応のDAコンバータを用いてパルス波を生成する方法もあるが、高周波対応のDAコンバータはディジタル振幅データ生成が非常に高速でなければならない上、DAコンバータ自体が高価であり、コスト面で大きな課題となっていた。
図1は、本発明のパルス生成器1の最も基本的な構成からなる第一の実施形態の概略図である。デジタルパターン生成部2は、内部にパルスパターン情報を保存しており、前記パルスパターン情報をもとに例えば0と1の組み合わせによるパルスパターン5を生成して高速差動I/O部3に出力する。
図8において、パルス生成器61は、周期パターン生成部62、高速差動I/O部63、DCブロック部64、第一のフィルタ部65、第二のフィルタ部66、第一の微分回路67、第二の微分回路68、RFスイッチ69、及び通信データ部70から構成される。
2・・・デジタルパターン生成部
3・・・高速差動I/O部
4・・・DCブロック部
5、11、32、33、71、94、148、149・・・パルスパターン
6、12、34、35、36,37、72、95、96、110、111、130、131・・・差動信号
7・・・占有時間
8、13、36、37、54、55、56、57、73,74,75、112、113、132,133・・・パルス信号
9・・・振幅
22、62、102、142・・・周期パターン生成部
23、103・・・ビットシフト部
24、44、84、104、124、143・・・第一の高速差動I/O部
25、45、85、105、125、144・・・第二の高速差動I/O部
26、48、86、106、126、145・・・第一のDCブロック部
27、49、87、107、127、146・・・第二のDCブロック部
28・・・第一のRF合成器
29・・・第二のRF合成器
30、69、108・・・RFスイッチ
31、42、70、82、109、122・・・通信データ部
38、39、58、75、97、98・・・Bi−phase信号
40、53、76、93、114、129・・・選択信号
43、83、123・・・セレクタ部
46・・・第三の高速差動I/O部
47・・・第四の高速差動I/O部
50・・・第三のDCブロック部
51・・・第四のDCブロック部
52、92、128・・・RF合成器
63・・・高速差動I/O部
64・・・DCブロック部
26P、26N、27P、27N、64P、64N・・・DCブロック素子
65、88・・・第一のフィルタ部
66、89・・・第二のフィルタ部
67、90・・・第一の微分回路
68、91・・・第二の微分回路
147・・・RF合成器
Claims (12)
- 高速通信等に用いられる短パルスを所定のパルスパターンに従って生成するパルス生成器であって、
所定の基準電圧を中心にお互いに反対方向に所定幅だけ変化しているP信号とN信号からなる差動信号を前記パルスパターンに従って反転させて出力する高速差動I/O部と、
前記高速差動I/O部から前記P信号あるいは前記N信号のいずれかを入力してパルス信号を生成するDCブロック部と
からなることを特徴とするパルス生成器。 - 前記パルスパターンを保存又は設定可能なデジタルパターン生成部を追加し、
前記デジタルパターン生成部で前記パルスパターンを変更することで前記パルス信号の発生周期、パルス形状及びパルス幅の変更を可能とする、
ことを特徴とする請求項1に記載のパルス生成器。 - 高速通信等に用いられるBi−phaseパルスを生成するパルス生成器であって、
前記Bi−phaseパルスを所定の周期で発生させるための周期パターンを生成する周期パターン生成部と、
前記周期パターンを入力して所定のビット分シフトした別の周期パターンを生成するビットシフト部と、
前記周期パターンに従って前記差動信号を反転させて出力する第一の高速差動I/O部と、
前記別の周期パターンに従って別の前記差動信号を反転させて出力する第二の高速差動I/O部と、
前記差動信号のP信号を入力してパルス信号を生成する第一のDCブロック部と、
前記別の差動信号のN信号を入力して別のパルス信号を生成する第二のDCブロック部と、
前記第一のDCブロック部で生成した前記パルス信号と前記第二のDCブロック部で生成した前記別のパルス信号とを入力し合成して前記Bi−phaseパルスを生成するRF合成器と
からなることを特徴とするパルス生成器。 - 前記第一のDCブロック部は前記差動信号のN信号を入力して前記別のパルス信号を生成し、
前記第二のDCブロック部は前記別の差動信号のP信号を入力して前記パルス信号を生成する、
ことを特徴とする請求項3に記載のパルス生成器。 - 前記第一のDCブロック部は2つのDCブロック素子を有して前記差動信号のP信号及びN信号を前記2つのDCブロック素子のそれぞれに入力して2種類のパルス信号を生成し、
前記第二のDCブロック部は別の2つのDCブロック素子を有して前記別の差動信号のP信号及びN信号を前記別の2つのDCブロック素子のそれぞれに入力して別の2種類のパルス信号を生成し、
前記RF合成器に代えて、前記第一のDCブロック部で前記差動信号のP信号から生成された前記2種類のパルス信号の一方と前記第二のDCブロック部で前記別の差動信号のN信号から生成された前記別の2種類のパルス信号の他方とを入力し合成して前記Bi−phaseパルスを生成する第一のRF合成器と、
前記第一のDCブロック部で前記差動信号のN信号から生成された前記2種類のパルス信号の他方と前記第二のDCブロック部で前記別の差動信号のP信号から生成された前記別の2種類のパルス信号の一方とを入力し合成して別の前記Bi−phaseパルスを生成する第ニのRF合成器と、
外部から入力する通信データに基づいて前記第一のRF合成器から入力する前記Bi−phaseパルスか前記第二のRF合成器から入力する前記別のBi−phaseパルスかのいずれかを選択して出力するRFスイッチとを追加する
ことを特徴とする請求項3または請求項4に記載のパルス生成器。 - 高速通信等に用いられるBi−phaseパルスを出力するパルス生成器であって、
外部から入力する通信データに基づいてパルスパターンを生成するセレクタ部と、
前記パルスパターンに従って前記差動信号を反転させて出力する第一から第四までの高速差動I/O部と、
前記第一の高速差動I/O部から前記差動信号のP信号を入力してパルス信号を生成する第一のDCブロック部と、
前記第ニの高速差動I/O部から前記差動信号のN信号を入力してパルス信号を生成する第ニのDCブロック部と、
前記第三の高速差動I/O部から前記差動信号のN信号を入力してパルス信号を生成する第三のDCブロック部と、
前記第四の高速差動I/O部から前記差動信号のP信号を入力してパルス信号を生成する第四のDCブロック部と、
前記第一から第四までのDCブロック部で生成された前記パルス信号を入力して合成するRF合成器とを備え、
前記セレクタ部で生成される前記パルスパターンは、前記通信データに基づいて前記第一又は第三の高速差動I/O部のいずれかを選択して前記差動信号を反転させて出力させ、所定のビット後にそれぞれ前記第二又は第四の高速差動I/O部で前記差動信号を反転させて出力させるよう構成している、
ことを特徴とするパルス生成器。 - 高速通信等に用いられるBi−phaseパルスを出力するパルス生成器であって、
前記Bi−phaseパルスを所定の周期で発生させるための周期パターンを生成する周期パターン生成部と、
前記周期パターンに従って前記差動信号を反転させて出力する高速差動I/O部と、
前記差動信号のP信号又はN信号を入力してパルス信号を生成するDCブロック部と、
前記DCブロック部から出力される前記パルス信号を整形するフィルタ部と、
前記フィルタ部で整形された信号を入力して前記Bi−phaseパルスを生成する微分回路と
からなることを特徴とするパルス生成器。 - 前記DCブロック部は2つのDCブロック素子を内設し、
別のフィルタ部と別の微分回路、及びRFスイッチを追加し、
前記2つのDCブロック素子の一方は前記高速差動I/O部からP信号を入力する一方、前記2つのDCブロック素子の他方は前記高速差動I/O部からN信号を入力し、
前記2つのDCブロック素子の一方から出力される前記パルス信号を前記フィルタ部及び前記微分回路を経由させて前記Bi−phaseパルスを生成し、
前記2つのDCブロック素子の他方から出力される前記パルス信号を前記別のフィルタ部及び別の微分回路を経由させて別の前記Bi−phaseパルスを生成し、
前記Bi−phaseパルスと前記別のBi−phaseパルスとを前記RFスイッチに入力して外部から前記RFスイッチに別に入力した通信データに基づいていずれかを選択させる
ことを特徴とする請求項7に記載のパルス生成器。 - 高速通信等に用いられるBi−phaseパルスを出力するパルス生成器であって、
外部から入力する通信データに基づいてパルスパターンを生成するセレクタ部と、
前記パルスパターンに従って前記差動信号を反転させて出力する第一及び第二の高速差動I/O部と、
前記第一の高速差動I/O部から前記差動信号のP信号を入力してパルス信号を生成する第一のDCブロック部と、
前記第ニの高速差動I/O部から前記差動信号のN信号を入力してパルス信号を生成する第ニのDCブロック部と、
前記第一及び第二のDCブロック部で生成された前記パルス信号をそれぞれ入力して波形を整形する第一及び第二のフィルタ部と、
前記第一及び第二のフィルタ部で整形された信号をそれぞれ入力して前記Bi−phaseパルスを生成する第一及び第二の微分回路と、
前記第一及び第二の部分回路で生成された前記Bi−phaseパルスを入力して合成するRF合成器とを備え、
前記セレクタ部で生成される前記パルスパターンは、前記通信データに基づいて前記第一又は第ニのいずれかの高速差動I/O部の前記差動信号を反転させるよう構成している、
ことを特徴とするパルス生成器。 - PPM(Pulse Position Modulation)パルスを出力するパルス生成器であって、
前記PPMパルスを所定の周期で発生させるための周期パターンを生成する周期パターン生成部と、
前記周期パターンを入力して変調データに基づく所定のビット分シフトした別の周期パターンを生成するビットシフト部と、
前記周期パターンに従って前記差動信号を反転させて出力する第一の高速差動I/O部と、
前記別の周期パターンに従って別の前記差動信号を反転させて出力する第二の高速差動I/O部と、
前記第一の高速差動I/O部から前記差動信号のP信号を入力してパルス信号を生成する第一のDCブロック部と、
前記第ニの高速差動I/O部から前記別の差動信号のP信号を入力して別のパルス信号を生成する第ニのDCブロック部と、
外部から入力する通信データに基づいて前記第一のDCブロック部から入力する前記パルス信号か前記第ニのDCブロック部から入力する前記別のパルス信号かのいずれかを選択して出力するRFスイッチと
からなることを特徴とするパルス生成器。 - 外部から入力する通信データに基づいてパルスパターンを生成するセレクタ部と、
前記パルスパターンに従って前記差動信号を反転させて出力する第一及び第二の高速差動I/O部と、
前記第一及び第二の高速差動I/O部からそれぞれ前記差動信号のP信号を入力してパルス信号を生成する第一及び第二のDCブロック部と、
前記第一及び第二のDCブロック部で生成された前記パルス信号を入力して合成するRF合成器とを備え、
前記セレクタ部で生成される前記パルスパターンは、前記通信データに基づいて、前記第一の高速差動I/O部の前記差動信号を反転させるか、又は第ニの高速差動I/O部を変調データに基づく所定のビット分だけ遅らせて前記差動信号を反転させるように構成している、
ことを特徴とする請求項10に記載のパルス生成器。 - 所定のパルスを所定の周期で発生させるための周期パターンを生成する周期パターン生成部と、
前記周期パターンに従って前記差動信号を反転させて出力する第一及び第二の高速差動I/Oと、
前記第一の高速差動I/OからP信号を入力してパルス信号を生成する第一のDCブロック部と、
前記第二の高速差動I/OからN信号を入力して別のパルス信号を生成する第二のDCブロック部と、
前記第一のDCブロック部で生成した前記パルス信号と前記第二のDCブロック部で生成した前記別のパルス信号とを入力し合成するRF合成器とを備え、
前記周期パターンは前記第一の高速差動I/Oと前記第二の高速差動I/Oのそれぞれに対して個別のパターンが設定されている
ことを特徴とするパルス生成器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002991A JP4532289B2 (ja) | 2005-01-07 | 2005-01-07 | パルス生成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002991A JP4532289B2 (ja) | 2005-01-07 | 2005-01-07 | パルス生成器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006191484A true JP2006191484A (ja) | 2006-07-20 |
JP4532289B2 JP4532289B2 (ja) | 2010-08-25 |
Family
ID=36798172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005002991A Expired - Fee Related JP4532289B2 (ja) | 2005-01-07 | 2005-01-07 | パルス生成器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4532289B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147844A (ja) * | 2007-12-18 | 2009-07-02 | Furukawa Electric Co Ltd:The | パルス発生装置 |
US7719338B2 (en) | 2007-06-05 | 2010-05-18 | Seiko Epson Corporation | Pulse generating circuit and UWB communication system |
JP2010217128A (ja) * | 2009-03-19 | 2010-09-30 | Furukawa Electric Co Ltd:The | インパルス生成装置 |
US9325557B2 (en) | 2012-03-19 | 2016-04-26 | Fujitsu Limited | Radio communication apparatus and pulse signal transmission method in radio communication apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004166162A (ja) * | 2002-09-20 | 2004-06-10 | Sony Corp | パルス発生装置 |
JP2004187113A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | パルス発生装置 |
JP2005198236A (ja) * | 2003-12-08 | 2005-07-21 | Oki Electric Ind Co Ltd | 超広帯域無線通信におけるパルス変調器およびppm復調判定回路 |
JP2006074679A (ja) * | 2004-09-06 | 2006-03-16 | Futaba Corp | 超広帯域無線送信装置、超広帯域無線受信装置、及び超広帯域無線送受信方式 |
-
2005
- 2005-01-07 JP JP2005002991A patent/JP4532289B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004166162A (ja) * | 2002-09-20 | 2004-06-10 | Sony Corp | パルス発生装置 |
JP2004187113A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | パルス発生装置 |
JP2005198236A (ja) * | 2003-12-08 | 2005-07-21 | Oki Electric Ind Co Ltd | 超広帯域無線通信におけるパルス変調器およびppm復調判定回路 |
JP2006074679A (ja) * | 2004-09-06 | 2006-03-16 | Futaba Corp | 超広帯域無線送信装置、超広帯域無線受信装置、及び超広帯域無線送受信方式 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719338B2 (en) | 2007-06-05 | 2010-05-18 | Seiko Epson Corporation | Pulse generating circuit and UWB communication system |
JP2009147844A (ja) * | 2007-12-18 | 2009-07-02 | Furukawa Electric Co Ltd:The | パルス発生装置 |
JP2010217128A (ja) * | 2009-03-19 | 2010-09-30 | Furukawa Electric Co Ltd:The | インパルス生成装置 |
US9325557B2 (en) | 2012-03-19 | 2016-04-26 | Fujitsu Limited | Radio communication apparatus and pulse signal transmission method in radio communication apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4532289B2 (ja) | 2010-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4365795B2 (ja) | パルス発生器及びそれを用いた送信機 | |
US6985532B2 (en) | Ultra wideband (UWB) transmitter architecture | |
US8233579B2 (en) | Devices comprising delay line for applying variable delay to clock signal | |
US7562246B2 (en) | Phase controllable multichannel signal generator | |
JP4783216B2 (ja) | パルス発生器およびそれを用いた無線送信機、並びに半導体集積回路装置 | |
US5798661A (en) | Method for continuous waveform synthesis | |
JP4532289B2 (ja) | パルス生成器 | |
US10630292B1 (en) | Noise cancelling circuit and data transmission circuit | |
CN102723931A (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
JP2004236019A (ja) | スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム | |
US8477054B2 (en) | Method and device for phase and/or pulse-width modulation | |
CN101803195B (zh) | 具有可调频率的信号发生器 | |
CN110402541B (zh) | 脉冲发生器 | |
US7545304B1 (en) | Distributed arbitrary waveform generator | |
US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
CN105306068A (zh) | 一种基于时钟调相的并串转换电路 | |
US7583460B2 (en) | Edge controlled fast data pattern generator | |
US8102288B2 (en) | Data transmitting circuit and method | |
US20080205486A1 (en) | Ultra wide band pulse generator provided with an integrated function for digital filtering emulation, and transmission method | |
JP5185293B2 (ja) | 無線送信デバイス | |
JP5027177B2 (ja) | インパルス生成装置 | |
JP4469997B2 (ja) | パルス列生成回路 | |
CN104954024B (zh) | 基于fpga的σ-△adc控制信号同步方法 | |
JP2005265827A (ja) | 電子装置試験用の試験パルス生成方法とシステム | |
US8933756B2 (en) | IR-UWB transmitter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4532289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |