JP2006191277A - Pulse modulating circuit - Google Patents

Pulse modulating circuit Download PDF

Info

Publication number
JP2006191277A
JP2006191277A JP2005000514A JP2005000514A JP2006191277A JP 2006191277 A JP2006191277 A JP 2006191277A JP 2005000514 A JP2005000514 A JP 2005000514A JP 2005000514 A JP2005000514 A JP 2005000514A JP 2006191277 A JP2006191277 A JP 2006191277A
Authority
JP
Japan
Prior art keywords
pulse
amplifier
signal
switching means
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005000514A
Other languages
Japanese (ja)
Other versions
JP3860191B2 (en
Inventor
Masayoshi Ono
政好 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005000514A priority Critical patent/JP3860191B2/en
Publication of JP2006191277A publication Critical patent/JP2006191277A/en
Application granted granted Critical
Publication of JP3860191B2 publication Critical patent/JP3860191B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplitude Modulation (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pulse modulating circuit that can suppress a leak of an RF signal inputted to an amplifier to a bias circuit and applies a DC pulse signal with a narrow pulse width to the amplifier. <P>SOLUTION: The pulse modulating circuit of the present invention is characterized in that a switching means of performing switching operation with the DC pulse signal and a low-pass filter which has a passing area of frequency corresponding to the reciprocal of the pulse width of the DC pulse signal are arranged in this order between a DC power source and a DC bias terminal and a capacitor which has such a capacity value that the impedance from the switching means to the DC power source side is considered to be 0 at respective frequencies corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the switching means. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は通信やレーダに用いられるパルス変調回路に関するものである。   The present invention relates to a pulse modulation circuit used for communication and radar.

従来のパルスドップラレーダ装置は、アンテナと、設定電圧に応じた高周波信号を出力する発振器と、この発振器の出力に直接接続され、前記高周波信号を第一分配信号と第二分配信号とに分配する分配器と、２つの入力端子の一方に前記第一分配信号が直接入力され、他方に直流電圧が印加されるとこの第一分配信号の二倍の周波数の送信信号を出力する第一ミキサと、この送信信号に応じたパルス電波を前記アンテナから出力させるとともに、このアンテナが受信した当該電波の反射波に基づく受信信号を出力する送受信ユニットと、２つの入力端子の一方に前記第二分配信号が入力されるとともに他方にこの受信信号が入力され、これらに基づくベースバンド信号を出力する第二ミキサと、前記発振器への設定電圧および前記第一ミキサへの直流電圧を出力するとともに、このベースバンド信号に基づいて前記反射波を発生させた目標物までの距離および／または速度を測定する信号処理ユニットとを備え、スイッチの切り替わり時における発振器の負荷インピーダンスの変化や、これに起因した発振周波数の変動による精度低下を抑制していた（例えば、特許文献１及び２参照）。   A conventional pulse Doppler radar device is connected to an antenna, an oscillator that outputs a high-frequency signal corresponding to a set voltage, and an output of the oscillator, and distributes the high-frequency signal into a first distribution signal and a second distribution signal. A first mixer for outputting a transmission signal having a frequency twice that of the first distribution signal when the first distribution signal is directly input to one of the two input terminals and a DC voltage is applied to the other; A transmission / reception unit for outputting a pulse radio wave corresponding to the transmission signal from the antenna and outputting a reception signal based on a reflected wave of the radio wave received by the antenna; and the second distribution signal at one of two input terminals. Is input to the other and the received signal is input to the other, and a baseband signal is output based on the second mixer, a set voltage to the oscillator, and the first mixer. And a signal processing unit for measuring the distance and / or speed to the target that has generated the reflected wave based on the baseband signal, and the load of the oscillator at the time of switching the switch A decrease in accuracy due to a change in impedance and a variation in oscillation frequency caused by the change is suppressed (see, for example, Patent Documents 1 and 2).

特開２０００−３３８２３３号公報JP 2000-338233 A 特開平６−１３８２１７号公報JP-A-6-138217

しかしながら、パルス幅の狭いＤＣバイアス電圧（ＤＣパルス信号）のような高周波成分を有する高速なパルス信号を印加した際には、増幅器のＤＣバイアス電圧印加端子に接続されているコンデンサにより、ＤＣバイアス電圧（ＤＣパルス信号）がフィルタリングされて増幅器に印加されず、一方、これに対応して高速のパルス信号が通過するようにコンデンサの容量値を変更すると、増幅器に入力されるＲＦ信号が電源側に漏洩するという課題があった。   However, when a high-speed pulse signal having a high-frequency component such as a DC bias voltage (DC pulse signal) having a narrow pulse width is applied, the DC bias voltage is applied by a capacitor connected to the DC bias voltage application terminal of the amplifier. (DC pulse signal) is filtered and not applied to the amplifier. On the other hand, if the capacitance value of the capacitor is changed so that a high-speed pulse signal passes correspondingly, the RF signal input to the amplifier is sent to the power supply side. There was a problem of leakage.

本発明は、従来のパルス変調回路のＤＣ電源およびＤＣバイアス電圧（ＤＣパルス信号）のバイアス回路に所望周波数の信号を通過または遮断するフィルタを挿入することにより、増幅器に入力されるＲＦ信号のバイアス回路への漏洩を抑えると共に、パルス幅の狭いＤＣバイアス電圧（ＤＣパルス信号）を増幅器に印加することができるパルス変調回路を提供することを目的とする。さらに、印加するバイアス電圧（ＤＣパルス信号）をパルス幅の狭い高速パルスにした場合においても同様の変調動作が可能なパルス変調回路を提供することを目的とする。   According to the present invention, a bias of an RF signal input to an amplifier is inserted by inserting a filter that passes or blocks a signal of a desired frequency into a DC power supply and a DC bias voltage (DC pulse signal) bias circuit of a conventional pulse modulation circuit. An object of the present invention is to provide a pulse modulation circuit capable of suppressing leakage to a circuit and applying a DC bias voltage (DC pulse signal) having a narrow pulse width to an amplifier. It is another object of the present invention to provide a pulse modulation circuit capable of performing the same modulation operation even when the applied bias voltage (DC pulse signal) is a high-speed pulse with a narrow pulse width.

この発明のパルス変調回路は、ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とする。   The pulse modulation circuit according to the present invention is a pulse modulation circuit for pulse-modulating and outputting an RF signal input to an amplifier by turning on / off a bias voltage applied to the DC bias terminal of the amplifier from the DC power supply. Between the DC bias terminal, a switching means that performs a switching operation by a DC pulse signal, and a low-pass filter having a frequency corresponding to the reciprocal of the pulse width of the DC pulse signal in this order are disposed. DC between the DC power supply and the switching means at each frequency of the frequency of the RF signal input to the amplifier and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the switching means. A capacitor having a capacitance value that can be regarded as zero impedance on the power supply side is provided. .

この発明のパルス変調回路は、ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、ＤＣ電源とＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、ＤＣ電源とスイッチング手段との間に、増幅器に入力されるＲＦ信号の周波数、及び、スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、スイッチング手段よりＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするので、ＤＣパルス信号発生器で発生されるＤＣパルス信号及び増幅器に入力されるＲＦ信号がＤＣ電源側へ漏洩することを抑制できると共に、スイッチング手段においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス端子に印加することができる。   The pulse modulation circuit according to the present invention is a pulse modulation circuit for pulse-modulating and outputting an RF signal input to an amplifier by turning on / off a bias voltage applied to the DC bias terminal of the amplifier from the DC power supply. Between the DC bias terminal, a switching means that performs a switching operation by a DC pulse signal, and a low-pass filter having a frequency corresponding to the reciprocal of the pulse width of the DC pulse signal in this order are disposed. DC between the DC power supply and the switching means at each frequency of the frequency of the RF signal input to the amplifier and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the switching means. A capacitor having a capacitance value that can be regarded as zero impedance on the power supply side is provided. Therefore, the DC pulse signal generated by the DC pulse signal generator and the RF signal input to the amplifier can be prevented from leaking to the DC power source side, and the DC bias voltage switched by the DC pulse signal in the switching means is changed to DC. It can be applied to the bias terminal.

実施の形態１．
図１は、この発明の実施の形態１に係るパルス変調回路を示す図である。
図１に示すように、増幅器１は、ＲＦ信号入力端子２、ＲＦ信号出力端子３及びＤＣバイアス印加端子４を有する。
増幅器１に駆動用のＤＣバイアス電圧を印加するためのＤＣ電源５とＳＰＳＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）スイッチ６を接続するＡ端子７には、コンデンサ８及び接地点９が分岐接続されている。 Embodiment 1 FIG.
FIG. 1 shows a pulse modulation circuit according to Embodiment 1 of the present invention.
As shown in FIG. 1, the amplifier 1 has an RF signal input terminal 2, an RF signal output terminal 3, and a DC bias application terminal 4.
A capacitor 8 and a grounding point 9 are branchedly connected to an A terminal 7 that connects a DC power supply 5 for applying a driving DC bias voltage to the amplifier 1 and an SPST (Single Pole Single Throw) switch 6.

このコンデンサ８は、増幅器１に入力されるＲＦ信号の周波数、及び、ＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、ＳＰＳＴスイッチ６よりＤＣ電源１１側のインピーダンスを零とみなせる容量値を有するコンデンサである。   The capacitor 8 is connected to the DC power supply 11 side from the SPST switch 6 at each frequency of the frequency of the RF signal input to the amplifier 1 and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the SPST switch 6. It is a capacitor | condenser which has a capacitance value which can consider that the impedance of is zero.

このＳＰＳＴスイッチ６のＤＣパルス印加端子１０には、ＤＣパルス信号発生器１１が接続されている。すなわち、ＳＰＳＴスイッチ６は、ＤＣパルス信号によりスイッチング動作をするスイッチング手段である。   A DC pulse signal generator 11 is connected to the DC pulse application terminal 10 of the SPST switch 6. That is, the SPST switch 6 is a switching means that performs a switching operation by a DC pulse signal.

また、ＳＰＳＴスイッチ６のＢ端子１２には、低域通過フィルタ１３の入力端が接続されており、この低域通過フィルタ１３の出力端は、増幅器１のＤＣバイアス印加端子４に接続されている。すなわち、低域通過フィルタ１３は、ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタである。
なお、ＳＰＳＴスイッチ６と低域通過フィルタとはこの順でＤＣ電源１１とＤＣバイアス印加端子４の間に配設されている。 Further, the input terminal of the low-pass filter 13 is connected to the B terminal 12 of the SPST switch 6, and the output terminal of the low-pass filter 13 is connected to the DC bias application terminal 4 of the amplifier 1. . That is, the low-pass filter 13 is a low-pass filter whose pass band is a frequency corresponding to the reciprocal of the pulse width of the DC pulse signal.
The SPST switch 6 and the low-pass filter are disposed in this order between the DC power supply 11 and the DC bias application terminal 4.

次に動作を説明する。
増幅器１は、ＤＣバイアス印加端子４において、バイアスがオン（ＯＮ）の状態では、ＲＦ信号入力端子２から入力されたＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力する。一方、バイアスオフ状態では、増幅器１のアイソレーション分だけ減衰して出力する。増幅器１にはＤＣ電源５からＳＰＳＴスイッチ６及び低域通過フィルタ１３を介して増幅器１のＤＣバイアス印加端子４にＤＣバイアス電圧が印加される。 Next, the operation will be described.
The amplifier 1 amplifies the RF signal input from the RF signal input terminal 2 by the gain of the amplifier 1 and outputs it to the RF signal output terminal 3 when the bias is ON at the DC bias application terminal 4. . On the other hand, in the bias-off state, the output is attenuated by the amount of isolation of the amplifier 1. A DC bias voltage is applied to the amplifier 1 from the DC power source 5 through the SPST switch 6 and the low-pass filter 13 to the DC bias application terminal 4 of the amplifier 1.

低域通過フィルタ１３は、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０を介してＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数から低域を通過域とし、その他の周波数成分には遮断域とするローパスフィルタである。   The low-pass filter 13 sets the low-pass from the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the SPST switch 6 from the DC pulse signal generator 11 via the DC pulse application terminal 10. Is a low-pass filter having a cut-off band for the frequency component.

ＤＣパルス信号発生器１１からＳＰＳＴスイッチ６のＤＣパルス印加端子１０に印加されるＤＣパルス信号のオン時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは短絡となり、ＤＣ電源５のＤＣバイアス電圧がＳＰＳＴスイッチ６及び低域通過フィルタ１３を介して増幅器１のＤＣバイアス印加端子４に印加される。このとき、増幅器１はオンとなり、ＲＦ信号入力端子２から入力されるＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力する。   When the DC pulse signal applied from the DC pulse signal generator 11 to the DC pulse application terminal 10 of the SPST switch 6 is turned on, the B terminal 12 and the A terminal 7 of the SPST switch 6 are short-circuited by this DC pulse signal, and the DC power supply 5 is applied to the DC bias application terminal 4 of the amplifier 1 through the SPST switch 6 and the low-pass filter 13. At this time, the amplifier 1 is turned on, and the RF signal input from the RF signal input terminal 2 is amplified by the gain of the amplifier 1 and output to the RF signal output terminal 3.

一方、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０に印加されるＤＣパルス信号のオフ（ＯＦＦ）時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは開放となり、ＤＣ電源５のバイアス電圧は増幅器１のＤＣバイアス印加端子４には印加されない。このとき、増幅器１はオフ状態となるため、ＲＦ信号入力端子２から入力されたＲＦ信号は、増幅器１のアイソレーション分だけ減衰して出力される。   On the other hand, when the DC pulse signal applied from the DC pulse signal generator 11 to the DC pulse application terminal 10 is OFF, the B terminal 12 and the A terminal 7 of the SPST switch 6 are opened by the DC pulse signal, and the DC pulse signal is output. The bias voltage of the power source 5 is not applied to the DC bias application terminal 4 of the amplifier 1. At this time, since the amplifier 1 is turned off, the RF signal input from the RF signal input terminal 2 is attenuated by the amount of isolation of the amplifier 1 and output.

このように、ＤＣパルス信号発生器１１から出力されるＤＣパルス信号のオン／オフ制御により、増幅器１のオン／オフを制御することができ、ＲＦ信号出力端子３に変調波を出力させることができる。   As described above, the on / off of the amplifier 1 can be controlled by the on / off control of the DC pulse signal output from the DC pulse signal generator 11, and the modulated signal can be output to the RF signal output terminal 3. it can.

ここでコンデンサ８の容量を、ＲＦ信号の周波数、およびＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数のそれぞれの周波数において、ＳＰＳＴスイッチ６からＤＣ電源５を見込んだＡ端子７のインピーダンスを零（短絡）と見なせる値に設定すれば、ＤＣパルス信号発生器１１で発生されるＤＣパルス信号及び増幅器１に入力されるＲＦ信号がＤＣ電源５側へ漏洩することを抑制できる。   Here, the capacity of the capacitor 8 is set so that the DC power source 5 is expected from the SPST switch 6 at each frequency corresponding to the frequency of the RF signal and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the SPST switch 6. If the impedance of the terminal 7 is set to a value that can be regarded as zero (short circuit), the DC pulse signal generated by the DC pulse signal generator 11 and the RF signal input to the amplifier 1 are prevented from leaking to the DC power source 5 side. it can.

また、以上のような回路構成により、ＳＰＳＴスイッチ６と、増幅器１のＤＣバイアス印加端子４との間の低域通過フィルタ１３により、増幅器１のＤＣバイアス印加端子４からＡ端子７へのＲＦ信号の漏洩を抑制しつつ、ＳＰＳＴスイッチ６においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス印加端子４に印加することができる。   In addition, with the circuit configuration as described above, the RF signal from the DC bias application terminal 4 of the amplifier 1 to the A terminal 7 by the low-pass filter 13 between the SPST switch 6 and the DC bias application terminal 4 of the amplifier 1. The DC bias voltage switched by the DC pulse signal in the SPST switch 6 can be applied to the DC bias application terminal 4 while suppressing leakage of the DCST.

上述のような回路構成とすることにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制しつつ、増幅器１のＤＣバイアス印加端子４にＤＣパルス信号が印加され、高速パルスによる変調可能なパルス変調回路を提供することができる。   With the circuit configuration as described above, even when a DC pulse signal with a narrow pulse width, that is, a high-speed pulse signal having a high frequency component is applied, an RF signal from the amplifier 1 side to the power source side of the DC bias application terminal 4 is applied. Thus, it is possible to provide a pulse modulation circuit capable of modulating with a high-speed pulse by applying a DC pulse signal to the DC bias application terminal 4 of the amplifier 1 while suppressing leakage of the signal.

なお、以上の説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、それぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。   In the above description, when the amplifier is pulse-modulated, a pulse-modulated voltage (or current) is applied to the drain terminal in the case of a grounded FET amplifier, and to the collector terminal in the case of an amplifier using a grounded emitter bipolar transistor. However, the same effect can also be obtained when a pulse-modulated voltage (or current) is applied to the power supply control terminals of each amplifier, for example, the gate terminal and the base terminal.

実施の形態２．
図２は、この発明の実施の形態２に係るパルス変調回路を示す図である。
図２に示すように、この発明の実施の形態２に係るパルス変調回路は、実施の形態１に係るパルス変調回路における低域通過フィルタ１３の代わりに、増幅器１に入力されるＲＦ信号周波数を中心周波数とする帯域阻止フィルタ１４を用いたものである。 Embodiment 2. FIG.
FIG. 2 is a diagram showing a pulse modulation circuit according to Embodiment 2 of the present invention.
As shown in FIG. 2, the pulse modulation circuit according to the second embodiment of the present invention uses the RF signal frequency input to the amplifier 1 instead of the low-pass filter 13 in the pulse modulation circuit according to the first embodiment. A band rejection filter 14 having a center frequency is used.

次に動作を説明する。
増幅器１はＤＣバイアス印加端子４において、バイアスオン状態では、ＲＦ信号入力端子２から入力されたＲＦ信号を増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力し、一方、バイアスオフ状態では、増幅器１のアイソレーション分だけ減衰して出力する。
増幅器１にはＤＣ電源５からＳＰＳＴスイッチ６、帯域阻止フィルタ１４を介して増幅器１のＤＣバイアス印加端子４にＤＣバイアス電圧が印加される。
帯域阻止フィルタ１４は、ＲＦ信号を阻止域の中心周波数とし、その他の周波数成分は遮断域とするフィルタである。 Next, the operation will be described.
In the bias-on state, the amplifier 1 amplifies the RF signal input from the RF signal input terminal 2 by the gain of the amplifier 1 and outputs it to the RF signal output terminal 3 while the bias is in the bias-off state. Then, the output is attenuated by the amount of isolation of the amplifier 1.
A DC bias voltage is applied to the amplifier 1 from the DC power source 5 through the SPST switch 6 and the band rejection filter 14 to the DC bias application terminal 4 of the amplifier 1.
The band rejection filter 14 is a filter having the RF signal as the center frequency of the rejection band and the other frequency components as the cutoff band.

ＤＣパルス信号発生器１１からＳＰＳＴスイッチ６のＤＣパルス印加端子１０に印加されるＤＣパルス信号がオンの時には、このＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とが短絡され、ＤＣ電源５のＤＣバイアス電圧がＳＰＳＴスイッチ６及び帯域阻止フィルタ１４を介してＤＣバイアス印加端子４に印加される。このとき、増幅器１はオンとなり、ＲＦ信号入力端子２から入力されたＲＦ信号は、増幅器１の利得分だけ増幅してＲＦ信号出力端子３に出力される。   When the DC pulse signal applied from the DC pulse signal generator 11 to the DC pulse application terminal 10 of the SPST switch 6 is ON, the B terminal 12 and the A terminal 7 of the SPST switch 6 are short-circuited by this DC pulse signal. The DC bias voltage of the power source 5 is applied to the DC bias application terminal 4 via the SPST switch 6 and the band rejection filter 14. At this time, the amplifier 1 is turned on, and the RF signal input from the RF signal input terminal 2 is amplified by the gain of the amplifier 1 and output to the RF signal output terminal 3.

また、ＤＣパルス信号発生器１１からＤＣパルス印加端子１０に印加されるＤＣパルス信号がオフの時には、ＤＣパルス信号によりＳＰＳＴスイッチ６のＢ端子１２とＡ端子７とは開放されるので、ＤＣ電源５のバイアス電圧はＤＣバイアス印加端子４には印加されない。このとき、増幅器１はオフとなり、ＲＦ信号入力端子２から入力されたＲＦ信号は増幅器１のアイソレーション分だけ減衰して出力される。
以上より、ＤＣパルス発生器１１から出力されたＤＣパルス信号のオン／オフ制御により、増幅器１をオン／オフ制御することができ、ＲＦ信号出力端子３に変調波を出力させることができる。 When the DC pulse signal applied from the DC pulse signal generator 11 to the DC pulse application terminal 10 is OFF, the B terminal 12 and the A terminal 7 of the SPST switch 6 are opened by the DC pulse signal. The bias voltage of 5 is not applied to the DC bias application terminal 4. At this time, the amplifier 1 is turned off, and the RF signal input from the RF signal input terminal 2 is attenuated by the amount of isolation of the amplifier 1 and output.
As described above, the on / off control of the amplifier 1 can be performed by the on / off control of the DC pulse signal output from the DC pulse generator 11, and the modulated wave can be output to the RF signal output terminal 3.

ここでコンデンサ８の容量を、ＲＦ信号の周波数、およびＳＰＳＴスイッチ６に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数のそれぞれの周波数において、ＳＰＳＴスイッチ６からＤＣ電源５を見込んだＡ端子７のインピーダンスが零（短絡）と見なせる値に設定することにより、ＤＣパルス信号発生器１１で発生されるＤＣパルス信号及び増幅器１に入力されるＲＦ信号がＤＣ電源５側へ漏洩することを抑制できる。   Here, the capacity of the capacitor 8 is set so that the DC power source 5 is expected from the SPST switch 6 at each frequency corresponding to the frequency of the RF signal and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the SPST switch 6. By setting the impedance of the terminal 7 to a value that can be regarded as zero (short circuit), the DC pulse signal generated by the DC pulse signal generator 11 and the RF signal input to the amplifier 1 are leaked to the DC power source 5 side. Can be suppressed.

またＳＰＳＴスイッチ６と増幅器１のＤＣバイアス印加端子４との間の帯域阻止フィルタ１４により、ＤＣバイアス印加端子４からＡ端子７へのＲＦ信号の漏洩を抑制しつつ、ＳＰＳＴスイッチ６においてＤＣパルス信号によりスイッチングされたＤＣバイアス電圧をＤＣバイアス印加端子４に印加できる。   In addition, the band rejection filter 14 between the SPST switch 6 and the DC bias application terminal 4 of the amplifier 1 suppresses leakage of the RF signal from the DC bias application terminal 4 to the A terminal 7, while the DC pulse signal is output from the SPST switch 6. The DC bias voltage switched by the above can be applied to the DC bias application terminal 4.

上述のような回路構成とすることにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１のＤＣバイアス印加端子４にＤＣパルス信号が印加され、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制しつつ、変調可能なパルス変調回路を提供することができる。   With the circuit configuration as described above, even when a DC pulse signal having a narrow pulse width, that is, a high-speed pulse signal having a high frequency component is applied, the DC pulse signal is applied to the DC bias application terminal 4 of the amplifier 1, A pulse modulation circuit capable of modulation while suppressing leakage of an RF signal from the amplifier 1 side to the power source side of the DC bias application terminal 4 can be provided.

なお、以上の説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。   In the above description, when the amplifier is pulse-modulated, a pulse-modulated voltage (or current) is applied to the drain terminal in the case of a grounded FET amplifier, and to the collector terminal in the case of an amplifier using a grounded emitter bipolar transistor. However, the same effect can be obtained when a pulse-modulated voltage (or current) is applied to the power supply control terminals of each amplifier, for example, the gate terminal and the base terminal. it can.

実施の形態３．
図３は、この発明の実施の形態３に係るパルス変調回路を示す図である。
図３に示すように、この発明の実施の形態３に係るパルス変調回路は、実施の形態１に係るパルス変調回路における低域通過フィルタ１３とバイアス印加端子４との間に、低域通過フィルタ１３に起因するパルス波形のひずみを波形成形するための波形成形回路１５を配設したものである。波形成形回路１５はＣ端子１６を介して低域通過フィルタ１３に接続されている。 Embodiment 3 FIG.
FIG. 3 shows a pulse modulation circuit according to Embodiment 3 of the present invention.
As shown in FIG. 3, the pulse modulation circuit according to the third embodiment of the present invention includes a low-pass filter between the low-pass filter 13 and the bias application terminal 4 in the pulse modulation circuit according to the first embodiment. 13 is provided with a waveform shaping circuit 15 for shaping the waveform of the pulse waveform caused by the waveform 13. The waveform shaping circuit 15 is connected to the low-pass filter 13 via the C terminal 16.

このようなパルス変調回路において、低域通過フィルタ１３に起因するパルス波形のひずみを波形成形回路１５にて波形成形し、ＤＣバイアス印加端子４に印加されるＤＣパルス波形を、ＤＣパルス印加端子１０に印加された元のパルス波形に近づけるように波形成形すれば、増幅器１のＲＦ信号出力端子３に出力される変調波に生じる波形ひずみを改善することができる。   In such a pulse modulation circuit, distortion of the pulse waveform caused by the low-pass filter 13 is shaped by the waveform shaping circuit 15, and the DC pulse waveform applied to the DC bias application terminal 4 is converted to the DC pulse application terminal 10. If the waveform is shaped so as to be close to the original pulse waveform applied to, the waveform distortion generated in the modulated wave output to the RF signal output terminal 3 of the amplifier 1 can be improved.

このことにより、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制することができ、さらに低域通過フィルタ１３によるパルス波形ひずみ、すなわちＲＦ信号出力端子３に出力される変調波の波形ひずみも改善した高速パルスによって変調可能なパルス変調回路を提供することができる。   Thus, even when a DC pulse signal having a narrow pulse width, that is, a high-speed pulse signal having a high frequency component is applied, leakage of the RF signal from the amplifier 1 side to the power source side of the DC bias application terminal 4 can be suppressed. Further, it is possible to provide a pulse modulation circuit capable of modulating with a high-speed pulse in which the pulse waveform distortion caused by the low-pass filter 13, that is, the waveform distortion of the modulated wave output to the RF signal output terminal 3, is also improved.

なお、本説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。   In this description, when the amplifier is pulse-modulated, a pulse-modulated voltage (or current) is applied to the drain terminal if the FET is grounded on the source, and to the collector terminal if the amplifier is a bipolar transistor that is grounded on the emitter. Although the applied state has been described, the same effect can be obtained when a pulse-modulated voltage (or current) is applied to the power control terminal of each amplifier, for example, the gate terminal and the base terminal. .

実施の形態４．
図４は、この発明の実施の形態４に係るパルス変調回路を示す図である。
図４において、の発明の実施の形態３に係るパルス変調回路は、実施の形態２に係るパルス変調回路における帯域阻止フィルタ１４とバイアス印加端子４との間に、帯域阻止フィルタ１４に起因するパルス波形のひずみを波形成形するための波形成形回路１５を配設したものである。波形成形回路１５はＣ端子１６を介して帯域阻止フィルタ１４に接続されている。 Embodiment 4 FIG.
FIG. 4 shows a pulse modulation circuit according to Embodiment 4 of the present invention.
In FIG. 4, the pulse modulation circuit according to the third embodiment of the present invention includes a pulse caused by the band rejection filter 14 between the band rejection filter 14 and the bias application terminal 4 in the pulse modulation circuit according to the second embodiment. A waveform shaping circuit 15 for shaping a waveform distortion is provided. The waveform shaping circuit 15 is connected to the band rejection filter 14 via the C terminal 16.

このような回路構成とすることにより、帯域阻止フィルタ１４に起因するパルス波形ひずみを波形成形回路１５にて波形成形し、ＤＣバイアス印加端子４に印加されるＤＣパルス波形を、ＤＣパルス印加端子１０に印加された元のパルス波形に波形成形することにより近づけることができ、ＲＦ信号出力端子３に出力される変調波の波形ひずみを改善することができる。   With such a circuit configuration, the pulse waveform distortion caused by the band rejection filter 14 is shaped by the waveform shaping circuit 15, and the DC pulse waveform applied to the DC bias application terminal 4 is changed to the DC pulse application terminal 10. The waveform can be brought closer to the original pulse waveform applied to, and the waveform distortion of the modulated wave output to the RF signal output terminal 3 can be improved.

以上より、パルス幅の狭いＤＣパルス信号すなわち高周波成分を有する高速なパルス信号を印加した際にも、増幅器１側からＤＣバイアス印加端子４の電源側へのＲＦ信号の漏洩を抑制することができ、さらに帯域阻止フィルタ１４によるパルス波形ひずみ、すなわちＲＦ信号出力端子３に出力される変調波の波形ひずみも波形成形した高速パルスによる変調可能なパルス変調回路を提供することができる。   As described above, even when a DC pulse signal having a narrow pulse width, that is, a high-speed pulse signal having a high frequency component, is applied, leakage of the RF signal from the amplifier 1 side to the power source side of the DC bias application terminal 4 can be suppressed. Further, it is possible to provide a pulse modulation circuit capable of modulating a pulse waveform distortion due to the band rejection filter 14, that is, a waveform distortion of a modulated wave output to the RF signal output terminal 3, by a high-speed pulse having a waveform.

なお、本説明において増幅器をパルス変調する場合に、ソース接地のＦＥＴ増幅器であればドレイン端子、エミッタ接地のバイポーラトランジスタを用いた増幅器であればコレクタ端子に、パルス変調された電圧（あるいは電流）を印加させた状態について説明してきたが、ぞれぞれの増幅器の電源制御端子、例えばゲート端子およびベース端子にパルス変調された電圧（あるいは電流）を印加した場合も同様の効果を得ることができる。   In this description, when the amplifier is pulse-modulated, a pulse-modulated voltage (or current) is applied to the drain terminal if the FET is grounded on the source, and to the collector terminal if the amplifier is a bipolar transistor that is grounded on the emitter. Although the applied state has been described, the same effect can be obtained when a pulse-modulated voltage (or current) is applied to the power control terminal of each amplifier, for example, the gate terminal and the base terminal. .

この発明の実施の形態１に係るパルス変調回路を示す図である。1 is a diagram illustrating a pulse modulation circuit according to a first embodiment of the present invention. この発明の実施の形態２に係るパルス変調回路を示す図である。It is a figure which shows the pulse modulation circuit which concerns on Embodiment 2 of this invention. この発明の実施の形態３に係るパルス変調回路を示す図である。It is a figure which shows the pulse modulation circuit which concerns on Embodiment 3 of this invention. この発明の実施の形態４に係るパルス変調回路を示す図である。It is a figure which shows the pulse modulation circuit which concerns on Embodiment 4 of this invention.

符号の説明Explanation of symbols

１ 増幅器、２ 信号入力端子、３ 信号出力端子、４ バイアス印加端子、５ ＤＣ電源、６ ＳＰＳＴスイッチ、７ Ａ端子、８ コンデンサ、９ 接地点、１０ ＤＣパルス印加端子、１１ ＤＣパルス信号発生器、１２ Ｂ端子、１３ 低域通過フィルタ、１４ 帯域阻止フィルタ、１５ 波形成形回路、１６ Ｃ端子。   1 amplifier, 2 signal input terminal, 3 signal output terminal, 4 bias application terminal, 5 DC power supply, 6 SPST switch, 7 A terminal, 8 capacitor, 9 ground point, 10 DC pulse application terminal, 11 DC pulse signal generator, 12 B terminal, 13 low-pass filter, 14 band rejection filter, 15 waveform shaping circuit, 16 C terminal.

Claims (4)

ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタとをこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。 In a pulse modulation circuit for pulse-modulating and outputting an RF signal input to this amplifier by turning on / off a bias voltage applied to a DC bias terminal of the amplifier from a DC power supply,
A switching means for performing a switching operation with a DC pulse signal between the DC power source and the DC bias terminal, and a low-pass filter having a pass band with a frequency corresponding to the reciprocal of the pulse width of the DC pulse signal. As well as arranging in order,
Between each of the DC power source and the switching means, the frequency of the RF signal input to the amplifier and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the switching means, A pulse modulation circuit comprising a capacitor having a capacitance value that allows the impedance on the DC power source side to be regarded as zero from the switching means. ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記増幅器に入力されるＲＦ信号周波数を中心周波数とする帯域阻止フィルタとをこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。 In a pulse modulation circuit for pulse-modulating and outputting an RF signal input to this amplifier by turning on / off a bias voltage applied to a DC bias terminal of the amplifier from a DC power supply,
Between the DC power source and the DC bias terminal, switching means for performing a switching operation by a DC pulse signal and a band rejection filter having the RF signal frequency input to the amplifier as a center frequency are arranged in this order. With
Between each of the DC power source and the switching means, the frequency of the RF signal input to the amplifier and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the switching means, A pulse modulation circuit comprising a capacitor having a capacitance value that allows the impedance on the DC power source side to be regarded as zero from the switching means. ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタと、前記ＤＣバイアス端子に接続される波形成形回路をこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。 In a pulse modulation circuit for pulse-modulating and outputting an RF signal input to this amplifier by turning on / off a bias voltage applied to a DC bias terminal of the amplifier from a DC power supply,
Switching means for performing a switching operation by a DC pulse signal between the DC power source and the DC bias terminal, a low-pass filter having a frequency corresponding to the reciprocal of the pulse width of the DC pulse signal, While arranging the waveform shaping circuit connected to the DC bias terminal in this order,
Between each of the DC power source and the switching means, the frequency of the RF signal input to the amplifier and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the switching means, A pulse modulation circuit comprising a capacitor having a capacitance value that allows the impedance on the DC power source side to be regarded as zero from the switching means. ＤＣ電源から増幅器のＤＣバイアス端子に印加するバイアス電圧のオン／オフにより、この増幅器に入力されるＲＦ信号をパルス変調して出力するパルス変調回路において、
前記ＤＣ電源と前記ＤＣバイアス端子との間に、ＤＣパルス信号によりスイッチング動作をするスイッチング手段と、前記ＤＣパルス信号のパルス幅の逆数に相当する周波数を通過域とする低域通過フィルタと、前記ＤＣバイアス端子に接続される波形成形回路をこの順で配設すると共に、
前記ＤＣ電源と前記スイッチング手段との間に、前記増幅器に入力されるＲＦ信号の周波数、及び、前記スイッチング手段に印加されるＤＣパルス信号のパルス幅の逆数に相当する周波数の各周波数において、前記スイッチング手段より前記ＤＣ電源側のインピーダンスを零とみなせる容量値を有するコンデンサを配設したことを特徴とするパルス変調回路。 In a pulse modulation circuit for pulse-modulating and outputting an RF signal input to this amplifier by turning on / off a bias voltage applied to a DC bias terminal of the amplifier from a DC power supply,
Switching means for performing a switching operation by a DC pulse signal between the DC power source and the DC bias terminal, a low-pass filter having a frequency corresponding to the reciprocal of the pulse width of the DC pulse signal, While arranging the waveform shaping circuit connected to the DC bias terminal in this order,
Between each of the DC power source and the switching means, the frequency of the RF signal input to the amplifier and the frequency corresponding to the reciprocal of the pulse width of the DC pulse signal applied to the switching means, A pulse modulation circuit comprising a capacitor having a capacitance value that allows the impedance on the DC power source side to be regarded as zero from the switching means.
JP2005000514A 2005-01-05 2005-01-05 Pulse modulation circuit Expired - Fee Related JP3860191B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005000514A JP3860191B2 (en) 2005-01-05 2005-01-05 Pulse modulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005000514A JP3860191B2 (en) 2005-01-05 2005-01-05 Pulse modulation circuit

Publications (2)

Publication Number Publication Date
JP2006191277A true JP2006191277A (en) 2006-07-20
JP3860191B2 JP3860191B2 (en) 2006-12-20

Family

ID=36797999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000514A Expired - Fee Related JP3860191B2 (en) 2005-01-05 2005-01-05 Pulse modulation circuit

Country Status (1)

Country Link
JP (1) JP3860191B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035698A1 (en) * 2006-09-20 2008-03-27 Panasonic Corporation Variable attenuation circuit
KR101774143B1 (en) * 2015-02-15 2017-09-04 스카이워크스 솔루션즈, 인코포레이티드 Unpowered switching module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035698A1 (en) * 2006-09-20 2008-03-27 Panasonic Corporation Variable attenuation circuit
KR101774143B1 (en) * 2015-02-15 2017-09-04 스카이워크스 솔루션즈, 인코포레이티드 Unpowered switching module
US10749487B2 (en) 2015-02-15 2020-08-18 Skyworks Solutions, Inc. Unpowered switching module
US11387798B2 (en) 2015-02-15 2022-07-12 Skyworks Solutions, Inc. Devices related to unpowered switching module
US11750159B2 (en) 2015-02-15 2023-09-05 Skyworks Solutions, Inc. Devices and methods related to unpowered switching module

Also Published As

Publication number Publication date
JP3860191B2 (en) 2006-12-20

Similar Documents

Publication Publication Date Title
JP4447596B2 (en) Pulse generation circuit and modulator
US10797736B2 (en) Radio-frequency power amplification circuit and radio-frequency mode adjustment method
US7528652B2 (en) Amplifying device and radio communication circuit
JP6376136B2 (en) Transmission / reception device, transmission device, and transmission / reception method
JP4708298B2 (en) Transceiver circuit
CN111697979A (en) Terminal
JP2005244826A (en) High-frequency circuit apparatus
Katayama et al. 28mW 10Gbps transmitter for 120GHz ASK transceiver
JP3860191B2 (en) Pulse modulation circuit
JP2005176331A (en) Amplifier, transmitter using the same and communication device
JP2009182397A (en) Power amplifying device and communication device
US20040113833A1 (en) Microwave detector using fet resistive mixer
US9660587B2 (en) Power amplifier
JP2008205821A (en) High-frequency power amplifier and transmitter using it
JP3777040B2 (en) amplifier
CN115088191A (en) Power amplifying circuit, high frequency circuit and communication device
JP4885034B2 (en) ASK modulation circuit and transmission apparatus
JP2010118930A (en) Frequency converter
JP2004289355A (en) Digital modulation transmission apparatus and method
JP2006157483A (en) Amplifier with modulation function
JP4540571B2 (en) Amplitude shift modulator
JP2010226559A (en) High-frequency switch and receiving circuit
EP3843098A1 (en) Sign switching circuitry
JP2001285006A (en) Voltage variable phase shifter
CN114614782A (en) Front-end amplifier and mixer fused circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees