JP2006157483A - Amplifier with modulation function - Google Patents
Amplifier with modulation function Download PDFInfo
- Publication number
- JP2006157483A JP2006157483A JP2004345302A JP2004345302A JP2006157483A JP 2006157483 A JP2006157483 A JP 2006157483A JP 2004345302 A JP2004345302 A JP 2004345302A JP 2004345302 A JP2004345302 A JP 2004345302A JP 2006157483 A JP2006157483 A JP 2006157483A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- circuit
- capacitor
- inductor
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、プッシュプル増幅回路を有して成る、変調機能を有するプッシュプル型の増幅装置に関する。
この増幅装置は、例えば数ＧＨｚから十数ＧＨｚ程度の高周波を送信する送信装置などに大いに有用なものである。
The present invention relates to a push-pull type amplifying apparatus having a push-pull amplifier circuit and having a modulation function.
This amplifying apparatus is very useful for a transmitting apparatus that transmits a high frequency of about several GHz to several tens of GHz, for example.
従来から、音響用途や低周波、ＨＦ帯ではプッシュプル型の増幅器が比較的よく用いられている。これらの平衡型の増幅器では、回路を不平衡−平衡−不平衡と変換するために、入力及び出力においてバラン（平衡―不平衡変換器）を用いることが必須である。しかし、一般にＨＦ帯で用いられるこれらのバランは、動作周波数を高くすると、その製造が困難となるため、さらに高い周波の領域では、プッシュプル型の増幅器はあまり用いられていなかった。 Conventionally, push-pull amplifiers have been used relatively often in acoustic applications, low frequencies, and HF bands. In these balanced amplifiers, it is essential to use baluns (balanced to unbalanced converters) at the input and output to convert the circuit from unbalanced to balanced to unbalanced. However, since these baluns generally used in the HF band are difficult to manufacture when the operating frequency is increased, push-pull type amplifiers are not often used in higher frequency regions.
５．８ＧＨｚ帯で使用可能なプッシュプル型の増幅器の例として、非特許文献１に記載の装置がある。その装置は、図１８に示すように、シリコンゲルマニウム（ＳｉＧｅ）を材料とするバイポーラトランジスタを用いたプッシュプル型のパワーアンプである。
この例では、入力段と２段目の段間にトランス結合のスパイラルインダクタから成る２つのバランを有し、さらに出力段にインダクタとキャパシタから成るＬＣバランが使用されている。
As an example of a push-pull amplifier that can be used in the 5.8 GHz band, there is a device described in Non-Patent Document 1. The device is a push-pull type power amplifier using a bipolar transistor made of silicon germanium (SiGe) as shown in FIG.
In this example, two baluns composed of a transformer-coupled spiral inductor are provided between the input stage and the second stage, and an LC balun composed of an inductor and a capacitor is used in the output stage.
また、その他のプッシュプル回路を用いた増幅器としては、例えば、図１９に図示されるように、差動増幅器をプッシュプル増幅器の前段に配置した送信器が知られている（特許文献１）。この図１９に示す上記の特許文献１による回路は、信号の増幅度や歪み率が基板の接地パターンによる影響を受けないように、増幅回路を全て平衡型に構成したものである。すなわち、出力段のプッシュプル増幅器には、平衡のＲＦ信号を入力する差動増幅器の平衡出力が入力しているものであり、差動増幅器のバイアス電流、プッシュプル増幅器のバイアス電流を外部の利得制御信号に応じて設定することで、差動増幅器の利得を安定的に可変設定するようにしたものである。 As another amplifier using a push-pull circuit, for example, as shown in FIG. 19, a transmitter in which a differential amplifier is arranged in front of the push-pull amplifier is known (Patent Document 1). The circuit according to Patent Document 1 shown in FIG. 19 has a configuration in which all amplifier circuits are balanced so that the signal amplification degree and distortion rate are not affected by the ground pattern of the substrate. In other words, the push-pull amplifier at the output stage is input with the balanced output of a differential amplifier that inputs a balanced RF signal. The bias current of the differential amplifier and the bias current of the push-pull amplifier are externally gained. By setting in accordance with the control signal, the gain of the differential amplifier is variably set stably.
また、特許文献２に開示されているように、ＥＴＣなどの近接領域における無線通信に用いられる５．８ＧＨｚの搬送波を用いたＡＳＫ変調送信器か知られている。その送信器では、ソースを接地したＦＥＴのゲートに搬送波を入力して、ドレインから情報源である２値の変調信号を入力するものである。
しかしながら、図１８の従来装置では、バランがシリコン基板上の大きなインダクタにより構成されているため、信号の減衰が大きい。即ち、この様な従来装置には、利得が低下したり、出力が低下したり、消費電力が増大したりするという欠点があった。また、バランにセンタータップのスパイラルインダクタを使用しているので、平衡回路の設計が困難となる。また、回路での消費電力の損失が大きくなるという問題もある。 However, in the conventional apparatus shown in FIG. 18, since the balun is composed of a large inductor on the silicon substrate, the signal attenuation is large. That is, such a conventional device has a drawback that the gain is reduced, the output is reduced, and the power consumption is increased. In addition, since a center tap spiral inductor is used for the balun, it is difficult to design a balanced circuit. There is also a problem that the loss of power consumption in the circuit increases.
また、図１９に示す特許文献１による回路は、プッシュプル増幅器の前段に差動増幅器が組み込まれているが、増幅回路が全て平衡に構成されたものであり、不平衡を平衡に変換するものではないので、入力信号の取り扱いが複雑となる。また、変調機能を備えていないので、変調回路は、図１９に示す回路の前段に、別に設けられることになり、装置が大がかりになるという問題がある。さらに、図１９の回路では、高周波に対するインピーダンスマッチングが考慮されておらず、また、出力部にバランが入っていないため、高周波領域での動作は全く期待できなく、５．８ＧＨｚ以上の周波数で動作するものではない。 In addition, the circuit according to Patent Document 1 shown in FIG. 19 includes a differential amplifier in front of the push-pull amplifier, but the amplifier circuit is configured in a balanced manner, and converts the unbalanced state into a balanced state. However, handling of the input signal is complicated. In addition, since the modulation function is not provided, the modulation circuit is separately provided in the preceding stage of the circuit shown in FIG. 19, and there is a problem that the apparatus becomes large. Further, in the circuit of FIG. 19, since impedance matching for high frequency is not taken into account and no balun is included in the output section, operation in the high frequency region cannot be expected at all, and operation at a frequency of 5.8 GHz or higher is possible. Not what you want.
また、特許文献２に開示の技術は、変調時の非線形増幅により、受信復調時に２値復調のしきい値が２値の中間値に設定できず、復調誤差を生ずる欠点を改良するために、復調時にしきい値を中間値に設定できるよに、２値の変調信号のＬレベル又はＨレベルのディューティ比を適正に制御するようにしたものである。したがって、特許文献２には、本件発明のようにプッシュプル増幅器を用いて、広い線形範囲で低電圧、低消費電力で増幅可能にする構成の示唆はない。 In addition, the technique disclosed in Patent Document 2 improves the disadvantage that the threshold of binary demodulation cannot be set to an intermediate value of binary at the time of reception demodulation due to nonlinear amplification at the time of modulation, resulting in a demodulation error. The duty ratio of the L level or H level of the binary modulation signal is appropriately controlled so that the threshold value can be set to an intermediate value during demodulation. Therefore, Patent Document 2 does not suggest a configuration that enables amplification with a low voltage and low power consumption in a wide linear range by using a push-pull amplifier as in the present invention.
本発明は、上記の課題を解決するために成されたものであり、その目的は、例えば数ＧＨｚから十数ＧＨｚ程度の高周波を送信する送信装置などに有用なＩＣ回路の小型化や消費電力の低減を図ることである。
また、発明の他の目的は、プッシュプル増幅器の前段に差動増幅器を組み込み、その差動増幅器の共通のエミッタ回路に変調器を設けるという新規な低電力駆動回路、たとえば、送信回路を提供することである。
さらに、発明の他の目的は、プッシュプル増幅器の前段に差動増幅器を組み込み、その差動増幅器の共通のエミッタ回路に変調器を設けることで、アクティブなバラン回路を構成することで、低消費電力化と小型化を実現することである。
The present invention has been made to solve the above-described problems, and its purpose is to reduce the size and power consumption of an IC circuit that is useful for a transmission device that transmits a high frequency of about several GHz to several tens of GHz, for example. It is intended to reduce this.
Another object of the present invention is to provide a novel low power driving circuit, for example, a transmission circuit, in which a differential amplifier is incorporated in front of a push-pull amplifier and a modulator is provided in a common emitter circuit of the differential amplifier. That is.
Furthermore, another object of the invention is to reduce the power consumption by constructing an active balun circuit by incorporating a differential amplifier in front of the push-pull amplifier and providing a modulator in the common emitter circuit of the differential amplifier. It is to realize electric power and miniaturization.
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、出力段にプッシュプル増幅回路を有した増幅装置であって、そのプッシュプル増幅回路の入力部に接続されそのプッシュプル増幅回路への入力信号を生成する差動増幅器と、この差動増幅器を構成する２つの主要トランジスタの両エミッタ部の接続点に接続され、変調信号をこの接続点に入力する変調信号入力回路と、上記のプッシュプル増幅回路からの出力信号を入力して外部へ出力する、インダクタとキャパシタとを用いて構成されたＬＣバランを有する出力回路とを備え、少なくとも一方の主要トランジスタのベースに、搬送波電圧を印加するようにしたことである。
In order to solve the above problems, the following means are effective.
That is, the first means of the present invention is an amplifying apparatus having a push-pull amplifier circuit in an output stage, and is connected to an input part of the push-pull amplifier circuit to generate an input signal to the push-pull amplifier circuit. A differential amplifier, a modulation signal input circuit for inputting a modulation signal to the connection point of both emitter parts of two main transistors constituting the differential amplifier, and the push-pull amplifier circuit An output circuit having an LC balun configured using an inductor and a capacitor that inputs an output signal and outputs it to the outside, and a carrier voltage is applied to the base of at least one main transistor. is there.
ここで、上記の主要トランジスタは、例えばダーリントン接続などを導入することによって複数のトランジスタから構成しても良いので、主要トランジスタは差動回路の各経路で単数である必要はない。また、上記の出力回路からの出力信号を外部へ出力する対象とすべき外部装置は、必ずしも空中線である必要はなく、アンテナなどの他にも、高周波帯域で動作可能な任意の装置を想定して良い。要は、本発明は変調機能を内蔵した増幅器として用いられる全ての装置を対象とする。特に、５．８ＧＨｚ帯以上の周波数を用いる無線装置の送信器、たとえば、ＥＴＣ、ＤＳＲＣ、ＲＦＩＤ、ＲＦＩＣなどの低電圧駆動の低消費電力の送信器に用いるのに有効である。 Here, the main transistor may be composed of a plurality of transistors by introducing, for example, a Darlington connection. Therefore, the main transistor does not need to be singular in each path of the differential circuit. In addition, the external device to be output to the output signal from the above output circuit is not necessarily an antenna, and any device that can operate in a high frequency band other than an antenna is assumed. Good. In short, the present invention is intended for all devices used as an amplifier with a built-in modulation function. In particular, it is effective for use in a transmitter of a wireless device using a frequency of 5.8 GHz band or higher, for example, a transmitter with low power consumption such as ETC, DSRC, RFID, and RFIC.
また、差動増幅器を構成する２つの主要トランジスタの各ベースには、同一周波数で位相がπだけ異なる搬送波電圧を印加することが望ましい。最近の発振器では、シングル出力ではなく、位相がπ異なる同一周波数の一対の信号を出力する差動出力型のものが多く、特にシリコンを用いた発振器ではこの様な差動出力型のものが多いので、これを容易に実現できる。そして、上記の差動増幅器において、デュアル出力の差動出力発振器から出力される位相差がπの２つの搬送波電圧を入力することで、高線形性（低歪率）、高増幅率、低消費電力、低電圧駆動が実現される。しかしながら、特性が劣化するが、差動増幅器を構成する２つの主要トランジスタの一方のトランジスタのベースに搬送波電圧を印加して、他方のトランジスタのベースは共通電位端子に接続するようにしても良い。
また、トランジスタとしては、バイポーラ型、ＦＥＴ型、その他のトランジスタを用いることができる。上記のエミッタ、ベース、コレクタは、ＦＥＴ型トランジスタであれば、ソース、ゲート、ドレインであるが、これらの機能は、同一であるので、エミッタ、ベース、コレクタは、この機能と同一の機能を有する他の名称の構成部をも含むものである。トランジスタは、動作速度の点、ｎｐｎトランジスタが望ましいが、ｐｎｐトランジスタを排除するものではない。
Further, it is desirable to apply carrier voltages having different phases by π at the same frequency to the bases of the two main transistors constituting the differential amplifier. In recent oscillators, there are many differential output types that output a pair of signals of the same frequency that are different in phase by π, not a single output, and in particular, there are many such differential output types of oscillators using silicon. Therefore, this can be easily realized. In the above differential amplifier, by inputting two carrier voltages having a phase difference of π output from a dual output differential output oscillator, high linearity (low distortion), high amplification factor, and low consumption Power and low voltage drive are realized. However, although the characteristics deteriorate, the carrier voltage may be applied to the base of one of the two main transistors constituting the differential amplifier, and the base of the other transistor may be connected to the common potential terminal.
As the transistor, a bipolar type, an FET type, or other transistors can be used. The above-mentioned emitter, base, and collector are the source, gate, and drain if they are FET type transistors, but their functions are the same, so the emitter, base, and collector have the same functions. It includes components having other names. The transistor is preferably an npn transistor in terms of operating speed, but does not exclude a pnp transistor.
本発明の増幅器は、上記の全ての構成要素が１つのＩＣチップ上に形成することができ、小型化に有効に寄与することができる。 In the amplifier of the present invention, all the above-described components can be formed on a single IC chip, and can contribute effectively to downsizing.
また、本発明の第２の手段は、上記の第１の手段において、上記のプッシュプル増幅回路を構成するトランジスタのベースに対するバイアス電圧を所定の制御信号に応じて可変制御するゲイン制御部を設けることである。 According to a second means of the present invention, in the first means, a gain control unit is provided for variably controlling a bias voltage with respect to a base of a transistor constituting the push-pull amplifier circuit according to a predetermined control signal. That is.
また、本発明の第３の手段は、上記の第１又は第２の手段において、ＬＣバランは、プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと共通電位端子間に接続された第１インダクタと、プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタと共通電位端子間に接続された第２キャパシタと、第１コレクタと第２コレクタとの間において第１コレクタ側から順に接続された第１キャパシタと第２インダクタとの直列接続から成り第１キャパシタと第２インダクタとの接続点を出力信号の出力点とする直列接続回路とから構成されていることを特徴とする。
なお、共通電位端子とは、一般的には、シャーシーアースなどの電位を有した端子をいう。共通電位は、正の電源、負の電源に対して、基板、シャーシーなどの共通電位、一般的にはアース電位となる電位として定義される。
According to a third means of the present invention, in the first or second means, the LC balun is connected between the first collector, which is the collector of the first transistor constituting the push-pull amplifier circuit, and the common potential terminal. The first inductor, the second capacitor connected between the second collector, which is the collector of the second transistor constituting the push-pull amplifier circuit, and the common potential terminal, and the first collector and the second collector between the first collector and the second collector. It is composed of a series connection of a first capacitor and a second inductor connected in order from one collector side, and a series connection circuit having a connection point between the first capacitor and the second inductor as an output point of the output signal. It is characterized by.
The common potential terminal generally means a terminal having a potential such as chassis ground. The common potential is defined as a common potential for a substrate, a chassis, or the like, generally a potential that is a ground potential with respect to a positive power source or a negative power source.
また、本発明の第４の手段は、上記の第１又は第２の手段において、ＬＣバランは、プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタとプッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間において第１コレクタに接続されたキャパシタと第２コレクタに接続されたインダクタとの直列接続から成りそのキャパシタとインダクタとの接続点を出力信号の出力点とする直列接続回路とから構成されていることを特徴とする。 According to a fourth means of the present invention, in the first or second means described above, the LC balun constitutes a push-pull amplifier circuit with a first collector which is a collector of the first transistor constituting the push-pull amplifier circuit. A capacitor connected to the first collector and an inductor connected to the second collector between the second collector, which is the collector of the second transistor, and the connection point between the capacitor and the inductor. It is comprised from the serial connection circuit used as an output point.
また、本発明の第５の手段は、上記の第１又は第２の手段において、ＬＣバランは、プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタとプッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間に接続された複数のキャパシタの直列接続回路を第１コレクタ側から２分して得られる第１領域における複数の第１キャパシタと第２コレクタ側の第２領域における複数の第２キャパシタと、複数の第１キャパシタの直列接続回路の２分点と共通電位端子間に接続された第１インダクタと、複数の第２キャパシタの直列接続回路の２分点と共通電位端子間に接続された第２インダクタと、第１領域と第２領域との接続点と共通電位端子間に接続された、第３キャパシタと終端抵抗及び第４キャパシタの直列接続との並列接続回路と、第１コレクタと第２コレクタとの間において、第１コレクタから順に接続された第３インダクタと複数の第５キャパシタとの直列接続であって、第３インダクタと第５キャパシタとの接続点を出力信号の出力点とする直列接続回路と、複数の第５キャパシタの直列接続回路の２分点と共通電位端子間に接続された第４インダクタと、第１コレクタと共通電位端子間に接続された第６キャパシタと、第２コレクタと共通電位端子間に接続された第７キャパシタと、第３インダクタと複数の第５キャパシタとの接続点と共通電位端子間に接続された第８キャパシタとから構成されていることを特徴とする。
本回路構成のバランは、本発明者らによって新規に発明されたものであり、損失の大きい直列インダクタの数を減少させて、低消費電力を実現したことに特徴がある。
According to a fifth means of the present invention, in the first or second means, the LC balun constitutes a push-pull amplifier circuit and a first collector which is a collector of the first transistor constituting the push-pull amplifier circuit. A plurality of first capacitors and a second collector in a first region obtained by dividing a series connection circuit of a plurality of capacitors connected between the second collector and the second collector, which is the collector of the second transistor, from the first collector side A plurality of second capacitors in the second region on the side, a first inductor connected between the bisector of the series connection circuit of the plurality of first capacitors and the common potential terminal, and a series connection circuit of the plurality of second capacitors A second inductor connected between the bisection point and the common potential terminal; a third capacitor connected to the common potential terminal between the connection point between the first region and the second region and the common potential terminal; A parallel connection circuit with a series connection of four capacitors, and a series connection of a third inductor and a plurality of fifth capacitors connected in order from the first collector between the first collector and the second collector, A series connection circuit having a connection point between the three inductors and the fifth capacitor as an output point of the output signal; a fourth inductor connected between the bisector of the series connection circuit of the plurality of fifth capacitors and the common potential terminal; A sixth capacitor connected between the first collector and the common potential terminal, a seventh capacitor connected between the second collector and the common potential terminal, a connection point between the third inductor and the plurality of fifth capacitors, and a common potential And an eighth capacitor connected between the terminals.
The balun of this circuit configuration, which was newly invented by the present inventors, is characterized in that low power consumption is realized by reducing the number of series inductors with large losses.
また、本発明の第６の手段は、上記の第１又は第２の手段において、ＬＣバランは、プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタとプッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間に、順に接続された第１キャパシタと第２キャパシタとの直列接続回路と、第１コレクタと共通電位端子間に接続された第１インダクタと第９キャパシタとの直列接続であって、その第１インダクタと第９キャパシタとの接続点から第１電位を印加する直列接続回路と、第２コレクタと共通電位端子間に接続された第２インダクタと第１０キャパシタとの直列接続であって、その第２インダクタと第１０キャパシタとの接続点から第２電位を印加する直列接続回路と、第１キャパシタと第２キャパシタとの接続点と共通電位端子間に接続された、第３キャパシタと終端抵抗及び第４キャパシタの直列接続との並列接続回路と、第１コレクタと第２コレクタとの間において、第１コレクタから順に接続された第３インダクタと複数の第５キャパシタとの直列接続であって、第３インダクタと第５キャパシタとの接続点を出力信号の出力点とする直列接続回路と、複数の第５キャパシタの直列接続回路の２分点と共通電位端子間に接続された第４インダクタと、第１コレクタと共通電位端子間に接続された第６キャパシタと、第２コレクタと共通電位端子間に接続された第７キャパシタと、第３インダクタと複数の第５キャパシタとの接続点と共通電位端子間に接続された第８キャパシタとから構成されていることを特徴とする。 According to a sixth means of the present invention, in the first or second means described above, the LC balun constitutes a push-pull amplifier circuit, which is a collector of the first transistor constituting the push-pull amplifier circuit. A series connection circuit of a first capacitor and a second capacitor connected in sequence between a second collector, which is a collector of the second transistor, and a first inductor connected between the first collector and the common potential terminal; A series connection circuit that applies a first potential from a connection point between the first inductor and the ninth capacitor, and a second inductor that is connected between the second collector and the common potential terminal. And a tenth capacitor, a series connection circuit for applying a second potential from a connection point between the second inductor and the tenth capacitor, and a first capacitor A parallel connection circuit of a third capacitor and a terminal resistor and a fourth capacitor connected in series, connected between the connection point of the second capacitor and the common potential terminal, and between the first collector and the second collector, A series connection of a third inductor and a plurality of fifth capacitors connected in order from one collector, wherein a connection point between the third inductor and the fifth capacitor is an output point of an output signal; A fourth inductor connected between the halves of the series connection circuit of the fifth capacitor and the common potential terminal, a sixth capacitor connected between the first collector and the common potential terminal, and between the second collector and the common potential terminal And an eighth capacitor connected between a connection point between the third inductor and the plurality of fifth capacitors and a common potential terminal.
新規な回路構成である第５の手段を幾分修正して、第６の手段のようにバイアス電圧を印加することで、バランに接近して置かれるアクティブ素子を低電圧駆動することが可能となる。即ち、上記の第６の手段は、これらのアクティブ素子を例えば１．３Ｖ程度で駆動することをも可能にする手段であり、したがって、本回路構成のバランも創作性のあるものと言うことができる。 It is possible to drive the active element placed close to the balun at a low voltage by applying a bias voltage as in the sixth means by slightly modifying the fifth means which is a new circuit configuration. Become. That is, the sixth means described above is a means that makes it possible to drive these active elements at, for example, about 1.3 V, and therefore it can be said that the balun of this circuit configuration is also creative. it can.
また、本発明の第７の手段は、上記の第１乃至第６の何れか１つの手段において、上記のプッシュプル増幅回路または差動増幅器を構成する能動素子を、シリコンゲルマニウム（ＳｉＧｅ）を材料として製造されたｎｐｎ型のバイポーラトランジスタで構成することである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
According to a seventh means of the present invention, in any one of the first to sixth means, the active element constituting the push-pull amplifier circuit or the differential amplifier is made of silicon germanium (SiGe). The npn-type bipolar transistor manufactured as follows.
By the above means of the present invention, the above-mentioned problem can be effectively or rationally solved.
以上の本発明の手段によって得られる効果は以下の通りである。
本発明の第１の手段によれば、上記の差動増幅器の主要トランジスタのベースから搬送波電圧を入力し、同時にその主要トランジスタのエミッタから変調信号を入力すれば、ベースとエミッタ間の電圧は、搬送波電圧と変調信号との差に応じて変動する。すなわち、変調信号のレベルが高いほど、ベースエミッタ間電位差は小さくなり、ベースのバイアスが浅くなったのと等価となり、トランジスタの増幅率が低下する。逆に、変調信号のレベルが低いほど、ベースエミッタ間電位差を大きくなり、ベースのバイアスが深くなったのと等価となり、トランジスタの増幅率は向上する。この結果、ベースに入力する搬送波電圧は、変調信号のレベルに応じて増幅され、振幅変調を受ける。典型的な２値変調の場合には、トランジスタがエミッタに入力する変調信号のＨレベル、Ｌレベルに応じて、オフ、オンし、搬送波は２値の変調信号により２値変調を受ける。このように、エミッタに印加される変調信号によりπの位相差を有する一対の搬送波はＡＳＫ変調されることになる。このとき、エミッタに入力する変調信号は不平衡信号であり、差動増幅器の一対のコレクタ出力は、平衡信号となるので、この回路構成の差動増幅器は、変調器であると共に不平衡−平衡変換器（バラン）を構成することになる。このように、本発明の第１の手段によれば、上記の差動増幅器は能動素子を用いたアクティブ型のバランを構成し且つ変調器とすることができる。
したがって、回路が簡単で小型化できると共に、寸法の大きなインダクタ、したがって、基板との間に必然的に形成されるコンダクタンスを用いていないので、消費電力が小さくなる。また、差動増幅器とプッシュプル増幅器を用いていることから、線形増幅特性が実現でき、低電圧駆動と消費電力の低減化が実現される。
また、プッシュプル増幅器は、同一動作電圧に対して出力を２倍とすることができ、逆に言えば、同一出力とするならば、駆動電圧を低下させることができる。よって、本発明によれば、低電圧駆動、低消費電力が実現される。
また、入力側のバランを差動増幅器で構成しているので、この部分で変調信号の増幅も可能となるため、増幅器全体としての増幅率を向上させることができる。また、増幅率を向上させないのであれば、駆動電圧の低電圧化が可能となり、消費電力の低減も図られる。
また、変調信号入力回路、差動増幅器、プッシュプル増幅器、出力段のＬＣバランを有する出力回路を全て同一チップ（ＩＣ）上に構成できることから、小型化、低消費電力化が図れる。
The effects obtained by the above-described means of the present invention are as follows.
According to the first means of the present invention, if the carrier voltage is input from the base of the main transistor of the differential amplifier and the modulation signal is input from the emitter of the main transistor at the same time, the voltage between the base and the emitter is It fluctuates according to the difference between the carrier voltage and the modulation signal. That is, the higher the level of the modulation signal, the smaller the potential difference between the base and the emitter, which is equivalent to the shallower base bias, and the amplification factor of the transistor decreases. Conversely, the lower the level of the modulation signal, the larger the potential difference between the base and the emitter, which is equivalent to the deeper base bias, and the transistor amplification factor is improved. As a result, the carrier voltage input to the base is amplified in accordance with the level of the modulation signal and subjected to amplitude modulation. In a typical binary modulation, the transistor is turned off and on according to the H level and L level of the modulation signal input to the emitter, and the carrier wave is subjected to binary modulation by the binary modulation signal. In this way, a pair of carrier waves having a phase difference of π is ASK modulated by the modulation signal applied to the emitter. At this time, the modulation signal input to the emitter is an unbalanced signal, and the pair of collector outputs of the differential amplifier is a balanced signal. Therefore, the differential amplifier of this circuit configuration is a modulator and unbalanced-balanced. A converter (balun) is formed. Thus, according to the first means of the present invention, the differential amplifier can constitute an active balun using an active element and be a modulator.
Therefore, the circuit can be simplified and miniaturized, and the power consumption is reduced because a large-sized inductor and, therefore, a conductance that is inevitably formed between the circuit and the substrate is not used. In addition, since a differential amplifier and a push-pull amplifier are used, linear amplification characteristics can be realized, and low voltage driving and power consumption can be reduced.
Further, the push-pull amplifier can double the output with respect to the same operating voltage, and conversely, if the output is the same, the drive voltage can be lowered. Therefore, according to the present invention, low voltage driving and low power consumption are realized.
Further, since the balun on the input side is composed of a differential amplifier, the modulation signal can be amplified in this portion, so that the amplification factor of the entire amplifier can be improved. If the amplification factor is not improved, the drive voltage can be lowered and the power consumption can be reduced.
In addition, since the modulation signal input circuit, the differential amplifier, the push-pull amplifier, and the output circuit having the LC balun in the output stage can all be configured on the same chip (IC), downsizing and low power consumption can be achieved.
また、本発明の第２の手段によれば、プッシュプル増幅回路のベースに対するバイアス電圧の調整が容易となる。よって、装置の利得制御が容易となると共に利得を安定化できる。また、上記の様なゲイン制御部の構成は、所望の増幅装置の高集積化を特段阻害するものではないので、このゲイン制御部の追加によって、装置の小型化が阻害される等の派生問題も生じない。 In addition, according to the second means of the present invention, the bias voltage for the base of the push-pull amplifier circuit can be easily adjusted. Therefore, the gain control of the apparatus becomes easy and the gain can be stabilized. In addition, since the configuration of the gain control unit as described above does not particularly hinder the high integration of a desired amplifying device, a derivative problem such as the downsizing of the device is hindered by the addition of the gain control unit. Does not occur.
また、本発明の第３の手段によれば、上記のＬＣバランを比較的簡単に構成できると同時に、位相差がπである２つの高周波信号の位相を良好に一致させて合成するバランを構成することができる。 In addition, according to the third means of the present invention, the LC balun can be configured relatively easily, and at the same time, a balun that synthesizes the phases of two high-frequency signals having a phase difference of π can be configured. can do.
また、本発明の第４の手段によれば、上記のＬＣバランを極めて簡単に構成できる。 Further, according to the fourth means of the present invention, the above LC balun can be configured very simply.
また、本発明の第５の手段によれば、位相差がπである２つの高周波信号の位相を正確に一致させて合成するバランを構成することができる。また、本発明の第５の手段によれば、例えば、シリコン基板上で損失が大きい直列に挿入されているインダクタの数を減らすことができるので、消費電力の低減を図ることができる。 In addition, according to the fifth means of the present invention, it is possible to configure a balun that synthesizes by accurately matching the phases of two high-frequency signals having a phase difference of π. Further, according to the fifth means of the present invention, for example, the number of inductors inserted in series with a large loss on the silicon substrate can be reduced, so that the power consumption can be reduced.
また、本発明の第６の手段によれば、ＬＣバランに接近して置かれるアクティブ素子にバイアス電圧を印加することで、それらのアクティブ素子を低電圧駆動することが可能となる。言い換えれば、本発明の第６の手段によれば、バランにバイアス回路を内蔵でき、これにより、装置を小型化することも可能となった。 Further, according to the sixth means of the present invention, it is possible to drive these active elements at a low voltage by applying a bias voltage to the active elements placed close to the LC balun. In other words, according to the sixth means of the present invention, it is possible to incorporate a bias circuit in the balun, thereby making it possible to reduce the size of the apparatus.
また、本発明の第７の手段によれば、ＳｉＧｅによると、５．８ＧＨｚ以上の周波数において動作可能な素子を形成できるので、回路構成を複雑にすることなく増幅装置の高周波特性を大いに改善することができる。 Further, according to the seventh means of the present invention, according to SiGe, since an element operable at a frequency of 5.8 GHz or more can be formed, the high frequency characteristics of the amplifying apparatus are greatly improved without complicating the circuit configuration. be able to.
図１に本発明の変調機能を有する増幅装置の概念図を示す。本図１では、バイアス回路やマッチング回路などの必要な付随部分の図示が省略されており、トランジスタを中心とした回路構成の基本部分だけが図示されている。本発明の変調機能を有する増幅装置の回路構成は、大きく３つの部分に分類することができる。即ち、本増幅装置は、差動増幅器で構成されたアクティブバラン部１と、その平衡出力を平衡入力するプッシュプル増幅部２と、その平衡出力を平衡入力して不平衡出力を得るＬＣバラン部３との３つの部分で構成されている。 FIG. 1 is a conceptual diagram of an amplifying apparatus having a modulation function according to the present invention. In FIG. 1, illustration of necessary accompanying parts such as a bias circuit and a matching circuit is omitted, and only a basic part of a circuit configuration centering on transistors is shown. The circuit configuration of the amplifying device having the modulation function of the present invention can be roughly classified into three parts. That is, this amplifying apparatus includes an active balun unit 1 constituted by a differential amplifier, a push-pull amplifier unit 2 for balanced input of the balanced output, and an LC balun unit for balanced input of the balanced output to obtain an unbalanced output. 3 is composed of three parts.
アクティブバラン部１は、主に、トランジスタＴｒ１とＴｒ２のエミッタを共通に接続して構成される差動増幅器と、そのエミッタ回路に挿入され、変調信号をエミッタに供給する変調信号入力回路１１０とから構成される。アクティブバラン部１は基本的には差動増幅器で構成されているが、インピーダンス整合を図るためにインダクタやキャパシタから成るインピーダンス整合回路を含んでいる。差動増幅器には２つの入力端子（ベース）ｔa とｔb （即ち、ＲＦ入力ＡとＲＦ入力Ｂ）がある。通常は、位相がπ異なる２つの搬送波電圧を入力するバランス入力（或いはデュアル入力などとも言う）と、片方の入力端子はアースしてもう一方のみ（例：入力端子ｔa 側のみ）に搬送波電圧を入力するシングル入力の２つの使い方が可能である。 The active balun unit 1 mainly includes a differential amplifier configured by commonly connecting the emitters of the transistors Tr1 and Tr2, and a modulation signal input circuit 110 that is inserted into the emitter circuit and supplies a modulation signal to the emitter. Composed. The active balun unit 1 is basically composed of a differential amplifier, but includes an impedance matching circuit composed of an inductor and a capacitor for impedance matching. The differential amplifier has two input terminals (bases) t a and t b (ie, RF input A and RF input B). Typically, a balanced input phase to enter the π two different carrier voltage (or also referred to as dual input), the input terminal of the one and the other to ground only (eg input terminal t a side only) in a carrier wave voltage There are two ways to use single input.
差動増幅器に対してシングル入力する方式を採用した場合、一般に、搬送波周波数が高くなると動作が非対称になってしまうが、本発明の増幅装置の場合には、基本的には上記の様に同じ回路構成でどちらの使い方もできる利点がある。例えば、差動増幅器に対してシングル入力にする場合には、上記の様にもう一方の入力端子は共通電位端子（アース）に接続させておくなどの回路構成を採り得る。 When a single input method is adopted for the differential amplifier, generally, the operation becomes asymmetric when the carrier frequency increases. However, in the case of the amplifying device of the present invention, basically the same as described above. The circuit configuration has the advantage that either method can be used. For example, when a single input is used for the differential amplifier, a circuit configuration in which the other input terminal is connected to a common potential terminal (ground) as described above may be employed.
プッシュプル増幅部２は、トランジスタＴｒ３のエミッタとトランジスタＴｒ４のエミッタとを共にアースして、トランジスタＴｒ３のベースを差動増幅器のトランジスタＴｒ１のコレクタに接続し、トランジスタＴｒ４のベースを差動増幅器のトランジスタＴｒ２のコレクタに接続し、両トランジスタのコレクタを平衡出力端子とした回路である。 The push-pull amplifier 2 grounds both the emitter of the transistor Tr3 and the emitter of the transistor Tr4, connects the base of the transistor Tr3 to the collector of the transistor Tr1 of the differential amplifier, and connects the base of the transistor Tr4 to the transistor of the differential amplifier. This circuit is connected to the collector of Tr2 and the collectors of both transistors are balanced output terminals.
ＬＣバラン部３は、プッシュプル増幅部２のトランジスタＴｒ３とＴｒ４のコレクタと接続されており、両コレクタからの平衡出力を入力して、端子ｔd から不平衡出力を得る回路である。 LC balun portion 3 includes a transistor Tr3 of the push-pull amplifier unit 2 is connected to the collector of the Tr4, enter the balanced output from both the collector, a circuit to obtain an unbalanced output from the terminal t d.
図１の増幅装置が供する作用は、高周波信号の増幅作用および変調作用である。変調としては例えばＡＳＫ変調方式を採用することができる。最も簡単なＡＳＫ変調方式としては、２値変調である。 The functions provided by the amplifying apparatus of FIG. 1 are a high-frequency signal amplification function and a modulation function. As the modulation, for example, an ASK modulation method can be adopted. The simplest ASK modulation method is binary modulation.
上記の差動増幅器やプッシュプル増幅回路に用いるトランジスタとしては、例えばＳｉＧｅのバイポーラトランジスタなどを使用することができる。ＳｉＧｅのバイポーラトランジスタの最大発振周波数は５０ＧＨｚ程度にできるので、搬送波（ＲＦ入力Ａ，ＲＦ入力Ｂ）の発振周波数を５．８ＧＨｚ程度に設定した場合には十分な利得が得られる。
ただし、最近では、ＣＭＯＳの高周波性能が向上してきていることからＭＯＳタイプのトランジスタを使用することも十分に可能となってきている。或いは化合物半導体を用いてもかまわない。
As a transistor used for the differential amplifier or the push-pull amplifier circuit, for example, a SiGe bipolar transistor can be used. Since the maximum oscillation frequency of the SiGe bipolar transistor can be set to about 50 GHz, a sufficient gain can be obtained when the oscillation frequency of the carrier wave (RF input A, RF input B) is set to about 5.8 GHz.
However, recently, since the high-frequency performance of CMOS has been improved, it has become possible to use MOS type transistors. Alternatively, a compound semiconductor may be used.
図２のように差動増幅器とプッシュプル増幅器の段間に並列に、ゲイン制御部１５１、１５２を設けても良い。ゲイン制御部１５１、１５２は、プッシュプル増幅器の利得の制御を実行するものである。所定の制御信号に応じて動作するゲイン制御部１５１、１５２によって、バイアス回路１３１、１３２に供するバイアス電圧Ｖｂ２Ａ，Ｖｂ２Ｂを適当に制御することにより、プッシュプル増幅装置の利得の制御を行うことができる。上記の制御信号は、アナログ信号であってもデジタル信号であってもよく、また、上記のゲイン制御部１５１、１５２は、アナログ回路であってもデジタル回路であっても良い。 As shown in FIG. 2, gain control units 151 and 152 may be provided in parallel between the differential amplifier and the push-pull amplifier. The gain controllers 151 and 152 execute the gain control of the push-pull amplifier. The gain of the push-pull amplifier can be controlled by appropriately controlling the bias voltages Vb2A and Vb2B supplied to the bias circuits 131 and 132 by the gain control units 151 and 152 that operate according to a predetermined control signal. . The control signal may be an analog signal or a digital signal, and the gain control units 151 and 152 may be analog circuits or digital circuits.
図３に、プッシュプル増幅部２の出力段であるＬＣバラン部３（バラン１２０）に適用可能な最も簡単な構成のバランを例示する。この図３では簡単のため、ＤＣカット用、バイアス用、及びマッチング用の各キャパシタやインダクタの記載が省略されており、バランとしての作用要素のみが記載されている（この点は後述の図４−Ａなどでも同様である）。図３において、ＬＣバラン１２１はプッシュプル増幅器を構成する第１トランジスタＴｒ３のコレクタである第１コレクタｔe 、第２トランジスタＴｒ４のコレクタである第２コレクタｔf 間に接続される。このＬＣバラン１２１ではインピーダンスの変換や、位相のずれの何れも、必ずしも十分には整合させることができない。しかしながら、２系統の伝達関数の位相差が正確にπでなくとも、両トランジスタからの各出力信号は合成できるので、この様な簡易なＬＣバラン１２１を用いても、目的の増幅装置を実現することができる。ＬＣバラン部３のバラン１２０としては、この様に１つのインダクタと１つのキャパシタの直列接続からなるＬＣバランを採用してもよい。 FIG. 3 illustrates a balun having the simplest configuration applicable to the LC balun unit 3 (balun 120) that is the output stage of the push-pull amplifier unit 2. In FIG. 3, for the sake of simplicity, the description of the capacitors and inductors for DC cut, bias, and matching is omitted, and only the action element as a balun is described (this point will be described later in FIG. 4). The same applies to -A and the like). In FIG. 3, the LC balun 121 is connected between a first collector t e that is a collector of the first transistor Tr3 and a second collector t f that is a collector of the second transistor Tr4 that constitute a push-pull amplifier. In this LC balun 121, neither impedance conversion nor phase shift can be sufficiently matched. However, even if the phase difference between the two systems of transfer functions is not exactly π, the output signals from both transistors can be combined, so that even if such a simple LC balun 121 is used, the target amplification device is realized. be able to. As the balun 120 of the LC balun unit 3, an LC balun composed of a series connection of one inductor and one capacitor may be employed.
また、図４−Ａに、２つのインダクタと２つのキャパシタからなる、ＬＣバラン部３に適用可能なＬＣバラン１２２を有する回路を示す。プッシュプル増幅回路を構成する第１トランジスタＴｒ３のコレクタである第１コレクタｔe と共通電位端子間（図では、シャーシーアース）には、第１インダクタＬ１が接続されており、プッシュプル増幅回路を構成する第２トランジスタＴｒ４のコレクタである第２コレクタｔf と共通電位端子間には、第２キャパシタＣ２が接続されている。また、第１コレクタｔe と第２コレクタｔf との間には、第１コレクタｔe 側から順に接続された第１キャパシタＣ１と第２インダクタＬ２との直列接続回路が配設されている。第１キャパシタＣ１と第２インダクタＬ２との接続点ｔd が出力信号の出力点となっている。
なお、共通電位端子とは、一般的には、シャーシーアースなどの電位を有した端子をいう。共通電位は、正の電源、負の電源に対して、基板、シャーシーなどの共通電位、一般的にはアース電位となる電位として定義される。
FIG. 4-A shows a circuit having an LC balun 122 that is applicable to the LC balun unit 3 and includes two inductors and two capacitors. The collector of the first transistor Tr3 constituting the push-pull amplifier circuit (in the figure, chassis ground) common between potential terminal and the first collector t e, the first inductor L1 is connected, the push-pull amplifier circuit the between the collector of the second transistor Tr4 constituting the second collector t f common potential terminal, the second capacitor C2 is connected. A series connection circuit of a first capacitor C1 and a second inductor L2 connected in order from the first collector t e is disposed between the first collector t e and the second collector t f . . A connection point t d between the first capacitor C1 and the second inductor L2 is an output point of the output signal.
The common potential terminal generally means a terminal having a potential such as chassis ground. The common potential is defined as a common potential for a substrate, a chassis, or the like, generally a potential that is a ground potential with respect to a positive power source or a negative power source.
本図４−ＡにおけるＬＣバラン１２２は、図４−Ｂに示す２つの４端子回路網の直列並列接続回路と等価となる。第１トランジスタＴｒ３のコレクタには、並列インダクタＬ１と直列キャパシタＣ１とから成るＬＣ型のハイパスフィルターが接続され、第２トランジスタＴｒ４には、並列キャパシタＣ２と直列インダクタＬ２とから成るＣＬ型のローパスフィルターが接続されている。これらの４端子回路網を直並列接続した回路が図４−Ａの回路となる。即ち、キャパシタ（Ｃ）は電流の位相をπ／２進ませ、インダクタ（Ｌ）は電流の位相をπ／２遅らせるので、所望の周波数のベース信号電流に対して、第１コレクタｔe の電流はπ／２進み、第２コレクタｔf の電流はπ／２遅れる。したがって、両コレクタ電流は、相互にπの位相差を有することになる。 The LC balun 122 in FIG. 4-A is equivalent to a series-parallel connection circuit of two four-terminal networks shown in FIG. 4-B. The collector of the first transistor Tr3 is connected to an LC type high pass filter comprising a parallel inductor L1 and a series capacitor C1, and the CL type low pass filter comprising a parallel capacitor C2 and a series inductor L2 is connected to the second transistor Tr4. Is connected. A circuit in which these four-terminal networks are connected in series and parallel is the circuit shown in FIG. That is, the capacitor (C) causes the phase of the current [pi / 2 proceed, since the inductor (L) is the phase of the current [pi / 2 delay, the base signal current of a desired frequency, the current of the first collector t e Advances by π / 2, and the current of the second collector t f is delayed by π / 2. Therefore, both collector currents have a phase difference of π from each other.
また、回路構成がより複雑にはなるが、ＬＣバラン部３のバラン１２０としては、その他にも例えば、図５に示すＬＣバラン１２３などを考えることができる。このＬＣバラン１２３は、いわゆる集中定数バランであり、図１とは以下の様に対応している。 Further, although the circuit configuration becomes more complicated, as the balun 120 of the LC balun unit 3, for example, an LC balun 123 shown in FIG. 5 can be considered. The LC balun 123 is a so-called lumped constant balun, and corresponds to FIG. 1 as follows.
（図５〜図８に関する図１との各端子の対応関係）
ＩＮ１ ： ｔe
ＩＮ２ ： ｔf
ＯＵＴ ： ｔd
そして、例えば、この様なＬＣバラン１２３を上記のＬＣバラン部３に用いれば、両コレクタ電流の位相差を正確にπとし、出力側とのインピーダンス整合も実現することができる。
(Corresponding relationship of each terminal with FIG. 1 regarding FIGS. 5-8)
IN1: t e
IN2: t f
OUT: t d
For example, when such an LC balun 123 is used in the LC balun unit 3, the phase difference between the collector currents can be accurately set to π, and impedance matching with the output side can be realized.
本発明者らは更にこの図５のＬＣバラン１２３から発展させて、図６に示すＬＣバラン１２４を考案した。この図６において、プッシュプル増幅回路を構成する第１トランジスタＴｒ３のコレクタである第１コレクタｔe とプッシュプル増幅回路を構成する第２トランジスタＴｒ４のコレクタである第２コレクタｔf との間には、複数のキャパシタＣ１１，Ｃ１２，Ｃ２１，Ｃ２２の直列接続回路が配設されている。その直列接続回路は、第１コレクタｔe 側から２分して得られる第１領域における複数の第１キャパシタＣ１１，Ｃ１２と第２コレクタｔf 側の第２領域における複数の第２キャパシタＣ２１，Ｃ２２とに分けられる。複数の第１キャパシタＣ１１，Ｃ１２の直列接続回路の２分点ｔ11と共通電位端子間には、第１インダクタＬ１１が接続されており、複数の第２キャパシタＣ２１，Ｃ２２の直列接続回路の２分点ｔ21と共通電位端子間には、第２インダクタＬ２１が接続されている。また、第１領域と第２領域との接続点ｔ1 と共通電位端子間には、第３キャパシタＣ３１と終端抵抗Ｒ１及び第４キャパシタＣ４１の直列接続との並列接続回路が接続されている。 The present inventors further developed the LC balun 124 shown in FIG. 6 by developing from the LC balun 123 shown in FIG. In FIG. 6, between the second collector t f is the collector of the second transistor Tr4 constituting the first collector t e and the push-pull amplifier circuit is the collector of the first transistor Tr3 constituting the push-pull amplifier circuit Is provided with a series connection circuit of a plurality of capacitors C11, C12, C21, C22. The series connection circuit includes a plurality of first capacitors C11 and C12 in the first region obtained by dividing into two from the first collector t e side and a plurality of second capacitors C21 and C21 in the second region on the second collector t f side. And C22. Between the time point of two minutes t 11 of the series connection circuit of a plurality of first capacitors C11, C12 common potential terminal, a first inductor L11 is connected, two series-connected circuit of a plurality of second capacitor C21, C22 and equinox t 21 is between the common potential terminal, a second inductor L21 is connected. Further, between the first region and the common potential terminal and the connection point t 1 and the second region, the parallel connection circuit of the series connection of the third capacitor C31 and the terminating resistor R1 and the fourth capacitor C41 is connected.
さらに、第１コレクタｔe と第２コレクタｔf との間には、第１コレクタｔe から順に接続された第３インダクタＬ３１と複数の第５キャパシタＣ５１，Ｃ５２との直列接続回路が配設されている。第３インダクタＬ３１と第５キャパシタＣ５１との接続点ｔ3 が、出力信号の出力点ｔd となる。複数の第５キャパシタＣ５１，Ｃ５２の直列接続回路の２分点ｔ2 と共通電位端子間には、第４インダクタＬ４１が接続されている。また、第１コレクタｔe と共通電位端子間には、第６キャパシタＣ６１が接続されており、第２コレクタｔf と共通電位端子間との間には、第７キャパシタＣ７１が接続されている。 Further, a series connection circuit of a third inductor L31 and a plurality of fifth capacitors C51 and C52 connected in order from the first collector t e is disposed between the first collector t e and the second collector t f. Has been. A connection point t 3 between the third inductor L31 and the fifth capacitor C51 is an output point t d of the output signal. Between 2 minutes point of the series connection circuit of a plurality of fifth capacitor C51, C52 t 2 and the common potential terminal, the fourth inductor L41 is connected. Further, between the first collector t e common potential terminal, and a sixth capacitor C61 is connected between the between the second collector t f and the common potential terminal, the seventh capacitor C71 is connected .
本発明者らが新規に発明したバラン回路はこのような構成から成る。図５のＬＣバラン１２３と比較すれば判る様に、図６の新規な構成のバランは、シリコン基板上で損失が大きい直列に挿入されているインダクタの数を減らすことができ、これにより電力損失を低減することができる。 The balun circuit newly invented by the present inventors has such a configuration. As can be seen by comparing with the LC balun 123 of FIG. 5, the balun of the new configuration of FIG. 6 can reduce the number of inductors inserted in series with high loss on the silicon substrate, thereby reducing the power loss. Can be reduced.
また、図６に示すバランにおいて、図７に示すように、バイアス回路を付加することも可能である。図７において、図６の第１キャパシタＣ１１を削除して、第１インダクタＬ１１を第１インダクタＬ１２と第９キャパシタＣ９１との直列接続とし、第１インダクタＬ１２と第９キャパシタＣ９１との接続点ｔ12から第１電位を印加するようにしてバイアス回路１４１を構成している。また、図６の第２キャパシタＣ２２を削除して、第２インダクタＬ２１を第２インダクタＬ２２と第１０キャパシタＣ１０１との直列接続とし、第２インダクタＬ２２と第１０キャパシタＣ１０１との接続点ｔ22から第２電位を印加するようにしてバイアス回路１４２を構成している。このようにバイアス回路１４１、１４２を図６に示すバランに設けることができる。
図７のようにバランを構成すれば、低電圧駆動と低消費電力とが実現できる。
In addition, in the balun shown in FIG. 6, it is possible to add a bias circuit as shown in FIG. In FIG. 7, the first capacitor C11 of FIG. 6 is deleted, the first inductor L11 is connected in series with the first inductor L12 and the ninth capacitor C91, and the connection point t between the first inductor L12 and the ninth capacitor C91. The bias circuit 141 is configured to apply the first potential from 12 . Moreover, by deleting the second capacitor C22 of FIG. 6, the second inductor L21 and the second inductor L22 and the series connection of the tenth capacitor C101, the connection point t 22 of the second inductor L22 and the tenth capacitor C101 The bias circuit 142 is configured to apply the second potential. Thus, the bias circuits 141 and 142 can be provided in the balun shown in FIG.
If the balun is configured as shown in FIG. 7, low voltage driving and low power consumption can be realized.
なお、ＬＣバラン部３の前段に位置するプッシュプル増幅部２の増幅信号出力部に、上記のバイアス回路（１４１，１４２）と同一又は類似の回路が接続されている場合もある。例えば、図１〜図４−Ａなどではその図示が省略されているが、トランジスタＴｒ３やＴｒ４に対してコレクタ電流を供給する電源回路がその様な回路に相当する。
そして、この様な電源回路がプッシュプル増幅部２のコレクタに接続されている場合には、これらの回路（この電源回路や上記のバイアス回路１４１など）を個々に並列に設けるなどしても良い。例えば、その両者をＤＣカット用のキャパシタを用いて分離するなどして、これらの回路をそれぞれ別々に設けるなどの回路構成も可能である。しかしながら、それらの双方の内の一方を他方によって兼ねる構成も勿論可能である。
Note that the same or similar circuit as the bias circuit (141, 142) may be connected to the amplified signal output unit of the push-pull amplifier 2 located in the previous stage of the LC balun unit 3. For example, although not shown in FIGS. 1 to 4A and the like, a power supply circuit that supplies a collector current to the transistors Tr3 and Tr4 corresponds to such a circuit.
When such a power supply circuit is connected to the collector of the push-pull amplifier 2, these circuits (this power supply circuit, the bias circuit 141, etc.) may be individually provided in parallel. . For example, a circuit configuration in which these circuits are separately provided by separating both of them using a DC cut capacitor is also possible. However, it is of course possible to employ a configuration in which one of the two functions as the other.
図８は、例えばその様にして、一方の回路を他方の回路で兼ねる場合に、図７のＬＣバラン１２５の代わりに適用することができる回路（ＬＣバラン１２６）を例示している。即ち、このＬＣバラン１２６は、図７のＬＣバラン１２５からバイアス回路（１４１，１４２）を削除した形のものであり、ＬＣバラン部３の前段に位置するプッシュプル増幅部２の出力部に、上記のバイアス回路（１４１，１４２）と同一又は類似のバイアス回路が接続されている場合に、図７のＬＣバラン１２５の代わりに適用可能なものである。 FIG. 8 illustrates a circuit (LC balun 126) that can be applied in place of the LC balun 125 of FIG. 7 when, for example, one circuit is also used as the other circuit. That is, this LC balun 126 is a type in which the bias circuit (141, 142) is deleted from the LC balun 125 of FIG. 7, and the output part of the push-pull amplification unit 2 located in the previous stage of the LC balun unit 3 When the same or similar bias circuit as the bias circuit (141, 142) is connected, it can be applied in place of the LC balun 125 of FIG.
言い換えれば、図７のバイアス回路（１４１，１４２）は、プッシュプル増幅部２の一部分（：コレクタ電流を供給する電源回路）であると解釈できる場合もあるが、その様な場合においても、図８のＬＣバラン１２６を用いれば、図７のＬＣバラン１２５を用いた場合と同様の作用・効果を得ることができる。 In other words, the bias circuit (141, 142) in FIG. 7 may be interpreted as a part of the push-pull amplification unit 2 (: a power supply circuit that supplies a collector current). If the LC balun 126 of FIG. 8 is used, the same operation and effect as when the LC balun 125 of FIG. 7 is used can be obtained.
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
Hereinafter, the present invention will be described based on specific examples.
However, the embodiments of the present invention are not limited to the following examples.
図９に、本実施例１の増幅装置１００の回路図を示す。この増幅装置１００は、図１の回路構成を実際に具体化した１例であり、この増幅装置１００には、図２に図示される様なゲイン制御部１５１，１５２は具備されていない。即ち、本実施例１の増幅装置１００では、バイアス回路１３１、１３２のバイアス電圧Ｖｂ２Ａ，Ｖｂ２Ｂは何れも所定の値に固定されている。
また、この増幅装置１００において前提とする電源電圧としては、１．３ｖ〜３．３ｖ程度の範囲を考えている。また、消費電力の抑制と動作の安定性を考慮した場合、この増幅装置１００は、１．８ｖ〜２．０ｖ程度の電源電圧の範囲で最も良好に機能する様に設計されている。
FIG. 9 shows a circuit diagram of the amplifying apparatus 100 of the first embodiment. The amplifying apparatus 100 is an example in which the circuit configuration of FIG. 1 is actually embodied, and the amplifying apparatus 100 does not include gain control units 151 and 152 as illustrated in FIG. That is, in the amplifying apparatus 100 of the first embodiment, the bias voltages Vb2A and Vb2B of the bias circuits 131 and 132 are both fixed to a predetermined value.
In addition, a power supply voltage assumed in the amplifying apparatus 100 is considered to be in a range of about 1.3 v to 3.3 v. In consideration of power consumption suppression and operational stability, the amplifying apparatus 100 is designed to function best in a power supply voltage range of about 1.8 v to 2.0 v.
以下、この増幅装置１００の回路構成について詳しく説明する。
この増幅装置１００においては、図１のアクティブバラン部１に相当する部分と、図１のプッシュプル増幅部２に相当する部分との段間に整合回路ＢＰＦ３，ＢＰＦ４が並列に配置されている。また、差動増幅器のトランジスタＴｒ１のベースとトランジスタＴｒ２のベースには、整合回路ＢＰＦ１、ＢＰＦ２が設けられている。各整合回路ＢＰＦ１〜ＢＰＦ４はそれぞれ何れも、各トランジスタがそれぞれ何れも５．８ＧＨｚでマッチングする様に設定するための回路であり、何れも５．８ＧＨｚ近傍の高周波を効率よく増幅させる様に設計されている。
Hereinafter, the circuit configuration of the amplifying apparatus 100 will be described in detail.
In this amplifying apparatus 100, matching circuits BPF3 and BPF4 are arranged in parallel between the portion corresponding to the active balun unit 1 in FIG. 1 and the portion corresponding to the push-pull amplifying unit 2 in FIG. In addition, matching circuits BPF1 and BPF2 are provided at the base of the transistor Tr1 and the base of the transistor Tr2 of the differential amplifier. Each of the matching circuits BPF1 to BPF4 is a circuit for setting each transistor to be matched at 5.8 GHz. Each of the matching circuits BPF1 to BPF4 is designed to efficiently amplify a high frequency in the vicinity of 5.8 GHz. ing.
整合回路ＢＰＦ３，ＢＰＦ４よりも左側に図示されている、図１のアクティブバラン部１に相当する部分は、トランジスタＴｒ１，Ｔｒ２（：２つの主要トランジスタ）を中心に構成される差動増幅器と、変調制御部１１０とに大別することができる。
トランジスタＴｒ１，Ｔｒ２のエミッタは接続点ｐc にて直接接続されており、この接続点ｐc に対して変調制御部１１０の信号出力部が接続されている。
The portion corresponding to the active balun unit 1 shown in FIG. 1 on the left side of the matching circuits BPF3 and BPF4 includes a differential amplifier composed mainly of transistors Tr1 and Tr2 (: two main transistors), and modulation. The control unit 110 can be broadly classified.
The emitter of the transistor Tr1, Tr2 are connected directly at the connection point p c, the signal output unit of the modulation controller 110 is connected to the connection point p c.
また、トランジスタＴｒ１，Ｔｒ２の各ベースには、ベース電圧設定用のバイアス回路と上記の整合回路（ＢＰＦ１，ＢＰＦ２）とがそれぞれ接続されており、例えばトランジスタＴｒ１のベースには、５．８ＧＨｚのＲＦ入力ＡがＲＦ入力端子ｔa よりこの整合回路ＢＰＦ１を介してトランジスタＴｒ１のベースに入力される。同様に、トランジスタＴｒ２のベースには、５．８ＧＨｚのＲＦ入力ＢがＲＦ入力端子ｔb より整合回路ＢＰＦ２を介して入力される。更に、その他の点でも、このトランジスタＴｒ１，Ｔｒ２を中心に構成される差動増幅器は、少なくとも論理的には相対峙するこの２つの主要トランジスタに関して本図面の上下において対称的に構成されている。 Further, a base voltage setting bias circuit and the matching circuit (BPF1, BPF2) are connected to the bases of the transistors Tr1 and Tr2, respectively. For example, a 5.8 GHz RF is connected to the base of the transistor Tr1. input a is input via the matching circuit BPF1 than RF input terminal t a to the base of the transistor Tr1. Similarly, the base of the transistor Tr2, the RF input B of 5.8GHz is inputted through the matching circuit BPF2 than RF input terminal t b. In addition, in other respects, the differential amplifier composed of the transistors Tr1 and Tr2 is symmetrically configured at the top and bottom of the drawing with respect to the two main transistors that are at least logically opposite to each other.
トランジスタＴｒ１のコレクタと整合回路ＢＰＦ３との間には、トランジスタＴｒ１にコレクタ電流を供給する電源回路が接続されており、よって、トランジスタＴｒ１のベースに印加される上記のＲＦ入力Ａの振動と同じ周期でこのトランジスタＴｒ１のコレクタ電流も振動する。同様にして、トランジスタＴｒ２のベースに印加される上記のＲＦ入力Ｂの振動と同じ周期でこのトランジスタＴｒ２のコレクタ電流も振動する。そして、これらのコレクタ電流の振幅を制御するための回路が、上記の変調制御部１１０に相当する。 A power supply circuit for supplying a collector current to the transistor Tr1 is connected between the collector of the transistor Tr1 and the matching circuit BPF3. Therefore, the same period as the vibration of the RF input A applied to the base of the transistor Tr1 is connected. Thus, the collector current of the transistor Tr1 also vibrates. Similarly, the collector current of the transistor Tr2 also vibrates at the same period as the vibration of the RF input B applied to the base of the transistor Tr2. A circuit for controlling the amplitude of these collector currents corresponds to the modulation control unit 110 described above.
一方、図１のプッシュプル増幅部２に相当する部分は、トランジスタＴｒ３，Ｔｒ４を中心として構成されている。これらの各トランジスタ（Ｔｒ３，Ｔｒ４）のエミッタは互いに直接接続されており、その接続点はそのまま直に接地されている。トランジスタＴｒ３のベースに対するバイアス回路１３１と上記の整合回路ＢＰＦ３との間には、直流カット用のキャパシタが直列に挿入されている。これらの構成についても上下では略対称に設計されている。即ち、トランジスタＴｒ４のベースに対するバイアス回路１３２と上記の整合回路ＢＰＦ４との間には、直流カット用のキャパシタが直列に挿入されている。 On the other hand, a portion corresponding to the push-pull amplifier 2 in FIG. 1 is configured around the transistors Tr3 and Tr4. The emitters of these transistors (Tr3, Tr4) are directly connected to each other, and the connection point is directly grounded. A DC cut capacitor is inserted in series between the bias circuit 131 for the base of the transistor Tr3 and the matching circuit BPF3. These configurations are also designed to be substantially symmetrical up and down. That is, a DC cut capacitor is inserted in series between the bias circuit 132 for the base of the transistor Tr4 and the matching circuit BPF4.
トランジスタＴｒ３に対するコレクタ電流は、ＬＣバラン１２０が有するバイアス回路１４２から接続端子ｔe を介して供給される。即ち、ＬＣバラン１２０のバイアス回路１４２は、トランジスタＴｒ３にコレクタ電流を供給する電源回路を兼ねている。また、同様にして、トランジスタＴｒ４に対するコレクタ電流は、ＬＣバラン１２０が有するバイアス回路１４１から接続端子ｔf を介して供給される。即ち、ＬＣバラン１２０のバイアス回路１４１は、トランジスタＴｒ４にコレクタ電流を供給する電源回路を兼ねている。これらの意味で、バイアス回路１４１，１４２を図１のプッシュプル増幅部２に相当する部分と解釈することもできる。 The collector current for the transistor Tr3 is supplied via the connection terminal t e from the bias circuit 142 LC balun 120 has. That is, the bias circuit 142 of the LC balun 120 also serves as a power supply circuit that supplies a collector current to the transistor Tr3. Also, Similarly, the collector current for the transistor Tr4 is supplied via the connection terminal t f from the bias circuit 141 LC balun 120 has. In other words, the bias circuit 141 of the LC balun 120 also serves as a power supply circuit that supplies a collector current to the transistor Tr4. In these senses, the bias circuits 141 and 142 can also be interpreted as portions corresponding to the push-pull amplifier 2 in FIG.
ＬＣバラン１２０の主要部は、前述のＬＣバラン１２２（図４−Ａ）で構成されており、ＬＣバラン１２０のバイアス回路１４１，１４２とＬＣバラン１２２以外の部分には、外部（出力先）に対するマッチング又はＤＣカットの機能を奏するキャパシタやインダクタが配置されている。 The main part of the LC balun 120 is configured by the LC balun 122 (FIG. 4A) described above. The parts other than the bias circuits 141 and 142 and the LC balun 122 of the LC balun 120 are connected to the outside (output destination). Capacitors and inductors having a matching or DC cut function are arranged.
ＲＦ入力ＡとＲＦ入力Ｂとしては、互いに位相差πの５．８ＧＨｚの正弦波信号（搬送波）が、上記の各ＲＦ入力端子（ｔa ，ｔb ）から入力され、一方、変調信号入力端子ｔc からは、情報源である変調信号が入力される。この変調信号は、ＨレベルとＬレベルとの二値化された信号であり、この２値信号が、上記の変調制御部１１０を介して、上記の接続点ｐc に対して入力される。
したがって、その２値信号の振幅は、上記の差動増幅器によって増幅作用と変調作用とを同時に受け、次段の上記のプッシュプル増幅回路にて増幅され、更に、上記のＬＣバラン１２０によって位相が良好に整合され、かつ外部に対して良好にマッチングされて、図面右端のＲＦ出力端子ｔd から出力される。
As the RF input A and the RF input B, a 5.8 GHz sine wave signal (carrier wave) having a phase difference of π is input from each of the RF input terminals (t a , t b ), while the modulation signal input terminal From tc, a modulation signal as an information source is input. The modulated signal is a binary coded signal of the H level and the L level, the binary signal, via the modulation control unit 110, it is input to said connection point p c.
Therefore, the amplitude of the binary signal is simultaneously amplified and modulated by the differential amplifier, amplified by the push-pull amplifier circuit in the next stage, and further phase-shifted by the LC balun 120. It is well matched and well matched to the outside, and is output from the RF output terminal td at the right end of the drawing.
〔シミュレーションによる動作の検証〕
以下、上記の増幅装置１００の有効性を検証するために実施したシミュレーションの結果を示す。実際にシミュレーションの対象とした回路は、上記の図９の回路（増幅装置１００）に対しキャリヤ入力（高周波入力）を片方の主要トランジスタ側（即ち、Ｔｒ１のＲＦ入力Ａ：５．８ＧＨｚ）のみのシングル入力としたものであり、この時、もう一方のキャリヤ入力（：Ｔｒ２側のＲＦ入力Ｂ）は行わず、図９の入力端子ｔb は図示する様にキャパシタを介して接地した。
更に、本シミュレーションにおいては、電源電圧(Vc1A,Vc1B,Vc2A,Vc2B,Vc3) はいずれも1.8Vとし、入力端子ｔc から入力するＡＳＫ変調信号のＯＮ信号の電圧を1.0Vとし、各トランジスタのベースのバイアスは、Vb1A=Vb1B=1.0V, Vb2A=Vb2B=1.1Vとした。
[Verification of operation by simulation]
Hereinafter, the result of the simulation performed for verifying the effectiveness of the amplification device 100 will be described. The circuit actually subjected to the simulation is such that the carrier input (high frequency input) is only one main transistor side (ie, RF input A of Tr1: 5.8 GHz) with respect to the circuit of FIG. 9 (amplifier 100). is obtained by a single input, at this time, the other carrier input (: Tr2 side of the RF input B) is not performed, an input terminal t b in FIG. 9 is grounded via a capacitor as illustrated.
Further, in this simulation, the power supply voltage (Vc1A, Vc1B, Vc2A, Vc2B , Vc3) also as 1.8V eventually, the voltage of the ON signal of the ASK modulated signal inputted from the input terminal t c and 1.0 V, for each transistor The base bias was Vb1A = Vb1B = 1.0V, Vb2A = Vb2B = 1.1V.
まず最初に、変調機能を使わない場合の周波数5.8GHz帯の増幅器としての特性を検証した。図１０のグラフは、時間に対する入力電圧及び出力電圧の変化を例示しており、キャリヤ入力（ＲＦ入力Ａ）を-40dBmから0dBmまで5dBmのピッチで（即ち、合計９種類の条件で）入力した場合の、ＲＦ入力端子ｔa におけるＲＦ入力電圧と出力端子ｔd における出力電圧の時間変化を示している。本図より、略正弦波の大きな振幅（増幅率）が得られていることが判る。
ただし、以下、複数の線が引かれている図（図１０、図１４−Ａ，図１４−Ｂ、図１５）の各グラフ（実線）は、上記の９種類のシミュレーション条件下での各ＲＦ入力（キャリヤ入力）にそれぞれ対応するものである。
First, the characteristics as an amplifier of a frequency of 5.8 GHz band when the modulation function is not used were verified. The graph of FIG. 10 illustrates the change of the input voltage and the output voltage with respect to time. The carrier input (RF input A) was input from -40 dBm to 0 dBm at a pitch of 5 dBm (that is, under a total of nine conditions). if shows the time variations of the output voltage at the RF input voltage output terminal t d at the RF input terminal t a. From this figure, it can be seen that a large amplitude (amplification factor) of a substantially sine wave is obtained.
However, in the following, each graph (solid line) in the drawing (FIGS. 10, 14-A, 14-B, and 15) in which a plurality of lines are drawn represents each RF under the nine types of simulation conditions described above. Each corresponds to an input (carrier input).
また、図１１には、上記のシミュレーションから得られた入出力特性（入力電圧に対する出力電圧の変化）を示す。このグラフより、利得はリニア領域で26dBであり、また、飽和出力は14dBm であることが判る。 FIG. 11 shows input / output characteristics (change in output voltage with respect to input voltage) obtained from the above simulation. From this graph, it can be seen that the gain is 26 dB in the linear region, and the saturation output is 14 dBm.
図１２のグラフには、出力端子ｔd から出力される出力電力に対する、総電流（回路全体の消費電流）の変化を例示する。このグラフより、10ｄBm出力時に31.8ｍA 、13ｄBm出力時に36ｍA の低消費電流となっていることが判る。 The graph of FIG. 12, for the output power outputted from the output terminal t d, illustrates the change in total current (current consumption of the entire circuit). From this graph, it can be seen that the current consumption is as low as 31.8 mA at 10 dBm output and 36 mA at 13 dBm output.
図１３は、出力電力に対する付加効率（ＰＡＥ）の変化を例示するグラフである。このグラフからは、出力10ｄＢｍ時に21％、13ｄＢｍ時に38％とよい効率になっていることが判る。 FIG. 13 is a graph illustrating the change in the added efficiency (PAE) with respect to the output power. From this graph, it can be seen that the efficiency is 21% when the output is 10 dBm and 38% when the output is 13 dBm.
ＲＦ入力端子ｔa からのＲＦ入力Ａを-40dBmから0dBmまで5dBmのピッチで（即ち、合計９種類の条件で）入力した場合のトランジスタＴｒ３に関する負荷曲線を図１４−Ａに例示する。また、図１４−Ｂのグラフには、その時の、トランジスタＴｒ４に関する負荷曲線を例示する。この場合、前述の様にもう一方のＲＦ入力端子ｔb は接地されており、よってＲＦ入力が非対称なため、負荷曲線も２つのトランジスタでまったく同じにはなっていない。 The RF input A from the RF input terminal t a from -40dBm to 0dBm at a pitch of 5 dBm (i.e., a total of nine conditions) illustrates the load curve for the transistor Tr3 of entering in Figure 14-A. Further, the graph of FIG. 14B illustrates a load curve related to the transistor Tr4 at that time. In this case, as described above, the other RF input terminal t b is grounded, and therefore the RF input is asymmetric, so the load curves are not exactly the same for the two transistors.
図１５のグラフに、Ｔｒ３，Ｔｒ４の各コレクタ電流の時間変化を例示する。２つのトランジスタで位相がほぼ１８０°ずれている。ただし、完全に１８０°というわけではない。アイドル電流が15ｍA 程度で、ピーク電流は60ｍA 程度まで流れている。シングルのトランジスタで同じ出力を得る増幅器であれば、ピーク電流は100 ｍＡを越えるので、電流が低く抑えられていることがわかる。 The graph of FIG. 15 illustrates the time change of the collector currents of Tr3 and Tr4. The two transistors are out of phase by approximately 180 °. However, it is not completely 180 °. The idle current is about 15 mA, and the peak current flows to about 60 mA. If the amplifier has the same output with a single transistor, the peak current exceeds 100 mA.
図１６のグラフに、出力電圧Ｖout のスペクトルを例示する。基本波は5.8GHzである。偶数次高調波成分は、プッシュプル増幅器であれば、打ち消しあうので低く抑えられるはずであるが、２次高調波(11.6GHz) は-20dBc程度であり、必ずしも十分に抑制されているとは言えない。これはこの増幅器の対称性がよくないためである。しかしながら、出力段に高調波を阻止するフィルターを挿入すればこの問題は容易に回避することができる。 The spectrum of the output voltage Vout is illustrated in the graph of FIG. The fundamental wave is 5.8GHz. Even-order harmonic components should be kept low because they cancel each other out if they are push-pull amplifiers, but the second-order harmonics (11.6 GHz) are about -20 dBc, which is not necessarily sufficiently suppressed. Absent. This is because the symmetry of this amplifier is not good. However, this problem can be easily avoided if a filter for blocking harmonics is inserted in the output stage.
次に変調機能のシミュレーション結果を示す。入力端子ｔc から電圧振幅1.0V、周波数1MH ｚの方形波の変調信号を入力した。ただし、この時の入力端子ｔc からの入力レベルは-5dBm とした。
図１７−Ａのグラフに変調信号Ｖinの時間変化を例示する。また、図１７−Ｂのグラフには、Ｖinに対する出力電圧Ｖout の時間変化（５．８ＧＨｚの包絡線）を例示する。これらのグラフより、変調出力の立ち下がりエッジにおいて若干裾を引いているものの、ほぼ方形波の変調出力が得られることが判る。
Next, the simulation result of the modulation function is shown. A square wave modulation signal having a voltage amplitude of 1.0 V and a frequency of 1 MHz was input from the input terminal t c . However, the input level from the input terminal t c at this time was −5 dBm.
The time change of the modulation signal Vin is illustrated in the graph of FIG. Also, the graph of FIG. 17-B illustrates the time change (5.8 GHz envelope) of the output voltage Vout with respect to Vin. From these graphs, it can be seen that a substantially square-wave modulation output can be obtained although the trailing edge of the modulation output is slightly trailing.
〔実施例１の効果〕
差動増幅器のエミッタ側からASK （Amplituded Shift Keying ）信号を入力することによりASK 変調作用を得ることができる。また、差動増幅器の増幅作用だけでは変調波の振幅が小さい場合などには、更に、例えば図２の様なゲイン制御部（１５１，１５２）などを用いることによって、その振幅を大きくすることも可能となる。
[Effect of Example 1]
By inputting an ASK (Amplituded Shift Keying) signal from the emitter side of the differential amplifier, an ASK modulation action can be obtained. Further, when the amplitude of the modulated wave is small only by the amplification action of the differential amplifier, the amplitude can be increased by using, for example, a gain control unit (151, 152) as shown in FIG. It becomes possible.
プッシュプル型の増幅器は動作電圧が同じであれば出力は２倍（効率も２倍）になり、また、出力を下げれば動作電圧を下げることもできるので、低電圧駆動に向いている。本実施例１では電池駆動（１．８ｖ〜３．３ｖ）をターゲットとして回路を設計したが、所望の出力を得るのに、例えば１．３ｖ程度でも所望の動作（即ち、変調と増幅）が可能であることが上記のシミュレーションで確かめられた。 Push-pull amplifiers are suitable for low-voltage driving because the output is doubled (the efficiency is also doubled) if the operating voltage is the same, and the operating voltage can be lowered if the output is lowered. In the first embodiment, the circuit is designed with battery drive (1.8 v to 3.3 v) as a target. However, in order to obtain a desired output, for example, a desired operation (that is, modulation and amplification) is performed even at about 1.3 v. The above simulation confirmed that this is possible.
例えば以上の様にして、従来別々に作られていたＡＳＫ変調器と増幅器を一体化することにより、使用素子数や消費電流の低減効果が得られる。したがって、これにより、装置の小型化を図ったり、電池の標準的な交換周期を従来よりも長く確保したりすることができる。
また、上記の増幅装置１００の場合、前段の発振器が差動出力であればそのまま接続できる利点がある。更には、入力の片方を高周波的にショートさせることにより、シングル入力とすることもできるので、非常に柔軟に回路形式を変更できる実用的な回路が構成できたと言うことができる。
For example, as described above, the effect of reducing the number of elements used and current consumption can be obtained by integrating the ASK modulator and the amplifier, which have been separately manufactured conventionally. Therefore, this makes it possible to reduce the size of the apparatus and to ensure a longer standard replacement cycle for the battery than before.
In the case of the amplifying apparatus 100 described above, there is an advantage that the previous stage oscillator can be connected as it is if it is a differential output. Furthermore, since one of the inputs can be short-circuited at a high frequency to make a single input, it can be said that a practical circuit capable of changing the circuit format very flexibly has been constructed.
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
[Other variations]
The embodiment of the present invention is not limited to the above-described embodiment, and other modifications as exemplified below may be made. Even with such modifications and applications, the effects of the present invention can be obtained based on the functions of the present invention.
（変形例１）
例えば、上記の実施例１では、図９のトランジスタＴｒ３，Ｔｒ４のベースに係わるバイアス電圧Ｖｂ２ＡとＶｂ２Ｂを同じ値（１．１ｖ）に設定したが、差動増幅器に対するＲＦ入力を例えば上記の様にシングル入力とした場合には、これらのバイアス電圧（Ｖｂ２Ａ，Ｖｂ２Ｂ）を必ずしも同じ値にする必要はない。
(Modification 1)
For example, in the first embodiment, the bias voltages Vb2A and Vb2B related to the bases of the transistors Tr3 and Tr4 in FIG. 9 are set to the same value (1.1 v), but the RF input to the differential amplifier is set as described above, for example. In the case of a single input, these bias voltages (Vb2A, Vb2B) do not necessarily have the same value.
即ち、デュアル入力の場合には、出力波形を正弦波の波形に近づけるために、回路構成やバイアス電圧などを、図９の図面の上下において略対称的に設定することが望ましいが、シングル入力とした場合にはこれらの回路構成やバイアス電圧などは上下で個別に最適化できる場合もあるので、これらの回路構成やバイアス電圧などは必ずしも上下で対称的に設計する必要はない。 That is, in the case of dual input, it is desirable to set the circuit configuration, bias voltage, etc. approximately symmetrically in the upper and lower parts of the drawing of FIG. In such a case, these circuit configurations and bias voltages may be individually optimized in the upper and lower directions, and therefore it is not always necessary to design these circuit configurations and bias voltages symmetrically in the upper and lower directions.
（変形例２）
また、上記の実施例１では、例えば図２様にしてゲイン制御部１５１、１５２を設ける構成を採用しなかったが、勿論、実施例１の増幅装置１００には、前述の図２の様なゲイン制御部１５１、１５２を設けても良い。この様な構成に従えば、プッシュプル増幅回路のベースに対するバイアス電圧の調整が可能又は容易となり、また、これによって装置の利得設定に対する自由度が増えるので、より大きな自由度を使って装置の利得をより容易、広範、的確、或いは動的に調整することが可能となる。
(Modification 2)
In the first embodiment, for example, the configuration in which the gain control units 151 and 152 are provided as shown in FIG. 2 is not adopted. Of course, the amplifying apparatus 100 according to the first embodiment has a configuration as shown in FIG. Gain control units 151 and 152 may be provided. According to such a configuration, it becomes possible or easy to adjust the bias voltage with respect to the base of the push-pull amplifier circuit, and this increases the degree of freedom in setting the gain of the device. Can be adjusted more easily, broadly, accurately, or dynamically.
本発明を利用することができる通信アプリケーションとしては、例えば現在では、ＥＴＣ（Electric Toll Collection: 自動料金収集システム），ＲＦ−ＩＤ，スマートプレート等に代表される狭域通信（ＤＳＲＣ）等の各種の近距離通信アプリケーションなどを考えることができる。ただし、本発明の適用は、特段、既存の狭域通信（ＤＳＲＣ）の通信規約などに拘束されるものではなく、例えば用いるキャリヤの周波数帯域や送出する信号の出力電力などは、任意に変更することができる。また、本発明はＬＡＮなどの有線通信にも応用することができる。 As communication applications that can use the present invention, for example, various kinds of communication such as ETC (Electric Toll Collection), RF-ID, smart plate, etc. You can think of near field communication applications. However, the application of the present invention is not particularly restricted by the existing communication protocol of narrow band communication (DSRC), and the frequency band of the carrier to be used, the output power of the signal to be transmitted, etc. are arbitrarily changed. be able to. The present invention can also be applied to wired communication such as a LAN.
１ ： アクティブバラン部
２ ： プッシュプル増幅部
３ ： ＬＣバラン部
１１０ ： 変調制御部
１２０ ： ＬＣバラン
１３１ ： バイアス回路
１４１ ： バイアス回路
１５１ ： ゲイン制御部
ｔa ： ＲＦ入力端子
ｔb ： ＲＦ入力端子
ｔc ： 変調信号入力端子
ｔd ： ＲＦ出力端子
Ｔｒｎ： トランジスタ（ｎは自然数）
ＢＰＦｋ： 整合回路（ｋは自然数）
1: Active balun unit 2: Push-pull amplifier unit 3: LC balun unit 110: Modulation control unit 120: LC balun 131: Bias circuit 141: Bias circuit 151: Gain control unit ta: RF input terminal tb: RF input terminal tc: Modulation signal input terminal td: RF output terminal Trn: Transistor (n is a natural number)
BPFk: Matching circuit (k is a natural number)
Claims (7)
前記プッシュプル増幅回路の入力部に接続され、前記プッシュプル増幅回路への入力信号を生成する差動増幅器と、
前記差動増幅器を構成する２つの主要トランジスタの両エミッタ部の接続点に接続され、変調信号を前記接続点に入力する変調信号入力回路と、
前記プッシュプル増幅回路からの出力信号を入力して外部へ出力する、インダクタとキャパシタとを用いて構成されたＬＣバランを有する出力回路と
を有し、
少なくとも一方の前記主要トランジスタのベースには、搬送波電圧が印加されている
ことを特徴とする変調機能を有する増幅装置。 An amplification device having a push-pull amplifier circuit in an output stage,
A differential amplifier connected to the input of the push-pull amplifier circuit and generating an input signal to the push-pull amplifier circuit;
A modulation signal input circuit that is connected to a connection point between both emitters of two main transistors constituting the differential amplifier, and that inputs a modulation signal to the connection point;
An output circuit having an LC balun configured using an inductor and a capacitor, which inputs an output signal from the push-pull amplifier circuit and outputs the output signal to the outside;
An amplifying apparatus having a modulation function, wherein a carrier voltage is applied to a base of at least one of the main transistors.
ことを特徴とする請求項１に記載の変調機能を有する増幅装置。 2. The amplifying apparatus having a modulation function according to claim 1, further comprising: a gain control unit that variably controls a bias voltage with respect to a base of a transistor constituting the push-pull amplifier circuit according to a predetermined control signal.
前記プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと共通電位端子間に接続された第１インダクタと、前記プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタと共通電位端子間に接続された第２キャパシタと、前記第１コレクタと前記第２コレクタとの間において前記第１コレクタ側から順に接続された第１キャパシタと第２インダクタとの直列接続から成り第１キャパシタと第２インダクタとの接続点を前記出力信号の出力点とする直列接続回路と
から構成されている
ことを特徴とする請求項１または請求項２に記載の変調機能を有する増幅装置。 The LC balun is
A first inductor connected between a first collector that is a collector of the first transistor that constitutes the push-pull amplifier circuit and a common potential terminal, and a second collector that is a collector of the second transistor that constitutes the push-pull amplifier circuit And a second capacitor connected between the common potential terminals, and a first capacitor and a second inductor connected in order from the first collector side between the first collector and the second collector. 3. An amplifying device having a modulation function according to claim 1, wherein the amplifying device comprises a series connection circuit having a connection point between the first capacitor and the second inductor as an output point of the output signal. .
前記プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと前記プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間において前記第１コレクタに接続されたキャパシタと前記第２コレクタに接続されたインダクタとの直列接続から成りそのキャパシタとインダクタとの接続点を前記出力信号の出力点とする直列接続回路とから構成されている
ことを特徴とする請求項１または請求項２に記載の変調機能を有する増幅装置。 The LC balun is
A capacitor connected to the first collector between a first collector that is a collector of the first transistor that constitutes the push-pull amplifier circuit and a second collector that is a collector of the second transistor that constitutes the push-pull amplifier circuit And a series connection circuit comprising a series connection of the inductor and the inductor connected to the second collector and a connection point between the capacitor and the inductor as an output point of the output signal. Alternatively, an amplifying apparatus having the modulation function according to claim 2.
前記プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと前記プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間に接続された複数のキャパシタの直列接続回路を第１コレクタ側から２分して得られる第１領域における複数の第１キャパシタと第２コレクタ側の第２領域における複数の第２キャパシタと、
複数の前記第１キャパシタの直列接続回路の２分点と共通電位端子間に接続された第１インダクタと、
複数の前記第２キャパシタの直列接続回路の２分点と共通電位端子間に接続された第２インダクタと、
前記第１領域と前記第２領域との接続点と共通電位端子間に接続された、第３キャパシタと終端抵抗及び第４キャパシタの直列接続との並列接続回路と、
前記第１コレクタと前記第２コレクタとの間において、前記第１コレクタから順に接続された第３インダクタと複数の第５キャパシタとの直列接続であって、第３インダクタと前記第５キャパシタとの接続点を前記出力信号の出力点とする直列接続回路と、
複数の前記第５キャパシタの直列接続回路の２分点と共通電位端子間に接続された第４インダクタと、
前記第１コレクタと共通電位端子間に接続された第６キャパシタと、
前記第２コレクタと共通電位端子間に接続された第７キャパシタと、
第３インダクタと複数の第５キャパシタとの接続点と共通電位端子間に接続された第８キャパシタと
から構成されていることを特徴とする請求項１又は請求項２に記載の変調機能を有する増幅装置。 The LC balun is
A series connection of a plurality of capacitors connected between a first collector that is a collector of the first transistor that constitutes the push-pull amplifier circuit and a second collector that is a collector of the second transistor that constitutes the push-pull amplifier circuit. A plurality of first capacitors in a first region obtained by dividing the circuit into two from the first collector side; a plurality of second capacitors in a second region on the second collector side;
A first inductor connected between a bisector of a series connection circuit of the plurality of first capacitors and a common potential terminal;
A second inductor connected between a bisector of a series connection circuit of the plurality of second capacitors and a common potential terminal;
A parallel connection circuit of a third capacitor, a terminal resistor and a fourth capacitor connected in series, connected between a connection point between the first region and the second region and a common potential terminal;
Between the first collector and the second collector, a third inductor connected in order from the first collector and a plurality of fifth capacitors are connected in series, and the third inductor and the fifth capacitor are connected in series. A series connection circuit having a connection point as an output point of the output signal;
A fourth inductor connected between a bisector of a series connection circuit of the plurality of fifth capacitors and a common potential terminal;
A sixth capacitor connected between the first collector and a common potential terminal;
A seventh capacitor connected between the second collector and a common potential terminal;
3. The modulation function according to claim 1, comprising a connection point between the third inductor and the plurality of fifth capacitors and an eighth capacitor connected between the common potential terminals. Amplification equipment.
前記プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと前記プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間に、順に接続された第１キャパシタと第２キャパシタとの直列接続回路と、
前記第１コレクタと共通電位端子間に接続された第１インダクタと第９キャパシタとの直列接続であって、その第１インダクタと第９キャパシタとの接続点から第１電位を印加する直列接続回路と、
前記第２コレクタと共通電位端子間に接続された第２インダクタと第１０キャパシタとの直列接続であって、その第２インダクタと第１０キャパシタとの接続点から第２電位を印加する直列接続回路と、
前記第１キャパシタと前記第２キャパシタとの接続点と共通電位端子間に接続された、第３キャパシタと終端抵抗及び第４キャパシタの直列接続との並列接続回路と、
前記第１コレクタと前記第２コレクタとの間において、前記第１コレクタから順に接続された第３インダクタと複数の第５キャパシタとの直列接続であって、第３インダクタと前記第５キャパシタとの接続点を前記出力信号の出力点とする直列接続回路と、
複数の前記第５キャパシタの直列接続回路の２分点と共通電位端子間に接続された第４インダクタと、
前記第１コレクタと共通電位端子間に接続された第６キャパシタと、
前記第２コレクタと共通電位端子間に接続された第７キャパシタと、
第３インダクタと複数の第５キャパシタとの接続点と共通電位端子間に接続された第８キャパシタと
から構成されていることを特徴とする請求項１又は請求項２に記載の変調機能を有する増幅装置。 The balun is
A first capacitor connected in order between a first collector that is a collector of a first transistor that constitutes the push-pull amplifier circuit and a second collector that is a collector of a second transistor that constitutes the push-pull amplifier circuit; A series connection circuit with a second capacitor;
A series connection circuit in which a first inductor and a ninth capacitor connected between the first collector and a common potential terminal are connected in series, and a first potential is applied from a connection point between the first inductor and the ninth capacitor. When,
A series connection circuit in which a second inductor and a tenth capacitor connected between the second collector and a common potential terminal are connected in series, and a second potential is applied from a connection point between the second inductor and the tenth capacitor. When,
A parallel connection circuit of a third capacitor and a series connection of a termination resistor and a fourth capacitor connected between a connection point of the first capacitor and the second capacitor and a common potential terminal;
Between the first collector and the second collector, a third inductor connected in order from the first collector and a plurality of fifth capacitors are connected in series, and the third inductor and the fifth capacitor are connected in series. A series connection circuit having a connection point as an output point of the output signal;
A fourth inductor connected between a bisector of a series connection circuit of the plurality of fifth capacitors and a common potential terminal;
A sixth capacitor connected between the first collector and a common potential terminal;
A seventh capacitor connected between the second collector and a common potential terminal;
3. The modulation function according to claim 1, comprising a connection point between the third inductor and the plurality of fifth capacitors and an eighth capacitor connected between the common potential terminals. Amplification equipment.
シリコンゲルマニウム（ＳｉＧｅ）を材料として製造されたｎｐｎ型のバイポーラトランジスタで構成されている
ことを特徴とする請求項１乃至請求項６の何れか１項に記載の変調機能を有する増幅装置。 The active elements constituting the push-pull amplifier circuit or the differential amplifier are:
7. The amplifying device having a modulation function according to claim 1, wherein the amplifying device comprises a npn-type bipolar transistor manufactured using silicon germanium (SiGe) as a material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004345302A JP2006157483A (en) | 2004-11-30 | 2004-11-30 | Amplifier with modulation function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004345302A JP2006157483A (en) | 2004-11-30 | 2004-11-30 | Amplifier with modulation function |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006157483A true JP2006157483A (en) | 2006-06-15 |
Family
ID=36635221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004345302A Pending JP2006157483A (en) | 2004-11-30 | 2004-11-30 | Amplifier with modulation function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006157483A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101060937B1 (en) | 2009-07-30 | 2011-08-30 | 삼성전기주식회사 | Push-Pull Broadband Power Amplifiers |
| KR20160100033A (en) * | 2015-02-13 | 2016-08-23 | 포항공과대학교 산학협력단 | Power amplifier |
| US11528012B2 (en) | 2019-11-06 | 2022-12-13 | Murata Manufacturing Co., Ltd. | Active balun circuit, power amplifier circuit, and power amplifier module |
| CN115549617A (en) * | 2021-06-30 | 2022-12-30 | 锐石创芯(深圳)科技股份有限公司 | Push-pull power amplifying circuit and radio frequency front end module |
| CN115664349A (en) * | 2022-11-21 | 2023-01-31 | 广东工业大学 | Active differential low-noise amplification circuit and radio frequency receiving front-end system |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290717A (en) * | 1988-09-27 | 1990-03-30 | Nec Corp | Semiconductor integrated circuit device |
| JPH03255703A (en) * | 1990-03-06 | 1991-11-14 | Fujitsu Ltd | Phase inverter and push-pull power amplifier using the same |
| JPH08335841A (en) * | 1995-06-09 | 1996-12-17 | Nippon Telegr & Teleph Corp <Ntt> | 90-degree hybrid and variable phase shifter |
| JP2000022464A (en) * | 1998-07-03 | 2000-01-21 | Mobile Komu Tokyo:Kk | Power module for high frequency |
| WO2000007296A1 (en) * | 1998-07-29 | 2000-02-10 | Hitachi, Ltd. | Portable telephone |
| JP2000286660A (en) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | Balanced/unbalanced circuits convertor |
| JP2002064329A (en) * | 2000-08-15 | 2002-02-28 | Sony Corp | Radio communication equipment |
| JP2003324330A (en) * | 2002-04-02 | 2003-11-14 | Northrop Grumman Corp | Dual-balun |
| JP2003338724A (en) * | 2002-03-15 | 2003-11-28 | Matsushita Electric Ind Co Ltd | Balanced high-frequency device and balanced high- frequency circuit using the same |
| JP2005101944A (en) * | 2003-09-25 | 2005-04-14 | Sharp Corp | Reversed power distributor, reversed power combiner, and high frequency communication apparatus |
| JP2005166702A (en) * | 2003-11-28 | 2005-06-23 | Tdk Corp | Balun |
-
2004
- 2004-11-30 JP JP2004345302A patent/JP2006157483A/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290717A (en) * | 1988-09-27 | 1990-03-30 | Nec Corp | Semiconductor integrated circuit device |
| JPH03255703A (en) * | 1990-03-06 | 1991-11-14 | Fujitsu Ltd | Phase inverter and push-pull power amplifier using the same |
| JPH08335841A (en) * | 1995-06-09 | 1996-12-17 | Nippon Telegr & Teleph Corp <Ntt> | 90-degree hybrid and variable phase shifter |
| JP2000022464A (en) * | 1998-07-03 | 2000-01-21 | Mobile Komu Tokyo:Kk | Power module for high frequency |
| WO2000007296A1 (en) * | 1998-07-29 | 2000-02-10 | Hitachi, Ltd. | Portable telephone |
| JP2000286660A (en) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | Balanced/unbalanced circuits convertor |
| JP2002064329A (en) * | 2000-08-15 | 2002-02-28 | Sony Corp | Radio communication equipment |
| JP2003338724A (en) * | 2002-03-15 | 2003-11-28 | Matsushita Electric Ind Co Ltd | Balanced high-frequency device and balanced high- frequency circuit using the same |
| JP2003324330A (en) * | 2002-04-02 | 2003-11-14 | Northrop Grumman Corp | Dual-balun |
| JP2005101944A (en) * | 2003-09-25 | 2005-04-14 | Sharp Corp | Reversed power distributor, reversed power combiner, and high frequency communication apparatus |
| JP2005166702A (en) * | 2003-11-28 | 2005-06-23 | Tdk Corp | Balun |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101060937B1 (en) | 2009-07-30 | 2011-08-30 | 삼성전기주식회사 | Push-Pull Broadband Power Amplifiers |
| KR20160100033A (en) * | 2015-02-13 | 2016-08-23 | 포항공과대학교 산학협력단 | Power amplifier |
| KR101663287B1 (en) | 2015-02-13 | 2016-10-07 | 포항공과대학교 산학협력단 | Power amplifier |
| US11528012B2 (en) | 2019-11-06 | 2022-12-13 | Murata Manufacturing Co., Ltd. | Active balun circuit, power amplifier circuit, and power amplifier module |
| CN115549617A (en) * | 2021-06-30 | 2022-12-30 | 锐石创芯(深圳)科技股份有限公司 | Push-pull power amplifying circuit and radio frequency front end module |
| CN115664349A (en) * | 2022-11-21 | 2023-01-31 | 广东工业大学 | Active differential low-noise amplification circuit and radio frequency receiving front-end system |
| CN115664349B (en) * | 2022-11-21 | 2023-03-10 | 广东工业大学 | Active differential low-noise amplification circuit and radio frequency receiving front-end system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7935990B2 (en) | RF power amplifier and method for packaging the same | |
| US7199658B2 (en) | Circuits and methods for implementing power amplifiers for millimeter wave applications | |
| US7786798B2 (en) | Amplifying pulses of different duty cycles | |
| US10171053B2 (en) | Apparatus and methods for power amplifiers with an injection-locked oscillator driver stage | |
| EP2854288B1 (en) | A matching network for use with an amplifier | |
| US20040108900A1 (en) | Saturated power amplifier with selectable and variable output power levels | |
| EP2429075A1 (en) | Amplifier circuit for a ranging transceiver | |
| TWI382655B (en) | Origami cascaded topology for analog and mixed-signal applications | |
| US8963612B1 (en) | Multiple mode RF circuit | |
| JP2007014036A (en) | Low voltage amplifier | |
| JP2012502512A (en) | Passive transmitter configuration with switchable output for wireless applications | |
| JP5487073B2 (en) | High frequency signal processor | |
| JP2002141751A (en) | Mixer circuit with output stage for integrated circuit packaging | |
| US20090154544A1 (en) | Amplifier Modulation Method and Apparatus | |
| US6628166B2 (en) | RF communication system using an RF digital amplifier | |
| JP5017393B2 (en) | Mixer circuit, transmission circuit using the same, and quasi-millimeter wave / millimeter wave communication terminal | |
| JP2007019585A (en) | High frequency power amplifier and radio communication apparatus | |
| JP2006157483A (en) | Amplifier with modulation function | |
| US6754478B1 (en) | CMOS low noise amplifier | |
| JPH1093398A (en) | High speed ring oscillator | |
| US8149062B2 (en) | Power amplifier circuitry having inductive networks | |
| US8195109B2 (en) | Single ended switched power amplifier with tuned load coupling block | |
| JP2001267857A (en) | Power amplifier | |
| US9331635B2 (en) | Quadrature modulator | |
| WO2003079538A1 (en) | Frequency converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |