JP2000286660A - Balanced/unbalanced circuits convertor - Google Patents

Balanced/unbalanced circuits convertor

Info

Publication number
JP2000286660A
JP2000286660A JP11093914A JP9391499A JP2000286660A JP 2000286660 A JP2000286660 A JP 2000286660A JP 11093914 A JP11093914 A JP 11093914A JP 9391499 A JP9391499 A JP 9391499A JP 2000286660 A JP2000286660 A JP 2000286660A
Authority
JP
Japan
Prior art keywords
balanced
circuit
unbalanced
capacitor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11093914A
Other languages
Japanese (ja)
Inventor
Satoshi Arai
智 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11093914A priority Critical patent/JP2000286660A/en
Publication of JP2000286660A publication Critical patent/JP2000286660A/en
Pending legal-status Critical Current

Links

Landscapes

  • Filters And Equalizers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a small-sized balance/unbalanced circuits convertor which can be constituted of an IC with a small number of inductors and can be applied to high-frequency signals. SOLUTION: The balanced/unbalance circuits convertor is constituted of a bridge circuit composed of two inductors 101 and 102 and two capacitors 103 and 104, and the values of the inductors 101, 102 and capacitors 103, 104 are set so that the circuit may resonate at a frequency higher than that of a desired signal to be subjected to balanced/unbalanced circuits conversion. A mechanism 109 which can attenuate the resonance frequency of the bridge circuit and can maintain the magnitude of the desired signal is installed to the unbalanced conversion output terminal 107 of the bridge circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、平衡(差動)信号
を不平衡信号に変換する回路(バラン回路)に関わり、
特に集積回路上に構成することが可能な回路に関する。
The present invention relates to a circuit (balun circuit) for converting a balanced (differential) signal into an unbalanced signal,
In particular, it relates to a circuit that can be formed on an integrated circuit.

【0002】[0002]

【従来の技術】アナログ回路においては歪みの特性が良
い、電源電圧変動に対する影響が小さいなどの理由か
ら、図11に示すような差動回路が用いられている。同
図において1101は差動回路、1102は平衡・不平
衡変換回路、1103はパッド、1104はボンディン
グワイヤ、1105はインターフェースピンである。こ
のような差動回路を集積回路として構成する場合、外囲
器のインターフェースピン1105の数に制限があるた
め、集積回路内部で平衡(差動)信号線を不平衡信号線
に変換することが求められる。
2. Description of the Related Art Differential circuits as shown in FIG. 11 are used in analog circuits because of their good distortion characteristics and little influence on fluctuations in power supply voltage. In the figure, 1101 is a differential circuit, 1102 is a balanced / unbalanced conversion circuit, 1103 is a pad, 1104 is a bonding wire, and 1105 is an interface pin. When such a differential circuit is configured as an integrated circuit, since the number of interface pins 1105 of the envelope is limited, it is possible to convert a balanced (differential) signal line into an unbalanced signal line inside the integrated circuit. Desired.

【0003】このような平衡・不平衡変換回路として
は、例えば図12に示されるようなトランス1201を
用いたものがある。しかし、トランスはIC上に構成す
ることは困難である。
As such a balanced / unbalanced conversion circuit, for example, there is a circuit using a transformer 1201 as shown in FIG. However, it is difficult to configure a transformer on an IC.

【0004】又、IC化可能な平衡・不平衡変換回路と
しては図13のような構成が考えられる。同図において
1301はオペアンプ、1302〜1305は抵抗であ
る。しかし、平衡・不平衡変換回路として動作するため
には、オペアンプ1301の利得及び差動入力が極めて
大きい値(理想的には無限大)であることが求められる
が、現在の技術ではこのような特性を維持できる周波数
はせいぜい数MHz程度までであり、それ以上の周波数
の信号に対しては用いることができない。
FIG. 13 shows a configuration of a balanced / unbalanced conversion circuit that can be implemented as an IC. In the figure, 1301 is an operational amplifier, and 1302 to 1305 are resistors. However, in order to operate as a balanced / unbalanced conversion circuit, it is required that the gain and differential input of the operational amplifier 1301 are extremely large values (ideally, infinite). The frequency at which the characteristics can be maintained is up to about several MHz at most, and cannot be used for signals of higher frequencies.

【0005】IC上に構成でき、かつ高周波信号に対し
て適用可能な平衡・不平衡変換回路としては、特開平9
−116368が提案されている。しかし、この構成は
IC上の素子としては、極めて大きな面積を必要とする
スパイラルインダクタ素子を3つ用いているため、チッ
プサイズが大きくなり、コストが増大するという問題点
があった。
A balanced / unbalanced conversion circuit which can be constructed on an IC and is applicable to high frequency signals is disclosed in
-116368 has been proposed. However, in this configuration, since three spiral inductor elements requiring an extremely large area are used as elements on the IC, there is a problem that the chip size is increased and the cost is increased.

【0006】[0006]

【発明が解決しようとする課題】上記のように平衡・不
平衡変換回路の構成部品として、トランスはIC上に構
成することは困難であり、オペアンプの動作可能な周波
数はせいぜい数MHz程度で、それ以上の高周波信号を
扱うことはできない。
As described above, it is difficult to configure a transformer on a IC as a component of the balanced / unbalanced conversion circuit, and the operational frequency of the operational amplifier is about several MHz at most. No further high frequency signals can be handled.

【0007】又、スパイラルインダクタは構成に必要な
面積が大きく、コストが増大するため、用いる数をでき
るだけ少なくする必要がある。
[0007] Further, since the spiral inductor requires a large area for its construction and increases the cost, it is necessary to reduce the number of spiral inductors used as much as possible.

【0008】本発明は、これまで提案された手法に比
べ、少ない数のインダクタでIC上に構成でき、高周波
信号に適用可能かつ小型な平衡・不平衡回路を実現する
ことを目的とする。
An object of the present invention is to realize a small-sized balanced / unbalanced circuit which can be formed on an IC with a smaller number of inductors and can be applied to a high-frequency signal as compared with the methods proposed so far.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明の平衡・不平衡変換回路は、2つのインダク
タと2つのキャパシタのブリッジ回路で構成され、平衡
・不平衡変換を行う所望信号の周波数より高い周波数で
共振をするように前記インダクタ及びキャパシタの値が
設定され、不平衡変換出力端にはブリッジ回路の共振周
波数を減衰できかつ前記所望信号の大きさを維持できる
機構が設けられる。
To achieve the above object, a balanced / unbalanced conversion circuit according to the present invention comprises a bridge circuit of two inductors and two capacitors, and a desired signal for performing balanced / unbalanced conversion. The values of the inductor and the capacitor are set so as to resonate at a frequency higher than the frequency of the output signal, and a mechanism capable of attenuating the resonance frequency of the bridge circuit and maintaining the magnitude of the desired signal is provided at the unbalanced conversion output terminal. .

【0010】本発明によれば、従来独立した部品で構成
されていた高周波信号の平衡・不平衡変換回路を集積回
路上に構成することができ、集積回路の外囲器のインタ
ーフェースピンを削減することにより、小型化、低コス
ト化できるとともに平衡・不平衡変換回路として用いら
れていた周辺部品を削減することができ、装置の小型
化、低コスト化を実現することができる。
According to the present invention, a high-frequency signal balance / unbalance conversion circuit, which has conventionally been constituted by independent components, can be formed on an integrated circuit, and the number of interface pins of an envelope of the integrated circuit is reduced. As a result, the size and cost can be reduced, and the peripheral components used as the balance / unbalance conversion circuit can be reduced, so that the size and cost of the device can be reduced.

【0011】[0011]

【発明の実施の形態】本発明による平衡・不平衡変換回
路の基本的な構成及び動作について図1を用いて説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The basic configuration and operation of a balanced / unbalanced conversion circuit according to the present invention will be described with reference to FIG.

【0012】インダクタ101、102及びキャパシタ
103、104によりブリッジ回路を構成する。又イン
ダクタ101、102の値をそれぞれL1、L2とす
る。同様にキャパシタ103、104の値をそれぞれC
1、C2とする。インダクタ101とキャパシタ103
の接続点108を交流的に接地し、インダクタ101と
キャパシタ104の接続点105及びインダクタ102
とキャパシタ103の接続点106を差動入力とする。
図1に示されるように接続点105に周波数fの交流電
圧V1 、又接続点106に周波数fの交流電圧V2 がか
かるとブリッジ回路を流れる電流iと電圧V1 電圧V2
の関係は以下のような式で表わすことができる。
A bridge circuit is formed by the inductors 101 and 102 and the capacitors 103 and 104. The values of the inductors 101 and 102 are L1 and L2, respectively. Similarly, the values of the capacitors 103 and 104 are respectively set to C
1, C2. Inductor 101 and capacitor 103
Is grounded in an AC manner, and a connection point 105 between the inductor 101 and the capacitor 104 and an inductor 102
A connection point 106 between the capacitor and the capacitor 103 is a differential input.
As shown in FIG. 1, when an AC voltage V 1 having a frequency f is applied to the connection point 105 and an AC voltage V 2 having a frequency f is applied to the connection point 106, the current i flowing through the bridge circuit and the voltage V 1 and the voltage V 2
Can be expressed by the following equation.

【0013】[0013]

【数1】 (Equation 1)

【0014】又、このときインダクタ102とキャパシ
タ104の接続点107を不平衡出力とし、出力電圧V
3 が生ずるとすると、
At this time, the connection point 107 between the inductor 102 and the capacitor 104 is set as an unbalanced output, and the output voltage V
If 3 occurs,

【0015】[0015]

【数2】 (Equation 2)

【0016】したがって式(1)、(2)より図1の平
衡・不平衡変換回路の入出力特性は以下の式で示され
る。
Therefore, from the equations (1) and (2), the input / output characteristics of the balanced / unbalanced conversion circuit shown in FIG. 1 are expressed by the following equations.

【0017】[0017]

【数3】 (Equation 3)

【0018】よって式(4)よりω2 C2L2=1かつ
C1≠C2となるとき、式(4)の右辺は無限大とな
り、ブリッジ回路は共振する。しかし、1−ω2 C2L
2≠1であれば式(4)の右辺はC1とC2の関係で決
まる一定の値になる。
Therefore, when ω 2 C2L2 = 1 and C1 ≠ C2 from equation (4), the right side of equation (4) becomes infinite, and the bridge circuit resonates. However, 1-ω 2 C2L
If 2 ≠ 1, the right side of equation (4) is a constant value determined by the relationship between C1 and C2.

【0019】例えば、C2=1pF、L2=1.583
1nHとすると周波数f=2GHzの信号に対し、ω2
C2L2=1/4になる。又、C2=C1=1pFであ
れば式(4)の分子は分母と同じになり、つまりV3
(V1 −V2 )=1となる。一般に集積回路上に構成可
能なインダクタの値は十数nH程度までであるが、本例
で設定したC1及びL2の値を有するインダクタ及びキ
ャパシタは集積回路上に構成可能な値である。
For example, C2 = 1 pF, L2 = 1.583
Assuming 1 nH, for a signal of frequency f = 2 GHz, ω 2
C2L2 = 1/4. If C2 = C1 = 1 pF, the numerator of equation (4) becomes the same as the denominator, that is, V 3 /
(V 1 −V 2 ) = 1. Generally, the value of the inductor that can be configured on the integrated circuit is up to about ten and several nH, but the inductor and the capacitor having the values of C1 and L2 set in this example are the values that can be configured on the integrated circuit.

【0020】しかし、本例の構成ではf′=4GHzの
信号に対し、ω′2 C2L2=1(ただしω′=2π
f′)となる。又キャパシタ103及び104は、現実
的に全く同じ値に作成することは困難であるため、C2
≠C1となり、したがって、ブリッジ回路が共振する可
能性がある。この問題に対しては、図1に示すように不
平衡出力端107に共振周波数f′を減衰し、所望周波
数fの信号レベルを維持する特性を持つ回路109を設
ければよい。
However, in the configuration of this embodiment, ω ′ 2 C2L2 = 1 (where ω ′ = 2π) for a signal of f ′ = 4 GHz.
f '). Further, since it is practically difficult to make the capacitors 103 and 104 have exactly the same value, C2
≠ C1, and therefore the bridge circuit may resonate. To solve this problem, a circuit 109 having the characteristic of attenuating the resonance frequency f 'and maintaining the signal level of the desired frequency f may be provided at the unbalanced output terminal 107 as shown in FIG.

【0021】ここで、ω2 C2L2<1となるように周
波数f、インダクタ102、キャパシタ104を設定す
れば図1のブリッジ回路の共振周波数f′はf′>fと
なる。したがって、共振周波数f′を遮断する機構10
9は図4に示されるような低域通過/高域遮断特性を持
つ共振周波数減衰回路409で構成できる。例えば、抵
抗410及び不平衡出力407に接続される後段回路イ
ンピーダンスとキャパシタ411の値によって定まる遮
断周波数fcをf<fc<f′となるように抵抗410
及びキャパシタ411の値を設定すればよい。
Here, if the frequency f, the inductor 102, and the capacitor 104 are set so that ω 2 C2L2 <1, the resonance frequency f ′ of the bridge circuit in FIG. 1 becomes f ′> f. Therefore, the mechanism 10 for cutting off the resonance frequency f '
Reference numeral 9 denotes a resonance frequency attenuating circuit 409 having a low-pass / high-frequency cutoff characteristic as shown in FIG. For example, the cut-off frequency fc determined by the impedance of the post-stage circuit connected to the resistor 410 and the unbalanced output 407 and the value of the capacitor 411 is set so that f <fc <f ′.
And the value of the capacitor 411 may be set.

【0022】逆にω2 C1L2>1となるように周波数
f、インピーダンス102、キャパシタ104を設定す
れば、共振周波数f′はf′<fとなり機構109は高
域通過/低域遮断特性を設ければよいが、インダクタ1
02、キャパシタ104の値を大きくする必要があり、
特にキャパシタ104については容量値と集積回路上に
必要な面積は比例関係にあり、集積回路の面積縮少の観
点からはω2 C1L2<1と設定する方が有利である。
しかし、所望周波数fによっては、インダクタ101、
102やキャパシタ103、104の値が小さくなり、
集積回路上に作製した場合精度が悪くなるか或いは作製
できない場合もあり、そのような不具合を避けるために
ω2 C1L2>1としてもよい。
Conversely, if the frequency f, the impedance 102, and the capacitor 104 are set so that ω 2 C1L2> 1, the resonance frequency f ′ becomes f ′ <f, and the mechanism 109 provides high-pass / low-pass cutoff characteristics. What should be done is inductor 1
02, it is necessary to increase the value of the capacitor 104,
In particular, regarding the capacitor 104, the capacitance value and the area required on the integrated circuit are in a proportional relationship, and it is more advantageous to set ω 2 C1L2 <1 from the viewpoint of reducing the area of the integrated circuit.
However, depending on the desired frequency f, the inductor 101,
102 and the values of the capacitors 103 and 104 become smaller,
When fabricated on an integrated circuit, accuracy may be poor or fabrication may not be possible. To avoid such a problem, ω 2 C1L2> 1 may be set.

【0023】なお、共振周波数減衰回路は図2あるいは
図3に示すように平衡入力端205、206(図3では
305、306)に設けてもよい。
The resonance frequency attenuating circuit may be provided at the balanced input terminals 205 and 206 (305 and 306 in FIG. 3) as shown in FIG. 2 or FIG.

【0024】図4に示した回路の入出力特性の一例を示
したグラフを図5に示す。図5に示した特性の回路は所
望周波数fを2GHzに又、共振周波数f′を4GHz
になるように設定した。所望信号においては、ほぼ平衡
入力電圧と不平衡出力電圧のレベルが等しく、共振周波
数の信号は問題ないレベルに減衰されており、平衡・不
平衡変換回路として機能していることが示されている。
FIG. 5 is a graph showing an example of the input / output characteristics of the circuit shown in FIG. The circuit having the characteristics shown in FIG. 5 sets the desired frequency f to 2 GHz and the resonance frequency f 'to 4 GHz.
It was set to become. In the desired signal, the level of the balanced input voltage and the level of the unbalanced output voltage are almost equal, and the signal at the resonance frequency is attenuated to a level that does not cause any problem, indicating that the signal functions as a balanced-unbalanced conversion circuit. .

【0025】ところで、図1に示される平衡・不平衡変
換回路は電圧により信号を伝達しており、平衡・不平衡
変換回路の後段はできるだけ高いインピーダンスに設定
する必要がある。例えば図6のようなコレクタ接地回路
510あるいは図7のようなソース接地回路610によ
り実現できる。このソース接地回路610にはFETが
用いられているが、勿論MOSFETを用いることもで
きる。さらに図8に示されるような構成にすれば、平衡
・不平衡変換回路を構成するインダクタ702が後段の
エミッタフォロワ回路711のベース電流を供給するバ
イアス回路を兼ねることができ、回路を構成する素子数
を削減することができる。
Incidentally, the balanced / unbalanced conversion circuit shown in FIG. 1 transmits a signal by voltage, and the subsequent stage of the balanced / unbalanced conversion circuit needs to be set to the highest possible impedance. For example, it can be realized by a common collector circuit 510 as shown in FIG. 6 or a common source circuit 610 as shown in FIG. Although an FET is used for the common source circuit 610, a MOSFET can of course be used. Further, according to the configuration shown in FIG. 8, the inductor 702 constituting the balanced / unbalanced conversion circuit can also serve as a bias circuit for supplying a base current of the emitter follower circuit 711 in the subsequent stage, and the elements constituting the circuit The number can be reduced.

【0026】あるいは、図9に示されるように平衡・不
平衡変換回路を構成する素子と差動増幅器の負荷、バイ
アス素子を兼ねる構成にして、素子数を削減することも
できる。この場合キャパシタ804は直流バイアスを通
すことができないため並列に抵抗素子816を接続す
る。インダクタ801、802の値をそれぞれL1、L
2、キャパシタ803、804の値をC1、C2、抵抗
816の値をRとすると平衡・不平衡変換回路の入出力
特性は、
Alternatively, as shown in FIG. 9, it is possible to reduce the number of elements by configuring the elements constituting the balanced / unbalanced conversion circuit, the load of the differential amplifier, and the bias element. In this case, since the capacitor 804 cannot pass a DC bias, the resistor 816 is connected in parallel. The values of the inductors 801 and 802 are respectively L1 and L
2. When the values of the capacitors 803 and 804 are C1 and C2 and the value of the resistor 816 is R, the input / output characteristics of the balanced / unbalanced conversion circuit are as follows.

【0027】[0027]

【数4】 (Equation 4)

【0028】したがって、R>>1/ωC2であれば、
式(5)は式(3)とほぼ同じとみなすことができる。
しかし、抵抗816の値Rを大きくすると抵抗816に
よる電圧降下効果により差動対を構成するトランジスタ
809、810のコレクタ電圧に差が生じ、差動対の動
作がアンバランスになり、特性劣化する恐れがある。こ
の不具合を避けるためには図10に示されるように平衡
・不平衡変換回路を構成してもよい。図10の構成の場
合インダクタ901、902、903の値をL1、L
2、L3とし、キャパシタ904の値をC1とすると、
平衡・不平衡変換回路の入出力特性は、
Therefore, if R >> 1 / ωC2,
Equation (5) can be regarded as substantially the same as equation (3).
However, if the value R of the resistor 816 is increased, a difference occurs in the collector voltages of the transistors 809 and 810 forming the differential pair due to the voltage drop effect of the resistor 816, and the operation of the differential pair becomes unbalanced, and the characteristics may be deteriorated. There is. In order to avoid this problem, a balanced / unbalanced conversion circuit may be configured as shown in FIG. In the case of the configuration of FIG. 10, the values of the inductors 901, 902, and 903 are L1, L
2, L3 and the value of the capacitor 904 is C1,
The input / output characteristics of the balanced / unbalanced conversion circuit

【0029】[0029]

【数5】 (Equation 5)

【0030】例えばC1=1pF、L2=1.483n
Hとしたとき周波数f=2GHzの信号に対して、ω2
C1L2=1/4となる。したがって式(7)の分母は
3/4となる。このときインダクタL3の値をL3=
3.166nHとすれば、式(7)の分子は3/4とな
り、平衡・不平衡変換回路の電圧利得は1となる。なお
図10に示した構成のブリッジ回路についていうと、こ
の回路のトポロジーは、特開平9−116368のバラ
ン回路とトポロジーが同じであるが、本発明はブリッジ
回路のインダクタが平衡・不平衡変換回路前段の差動回
路のバイアス回路を兼ねており、回路をより小さい素子
で構成できるという点に新規性がある。
For example, C1 = 1 pF, L2 = 1.483n
Ω 2 for a signal of frequency f = 2 GHz when H
C1L2 = 1/4. Therefore, the denominator of equation (7) is 3/4. At this time, the value of the inductor L3 is L3 =
Assuming 3.166 nH, the numerator of equation (7) is 3/4, and the voltage gain of the balanced-unbalanced conversion circuit is 1. Referring to the bridge circuit having the configuration shown in FIG. 10, the topology of this circuit is the same as that of the balun circuit disclosed in Japanese Patent Application Laid-Open No. Hei 9-116368. There is novelty in that it also serves as a bias circuit for the differential circuit in the preceding stage, and can be configured with smaller elements.

【0031】[0031]

【発明の効果】以上にように本発明を用いれば、高周波
信号の平衡・不平衡変換回路を集積回路上に実現するこ
とができ、機器の小型化、低コスト化を実現することが
できる。
As described above, according to the present invention, a high-frequency signal balanced / unbalanced conversion circuit can be realized on an integrated circuit, and the size and cost of the device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を説明するための図。FIG. 1 is a diagram for explaining a first embodiment of the present invention.

【図2】本発明の第1の実施例の異なる構成例を説明す
るための図。
FIG. 2 is a diagram for explaining a configuration example different from the first embodiment of the present invention.

【図3】本発明の第1の実施例の異なる構成例を説明す
るための図。
FIG. 3 is a view for explaining an example of a different configuration of the first embodiment of the present invention.

【図4】本発明の第1の実施例に用いられる共振周波数
減衰回路の一例を説明するための図。
FIG. 4 is a diagram illustrating an example of a resonance frequency attenuation circuit used in the first embodiment of the present invention.

【図5】本発明の回路の特性の一例を示す図。FIG. 5 is a diagram showing an example of characteristics of the circuit of the present invention.

【図6】本発明の第2の実施例を説明するための図。FIG. 6 is a diagram for explaining a second embodiment of the present invention.

【図7】本発明の第2の実施例の異なる構成例を説明す
るための図。
FIG. 7 is a diagram for explaining a configuration example different from the second embodiment of the present invention.

【図8】本発明の第3の実施例を説明するための図。FIG. 8 is a diagram for explaining a third embodiment of the present invention.

【図9】本発明の第4の実施例を説明するための図。FIG. 9 is a diagram for explaining a fourth embodiment of the present invention.

【図10】本発明の第4の実施例の異なる構成例を説明
するための図。
FIG. 10 is a diagram for explaining a different configuration example of the fourth embodiment of the present invention.

【図11】本発明を集積回路に用いた場合の効果を説明
するための図。
FIG. 11 is a diagram illustrating an effect when the present invention is applied to an integrated circuit.

【図12】従来例を説明するための図。FIG. 12 is a view for explaining a conventional example.

【図13】従来例を説明するための図。FIG. 13 is a view for explaining a conventional example.

【符号の説明】[Explanation of symbols]

101、102…インダクタ、103、104…キャパ
シタ 105、106…平衡(差動)入力端、107…不平衡
出力端 108…接地端、109…共振周波数信号減衰回路 201、202…インダクタ、203、204…キャパ
シタ 205、206…平衡(差動)入力端、207…不平衡
出力端 208…接地端、209…共振周波数信号減衰回路 301、302…インダクタ、303、304…キャパ
シタ 305、306…平衡(差動)入力端、307…不平衡
出力端 308…接地端、309、310…共振周波数信号減衰
回路 401、402…インダクタ、403、404、411
…キャパシタ 405、406…平衡(差動)入力端、407…不平衡
出力端 408…接地端、409…共振周波数信号減衰回路、4
10…抵抗 501、502…インダクタ 503、504、508、509…キャパシタ 505、506…平衡(差動)入力端 507…不平衡出力端、508…接地端、510…エミ
ッタフォロワ回路 511…エミッタフォロア回路出力端、601、602
…インダクタ 603、604、608、609…キャパシタ 605、606…平衡(差動)入力端、607…不平衡
出力端 608…接地端、610…エミッタフォロワ回路 611…エミッタフォロワ回路出力端、701、702
…インダクタ 703、704、708…キャパシタ 705、706…平衡(差動)入力端、707…不平衡
出力端 708…接地端、709…抵抗、710…エミッタフォ
ロワ回路 711…ベースバイアス電流、801、802…インダ
クタ 803、804、814、815…キャパシタ 805、806…平衡(差動)入力端、807…不平衡
出力端 808…交流接地端、809、810…差動対トランジ
スタ 811、812、816…抵抗、813…定電流源 901、902、903…インダクタ 904、914、915…キャパシタ 905、906…平衡(差動)入力端、907…不平衡
出力端 908…交流接地端、909、910…差動対トランジ
スタ 911、912…抵抗、913…定電流源、1001…
所望信号周波数 1002…ブリッジ回路共振周波数、1101…差動回
路 1102…平衡・不平衡変換回路、1103…パッド 1104…ボンディングワイヤ、1105…インターフ
ェースピン 1201…トランス、1301…オペアンプ 1302、1303、1304、1305…抵抗
101, 102: Inductor, 103, 104: Capacitor 105, 106: Balanced (differential) input terminal, 107: Unbalanced output terminal 108: Ground terminal, 109: Resonance frequency signal attenuating circuit 201, 202: Inductor, 203, 204 ... Capacitors 205, 206 ... Balanced (differential) input terminal, 207 ... Unbalanced output terminal 208 ... Ground terminal, 209 ... Resonance frequency signal attenuating circuit 301,302 ... Inductor, 303,304 ... Capacitor 305,306 ... Balanced (difference) Operation) input terminal, 307 unbalanced output terminal 308 ground terminal, 309, 310 resonance frequency signal attenuating circuit 401, 402 inductor, 403, 404, 411
... Capacitors 405, 406 balanced (differential) input end, 407 unbalanced output end 408 grounded end, 409 resonance frequency signal attenuating circuit, 4
DESCRIPTION OF SYMBOLS 10 ... Resistor 501, 502 ... Inductor 503, 504, 508, 509 ... Capacitor 505, 506 ... Balanced (differential) input terminal 507 ... Unbalanced output terminal, 508 ... Ground terminal, 510 ... Emitter follower circuit 511 ... Emitter follower circuit Output end, 601, 602
... Inductors 603, 604, 608, 609 ... Capacitors 605, 606 ... Balanced (differential) input terminal, 607 ... Unbalanced output terminal 608 ... Ground terminal, 610 ... Emitter follower circuit 611 ... Emitter follower circuit output terminal, 701, 702
... Inductors 703, 704, 708 ... Capacitors 705, 706 ... Balanced (differential) input terminal, 707 ... Unbalanced output terminal 708 ... Ground terminal, 709 ... Resistance, 710 ... Emitter follower circuit 711 ... Base bias current, 801, 802 ... Inductors 803, 804, 814, 815 ... Capacitors 805, 806 ... Balanced (differential) input end, 807 ... Unbalanced output end 808 ... AC ground end, 809, 810 ... Differential pair transistors 811, 812, 816 ... Resistance , 813 ... constant current sources 901, 902, 903 ... inductors 904, 914, 915 ... capacitors 905, 906 ... balanced (differential) input terminals, 907 ... unbalanced output terminals 908 ... AC ground terminals, 909, 910 ... differential Paired transistors 911, 912 ... resistance, 913 ... constant current source, 1001 ...
Desired signal frequency 1002 Bridge circuit resonance frequency 1101 Differential circuit 1102 Balance-unbalance conversion circuit 1103 Pad 1104 Bonding wire 1105 Interface pin 1201 Transformer 1301 Operational amplifier 1302, 1303, 1304, 1305 …resistance

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも各々2つのインダクタ及びキ
ャパシタを有するブリッジ回路を具備する平衡・不平衡
変換回路であって、該ブリッジ回路の4つの接続端の内
1つは交流的に接地され、他の接続端の内2つは平衡信
号入力端として構成され、前記平衡信号入力端とは異な
る接続端は不平衡信号出力端として構成されていること
を特徴とする平衡・不平衡変換回路。
1. A balanced / unbalanced conversion circuit comprising a bridge circuit having at least two inductors and capacitors, wherein one of four connection terminals of the bridge circuit is AC grounded, and A balanced / unbalanced conversion circuit, wherein two of the connection terminals are configured as balanced signal input terminals, and the connection terminal different from the balanced signal input terminal is configured as an unbalanced signal output terminal.
【請求項2】 第1及び第2インダクタと第1及び第2
キャパシタを有するブリッジ回路を具備する平衡・不平
衡変換回路であって、 前記第1インダクタの一端及び前記第1キャパシタの一
端は共に交流的に接地され、 前記第1インダクタの他端及び前記第2キャパシタの一
端は共に接続され、第1平衡信号入力端として構成さ
れ、 前記第1キャパシタの他端及び前記第2インダクタの一
端は共に接続され、第2平衡信号入力端として構成さ
れ、 前記第2キャパシタの他端及び第2インダクタの他端は
共に接続され、不平衡信号出力端として構成されている
ことを特徴とする平衡・不平衡変換回路。
2. The first and second inductors and the first and second inductors.
A balanced-unbalanced conversion circuit including a bridge circuit having a capacitor, wherein one end of the first inductor and one end of the first capacitor are AC grounded, and the other end of the first inductor and the second One end of the capacitor is connected together and configured as a first balanced signal input end; the other end of the first capacitor and one end of the second inductor are connected together and configured as a second balanced signal input end; The other end of the capacitor and the other end of the second inductor are connected together, and are configured as an unbalanced signal output end.
【請求項3】 前記平衡・不平衡変換回路を構成するイ
ンダクタ及びキャパシタの値は、前記ブリッジ回路の共
振周波数と平衡・不平衡変換を行う所望信号周波数とが
異なるように設定されていることを特徴とする請求項1
又は2記載の平衡・不平衡変換回路。
3. The value of the inductor and the capacitor constituting the balanced-unbalanced conversion circuit is set so that the resonance frequency of the bridge circuit is different from the desired signal frequency for performing the balanced-unbalanced conversion. Claim 1.
Or the balanced-unbalanced conversion circuit according to 2.
【請求項4】 前記不平衡信号出力端あるいは前記平衡
信号入力端もしくはその両方に減衰回路が設けられ、該
減衰回路は前記ブリッジ回路の共振周波数に対応する周
波数信号を減衰させる特性を有することを特徴とする請
求項1乃至3の内1項に記載の平衡・不平衡変換回路。
4. An attenuating circuit is provided at the unbalanced signal output terminal and / or the balanced signal input terminal, wherein the attenuating circuit has a characteristic of attenuating a frequency signal corresponding to a resonance frequency of the bridge circuit. The balanced / unbalanced conversion circuit according to any one of claims 1 to 3, wherein:
【請求項5】 前記ブリッジ回路を構成するインダクタ
及びキャパシタは全て集積回路上に構成されることを特
徴とする請求項1乃至4の内1項に記載の平衡・不平衡
変換回路。
5. The balanced / unbalanced conversion circuit according to claim 1, wherein the inductor and the capacitor constituting the bridge circuit are all configured on an integrated circuit.
【請求項6】 前記ブリッジ回路を構成する素子が、該
ブリッジ回路の後段に接続される回路のバイアス素子と
しても動作することを特徴とする請求項1又は2記載の
平衡・不平衡変換回路。
6. The balanced-unbalanced conversion circuit according to claim 1, wherein an element constituting the bridge circuit also operates as a bias element of a circuit connected to a stage subsequent to the bridge circuit.
【請求項7】 前記ブリッジ回路を構成する素子が、差
動回路の負荷素子及びバイアス供給素子としても動作す
ることを特徴とする請求項1又は2記載の平衡・不平衡
変換回路。
7. The balanced / unbalanced conversion circuit according to claim 1, wherein the elements constituting the bridge circuit also operate as a load element and a bias supply element of a differential circuit.
JP11093914A 1999-03-31 1999-03-31 Balanced/unbalanced circuits convertor Pending JP2000286660A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11093914A JP2000286660A (en) 1999-03-31 1999-03-31 Balanced/unbalanced circuits convertor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11093914A JP2000286660A (en) 1999-03-31 1999-03-31 Balanced/unbalanced circuits convertor

Publications (1)

Publication Number Publication Date
JP2000286660A true JP2000286660A (en) 2000-10-13

Family

ID=14095749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11093914A Pending JP2000286660A (en) 1999-03-31 1999-03-31 Balanced/unbalanced circuits convertor

Country Status (1)

Country Link
JP (1) JP2000286660A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129444A (en) * 2004-09-30 2006-05-18 Renesas Technology Corp High frequency power amplifier and high frequency power amplifier module
JP2006157483A (en) * 2004-11-30 2006-06-15 Toyota Central Res & Dev Lab Inc Amplifier with modulation function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129444A (en) * 2004-09-30 2006-05-18 Renesas Technology Corp High frequency power amplifier and high frequency power amplifier module
JP2006157483A (en) * 2004-11-30 2006-06-15 Toyota Central Res & Dev Lab Inc Amplifier with modulation function

Similar Documents

Publication Publication Date Title
US6542055B1 (en) Integrated filter balun
US7061329B2 (en) Semiconductor device having balanced circuit for use in high frequency band
US6259325B1 (en) Single-ended signals to differential signals converter
US6169461B1 (en) High-frequency oscillating circuit
JPH0716142B2 (en) Filter circuit
JP3504179B2 (en) Frequency conversion circuit
US7098742B2 (en) Differential/single-ended input stage
JP2000286660A (en) Balanced/unbalanced circuits convertor
US6215370B1 (en) Crystal oscillator circuit with crystal reducing resistance and integrated circuit therefor
US11888459B2 (en) Balun with improved common mode rejection ratio
WO2003009466A1 (en) Preamplification circuit
JP3874649B2 (en) Balanced circuit
US6593797B1 (en) High-frequency integrated transistor module
JPH03230605A (en) Differential oscillation circuit and frequency conversion circuit
JPS62176308A (en) Frequency doubler circuit
US5442323A (en) Broad-band power amplifier
JP3300321B2 (en) Low pass filter circuit
JP4031032B2 (en) Electronic integrated circuit device having means to compensate for undesired capacitance
JP3094989B2 (en) Single-phase / two-phase conversion circuit
JP2007006302A (en) Impedance conversion circuit, and high pass filter circuit and frequency conversion circuit employing the same
JP3148469B2 (en) Filter circuit
EP1278302A2 (en) RF protection on integrated circuit
JPS59115610A (en) Semiconductor filter circuit
US20070146948A1 (en) Integrated circuit arrangements
JPH0520004B2 (en)