JP2006186149A - Printed circuit board and electronic apparatus - Google Patents

Printed circuit board and electronic apparatus Download PDF

Info

Publication number
JP2006186149A
JP2006186149A JP2004379062A JP2004379062A JP2006186149A JP 2006186149 A JP2006186149 A JP 2006186149A JP 2004379062 A JP2004379062 A JP 2004379062A JP 2004379062 A JP2004379062 A JP 2004379062A JP 2006186149 A JP2006186149 A JP 2006186149A
Authority
JP
Japan
Prior art keywords
hole
circuit board
conductive pattern
printed circuit
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004379062A
Other languages
Japanese (ja)
Inventor
Seiichi Matsuda
誠一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2004379062A priority Critical patent/JP2006186149A/en
Publication of JP2006186149A publication Critical patent/JP2006186149A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed circuit board capable of improving reliability wherein, even when an insulation board material and a conductor pattern are expanded/shrinked due to heat and the expansion/shrinkage results in land exfoliation, this does not lead to breakage of the conductor pattern, and to provide an electronic apparatus. <P>SOLUTION: Through-holes 30 and via-holes 31 are formed to a multilayer printed circuit board 21 (four layers) onto which insertion type electronic components 3 are mounted. A conductor 33 forming the inner wall of each through-hole 30 electrically connects lands 23A of a board front side to lands 26A of a board rear side. Similarly, a conductor 34 forming the inner wall of each via-hole 31 also electrically connects lands 23B of the board front side to lands 26B of the board rear side. Further, an inner layer pattern 25B electrically connects the through-holes 30 and the via-holes 31. Electrodes 4 of each electronic component 3 are inserted to the through-holes 30 and electrically connected to the conductor 33 by unleaded solder 5. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は挿入型電子部品が実装されたプリント基板およびこのプリント基板を備えた電子機器に関するものである。   The present invention relates to a printed circuit board on which an insertion type electronic component is mounted, and an electronic apparatus including the printed circuit board.

近年、環境保護の観点から、環境汚染物質である鉛を使用しない、所謂無鉛はんだを電子機器のプリント基板に使用する動きが強まってきている。   In recent years, from the viewpoint of environmental protection, so-called lead-free solder that does not use lead, which is an environmental pollutant, has been increasingly used for printed circuit boards of electronic devices.

鉛を使用しない無鉛はんだとしては、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Cu系はんだ等が提案され、実用に供されている。ところが、このような無鉛はんだは、鉛はんだに比べて溶融点が高く(190〜230℃)、また応力緩和が起こりにくいために、図4に示すようにプリント基板1に形成したスルーホール2に挿入型の電子部品3の電極4を挿通して無鉛はんだ5によりスルーホール2と電極4を電気的に接続したとき、無鉛はんだ特有の接続不良が起こり易いという問題があった(例えば、非特許文献1参照)。この接続不良は、スルーホール2の内壁を形成している導体部(銅箔)9や絶縁基材6の表裏面に形成されている表面側ランド7と裏面側ランド8が絶縁基材6から剥離(リフトオフ現象=ランド剥離現象)したり、無鉛はんだ5自体にクラック(割れ)が生じることに起因して発生することが知られている。この結果として、電子機器が動作しなくなるため、無鉛はんだ5を用いたプリント基板1を各種の電子機器の実装基板に適用する際の妨げとなっていた。なお、10〜12は絶縁基材6の内部と裏面側に形成されている導電パターン、13,14は絶縁基材6の表裏面に形成されているソルダーレジストである。   As lead-free solders that do not use lead, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi-Cu solder, Sn-Cu solder, and the like have been proposed and put into practical use. However, such a lead-free solder has a higher melting point (190 to 230 ° C.) than that of lead solder, and stress relaxation is unlikely to occur. Therefore, in the through hole 2 formed in the printed circuit board 1 as shown in FIG. When the electrode 4 of the insertion-type electronic component 3 is inserted and the through hole 2 and the electrode 4 are electrically connected by the lead-free solder 5, there is a problem that a connection failure peculiar to lead-free solder is likely to occur (for example, non-patent Reference 1). This poor connection is caused by the fact that the conductor portion (copper foil) 9 forming the inner wall of the through hole 2 and the front surface land 7 and the rear surface land 8 formed on the front and back surfaces of the insulating base 6 are separated from the insulating base 6. It is known that this phenomenon occurs due to peeling (lift-off phenomenon = land peeling phenomenon) or cracks in the lead-free solder 5 itself. As a result, since the electronic device does not operate, it has been an obstacle when the printed circuit board 1 using the lead-free solder 5 is applied to a mounting substrate of various electronic devices. In addition, 10-12 are the conductive patterns formed in the inside and the back surface side of the insulating base material 6, and 13 and 14 are the solder resists formed on the front and back surfaces of the insulating base material 6.

図5は2つのスルーホール2A,2Bに挿入型電子部品3A,3Bの電極4をそれぞれ挿入して無鉛はんだ5によりスルーホール2A,2Bと挿入型電子部品3A,3Bをそれぞれ電気的に接続したプリント基板の他の従来例を示す断面図である。このプリント基板17においては、2つのスルーホール2A,2Bを絶縁基材6の裏面側に形成した裏面側導電パターン12によって電気的に接続している。また、絶縁基材6に貫通孔からなるバイアホール16を形成し、このバイアホール16とスルーホール2Aを前記裏面側導電パターン12によって電気的に接続している。   In FIG. 5, the electrodes 4 of the insertion type electronic components 3A and 3B are inserted into the two through holes 2A and 2B, respectively, and the through holes 2A and 2B and the insertion type electronic components 3A and 3B are electrically connected by lead-free solder 5, respectively. It is sectional drawing which shows the other conventional example of a printed circuit board. In the printed circuit board 17, the two through holes 2 </ b> A and 2 </ b> B are electrically connected by the back side conductive pattern 12 formed on the back side of the insulating base 6. In addition, a via hole 16 including a through hole is formed in the insulating base 6, and the via hole 16 and the through hole 2 </ b> A are electrically connected by the back surface side conductive pattern 12.

このような構造からなるプリント基板17においても、無鉛はんだ5の熱による膨張、収縮により表面側ランド7a,7bと裏面側ランド8a,8bが絶縁基材6から剥離したり、無鉛はんだ5自体にクラックが生じたり、あるいはまた裏面側の導電パターン12が絶縁基材6の裏面から剥離して断線するといった問題があった。   Also in the printed circuit board 17 having such a structure, the front-side lands 7a and 7b and the back-side lands 8a and 8b are peeled off from the insulating base material 6 due to the expansion and contraction of the lead-free solder 5 due to heat, There was a problem that a crack occurred or the conductive pattern 12 on the back surface side was peeled off from the back surface of the insulating base material 6 and disconnected.

はんだ付け時の無鉛はんだ5によって生じるランド剥離現象に対する対策技術としては、従来から種々提案されている(例えば、特許文献1,2参照)。   Conventionally, various countermeasures against the land peeling phenomenon caused by the lead-free solder 5 during soldering have been proposed (see, for example, Patent Documents 1 and 2).

特許文献1に記載されている基板は、基材の表面に形成した導体部とレジスト部とを備え、前記レジスト部に前記導体部の一部分を覆う延長部を形成し(オーバーレジスト法)、前記導体部の前記一部分を除く残部を電子部品を電気的に接続するランドとして用いるようにしたものである。このようなオーバーレジスト法を採用した基板によれば、レジスト部の延長部分が導体部の一部分を押さえ込んでいるのでランドが基材表面から剥離して浮き上がったりせずランドの剥離を防止することができる。   The substrate described in Patent Document 1 includes a conductor part and a resist part formed on the surface of a base material, and forms an extension part that covers a part of the conductor part on the resist part (over resist method), The remaining part excluding the part of the conductor part is used as a land for electrically connecting the electronic component. According to the substrate employing such an over-resist method, the extended part of the resist part holds down a part of the conductor part, so that the land can be prevented from peeling off from the substrate surface without being lifted off. it can.

特許文献2に記載されている回路基板は、サブトラクティブ法によって製作した多層回路基板において、スルーホールに挿入型電子部品の電極を挿通して無鉛はんだを充填することにより、基板の表裏面にそれぞれ形成されている第1、第n層の表層回路と、前記スルーホールと前記電極とを電気的に接続し、さらに基板内部でスルーホール内壁に接する箇所に内層回路とは電気的に導通しない内層ランドを形成したものである。   The circuit board described in Patent Document 2 is a multi-layer circuit board manufactured by a subtractive method, and by inserting lead-free solder through the through-holes of electrodes of insertion-type electronic components, The formed first and n-th layer surface circuits, the through holes and the electrodes are electrically connected, and the inner layer is not electrically connected to the inner layer circuit at a position in contact with the inner wall of the through hole inside the substrate. A land is formed.

このような回路基板によれば、スルーホールの内壁とプリプレグの接合面を内層ランドによって回路基板の厚さ方向で分割しているため、スルーホールのコーナー部から内層ランドまでの間の接合面の接着長さを短くすることができる。これにより、回路基板の厚さ方向の熱膨張係数差によって生じるずり応力を小さくすることができるので、スルーホールの壁部がプリプレグから離れてしまう壁剥離の発生を抑制することができる。また、このような壁剥離を防止することにより、第1、第n層のスルーホールのコーナー部への応力集中を緩和することができるため、スルーホールのコーナー部に無鉛はんだを貫くクラックが発生したり、表層ランドが剥離するのを防止することができるとしている。   According to such a circuit board, the joint surface between the inner wall of the through hole and the prepreg is divided by the inner layer land in the thickness direction of the circuit board. Therefore, the joint surface between the corner portion of the through hole and the inner layer land is divided. The bonding length can be shortened. Thereby, since the shear stress produced by the thermal expansion coefficient difference of the thickness direction of a circuit board can be made small, generation | occurrence | production of the wall peeling from which the wall part of a through hole leaves | separates from a prepreg can be suppressed. Also, by preventing such wall peeling, stress concentration at the corners of the through holes of the first and nth layers can be alleviated, and cracks that penetrate lead-free solder occur at the corners of the through holes. Or the surface land can be prevented from peeling off.

日経エレクトロニクス 2000年7/31号 p.27)Nikkei Electronics 7/31, 2000 p. 27) 特開2002−246734号公報JP 2002-246734 A 特開2003−218534号公報JP 2003-218534 A

しかしながら、特許文献1においては、レジストによってランドの一部を覆うようにするためにランドを通常の大きさよりも大きく形成する必要がある。このため、隣り合うランド間が狭くなり、他の導体部が通りにくくなるという問題があった。
また、レジストの印刷精度が低く印刷ずれによってレジストの延長部が短いとオーバーレジストにならずランドの剥離が生じ易くなるという問題もあった。
However, in Patent Document 1, in order to cover a part of the land with the resist, it is necessary to form the land larger than a normal size. For this reason, there is a problem that the space between adjacent lands is narrowed and other conductor portions are difficult to pass.
There is also a problem that if the resist printing accuracy is low and the resist extension is short due to printing misalignment, the resist is not over-resisted and lands are easily peeled off.

特許文献2においては、スルーホールから内層ランドまでの接着長さを短くすると、電子部品をはんだ付けする際、熱膨張係数差によって生じるずり応力を小さくすることができるが、溶融はんだの熱による回路基板と電極の膨張、収縮を完全には抑えることができないため、依然として接続不良が発生し易いという問題があった。   In Patent Document 2, when the adhesion length from the through hole to the inner layer land is shortened, the shear stress caused by the difference in thermal expansion coefficient can be reduced when the electronic component is soldered. Since the expansion and contraction of the substrate and the electrode cannot be suppressed completely, there is still a problem that connection failure still easily occurs.

本発明は上記した従来の問題を解決するためになされたものであり、その目的とするところは、電子部品を無鉛はんだによってスルーホールにはんだ付けする際の熱により絶縁基材や導電パターンが膨張、収縮してランドが剥離しても導電パターンの接続不良についてはこれを防止することができ、はんだ付けの信頼性を向上させることができるようにしたプリント基板および電子機器を提供することにある。   The present invention has been made to solve the above-described conventional problems, and the object of the present invention is to expand the insulating base material and the conductive pattern by heat when soldering the electronic component to the through hole with lead-free solder. An object of the present invention is to provide a printed circuit board and an electronic device which can prevent a connection failure of a conductive pattern even if the land is peeled off due to shrinkage and can improve the reliability of soldering. .

上記目的を達成するために、第1の発明に係るプリント基板は、絶縁基材の表裏面と内部にそれぞれ形成された少なくとも3層の導電パターンと、基材表裏面側の導電パターンを覆い保護するソルダーレジストと、前記絶縁基材に形成され基材表裏面側の導電パターンと基材内部側の導電パターンとを電気的に接続する少なくとも第1のスルーホールと、電極が前記第1のスルーホールに挿入され無鉛はんだによって電気的に接続された挿入型電子部品と、基材内部側の導電パターンを介して前記第1のスルーホールに電気的に接続され、かつ基材表面側の導電パターンと基材裏面側の導電パターンを電気的に接続する少なくとも第1のバイアホールとを備えたものである。   In order to achieve the above object, the printed circuit board according to the first invention covers and protects at least three layers of conductive patterns respectively formed on the front and back surfaces of the insulating base material and the conductive patterns on the front and back surfaces of the base material. Solder resist, at least a first through hole that is formed on the insulating base material and electrically connects the conductive pattern on the front and back sides of the base material and the conductive pattern on the inner side of the base material, and the electrode is the first through hole. An insertion type electronic component inserted into a hole and electrically connected by lead-free solder, and a conductive pattern on the substrate surface side electrically connected to the first through hole via a conductive pattern on the substrate inner side And at least a first via hole for electrically connecting the conductive pattern on the back side of the substrate.

第2の発明に係るプリント基板は、第1の発明において、さらに前記絶縁基材に形成され基材表裏面側の導電パターンと基材内部側の導電パターンとを電気的に接続する第2のスルーホールを備え、前記第1、第2のスルーホールを基材内部側の導電パターンを介して電気的に接続するとともに、前記第2のスルーホールに挿入型電子部品の電極を挿入して無鉛はんだにより電気的に接続したものである。   The printed circuit board according to a second aspect of the present invention is the printed circuit board according to the first aspect of the present invention, further formed on the insulating base material and electrically connecting the conductive pattern on the front and back surfaces of the base material and the conductive pattern on the inner side of the base material. A through hole is provided, and the first and second through holes are electrically connected via a conductive pattern on the inside of the base material, and an electrode of an insertion type electronic component is inserted into the second through hole to lead-free. Electrically connected by solder.

第3の発明に係るプリント基板は、第1の発明において、さらに前記絶縁基材に形成され基材表裏面側の導電パターンと基材内部側の導電パターンとを電気的に接続する第2のスルーホールおよび第2のバイアホールを備え、前記第2のスルーホールに挿入型電子部品の電極を挿入して無鉛はんだにより電気的に接続し、前記第2のスルーホールと前記第2のバイアホールを基材内部側の導電パターンによって電気的に接続し、前記第1のバイアホールと前記第2のバイアホールを基材表面側または基材裏面側の導電パターンを介して電気的に接続したものである。   The printed circuit board according to a third aspect of the present invention is the printed circuit board according to the first aspect, further formed on the insulating base material, for electrically connecting the conductive pattern on the front and back surfaces of the base material and the conductive pattern on the inner side of the base material. A through hole and a second via hole, and an electrode of an insertion-type electronic component is inserted into the second through hole and electrically connected by lead-free solder; the second through hole and the second via hole; Are electrically connected by a conductive pattern on the inside of the substrate, and the first via hole and the second via hole are electrically connected via a conductive pattern on the substrate surface side or the substrate back surface side. It is.

第4の発明に係る電子機器は、第1、第2または第3の発明に係るプリント基板を備えたものである。   An electronic device according to a fourth invention includes the printed circuit board according to the first, second, or third invention.

第1の発明においては、第1のスルーホールに対して挿入型電子部品の電極を挿入して無鉛はんだにより接続したとき、無鉛はんだの熱による膨張、収縮によって第1のスルーホールの壁剥離、ランド剥離、無鉛はんだのクラック等により接続不良等が発生することが予想される。一方、第1のバイアホールは導電パターンの電気的層間接続を図るために形成され内壁がめっき処理された穴であるため、第1のスルーホールへの電子部品のはんだ付け時に第1のバイアホールの壁剥離やランド剥離は発生せず、導電パターンの断線を防止することができる。また、第1のスルーホールと第1のバイアホールを接続する内層の導電パターンは、基材の層間に挟まれているので無鉛はんだの熱によって変形したり断線することがない。したがって、第1のスルーホール側において壁剥離やランド剥離が発生した場合であっても、第1のスルーホールと第1のバイアホールとの電気的な接続には何ら影響がなく、電極を第1のスルーホールおよび内層の導電パターンを介して第1のバイアホールに確実な接続することができる。   In the first invention, when the electrode of the insertion-type electronic component is inserted into the first through hole and connected by lead-free solder, the wall of the first through hole is peeled off due to expansion and contraction of the lead-free solder, It is expected that poor connection will occur due to land peeling and lead-free solder cracks. On the other hand, since the first via hole is a hole formed for the purpose of establishing an electrical interlayer connection of the conductive pattern and the inner wall is plated, the first via hole is formed when the electronic component is soldered to the first through hole. No wall peeling or land peeling occurs, and disconnection of the conductive pattern can be prevented. Moreover, since the conductive pattern of the inner layer connecting the first through hole and the first via hole is sandwiched between the layers of the base material, it is not deformed or disconnected by the heat of lead-free solder. Therefore, even when wall peeling or land peeling occurs on the first through hole side, there is no influence on the electrical connection between the first through hole and the first via hole, and the electrode is connected to the first through hole. It is possible to reliably connect to the first via hole through one through hole and the inner layer conductive pattern.

第2の発明において、第1、第2のスルーホールを電気的に接続する内層の導電パターンは基材の層間に挟まれているので、無鉛はんだの熱によって変形したり断線することがなく、スルーホールどうしを確実に接続することができる。   In the second invention, since the conductive pattern of the inner layer that electrically connects the first and second through holes is sandwiched between the layers of the base material, it is not deformed or disconnected by the heat of lead-free solder, Through holes can be securely connected to each other.

第3の発明において、第1のスルーホールと第1のバイアホールを電気的に接続する内層の導電パターンは基材の層間に挟まれているので、無鉛はんだの熱によって変形したり断線することがない。同様に、第2のスルーホールと第2のバイアホールを電気的に接続する内層の導電パターンは基材の層間に挟まれているので、無鉛はんだの熱によって変形したり断線することがない。したがって、第2のスルーホールと第2のバイアホールを確実に接続することができる。第1、第2のバイアホールを電気的に接続する外層側の導電パターンは、スルーホールから離れているので、はんだ時の熱的影響を殆ど受けず、基材から剥離したり断線したりすることがない。   In the third invention, since the conductive pattern of the inner layer that electrically connects the first through hole and the first via hole is sandwiched between the layers of the base material, it is deformed or disconnected by the heat of the lead-free solder. There is no. Similarly, since the conductive pattern of the inner layer that electrically connects the second through hole and the second via hole is sandwiched between the layers of the base material, it is not deformed or disconnected by the heat of lead-free solder. Therefore, the second through hole and the second via hole can be reliably connected. Since the conductive pattern on the outer layer side that electrically connects the first and second via holes is separated from the through hole, the conductive pattern is hardly affected by heat during soldering, and is peeled off or disconnected from the base material. There is nothing.

第4の発明においては、第1、第2または第3の発明に係るプリント基板を備えているので、導電パターンの断線による不良品の発生がなく電子機器の信頼性を向上させることができる。電子機器としては、テレビジョン受像器、パーソナルコンピュータ、測定装置等の各種電子機器を挙げることができる。   In the fourth invention, since the printed circuit board according to the first, second, or third invention is provided, there is no generation of a defective product due to disconnection of the conductive pattern, and the reliability of the electronic device can be improved. Examples of the electronic device include various electronic devices such as a television receiver, a personal computer, and a measuring device.

以下、本発明を図面に示す実施の形態に基づいて詳細に説明する。
図1は本発明に係るプリント基板の第1の実施の形態を示す電子部品を実装した状態の要部の断面図である。同図において、21は電極4を有する挿入型電子部品3が実装されたプリント基板である。
Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.
FIG. 1 is a cross-sectional view of a main part in a state where an electronic component showing a first embodiment of a printed circuit board according to the present invention is mounted. In the figure, 21 is a printed circuit board on which an insertion type electronic component 3 having an electrode 4 is mounted.

前記プリント基板21は、周知のサブトラクティブ法によって製作された4層構造の多層プリント基板で構成されることにより、絶縁基材6と、この絶縁基材6の表面に形成された第1層の導電パターン23(23A,23B)と、絶縁基材6の内部に形成された第2、第3層の導電パターン24(24A〜24C)、25(25〜25C)と、絶縁基材6の裏面に形成された第4層の導電パターン26(26A〜26C)と、絶縁基板6の表裏面に形成されたソルダーレジスト13,14等で構成されている。   The printed circuit board 21 is composed of a multilayer printed circuit board having a four-layer structure manufactured by a known subtractive method, so that the insulating base 6 and the first layer formed on the surface of the insulating base 6 are formed. Conductive pattern 23 (23A, 23B), second and third layer conductive patterns 24 (24A to 24C) and 25 (25 to 25C) formed inside insulating base 6, and back surface of insulating base 6 The conductive pattern 26 (26A to 26C) of the fourth layer formed on the front surface and the solder resists 13 and 14 formed on the front and back surfaces of the insulating substrate 6 are formed.

前記第1層の導電パターン23A,23Bは、それぞれ絶縁基材6の表面側に露呈して表面側のランドを形成している(以下、表面側ランドまたは外層パターンともいう)。前記第2層の導電パターン24A〜24Cは、それぞれ例えばグランド回路を形成している(以下、内層パターンともいう)。前記第3層の導電パターン25A〜25Cは、それぞれ例えば電源回路を形成している(以下、内層パターンともいう)。前記第4層の導電パターン26A,26Bは、それぞれ絶縁基板6の裏面側に露呈して裏面側のランド(以下、裏面側ランドという)を形成している。導電パターン26Cは、外層パターンを形成しており、前記ソルダーレジスト14によって被覆されている。   The conductive patterns 23A and 23B of the first layer are exposed on the surface side of the insulating base 6 to form surface-side lands (hereinafter also referred to as surface-side lands or outer layer patterns). Each of the second layer conductive patterns 24A to 24C forms, for example, a ground circuit (hereinafter also referred to as an inner layer pattern). Each of the third layer conductive patterns 25A to 25C forms, for example, a power circuit (hereinafter also referred to as an inner layer pattern). The conductive patterns 26A and 26B of the fourth layer are exposed on the back side of the insulating substrate 6 to form lands on the back side (hereinafter referred to as back side lands). The conductive pattern 26 </ b> C forms an outer layer pattern and is covered with the solder resist 14.

前記絶縁基材6は、クラフト紙やポリエステル繊維等にエポキシ樹脂、フェノール樹脂等を含浸させた後、溶剤を乾燥させて形成した3枚のプリプレグに銅箔を貼り付けてエッチング処理し第1〜第4の導電パターン23〜26を形成した後、これらのプリプレグを積層して熱プレスにより接合することにより形成されている。   The insulating substrate 6 is formed by impregnating kraft paper, polyester fiber, etc. with epoxy resin, phenol resin, etc., and then drying the solvent to attach a copper foil to the three prepregs to perform etching treatment. After the fourth conductive patterns 23 to 26 are formed, these prepregs are stacked and bonded by hot pressing.

前記スルーホール30は、前記絶縁基材6、表面側ランド23A、内層パターン25Bおよび裏面側ランド26Aを貫通する貫通穴からなり、スルーホールめっきされることにより内壁および絶縁基材6の表裏面に銅箔からなる導電体33,33a,33bが形成されている。導電体33,33a,33bは、前記表面側ランド23Aと、前記裏面側ランド26Aと内層パターン25Bを電気的に接続している。   The through hole 30 includes a through hole that penetrates the insulating base material 6, the front surface land 23 </ b> A, the inner layer pattern 25 </ b> B, and the back surface land 26 </ b> A, and is plated on the inner wall and the front and back surfaces of the insulating base material 6. Conductors 33, 33a and 33b made of copper foil are formed. The conductors 33, 33a, and 33b electrically connect the front surface side land 23A, the back surface side land 26A, and the inner layer pattern 25B.

前記バイアホール31は、前記絶縁基材6、表面側ランド23B、内層パターン25Bおよび裏面側ランド26Bを貫通する貫通穴からなり、同じくスルーホールめっきされることにより内壁および絶縁基材6の表裏面に銅箔からなる導電体34が形成されている。導電体34は、表面側ランド23Bと、裏面側ランド26Bと内層パターン25Bを電気的に接続している。このため、バイアホール31と前記スルーホール30は、前記内層パターン25Bを介して電気的に接続されている。なお、バイアホール31は、導電パターンの電気的層間接続を図るために形成されるものであって、挿入型電子部品3の実装孔としては用いられないため、バイアホール部の表面側ランド23Bと裏面側ランド26Bは、ソルダーレジスト13,14に覆われていてもいなくてもかまわない。   The via hole 31 includes a through-hole penetrating the insulating base material 6, the front side land 23 </ b> B, the inner layer pattern 25 </ b> B and the back side land 26 </ b> B. A conductor 34 made of copper foil is formed. The conductor 34 electrically connects the front surface side land 23B, the back surface side land 26B, and the inner layer pattern 25B. Therefore, the via hole 31 and the through hole 30 are electrically connected through the inner layer pattern 25B. The via hole 31 is formed in order to connect the electrical layers of the conductive pattern, and is not used as a mounting hole for the insertion type electronic component 3. The back surface land 26B may or may not be covered with the solder resists 13 and 14.

前記挿入型電子部品3は、電極4を備えた電子部品、例えばコネクタで構成されている。電極4は、スルーホール30に挿通され無鉛はんだ5によってスルーホール30に電気的および機械的に接続されている。このため、電極4は、無鉛はんだ5、導電体33、内層パターン25Bおよび導電体34を介して表面側ランド23A,23Bと裏面側ランド26A,26Bおよび外層パターン26Cにそれぞれ電気的に接続されている。無鉛はんだ5としては、Sn−Zn系、Sn−Ag系、Sn−Cu系等の無鉛はんだが用いられる。   The insertion-type electronic component 3 is composed of an electronic component including an electrode 4, for example, a connector. The electrode 4 is inserted into the through hole 30 and electrically and mechanically connected to the through hole 30 by lead-free solder 5. Therefore, the electrode 4 is electrically connected to the front side lands 23A, 23B, the back side lands 26A, 26B, and the outer layer pattern 26C via the lead-free solder 5, the conductor 33, the inner layer pattern 25B, and the conductor 34, respectively. Yes. As the lead-free solder 5, lead-free solders such as Sn—Zn, Sn—Ag, and Sn—Cu are used.

このように本発明に係るプリント基板21は、挿入型の電子部品3の電極4と表面側ランド23Aと裏面側ランド26Aを電気的に接続するスルーホール30と、表面側ランド23Bと裏面側ランド26Bを電気的に接続するバイアホール31をプリント基板21に形成し、このバイアホール31を裏面側ランド26Bを介して外層パターン26Cに電気的に接続するとともに、スルーホール30とバイアホール31を内層パターン25Bによって電気的に接続したものである。   As described above, the printed circuit board 21 according to the present invention includes the through hole 30 that electrically connects the electrode 4 of the insertion-type electronic component 3, the front surface land 23A, and the rear surface land 26A, and the front surface land 23B and the rear surface land. A via hole 31 for electrically connecting 26B is formed in the printed circuit board 21, and the via hole 31 is electrically connected to the outer layer pattern 26C through the backside land 26B, and the through hole 30 and the via hole 31 are connected to the inner layer. The pattern 25B is electrically connected.

このような構造からなるプリント基板21によれば、無鉛はんだ5による挿入型電子部品3の実装時にスルーホール30部におけるランド23A,26Aの剥離や導電体33の壁剥離による影響を受けず、信頼性の高いプリント基板を得ることができる。すなわち、電子部品3の電極4をスルーホール30に挿通して無鉛はんだ5によりスルーホール30の導電体30に固定する際、無鉛はんだ5による熱応力によってスルーホール30のコーナー部の導電体33が絶縁基材6から剥離したり、導電体33の基材表面を覆っているランド部33a,33bが絶縁基材6から剥離するおそれがある。一方、バイアホール31には挿入型電子部品が実装されないため、無鉛はんだ5も充填されることはない。このため、導電体34が絶縁基材6から剥離したり、バイアホール31を取り囲んでいる表面側ランド23Bと裏面側ランド26Bが絶縁基材6から剥離したりすることがない。   According to the printed circuit board 21 having such a structure, when the insertion type electronic component 3 is mounted by the lead-free solder 5, the printed circuit board 21 is not affected by the peeling of the lands 23A and 26A in the through-hole 30 part and the peeling of the wall of the conductor 33. A high-performance printed circuit board can be obtained. That is, when the electrode 4 of the electronic component 3 is inserted into the through hole 30 and fixed to the conductor 30 of the through hole 30 with the lead-free solder 5, the conductor 33 at the corner of the through hole 30 is caused by the thermal stress due to the lead-free solder 5. There is a possibility that the land portions 33 a and 33 b covering the surface of the base material of the conductor 33 may be peeled off from the insulating base material 6. On the other hand, since no insertion type electronic component is mounted in the via hole 31, the lead-free solder 5 is not filled. For this reason, the conductor 34 does not peel from the insulating base 6, and the front surface land 23 </ b> B and the back surface land 26 </ b> B surrounding the via hole 31 do not peel from the insulating base 6.

また、表面側ランド23A,23B、裏面側ランド26A,26B、外層パターン26C、導電体33および内層パターン25Bは通常同一の金属材料どうしの接合であるため、熱応力によって分離するおそれはない。さらに、内層パターン25Bは、絶縁基材6を構成するプリプレグ間に挟まれているので、無鉛はんだ5による熱応力によって変形したり断線することがない。したがって、仮にスルーホール30の導電体33が絶縁基材6から剥離したり、導電体33のランド部分33a,33bが絶縁基材6の表裏面から剥離したとしても、表面側ランド23A、裏面側ランド26Aと導電体33との接合部、導電体33,34と内層パターン25Bとの接合部、表面側ランド23B、裏面側ランド26Bと導電体34との接合部には何ら悪影響を及ぼすことがない。それ故、電極4をスルーホール30の導電体33、内層パターン25Bおよびバイアホール31の導電体34を介して表面側ランド23Bと裏面側ランド26Bに対してそれぞれ確実に接続することができ、信頼性の高いプリント基板21を提供することができる。   Further, since the front-side lands 23A and 23B, the back-side lands 26A and 26B, the outer layer pattern 26C, the conductor 33, and the inner layer pattern 25B are usually joined by the same metal material, there is no possibility of separation due to thermal stress. Furthermore, since the inner layer pattern 25B is sandwiched between the prepregs constituting the insulating base 6, the inner layer pattern 25B is not deformed or disconnected by the thermal stress caused by the lead-free solder 5. Therefore, even if the conductor 33 of the through hole 30 is peeled off from the insulating base 6 or the land portions 33a and 33b of the conductor 33 are peeled off from the front and back surfaces of the insulating base 6, the front side land 23A and the back side It may adversely affect the junction between the land 26A and the conductor 33, the junction between the conductors 33 and 34 and the inner layer pattern 25B, the front-side land 23B, and the junction between the back-side land 26B and the conductor 34. Absent. Therefore, the electrode 4 can be reliably connected to the front surface land 23B and the rear surface land 26B via the conductor 33 of the through hole 30, the inner layer pattern 25B, and the conductor 34 of the via hole 31, respectively. A highly flexible printed circuit board 21 can be provided.

また、表面側ランド23Aと裏面側ランド26Aを上記した特許文献1のようにオーバーレジストする必要がないので、ソルダーレジスト13,14の印刷精度を高くする必要もなく、外層パターンの引き易さや、製造工程の精度に左右されない品質の維持が可能である。   Further, since it is not necessary to over-resist the front-side land 23A and the back-side land 26A as in Patent Document 1 described above, it is not necessary to increase the printing accuracy of the solder resists 13 and 14, and the ease of drawing the outer layer pattern, It is possible to maintain quality independent of the accuracy of the manufacturing process.

また、このようなプリント基板21をテレビジョン受像器、パーソナルコンピュータ等の各種電子機器に組み込めば、信頼性の高い電子機器を提供することができる。   Further, by incorporating such a printed circuit board 21 into various electronic devices such as a television receiver and a personal computer, a highly reliable electronic device can be provided.

図2は本発明の第2の実施の形態を示すプリント基板の要部の断面図である。
なお、図1に示した実施の形態と同一部品、部分については同一符号をもって示し、その説明を適宜省略する。
同図において、プリント基板51は、4層構造の多層プリント基板で構成されることにより、絶縁基材6と、この絶縁基材6の表面に形成された第1層の導電パターン23A〜23Cと、絶縁基材6の内部に形成された第2、第3層の導電パターン24A〜24D,25A〜25D(以下、内層パターンともいう)と、絶縁基材6の裏面に形成された第4層の導電パターン26A〜26D(以下、外層パターンまたは裏面側ランドともいう)と、絶縁基板6の表裏面に形成されたソルダーレジスト13,14等で構成されている。また、プリント基板51には、第1、第2の挿入型電子部品3A,3Bが実装される第1、第2のスルーホール30A,30Bと、1つのバイアホール31が形成されている。
FIG. 2 is a cross-sectional view of a principal part of a printed circuit board showing a second embodiment of the present invention.
The same parts and portions as those in the embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
In the figure, a printed circuit board 51 is constituted by a multilayer printed circuit board having a four-layer structure, whereby an insulating base 6 and first-layer conductive patterns 23A to 23C formed on the surface of the insulating base 6 are shown. The second and third layers of conductive patterns 24A to 24D and 25A to 25D (hereinafter also referred to as inner layer patterns) formed inside the insulating base 6 and the fourth layer formed on the back surface of the insulating base 6 Conductive patterns 26 </ b> A to 26 </ b> D (hereinafter also referred to as outer layer patterns or backside lands), solder resists 13 and 14 formed on the front and back surfaces of the insulating substrate 6, and the like. The printed circuit board 51 has first and second through holes 30A and 30B on which the first and second insertion-type electronic components 3A and 3B are mounted, and one via hole 31.

前記第1層の導電パターン23A,23B,23Cと第4層の導電パターン26A,26B,26Dは、それぞれ絶縁機材6の表裏面に露呈して表面側と裏面側のランドを形成している(以下、これらの導電パターンをランドともいう)を形成している。導電パターン26Cは、裏面側の外層パターンを形成しており、ソルダーレジスト14によって被覆されている。   The first-layer conductive patterns 23A, 23B, and 23C and the fourth-layer conductive patterns 26A, 26B, and 26D are exposed on the front and back surfaces of the insulating material 6 to form lands on the front and back sides, respectively ( Hereinafter, these conductive patterns are also referred to as lands). The conductive pattern 26 </ b> C forms an outer layer pattern on the back surface side and is covered with the solder resist 14.

前記内層パターン25Aは、第1のスルーホール30Aと第2のスルーホール30Bを電気的に接続している。内層パターン25Bは、第2のスルーホール30Bとバイアホール31を電気的に接続している。第1のスルーホール30Aは、表面側のランド23Aと裏面側のランド26Aを電気的に接続している。第2のスルーホール30Bは、表面側のランド23Cと裏面側のランド26Dを電気的に接続している。バイアホール31は、表面側のランド23Bと裏面側のランド26Bを電気的に接続している。   The inner layer pattern 25A electrically connects the first through hole 30A and the second through hole 30B. The inner layer pattern 25B electrically connects the second through hole 30B and the via hole 31. The first through hole 30A electrically connects the land 23A on the front surface side and the land 26A on the back surface side. The second through hole 30B electrically connects the land 23C on the front surface side and the land 26D on the back surface side. The via hole 31 electrically connects the land 23B on the front surface side and the land 26B on the back surface side.

前記第1、第2の挿入型電子部品3A,3Bの電極4は、第1、第2のスルーホール30A,30Bにそれぞれ挿入され、無鉛はんだ5によって各スルーホール30A,30Bの導電体33に電気的に接続されている。   The electrodes 4 of the first and second insertion-type electronic components 3A and 3B are inserted into the first and second through holes 30A and 30B, respectively, and are lead-free solder 5 to the conductors 33 of the through holes 30A and 30B. Electrically connected.

このような構造からなるプリント基板51においても、無鉛はんだ5による挿入型電子部品3A,3Bの実装時に第1、第2のスルーホール30A,30B部におけるランド剥離や壁剥離による影響を受けず、信頼性の高いプリント基板を得ることができる。すなわち、各電子部品3A,3Bの電極4を第1、第2のスルーホール30A,30Bにそれぞれ挿通して無鉛はんだ5により第1、第2のスルーホール30A,30Bの内壁に固定する際に、無鉛はんだ5による熱応力によって第1、第2のスルーホール30A,30Bのコーナー部分の導電体33が絶縁基材6から剥離したり、導電体33の基材表面を覆っているランド部33a,33bが絶縁基材6から剥離するおそれがある。一方、第1、第2のスルーホール30A,30Bの導電体33と、内層パターン25Aは同一金属材料によって形成されて互いに接合されており、また内層パターン25Aは絶縁基材6を構成するプリプレグ間に挟まれているので、無鉛はんだ5による熱応力によって変形したり断線することがない。したがって、仮に第1、第2のスルーホール30A,30Bの導電体33が絶縁基材6から剥離したり、ランド部分33a,33bが絶縁基材6の表裏面から剥離したとしても、第1、第2のスルーホール30A,30Bの導電体33と内層パターン25Aとの接合部が剥離することはない。   Even in the printed circuit board 51 having such a structure, when the insertion type electronic components 3A and 3B are mounted by the lead-free solder 5, the first and second through holes 30A and 30B are not affected by land peeling or wall peeling. A highly reliable printed circuit board can be obtained. That is, when the electrodes 4 of the respective electronic components 3A and 3B are respectively inserted into the first and second through holes 30A and 30B and fixed to the inner walls of the first and second through holes 30A and 30B by the lead-free solder 5. The conductor 33 at the corners of the first and second through holes 30A and 30B is peeled off from the insulating base material 6 by the thermal stress caused by the lead-free solder 5 or the land portion 33a covering the base material surface of the conductor 33. , 33b may be peeled off from the insulating substrate 6. On the other hand, the conductor 33 of the first and second through holes 30A and 30B and the inner layer pattern 25A are formed of the same metal material and joined to each other, and the inner layer pattern 25A is between the prepregs constituting the insulating substrate 6. Therefore, the lead-free solder 5 is not deformed or disconnected by thermal stress. Therefore, even if the conductors 33 of the first and second through holes 30A and 30B are peeled off from the insulating base 6 or the land portions 33a and 33b are peeled off from the front and back surfaces of the insulating base 6, The joint portion between the conductor 33 of the second through holes 30A and 30B and the inner layer pattern 25A will not peel off.

また、第1のスルーホール30Aの導電体33とバイアホール31の導電体34とは、同じく同一金属材料からなる内層パターン25Bを介して電気的に接続されており、しかも内層パターン25Bは絶縁基材6を構成するプリプレグ間に挟まれているので、無鉛はんだ5による熱応力によって変形したり断線することがない。したがって、仮に第2のスルーホール30Bの導電体33が絶縁基材6から剥離したり、そのランド部分33a,33bが絶縁基材6の表裏面から剥離した場合でも、第2のスルーホール30Bの導電体33と内層パターン25Aとの接合部が熱応力によって剥離することはない。   The conductor 33 of the first through hole 30A and the conductor 34 of the via hole 31 are electrically connected through an inner layer pattern 25B made of the same metal material, and the inner layer pattern 25B is an insulating group. Since it is sandwiched between the prepregs constituting the material 6, it is not deformed or disconnected by thermal stress caused by the lead-free solder 5. Therefore, even if the conductor 33 of the second through hole 30B is peeled off from the insulating base 6 or the land portions 33a and 33b are peeled off from the front and back surfaces of the insulating base 6, the second through hole 30B The joint portion between the conductor 33 and the inner layer pattern 25A is not peeled off due to thermal stress.

図3は本発明の第3の実施の形態を示すプリント基板の要部の断面図である。
同図において、プリント基板70は、4層構造の多層プリント基板で構成されることにより、絶縁基材6と、この絶縁基材6の表面に形成された第1層の導電パターン23A〜23D(以下、外層パターンまたは外層ランドともいう)と、絶縁基材6の内部に形成された第2、第3層の導電パターン24A〜24E,25A〜25E(以下、内層パターンともいう)と、絶縁基材6の裏面に形成された第4層の導電パターン26A〜26E(以下、外層パターンまたは外層ランドともいう)と、絶縁基板6の表裏面に形成されたソルダーレジスト13,14等で構成されている。また、プリント基板70には、第1、第2の挿入型電子部品3A,3Bが実装される第1、第2のスルーホール30A,30Bと、第1、第2のバイアホール31A,31Bが形成されている。第1、第2のバイアホール31A,31Bは第1、第2のスルーホール30A,30B間に設けられている。
FIG. 3 is a cross-sectional view of a principal part of a printed circuit board showing a third embodiment of the present invention.
In the figure, a printed circuit board 70 is composed of a multilayer printed circuit board having a four-layer structure, whereby an insulating base 6 and first-layer conductive patterns 23A to 23D (formed on the surface of the insulating base 6). Hereinafter, also referred to as an outer layer pattern or an outer layer land), second and third conductive patterns 24A to 24E and 25A to 25E (hereinafter also referred to as inner layer patterns) formed inside the insulating base 6, and an insulating group It is composed of fourth-layer conductive patterns 26 </ b> A to 26 </ b> E (hereinafter also referred to as outer layer patterns or outer layer lands) formed on the back surface of the material 6 and solder resists 13, 14 formed on the front and back surfaces of the insulating substrate 6. Yes. The printed circuit board 70 includes first and second through holes 30A and 30B on which the first and second insertion-type electronic components 3A and 3B are mounted, and first and second via holes 31A and 31B. Is formed. The first and second via holes 31A and 31B are provided between the first and second through holes 30A and 30B.

前記第1層の導電パターン23A〜23Dは、第1、第2のスルーホール30A,30Bと第1、第2のバイアホール31A,31Bを取り囲む表面側ランドを形成している。内層パターン25Bは、第1のスルーホール30Aと第1のバイアホール31Aを電気的に接続している。内層パターン25Dは、第2のスルーホール30Bと第2のバイアホール31Bを電気的に接続している。   The conductive patterns 23A to 23D of the first layer form surface-side lands surrounding the first and second through holes 30A and 30B and the first and second via holes 31A and 31B. The inner layer pattern 25B electrically connects the first through hole 30A and the first via hole 31A. The inner layer pattern 25D electrically connects the second through hole 30B and the second via hole 31B.

前記第4層の導電パターン26A,26B,26D,26Eは、第1、第2のスルーホール30A,30Bと第1、第2のバイアホール31A,31Bを取り囲む裏面側ランドを形成している。導電パターン26Cは、第1、第2のバイアホール31A,31Bを裏面側ランド26B,26Dを介して電気的に接続している。   The fourth layer conductive patterns 26A, 26B, 26D, and 26E form backside lands that surround the first and second through holes 30A and 30B and the first and second via holes 31A and 31B. The conductive pattern 26C electrically connects the first and second via holes 31A and 31B via the backside lands 26B and 26D.

前記第1のスルーホール30Aは、表面側ランド23Aと裏面側ランド26Aを電気的に接続している。第2のスルーホール30Bは、表面側ランド23Dと裏面側ランド26Eを電気的に接続している。第1のバイアホール31Aは、表面側ランド23Bと裏面側ランド26Bを電気的に接続している。第2のバイアホール31Bは、表面側ランド23Cと裏面側ランド26Dを電気的に接続している。   The first through hole 30A electrically connects the front side land 23A and the back side land 26A. The second through hole 30B electrically connects the front surface side land 23D and the back surface side land 26E. The first via hole 31A electrically connects the front surface side land 23B and the back surface side land 26B. The second via hole 31B electrically connects the front surface land 23C and the rear surface land 26D.

前記第1、第2の挿入型電子部品3A,3Bの電極4は、第1、第2のスルーホール30A,30Bにそれぞれ挿入され、無鉛はんだ5によって各スルーホール30A,30Bに電気的に接続されている。   The electrodes 4 of the first and second insertion-type electronic components 3A and 3B are inserted into the first and second through holes 30A and 30B, respectively, and are electrically connected to the through holes 30A and 30B by lead-free solder 5. Has been.

このような構造においても、第1の挿入型電子部品3Aを無鉛はんだ5によって第1のスルーホール30Aにはんだ付けする際、上記した実施の形態と同様に、第1のスルーホール30A、第1のバイアホール31Aと内層ランド25Bとの接合部が熱応力によって剥離することはない。   Even in such a structure, when the first insertion type electronic component 3A is soldered to the first through hole 30A by the lead-free solder 5, the first through hole 30A, the first The junction between the via hole 31A and the inner land 25B is not peeled off due to thermal stress.

また、第2の挿入型電子部品3Bを無鉛はんだ5によって第2のスルーホール30Bにはんだ付けする際も、第2のスルーホール30B、第2のバイアホール31Bと内層ランド25Dとの接合部が熱応力によって剥離することはない。   Further, when the second insertion type electronic component 3B is soldered to the second through hole 30B with the lead-free solder 5, the joint portion between the second through hole 30B, the second via hole 31B, and the inner layer land 25D is also formed. It does not peel off due to thermal stress.

第1、第2のバイアホール31A,31B間を電気的に接続する導電パターン26Cについては、裏面側の外層パターンを形成しているため、第1、第2の挿入型電子部品3A、3Bを第1、第2のスルーホール30A,30Bにはんだ付けする際の熱応力を受けると、絶縁基材6から剥離するおそれがある。しかし、第1、第2のバイアホール31A,31Bは第1、第2のスルーホール30A,30B間に設けられ、裏面側導電パターン26Cが第1、第2のスルーホール30A,30Bから遠く離れているので、熱応力による影響が少なく、絶縁基材6から剥離することはない。したがって、本実施の形態においてもリフトオフ現象により内層パターン25B,25Dが断線したり、内層パターン25B,25Dと第1、第2のスルーホール30A,30B、第1、第2のバイアホール31A,31Bとの接合部が剥離したりするのを未然に防止することができ、信頼性の高いプリント基板70を提供することができる。   For the conductive pattern 26C that electrically connects the first and second via holes 31A and 31B, since the outer layer pattern on the back side is formed, the first and second insertion-type electronic components 3A and 3B are If thermal stress is applied when soldering to the first and second through holes 30A and 30B, the insulating base 6 may be peeled off. However, the first and second via holes 31A and 31B are provided between the first and second through holes 30A and 30B, and the back side conductive pattern 26C is far from the first and second through holes 30A and 30B. Therefore, there is little influence by thermal stress and it does not peel from the insulating base material 6. Therefore, also in the present embodiment, the inner layer patterns 25B and 25D are disconnected due to the lift-off phenomenon, or the inner layer patterns 25B and 25D and the first and second through holes 30A and 30B, and the first and second via holes 31A and 31B. It is possible to prevent the bonded portion from being peeled off, and to provide a highly reliable printed circuit board 70.

なお、図2および図3に示した実施の形態においては、第1、第2のスルーホール30A,30Bに対して異なった電子部品3A,3Bをそれぞれ実装する例を示したが、本発明はこれに何ら限定されるものではなく、1つの電子部品の各電極を第1、第2のスルーホール30A,30Bに対してそれぞれ電気的に接続するものであってもよい。   In the embodiment shown in FIG. 2 and FIG. 3, the example in which different electronic components 3A and 3B are respectively mounted on the first and second through holes 30A and 30B is shown. The present invention is not limited to this, and each electrode of one electronic component may be electrically connected to the first and second through holes 30A and 30B.

本発明は4層構造の多層基板に適用した例を示したが、これに限らずN(N≧3)層以上の多層基板であればよく、また部分的な多層基板にも適用することができる。さらに本発明は、IHVやP&SVHなどのビルドアップ基板にも適用することが可能である。   Although the present invention has been shown as an example applied to a multilayer substrate having a four-layer structure, the present invention is not limited to this, and any multilayer substrate having N (N ≧ 3) layers or more may be used. it can. Furthermore, the present invention can also be applied to build-up substrates such as IHV and P & SVH.

本発明に係るプリント基板の第1の実施の形態を示す挿入型電子部品を実装した状態を示す要部の断面図である。It is sectional drawing of the principal part which shows the state which mounted the insertion type electronic component which shows 1st Embodiment of the printed circuit board which concerns on this invention. 本発明に係るプリント基板の第2の実施の形態を示す挿入型電子部品を実装した状態を示す要部の断面図である。It is sectional drawing of the principal part which shows the state which mounted the insertion type electronic component which shows 2nd Embodiment of the printed circuit board which concerns on this invention. 本発明に係るプリント基板の第3の実施の形態を示す挿入型電子部品を実装した状態を示す要部の断面図である。It is sectional drawing of the principal part which shows the state which mounted the insertion type electronic component which shows 3rd Embodiment of the printed circuit board which concerns on this invention. プリント基板の従来例を示す要部の断面図である。It is sectional drawing of the principal part which shows the prior art example of a printed circuit board. プリント基板の他の従来例を示す要部の断面図である。It is sectional drawing of the principal part which shows the other conventional example of a printed circuit board.

符号の説明Explanation of symbols

3,3A,3B…挿入型電子部品、4…電極、5…無鉛はんだ、6…絶縁基材、13,14…ソルダーレジスト、23A〜23D…第1層の導電パターン、24A〜24E…第2層の導電パターン、25A〜25E…第3層の導電パターン、26A〜26E…第4層の導電パターン、30…スルーホール、30A…第1のスルーホール、30B…第2のスルーホール、31…バイアホール、31A…第1のバイアホール、31B…第2のバイアホール、33,34…導電体、51,70…プリント基板。
3, 3A, 3B ... insertion type electronic component, 4 ... electrode, 5 ... lead-free solder, 6 ... insulating base material, 13,14 ... solder resist, 23A-23D ... first layer conductive pattern, 24A-24E ... second Layer conductive pattern, 25A-25E ... third layer conductive pattern, 26A-26E ... fourth layer conductive pattern, 30 ... through hole, 30A ... first through hole, 30B ... second through hole, 31 ... Via hole, 31A ... first via hole, 31B ... second via hole, 33, 34 ... conductor, 51, 70 ... printed circuit board.

Claims (4)

絶縁基材の表裏面と内部にそれぞれ形成された少なくとも3層の導電パターンと、
基材表裏面側の導電パターンを覆い保護するソルダーレジストと、
前記絶縁基材に形成され基材表裏面側の導電パターンと基材内部側の導電パターンとを電気的に接続する少なくとも第1のスルーホールと、
電極が前記第1のスルーホールに挿入され無鉛はんだによって電気的に接続された挿入型電子部品と、
基材内部側の導電パターンを介して前記第1のスルーホールに電気的に接続され、かつ基材表面側の導電パターンと基材裏面側の導電パターンを電気的に接続する少なくとも第1のバイアホールと、
を備えたことを特徴とするプリント基板。
At least three layers of conductive patterns respectively formed on the front and back surfaces and inside of the insulating substrate;
A solder resist that covers and protects the conductive pattern on the front and back surfaces of the substrate;
At least a first through hole that is formed on the insulating substrate and electrically connects the conductive pattern on the front and back surfaces of the substrate and the conductive pattern on the inner side of the substrate;
An insertion-type electronic component in which an electrode is inserted into the first through hole and electrically connected by lead-free solder;
At least a first via that is electrically connected to the first through-hole via a conductive pattern on the inside of the substrate and that electrically connects the conductive pattern on the surface of the substrate and the conductive pattern on the back of the substrate. The hall,
A printed circuit board comprising:
さらに前記絶縁基材に形成され基材表裏面側の導電パターンと基材内部側の導電パターンとを電気的に接続する第2のスルーホールを備え、
前記第1、第2のスルーホールを基材内部側の導電パターンを介して電気的に接続するとともに、前記第2のスルーホールに挿入型電子部品の電極を挿入して無鉛はんだにより電気的に接続したことを特徴とする請求項1記載のプリント基板。
Furthermore, a second through hole formed on the insulating base material for electrically connecting the conductive pattern on the front and back surfaces of the base material and the conductive pattern on the inner side of the base material is provided.
The first and second through holes are electrically connected through a conductive pattern on the inside of the substrate, and an electrode of an insertion type electronic component is inserted into the second through hole to electrically connect with lead-free solder. The printed circuit board according to claim 1, wherein the printed circuit board is connected.
さらに前記絶縁基材に形成され基材表裏面側の導電パターンと基材内部側の導電パターンとを電気的に接続する第2のスルーホールおよび第2のバイアホールを備え、
前記第2のスルーホールに挿入型電子部品の電極を挿入して無鉛はんだにより電気的に接続し、
前記第2のスルーホールと前記第2のバイアホールを基材内部側の導電パターンによって電気的に接続し、
前記第1のバイアホールと前記第2のバイアホールを基材表面側または基材裏面側の導電パターンを介して電気的に接続したことを特徴とする請求項1記載のプリント基板。
Furthermore, a second through hole and a second via hole that are formed on the insulating base material and electrically connect the conductive pattern on the front and back sides of the base material and the conductive pattern on the inner side of the base material,
An electrode of an insertion type electronic component is inserted into the second through hole and electrically connected by lead-free solder;
Electrically connecting the second through hole and the second via hole by a conductive pattern inside the substrate;
The printed circuit board according to claim 1, wherein the first via hole and the second via hole are electrically connected through a conductive pattern on a substrate surface side or a substrate back surface side.
請求項1,2または3記載のプリント基板を備えたことを特徴とする電子機器。
An electronic apparatus comprising the printed circuit board according to claim 1.
JP2004379062A 2004-12-28 2004-12-28 Printed circuit board and electronic apparatus Pending JP2006186149A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004379062A JP2006186149A (en) 2004-12-28 2004-12-28 Printed circuit board and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004379062A JP2006186149A (en) 2004-12-28 2004-12-28 Printed circuit board and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2006186149A true JP2006186149A (en) 2006-07-13

Family

ID=36739038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004379062A Pending JP2006186149A (en) 2004-12-28 2004-12-28 Printed circuit board and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2006186149A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206327A (en) * 2008-02-28 2009-09-10 Japan Radio Co Ltd Wiring structure and multilayer printed wiring board
KR101174315B1 (en) 2008-09-18 2012-08-16 알프스 덴키 가부시키가이샤 Electric component, structure for mounting the electric component, and method for mounting the electric component
JP2016018800A (en) * 2014-07-04 2016-02-01 株式会社日立製作所 Printed board
CN110753445A (en) * 2018-07-23 2020-02-04 株式会社电装 Electronic control unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206327A (en) * 2008-02-28 2009-09-10 Japan Radio Co Ltd Wiring structure and multilayer printed wiring board
KR101174315B1 (en) 2008-09-18 2012-08-16 알프스 덴키 가부시키가이샤 Electric component, structure for mounting the electric component, and method for mounting the electric component
JP2016018800A (en) * 2014-07-04 2016-02-01 株式会社日立製作所 Printed board
CN110753445A (en) * 2018-07-23 2020-02-04 株式会社电装 Electronic control unit

Similar Documents

Publication Publication Date Title
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
KR101103301B1 (en) A build-up printed circuit board with odd-layer and Manufacturing method of the same
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
JP2007073866A (en) Wiring board with built-in component
US8289728B2 (en) Interconnect board, printed circuit board unit, and method
TWI712346B (en) Multilayer circuit board and method of manufacturing the same
JP2007273654A (en) Flexible circuit board, method for manufacturing the same, and electronic component
KR20160099934A (en) Rigid-flexible printed circuit board and method for manufacturing the same
JP5118238B2 (en) Printed circuit board with improved corrosion resistance and yield
JP5066461B2 (en) Wiring structure and multilayer printed wiring board.
JP2007088058A (en) Multilayer substrate and method of manufacturing same
KR20160019297A (en) Printed circuit board and manufacturing method thereof
JP2006186149A (en) Printed circuit board and electronic apparatus
JP2007250609A (en) Wiring board
WO2015118951A1 (en) Resin multilayer substrate and component module
JP4705261B2 (en) Build-up multilayer printed wiring board
CN107889356B (en) Soft and hard composite circuit board
WO2023209902A1 (en) Component mounting substrate
JP2004327605A (en) Connection structure of printed circuit boards
KR101108816B1 (en) Multilayer printed circuit substrate and method of manufacturing the same
KR101044123B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
JP2011071560A (en) Manufacturing method of component built-in wiring board
JP2517315B2 (en) Electronic circuit package
KR101067063B1 (en) A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
KR20090130441A (en) Structure of high confidential rigid flexible pcb