JP2006180128A - Input/output switching circuit, and semiconductor integrated circuit device mounted with the same - Google Patents

Input/output switching circuit, and semiconductor integrated circuit device mounted with the same Download PDF

Info

Publication number
JP2006180128A
JP2006180128A JP2004370109A JP2004370109A JP2006180128A JP 2006180128 A JP2006180128 A JP 2006180128A JP 2004370109 A JP2004370109 A JP 2004370109A JP 2004370109 A JP2004370109 A JP 2004370109A JP 2006180128 A JP2006180128 A JP 2006180128A
Authority
JP
Japan
Prior art keywords
input
resistor
output
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004370109A
Other languages
Japanese (ja)
Other versions
JP4519630B2 (en
Inventor
Makoto Serizawa
良 芹澤
Takumi Kato
工 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004370109A priority Critical patent/JP4519630B2/en
Publication of JP2006180128A publication Critical patent/JP2006180128A/en
Application granted granted Critical
Publication of JP4519630B2 publication Critical patent/JP4519630B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an input/output switching circuit with a terminal for both input and output while suppressing deterioration in the characteristic of the circuit. <P>SOLUTION: A first selector 10 selects any of a plurality of signals externally inputted. A first operational amplifier OP 1 amplifies the signal selected by the first selector 10 at a prescribed amplification factor. An output signal from the first operational amplifier OP 1 is externally outputted from a first output terminal 32. A path is provided between the first output terminal 32 and a second selector 20. When a signal is inputted from the first output terminal 32, the first operational amplifier OP 1 is set to a high impedance state. A eighth resistor 34 functions as a termination resistor when the signal is inputted from the first output terminal 32. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、テレビやDVDレコーダなどのAV機器の入出力インタフェースに適用可能な入出力切換回路、それを搭載した半導体集積装置に関する。   The present invention relates to an input / output switching circuit applicable to an input / output interface of an AV device such as a television or a DVD recorder, and a semiconductor integrated device equipped with the input / output switching circuit.

DVDプレイヤ、DVDまたはHDDレコーダ、ゲーム機など、映像や音声の再生、記録を行うAV機器が普及してきている。これに伴い、テレビなどの視聴用機器に接続されるケーブルの数も増えてきている。そのような視聴用機器の前面や後面などには、外部機器からの入力用、および外部機器への出力用のケーブルを差し込むための端子が複数設けられることが多くなってきている。   AV devices that reproduce and record video and audio, such as DVD players, DVD or HDD recorders, and game machines, have become widespread. Accordingly, the number of cables connected to viewing devices such as televisions is increasing. In many cases, a plurality of terminals for inserting cables for input from an external device and for output to the external device are provided on the front and rear surfaces of such a viewing device.

特許文献1および特許文献2は、1つのビデオ端子を入出力で共用できるビデオ入出力回路を開示する。特許文献1の図1、2では、C−MOSアナログスイッチICからなるスイッチ3で、入力バッファ5と出力バッファ6とを選択的に切り替えることにより、1つのビデオ端子1を入力用と出力用とに切り替えて使用することを可能にしている。特許文献2の図1、図2でも、スイッチ14によって経路の切り替えを行っている。
特開2002−262129号公報 特開2004−104755号公報
Patent Documents 1 and 2 disclose video input / output circuits that can share one video terminal for input and output. In FIGS. 1 and 2 of Patent Document 1, a switch 3 including a C-MOS analog switch IC is used to selectively switch an input buffer 5 and an output buffer 6 so that one video terminal 1 is used for input and output. It is possible to switch to use. Also in FIGS. 1 and 2 of Patent Document 2, the path is switched by the switch 14.
JP 2002-262129 A JP 2004-104755 A

上記特許文献1、2に開示された回路では、1つの端子を入出力兼用にするため、入力の場合と出力の場合とで、スイッチを用いて経路を切り替えている。スイッチを用いると、信号特性を低下させる要因となる。特に、アナログスイッチを使用した場合、オン抵抗が大きくなる。   In the circuits disclosed in Patent Documents 1 and 2, since one terminal is used for both input and output, the path is switched using a switch in the case of input and in the case of output. If a switch is used, it becomes a factor which reduces a signal characteristic. In particular, when an analog switch is used, the on-resistance increases.

本発明はこうした状況に鑑みてなされたものであり、その目的は、特性悪化を抑制しながら入出力兼用の端子を設けることができる入出力切換回路、それを搭載した半導体集積装置を提供することにある。   The present invention has been made in view of such circumstances, and an object thereof is to provide an input / output switching circuit capable of providing an input / output terminal while suppressing deterioration in characteristics, and a semiconductor integrated device equipped with the input / output switching circuit. It is in.

上記課題を解決するために、本発明のある態様の入出力切換回路は、外部から入力される複数の信号を選択する選択回路と、選択回路の選択した信号を所定の増幅率で増幅する増幅回路と、増幅回路の出力信号を外部に出力する外部端子と、外部端子と選択回路の入力側とを繋ぐ経路と、を備える。外部端子から信号が入力される場合、増幅回路の出力側をハイインピーダンスに設定する。「所定の増幅率」は、1倍であってもよい。   In order to solve the above problems, an input / output switching circuit according to an aspect of the present invention includes a selection circuit that selects a plurality of externally input signals, and an amplification that amplifies the signals selected by the selection circuit at a predetermined amplification factor. A circuit, an external terminal for outputting an output signal of the amplifier circuit to the outside, and a path connecting the external terminal and the input side of the selection circuit. When a signal is input from an external terminal, the output side of the amplifier circuit is set to high impedance. The “predetermined amplification factor” may be 1.

この態様によると、増幅回路の状態を制御することにより、例えばスイッチなど、特性を悪化させやすい部材を使用しなくても、外部端子を入出力兼用のものとすることができる。   According to this aspect, by controlling the state of the amplifier circuit, the external terminal can be used for both input and output without using a member such as a switch that easily deteriorates characteristics.

増幅回路は、オペアンプと、それに接続された利得を設定するための抵抗と、を含んでもよい。抵抗は、外部端子から信号が入力される場合、終端抵抗として機能してもよい。この態様によると、外部端子を出力用に使用する場合、増幅回路の利得を設定するための抵抗を、外部端子を入力用に使用する場合、終端抵抗として転用することにより、部品数を抑えることができる。   The amplifier circuit may include an operational amplifier and a resistor connected to the operational amplifier for setting a gain. The resistor may function as a termination resistor when a signal is input from an external terminal. According to this aspect, when the external terminal is used for output, the resistance for setting the gain of the amplifier circuit is used, and when the external terminal is used for input, the number of parts is reduced by diverting it as a termination resistor. Can do.

本発明の別の態様もまた、入出力切換回路である。この入出力切換回路は、外部から入力される複数の信号を受ける第1外部入力端子群と、第1外部入力端子群から入力される複数の信号を選択する第1選択回路と、第1選択回路の選択した信号を所定の増幅率で増幅する第1増幅回路と、第1増幅回路の出力信号を外部に出力する第1外部出力端子と、外部から入力される複数の信号を受ける第2外部入力端子群と、第2外部入力端子群から入力される複数の信号を選択する第2選択回路と、第2選択回路の選択した信号を所定の増幅率で増幅する第2増幅回路と、第2増幅回路の出力信号を外部に出力する第2外部出力端子と、第1外部出力端子と第2選択回路の入力側とを繋ぐ経路と、を備える。第1外部出力端子から信号が入力される場合、第1増幅回路の出力側をハイインピーダンスに設定する。   Another embodiment of the present invention is also an input / output switching circuit. The input / output switching circuit includes a first external input terminal group that receives a plurality of externally input signals, a first selection circuit that selects a plurality of signals input from the first external input terminal group, and a first selection A first amplification circuit for amplifying a signal selected by the circuit at a predetermined amplification factor; a first external output terminal for outputting an output signal of the first amplification circuit to the outside; and a second for receiving a plurality of signals inputted from the outside An external input terminal group; a second selection circuit that selects a plurality of signals input from the second external input terminal group; a second amplification circuit that amplifies the signal selected by the second selection circuit at a predetermined amplification rate; A second external output terminal that outputs the output signal of the second amplifier circuit to the outside; and a path that connects the first external output terminal and the input side of the second selection circuit. When a signal is input from the first external output terminal, the output side of the first amplifier circuit is set to high impedance.

この態様によると、第1増幅回路の状態を制御することにより、例えばスイッチなど、特性を悪化させやすい部材を使用しなくても、第1外部出力端子を入力用としても使用することができる。   According to this aspect, by controlling the state of the first amplifier circuit, the first external output terminal can be used for input without using a member that easily deteriorates characteristics, such as a switch.

第1増幅回路は、オペアンプと、それに接続された利得を設定するための抵抗と、を含んでもよい。抵抗は、第1外部出力端子から信号が入力される場合、終端抵抗として機能してもよい。この態様によると、第1外部出力端子を入力用に使用する場合、第1増幅回路の利得を設定するための抵抗を、終端抵抗として転用することにより、部品数を抑えることができる。   The first amplifier circuit may include an operational amplifier and a resistor connected to the operational amplifier for setting a gain. The resistor may function as a termination resistor when a signal is input from the first external output terminal. According to this aspect, when the first external output terminal is used for input, the number of components can be suppressed by diverting the resistor for setting the gain of the first amplifier circuit as the termination resistor.

第2外部入力端子群と第2選択回路の入力側とを繋ぐ、各経路内に挿入される第1抵抗と、第1外部入力端子群と第1抵抗との間の各接続点と、所定の固定電位との間に挿入される第2抵抗と、をさらに備えてもよい。第1増幅回路は、オペアンプと、その出力端子からその入力端子への帰還経路に挿入された第3抵抗と、第3抵抗とオペアンプの入力端子との間の接続点と、所定の固定電位との間に挿入される第4抵抗と、を含んでもよい。第1抵抗と第3抵抗、および第2抵抗と第4抵抗とを対応させてもよい。「第1抵抗と第3抵抗、および第2抵抗と第4抵抗」の抵抗値を実質的に同一の値としてもよい。「所定の固定電位」は、グランド電位であってもよい。   A first resistor inserted in each path connecting the second external input terminal group and the input side of the second selection circuit, each connection point between the first external input terminal group and the first resistor, and a predetermined And a second resistor inserted between the first and second fixed potentials. The first amplifier circuit includes an operational amplifier, a third resistor inserted in a feedback path from its output terminal to its input terminal, a connection point between the third resistor and the input terminal of the operational amplifier, a predetermined fixed potential, A fourth resistor inserted between the first and second resistors. The first resistor and the third resistor, and the second resistor and the fourth resistor may be associated with each other. The resistance values of “the first resistor and the third resistor, and the second resistor and the fourth resistor” may be substantially the same value. The “predetermined fixed potential” may be a ground potential.

この態様によると、第2外部入力端子群から信号を入力しても、第1外部出力端子から信号を入力しても、同様の特性で入力することができる。   According to this aspect, even if a signal is input from the second external input terminal group or a signal is input from the first external output terminal, it can be input with the same characteristics.

本発明のさらに別の態様は、半導体集積装置である。この装置は、入出力切換路回路と、ハイインピーダンスに設定するか否かを制御する制御部と、を備える。   Yet another embodiment of the present invention is a semiconductor integrated device. This device includes an input / output switching circuit and a control unit that controls whether or not to set the impedance to high impedance.

なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムなどの間で変換したものもまた、本発明の態様として有効である。   It should be noted that any combination of the above-described constituent elements and a representation obtained by converting the expression of the present invention between apparatuses, methods, systems, and the like are also effective as an aspect of the present invention.

本発明によれば、特性悪化を抑制しながら入出力兼用の端子を設けることができる。   According to the present invention, it is possible to provide an input / output terminal while suppressing deterioration of characteristics.

まず、本発明の概要を説明する。本発明は、複数の入力端子から入力される信号を選択して、出力端子から出力する入出力切換回路である。例えば、入出力切換回路は、次のように使用される。テレビなどのディスプレイに搭載され、その入力端子に、DVDプレイヤと接続するケーブル、ゲーム機と接続するケーブルが繋がれ、その出力端子に拡張スピーカと接続するケーブルが繋がれる。そして、その入出力切換回路は、DVDプレイヤの再生するオーディオ信号、およびゲーム機が再生するオーディオ信号を選択して、拡張スピーカに出力する。このように、複数の入力信号から所望の信号を選択して出力することができる。   First, the outline of the present invention will be described. The present invention is an input / output switching circuit that selects signals input from a plurality of input terminals and outputs the signals from an output terminal. For example, the input / output switching circuit is used as follows. It is mounted on a display such as a television, and its input terminal is connected to a cable connecting to a DVD player and a cable connecting to a game machine, and its output terminal is connected to a cable connecting to an expansion speaker. The input / output switching circuit selects an audio signal reproduced by the DVD player and an audio signal reproduced by the game machine, and outputs the selected audio signal to the extension speaker. In this way, a desired signal can be selected and output from a plurality of input signals.

(実施形態1)
図1は、実施形態1における入出力切換回路の構成を示す図である。本実施形態では、入出力切換回路を半導体集積回路100で構成した例を説明するが、集積回路化した形態に限るものではない。図1では、5つの入力端子12、14、16、22、24を備える。第1入力端子12、第2入力端子14、および第3入力端子16は、それぞれ第1抵抗R12、第2抵抗R14、第3抵抗R16を介して第1セレクタ10と接続する。また、第4入力端子22、および第5入力端子24は、それぞれ第9抵抗R42、第10抵抗R44と接続する。
(Embodiment 1)
FIG. 1 is a diagram illustrating a configuration of an input / output switching circuit according to the first embodiment. In the present embodiment, an example in which the input / output switching circuit is configured by the semiconductor integrated circuit 100 will be described, but the present invention is not limited to an integrated circuit. In FIG. 1, five input terminals 12, 14, 16, 22, and 24 are provided. The first input terminal 12, the second input terminal 14, and the third input terminal 16 are connected to the first selector 10 via the first resistor R12, the second resistor R14, and the third resistor R16, respectively. The fourth input terminal 22 and the fifth input terminal 24 are connected to the ninth resistor R42 and the tenth resistor R44, respectively.

第1抵抗R12、第2抵抗R14、第3抵抗R16、第9抵抗R42、および第10抵抗R44は、第1セレクタ10および第2セレクタ20の保護用の抵抗であり、対応する入力端子12、14、16、22、24からみえるインピーダンスを調整する。各入力端子12、14、16、22、24に入力される信号(以下、本実施形態ではオーディオ信号とする。)は、これらの抵抗により所定量減衰する。   The first resistor R12, the second resistor R14, the third resistor R16, the ninth resistor R42, and the tenth resistor R44 are resistors for protecting the first selector 10 and the second selector 20, and the corresponding input terminals 12, The impedance seen from 14, 16, 22, and 24 is adjusted. Signals input to the input terminals 12, 14, 16, 22, 24 (hereinafter referred to as audio signals in the present embodiment) are attenuated by a predetermined amount by these resistors.

第1抵抗R12、第2抵抗R14、および第3抵抗R16と、第1セレクタ10との接続点は、それぞれ、第4抵抗R22、第5抵抗R24、および第6抵抗R26を介して、グランド電位に接している。また、第9抵抗R42、および第10抵抗R44と、第2セレクタ20との接続点は、それぞれ、第11抵抗R52、および第12抵抗R54を介して、グランド電位に接している。   The connection point between the first resistor R12, the second resistor R14, the third resistor R16, and the first selector 10 is connected to the ground potential via the fourth resistor R22, the fifth resistor R24, and the sixth resistor R26, respectively. Is in contact with The connection points of the ninth resistor R42 and the tenth resistor R44 and the second selector 20 are in contact with the ground potential through the eleventh resistor R52 and the twelfth resistor R54, respectively.

第4抵抗R22、第5抵抗R24、第6抵抗R26、第11抵抗R52、および第12抵抗R54は、終端抵抗として機能する。これらの抵抗は、各入力端子12、14、16、22、24に接続されたケーブル端における反射を防止する。これらの抵抗の抵抗値は、使用するケーブルの特性インピーダンスに応じて設定されるものであるが、一般的な規格では、75Ωとなる。   The fourth resistor R22, the fifth resistor R24, the sixth resistor R26, the eleventh resistor R52, and the twelfth resistor R54 function as termination resistors. These resistors prevent reflection at the end of the cable connected to each input terminal 12, 14, 16, 22, 24. The resistance values of these resistors are set according to the characteristic impedance of the cable to be used, but are 75Ω in a general standard.

第1入力端子12から入力されるオーディオ信号は、第1抵抗R12と第4抵抗R22とにより分圧されて、第1セレクタ10に入力される。第2入力端子14、および第3入力端子16に入力されるオーディオ信号も同様である。また、第4入力端子22、および第5入力端子24から入力されるオーディオ信号も、それぞれ分圧されて第2セレクタ20に入力される。   The audio signal input from the first input terminal 12 is divided by the first resistor R12 and the fourth resistor R22 and input to the first selector 10. The same applies to audio signals input to the second input terminal 14 and the third input terminal 16. In addition, the audio signals input from the fourth input terminal 22 and the fifth input terminal 24 are also respectively divided and input to the second selector 20.

第1セレクタ10、および第2セレクタ20は、入力が3系統、出力が1系統のセレクタであり、3つの入力信号から1つを選択して出力する。第1セレクタ10、および第2セレクタ20は、後述するマイコンなどにより切り替えられてもよいし、マニュアルで切り替えられてもよい。第1セレクタ10の出力信号は、第1オペアンプOP1の非反転入力端子に入力される。第2セレクタ20の出力信号は、第2オペアンプOP2の非反転入力端子に入力される。   The first selector 10 and the second selector 20 are selectors with three inputs and one output, and select one of the three input signals for output. The first selector 10 and the second selector 20 may be switched by a microcomputer, which will be described later, or may be switched manually. The output signal of the first selector 10 is input to the non-inverting input terminal of the first operational amplifier OP1. The output signal of the second selector 20 is input to the non-inverting input terminal of the second operational amplifier OP2.

第1オペアンプOP1の出力端子と反転入力端子との間には、帰還抵抗として機能する第7抵抗R32が接続され、その反転入力端子と第7抵抗32との接続点と、グランド電位の間には、第8抵抗34が接続される。第1オペアンプOP1、第7抵抗R32、および第8抵抗R34は、非反転増幅器を構成する。   A seventh resistor R32 functioning as a feedback resistor is connected between the output terminal and the inverting input terminal of the first operational amplifier OP1, and between the connection point of the inverting input terminal and the seventh resistor 32 and the ground potential. The eighth resistor 34 is connected. The first operational amplifier OP1, the seventh resistor R32, and the eighth resistor R34 constitute a non-inverting amplifier.

この非反転増幅器にて、反転入力端子電圧は、(第8抵抗R34の抵抗値)/{(第7抵抗R32の抵抗値)+(第8抵抗R34の抵抗値)}*出力端子電圧Voとなる。オペアンプOP1の非反転入力端子電圧と、反転入力端子電圧とは仮想短絡するため、非反転入力端子電圧Viと出力端子電圧Voとの間には、下記式1の関係が成立する。   In this non-inverting amplifier, the inverting input terminal voltage is (resistance value of the eighth resistor R34) / {(resistance value of the seventh resistor R32) + (resistance value of the eighth resistor R34)} * output terminal voltage Vo. Become. Since the non-inverting input terminal voltage and the inverting input terminal voltage of the operational amplifier OP1 are virtually short-circuited, the relationship of the following formula 1 is established between the non-inverting input terminal voltage Vi and the output terminal voltage Vo.

Vi=R34/(R32+R34)*Vo
Vo=(1+R32/R34)Vi …(式1)
よって、当該非反転増幅器の利得は、(1+R32/R34)となり、第7抵抗R32および第8抵抗R34の少なくとも一方を調整することにより、所望の利得を得ることができる。
Vi = R34 / (R32 + R34) * Vo
Vo = (1 + R32 / R34) Vi (Expression 1)
Therefore, the gain of the non-inverting amplifier is (1 + R32 / R34), and a desired gain can be obtained by adjusting at least one of the seventh resistor R32 and the eighth resistor R34.

また、第7抵抗R32および第8抵抗R34の少なくとも一方を可変抵抗で構成し、その可変抵抗を調整することこにより、上記非反転増幅器の利得を動的に変更できるようにしてもよい。例えば、第1セレクタ10が選択する信号に応じて、後述するマイコンが適応的に利得を変更していってもよい。   Further, at least one of the seventh resistor R32 and the eighth resistor R34 may be a variable resistor, and the gain of the non-inverting amplifier may be dynamically changed by adjusting the variable resistor. For example, a microcomputer described later may adaptively change the gain according to a signal selected by the first selector 10.

これと同様に、第2オペアンプOP2の出力端子と反転入力端子との間には、帰還抵抗として機能する第13抵抗R62が接続され、その反転入力端子と第13抵抗62との接続点と、グランド電位との間には、第14抵抗R64が接続される。第2オペアンプOP2、第13抵抗62、および第14抵抗R64は、非反転増幅器を構成する。この非反転増幅器の動作原理は、上述した通りである。   Similarly, a thirteenth resistor R62 functioning as a feedback resistor is connected between the output terminal and the inverting input terminal of the second operational amplifier OP2, and a connection point between the inverting input terminal and the thirteenth resistor 62; A fourteenth resistor R64 is connected between the ground potential. The second operational amplifier OP2, the thirteenth resistor 62, and the fourteenth resistor R64 constitute a non-inverting amplifier. The operating principle of this non-inverting amplifier is as described above.

第1オペアンプOP1は、その出力端子のインピーダンスを無限大にするモード(以下、ハイインピーダンスモードという。)を備える。このモードへの遷移、およびこのモードから通常動作モードへの復帰は、後述するマイコンなどにより制御されてもよし、マニュアルで制御されてもよい。ハイインピーダンスモードにするためには、例えば、第1オペアンプOP1の電源をオフすればよい。このように、第1オペアンプOP1の電源をオンオフ制御することにより、ハイインピーダンスモードへの遷移または通常動作モードへの復帰を制御することができる。   The first operational amplifier OP1 has a mode for making the impedance of its output terminal infinite (hereinafter referred to as a high impedance mode). The transition to this mode and the return from this mode to the normal operation mode may be controlled by a microcomputer, which will be described later, or manually. In order to enter the high impedance mode, for example, the power supply of the first operational amplifier OP1 may be turned off. In this way, by switching on / off the power supply of the first operational amplifier OP1, the transition to the high impedance mode or the return to the normal operation mode can be controlled.

第1オペアンプOP1の出力端子は、本入出力切換回路の第1出力端子32に接続される。したがって、第1セレクタ10が選択し、第1オペアンプOP1を含む非反転増幅器の増幅した信号が第1出力端子32から外部に出力される。この場合、第1オペアンプOP1は、通常動作モードで動作する。同様に、第2オペアンプOP2の出力端子は、本入出力切換回路の第2出力端子34に接続される。   The output terminal of the first operational amplifier OP1 is connected to the first output terminal 32 of the input / output switching circuit. Therefore, the first selector 10 selects and the amplified signal of the non-inverting amplifier including the first operational amplifier OP1 is output from the first output terminal 32 to the outside. In this case, the first operational amplifier OP1 operates in the normal operation mode. Similarly, the output terminal of the second operational amplifier OP2 is connected to the second output terminal 34 of the input / output switching circuit.

本実施形態は、第1出力端子32を入出力兼用端子とする。すなわち、第1出力端子32と外部機器とをケーブルで繋ぎ、当該機器からの信号を本入出力切換回路に入力することができる。その際、第1オペアンプOP1をハイインピーダンスモードに設定する。これにより、第1オペアンプOP1から第1出力端子32に信号が出力されなくなる。これに対して、第1出力端子32に外部から入力される信号は、第7抵抗R32を介して第2セレクタ20に入力される。第7抵抗R32と第2セレクタ20との接続点は、第8抵抗R34を介してグランド電位に接している。   In the present embodiment, the first output terminal 32 is an input / output terminal. That is, the first output terminal 32 and an external device can be connected by a cable, and a signal from the device can be input to the input / output switching circuit. At this time, the first operational amplifier OP1 is set to the high impedance mode. As a result, no signal is output from the first operational amplifier OP1 to the first output terminal 32. On the other hand, a signal input from the outside to the first output terminal 32 is input to the second selector 20 via the seventh resistor R32. The connection point between the seventh resistor R32 and the second selector 20 is in contact with the ground potential via the eighth resistor R34.

第7抵抗R32および第8抵抗R34は、第1出力端子32から信号が入力される場合、第9抵抗R42および第12抵抗R52に対応する機能を発揮する。すなわち、第8抵抗R34が終端抵抗として機能し、第7抵抗R32がインピーダンスを調整し、第7抵抗R32および第8抵抗R34で分圧された信号が第2セレクタ20に入力される。例えば、第7抵抗R32と第9抵抗R42、および第8抵抗R34と第12抵抗R52の抵抗値や特性を合わせてやれば、外部機器からのケーブルを第4入力端子22または第1出力端子32のいずれに繋いでも、同様の入力系となり、特性も一致する。   The seventh resistor R32 and the eighth resistor R34 exhibit functions corresponding to the ninth resistor R42 and the twelfth resistor R52 when a signal is input from the first output terminal 32. That is, the eighth resistor R34 functions as a termination resistor, the seventh resistor R32 adjusts the impedance, and a signal divided by the seventh resistor R32 and the eighth resistor R34 is input to the second selector 20. For example, if the resistance values and characteristics of the seventh resistor R32 and the ninth resistor R42, and the eighth resistor R34 and the twelfth resistor R52 are combined, a cable from an external device is connected to the fourth input terminal 22 or the first output terminal 32. Regardless of which one is connected, the input system is the same, and the characteristics are also the same.

また、第7抵抗R32および第8抵抗R34の少なくとも一方を可変抵抗で構成し、第1出力端子32から信号が入力される場合、第9抵抗R42および第12抵抗R52の抵抗値に合わせ、第1出力端子32から外部に信号が出力される場合、それと異なる抵抗値に設定することにより、第1オペアンプOP1を含む非反転増幅器の利得を所望の値に設定することができる。   In addition, when at least one of the seventh resistor R32 and the eighth resistor R34 is configured as a variable resistor and a signal is input from the first output terminal 32, the resistance value of the ninth resistor R42 and the twelfth resistor R52 is adjusted. When a signal is output to the outside from one output terminal 32, the gain of the non-inverting amplifier including the first operational amplifier OP1 can be set to a desired value by setting the resistance value different from that.

第2セレクタ20は、第4入力端子22、第5入力端子24、および第1出力端子32から入力されるオーディオ信号から1つを選択して、第2オペアンプOP2に出力する。本実施形態では、第2出力端子34を入出力兼用端子にしないため、第2オペアンプOP2は、第1オペアンプOP1のように、ハイインピーダンスモードは必要ない。もちろん、そのモードを備え、第2セレクタ20から信号が出力されない場合、省電力化のためにスタンバイしてもよい。   The second selector 20 selects one of the audio signals input from the fourth input terminal 22, the fifth input terminal 24, and the first output terminal 32, and outputs it to the second operational amplifier OP2. In the present embodiment, since the second output terminal 34 is not used as an input / output terminal, the second operational amplifier OP2 does not need the high impedance mode unlike the first operational amplifier OP1. Of course, when the mode is provided and a signal is not output from the second selector 20, it may stand by for power saving.

以上説明したように本実施形態によれば、第1オペアンプOP1にハイインピーダンスモードに遷移する機能を備えることにより、その出力端子と接続される端子を入出力兼用の端子とすることができる。すなわち、アナログスイッチなどのスイッチ素子を使用せずとも、入力信号と出力信号との衝突を回避することができる。また、そのようなスイッチを使用しないため、それによる特性悪化を防止することができる。   As described above, according to the present embodiment, by providing the first operational amplifier OP1 with a function of shifting to the high impedance mode, a terminal connected to the output terminal can be used as an input / output terminal. That is, the collision between the input signal and the output signal can be avoided without using a switch element such as an analog switch. In addition, since such a switch is not used, it is possible to prevent deterioration of characteristics due to the switch.

また、第1オペアンプOP1の帰還系やグランド電位との間に挿入される利得を設定するための抵抗を、入力信号の減衰抵抗および終端抵抗として転用することにより、スイッチ素子などを使用せずとも終端処理を行うことができる。また、それによる特性悪化を防止することができる。また、部品数を削減することができる。また、第1オペアンプOP1の出力側にスイッチが必要ないため、出力インピーダンスを低くすることができる。また、第1出力端子32からの入力系を半導体集積回路100内に配しているため、半導体集積回路100外に配線を増やす必要がなく、システム全体を簡素化することができる。   In addition, a resistor for setting a gain inserted between the feedback system of the first operational amplifier OP1 and the ground potential is diverted as an attenuation resistance and a termination resistance of the input signal, so that a switch element or the like is not used. Termination can be performed. Moreover, the characteristic deterioration by it can be prevented. In addition, the number of parts can be reduced. Further, since no switch is required on the output side of the first operational amplifier OP1, the output impedance can be lowered. Further, since the input system from the first output terminal 32 is arranged in the semiconductor integrated circuit 100, it is not necessary to increase the wiring outside the semiconductor integrated circuit 100, and the entire system can be simplified.

図1に示した回路では、6つの入力系を5つの入力端子12、14、16、22、24で実現することができ、端子数を削減することができる。また、入出力兼用端子が設けられると、それを搭載した機器を使用するユーザにとって柔軟な配線が可能となる。例えば、本入出力切換回路がテレビやDVDデッキなどに適用される場合、入出力兼用の第1出力端子32を正面に配置するとよい。一般に、すべての端子を正面に配置することは、面積的または意匠的に難しい場合もあり、機器の背面や側面にも端子が設けられる場合が多い。このような場合、正面に入出力兼用端子が設けられると、ユーザは背面や側面に手を伸ばさなくても、所望の配線を実現しやすくなる。すなわち、その機器に信号を入力したい場合と、そこから外部に信号を出力した場合のいずれの場合でも、その端子におけるケーブルの繋ぎ変えだけで、実現することができる。   In the circuit shown in FIG. 1, six input systems can be realized by five input terminals 12, 14, 16, 22, and 24, and the number of terminals can be reduced. In addition, when an input / output terminal is provided, flexible wiring is possible for a user who uses a device equipped with the terminal. For example, when this input / output switching circuit is applied to a television, a DVD deck, or the like, the input / output first output terminal 32 may be disposed on the front. In general, it may be difficult in terms of area or design to arrange all the terminals on the front, and the terminals are often provided on the back and side surfaces of the device. In such a case, when the input / output terminal is provided on the front surface, the user can easily realize a desired wiring without reaching the back surface or the side surface. That is, in either case of inputting a signal to the device or outputting a signal to the outside from the device, it can be realized only by changing the cable at the terminal.

(実施形態2)
図2は、実施形態2における入出力切換回路の構成を示す図である。実施形態1との共通部分については説明を省略する。実施形態2は、機器の端子を入出力兼用にするため、半導体集積回路100の第1出力端子32と、それを搭載する図示しないセット機器の端子とを結ぶ経路中のノードN2から、第6入力端子26に通じる経路が設けられる。この経路は、半導体集積回路100外に設けられ、例えば、セット機器のアプリケーション基板上に設けてもよい。第6入力端子26は、第15抵抗R46を介して第2セレクタ20と接続する。第15抵抗R46と、第2セレクタ20との接続点は、第16抵抗R56を介してグランド電位に接している。
(Embodiment 2)
FIG. 2 is a diagram illustrating a configuration of an input / output switching circuit according to the second embodiment. Description of common parts with the first embodiment is omitted. In the second embodiment, since the terminal of the device is used for both input and output, the sixth node starts from the node N2 in the path connecting the first output terminal 32 of the semiconductor integrated circuit 100 and the terminal of the set device (not shown) on which the device is mounted. A path leading to the input terminal 26 is provided. This path is provided outside the semiconductor integrated circuit 100, and may be provided, for example, on an application board of a set device. The sixth input terminal 26 is connected to the second selector 20 via the fifteenth resistor R46. The connection point between the fifteenth resistor R46 and the second selector 20 is in contact with the ground potential via the sixteenth resistor R56.

上記ノードN2と第1出力端子32との間には、第1スイッチSW2が挿入され、上記ノードN2と第6入力端子26との間には、第2スイッチSW4が挿入される。これらのスイッチSW2、4のオンオフは、所定の信号により制御される。この信号は、後述するマイコンなどにより生成されてもよいし、マニュアルで生成されてもよい。また、デジタル信号により制御される場合、第2スイッチSW4には、第1スイッチSW2に与えられる信号の反転信号が与えられる。したがって、上記ノードN2と半導体集積回路100との間には、入力系または出力系のいずれかの系が形成される。   A first switch SW2 is inserted between the node N2 and the first output terminal 32, and a second switch SW4 is inserted between the node N2 and the sixth input terminal 26. On / off of these switches SW2, 4 is controlled by a predetermined signal. This signal may be generated by a microcomputer, which will be described later, or may be generated manually. When controlled by a digital signal, the inverted signal of the signal given to the first switch SW2 is given to the second switch SW4. Therefore, either the input system or the output system is formed between the node N2 and the semiconductor integrated circuit 100.

以上説明したように第2実施形態によれば、半導体集積回路100の外部に、機器の端子を入出力兼用にするための経路を設けることにより、既存の半導体集積回路100を利用して、入出力兼用の端子を設けることができる。   As described above, according to the second embodiment, a path for sharing input / output terminals of a device is provided outside the semiconductor integrated circuit 100, so that the existing semiconductor integrated circuit 100 can be used. A terminal also serving as an output can be provided.

(実施形態3)
図3は、実施形態3における入出力切換回路の構成を示す図である。実施形態3は、実施形態1にて説明した入出力切換回路とマイコンなどの制御部50をワンチップ化した例である。実施形態1と共通部分については説明を省略する。実施形態3における半導体集積回路100は、制御部50を内蔵し、制御部50は、第1オペアンプOP1のハイインピーダンスモードへの遷移、または通常動作モードへの復帰を制御する。また、第1セレクタ10および第2セレクタ20における入力信号の選択動作を制御する。制御部50は、図示しないユーザインタフェースからの指示により、これらの制御を行ってもよいし、図示しないセンサからの検出信号に基づき、それを行ってもよい。
(Embodiment 3)
FIG. 3 is a diagram illustrating a configuration of an input / output switching circuit according to the third embodiment. The third embodiment is an example in which the input / output switching circuit described in the first embodiment and the control unit 50 such as a microcomputer are integrated into one chip. A description of portions common to the first embodiment will be omitted. The semiconductor integrated circuit 100 according to the third embodiment includes a control unit 50, which controls the transition of the first operational amplifier OP1 to the high impedance mode or the return to the normal operation mode. Further, the selection operation of the input signal in the first selector 10 and the second selector 20 is controlled. The control unit 50 may perform these controls according to an instruction from a user interface (not shown), or may perform it based on a detection signal from a sensor (not shown).

制御部50は、本半導体集積回路100が搭載されるセット機器全般の制御を行うことができる。また、図示しないが第1オペアンプOP1および第2オペアンプOP2の出力信号を外部に出力するだけでなく、当該セット機器内部に取り込んでよい。   The control unit 50 can control the entire set device on which the semiconductor integrated circuit 100 is mounted. Further, although not shown, not only the output signals of the first operational amplifier OP1 and the second operational amplifier OP2 may be output to the outside, but may be taken into the set device.

以上説明したように実施形態3によれば、入出力切換機能を内蔵した特定機器用の半導体集積回路100を実現することができる。   As described above, according to the third embodiment, it is possible to realize the semiconductor integrated circuit 100 for a specific device having a built-in input / output switching function.

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.

実施形態では、オーディオ信号を例に説明したが、ビデオ信号など、それ以外の信号にも適用可能である。また、実施形態では、2つのセレクタ10、20を設ける例を説明したが、1つまたは3つ以上設ける形態も可能である。さらに、実施形態では、入出力兼用の端子を1つ設ける例を説明したが、複数設けることも、もちろん可能である。さらに、端子数を削減したり、柔軟な配線が可能が可能となる。   In the embodiment, the audio signal has been described as an example, but the present invention can also be applied to other signals such as a video signal. In the embodiment, the example in which the two selectors 10 and 20 are provided has been described. However, one or more than three selectors may be provided. Furthermore, in the embodiment, an example in which one input / output terminal is provided has been described, but it is of course possible to provide a plurality of terminals. Furthermore, the number of terminals can be reduced and flexible wiring is possible.

実施形態1における入出力切換回路の構成を示す図である。2 is a diagram illustrating a configuration of an input / output switching circuit according to Embodiment 1. FIG. 実施形態2における入出力切換回路の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of an input / output switching circuit according to a second embodiment. 実施形態3における入出力切換回路の構成を示す図である。FIG. 10 is a diagram illustrating a configuration of an input / output switching circuit according to a third embodiment.

符号の説明Explanation of symbols

10 第1セレクタ、 12 第1入力端子、 14 第2入力端子、 16 第3入力端子、 20 第2セレクタ、 22 第4入力端子、 24 第5入力端子、 第1出力端子、 第2出力端子、 OP1 第1オペアンプ、 OP2 第2オペアンプ、 R32 第7抵抗、 R34 第8抵抗。   10 first selector, 12 first input terminal, 14 second input terminal, 16 third input terminal, 20 second selector, 22 fourth input terminal, 24 fifth input terminal, first output terminal, second output terminal, OP1 1st operational amplifier, OP2 2nd operational amplifier, R32 7th resistor, R34 8th resistor.

Claims (6)

外部から入力される複数の信号を選択する選択回路と、
前記選択回路の選択した信号を所定の増幅率で増幅する増幅回路と、
前記増幅回路の出力信号を外部に出力する外部端子と、
前記外部端子と前記選択回路の入力側とを繋ぐ経路と、を備え、
前記外部端子から信号が入力される場合、前記増幅回路の出力側をハイインピーダンスに設定することを特徴とする入出力切換回路。
A selection circuit for selecting a plurality of externally input signals;
An amplification circuit that amplifies the signal selected by the selection circuit at a predetermined amplification rate;
An external terminal for outputting the output signal of the amplifier circuit to the outside;
A path connecting the external terminal and the input side of the selection circuit,
An input / output switching circuit, wherein, when a signal is input from the external terminal, the output side of the amplifier circuit is set to high impedance.
前記増幅回路は、
オペアンプと、
それに接続された利得を設定するための抵抗と、を含み、
前記抵抗は、前記外部端子から信号が入力される場合、終端抵抗として機能することを特徴とする請求項1に記載の入出力切換回路。
The amplifier circuit is
An operational amplifier,
A resistor for setting a gain connected thereto, and
The input / output switching circuit according to claim 1, wherein the resistor functions as a terminating resistor when a signal is input from the external terminal.
外部から入力される複数の信号を受ける第1外部入力端子群と、
前記第1外部入力端子群から入力される複数の信号を選択する第1選択回路と、
前記第1選択回路の選択した信号を所定の増幅率で増幅する第1増幅回路と、
前記第1増幅回路の出力信号を外部に出力する第1外部出力端子と、
外部から入力される複数の信号を受ける第2外部入力端子群と、
前記第2外部入力端子群から入力される複数の信号を選択する第2選択回路と、
前記第2選択回路の選択した信号を所定の増幅率で増幅する第2増幅回路と、
前記第2増幅回路の出力信号を外部に出力する第2外部出力端子と、
第1外部出力端子と前記第2選択回路の入力側とを繋ぐ経路と、を備え、
前記第1外部出力端子から信号が入力される場合、前記第1増幅回路の出力側をハイインピーダンスに設定することを特徴とする入出力切換回路。
A first external input terminal group for receiving a plurality of externally input signals;
A first selection circuit for selecting a plurality of signals input from the first external input terminal group;
A first amplifier circuit for amplifying a signal selected by the first selection circuit at a predetermined amplification rate;
A first external output terminal for outputting an output signal of the first amplifier circuit to the outside;
A second external input terminal group for receiving a plurality of externally input signals;
A second selection circuit for selecting a plurality of signals input from the second external input terminal group;
A second amplifying circuit for amplifying the signal selected by the second selecting circuit at a predetermined gain;
A second external output terminal for outputting an output signal of the second amplifier circuit to the outside;
A path connecting the first external output terminal and the input side of the second selection circuit,
An input / output switching circuit, wherein when a signal is input from the first external output terminal, the output side of the first amplifier circuit is set to high impedance.
前記第1増幅回路は、
オペアンプと、
それに接続された利得を設定するための抵抗と、を含み、
前記抵抗は、前記第1外部出力端子から信号が入力される場合、終端抵抗として機能することを特徴とする請求項3に記載の入出力切換回路。
The first amplifier circuit includes:
An operational amplifier,
A resistor for setting a gain connected thereto, and
The input / output switching circuit according to claim 3, wherein the resistor functions as a terminating resistor when a signal is input from the first external output terminal.
前記第2外部入力端子群と前記第2選択回路の入力側とを繋ぐ、各経路内に挿入される第1抵抗と、
前記第1外部入力端子群と前記第1抵抗との間の各接続点と、所定の固定電位との間に挿入される第2抵抗と、をさらに備え、
前記第1増幅回路は、
オペアンプと、
その出力端子からその入力端子への帰還経路に挿入された第3抵抗と、
前記第3抵抗と前記オペアンプの入力端子との間の接続点と、所定の固定電位との間に挿入される第4抵抗と、を含み、
前記第1抵抗と前記第3抵抗、および前記第2抵抗と第4抵抗とを対応させたことを特徴とする請求項3に記載の入出力切換回路。
A first resistor inserted in each path connecting the second external input terminal group and the input side of the second selection circuit;
A second resistor inserted between each connection point between the first external input terminal group and the first resistor and a predetermined fixed potential; and
The first amplifier circuit includes:
An operational amplifier,
A third resistor inserted in a feedback path from the output terminal to the input terminal;
A connection point between the third resistor and the input terminal of the operational amplifier, and a fourth resistor inserted between a predetermined fixed potential,
4. The input / output switching circuit according to claim 3, wherein the first resistor and the third resistor, and the second resistor and the fourth resistor are associated with each other.
請求項1から5のいずれかに記載の入出力切換路回路と、
前記ハイインピーダンスに設定するか否かを制御する制御部と、
を備えることを特徴とする半導体集積装置。
An input / output switching circuit according to any one of claims 1 to 5;
A control unit for controlling whether to set the high impedance;
A semiconductor integrated device comprising:
JP2004370109A 2004-12-21 2004-12-21 I / O switching circuit and semiconductor integrated device equipped with the same Expired - Fee Related JP4519630B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004370109A JP4519630B2 (en) 2004-12-21 2004-12-21 I / O switching circuit and semiconductor integrated device equipped with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004370109A JP4519630B2 (en) 2004-12-21 2004-12-21 I / O switching circuit and semiconductor integrated device equipped with the same

Publications (2)

Publication Number Publication Date
JP2006180128A true JP2006180128A (en) 2006-07-06
JP4519630B2 JP4519630B2 (en) 2010-08-04

Family

ID=36733819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004370109A Expired - Fee Related JP4519630B2 (en) 2004-12-21 2004-12-21 I / O switching circuit and semiconductor integrated device equipped with the same

Country Status (1)

Country Link
JP (1) JP4519630B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106066614A (en) * 2016-07-12 2016-11-02 上海健康医学院 The digitized method to set up that a kind of Circuits System selects
CN116523012A (en) * 2023-07-03 2023-08-01 湖南师范大学 Memristor self-learning circuit based on generation countermeasure neural network

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335779A (en) * 1991-05-13 1992-11-24 Mitsubishi Electric Corp Input video signal changeover device
JPH0525836U (en) * 1991-09-10 1993-04-02 三洋電機株式会社 Signal input / output switching device
JPH0590925A (en) * 1991-08-15 1993-04-09 Sony Corp Signal input selection circuit
JPH0774602A (en) * 1993-08-31 1995-03-17 Fujitsu Ltd Signal selecting circuit
JPH0879032A (en) * 1994-09-02 1996-03-22 Kenwood Corp Selector circuit
JPH08223011A (en) * 1995-02-17 1996-08-30 Sony Corp Electronic equipment having input and output terminal
JPH11163703A (en) * 1997-11-27 1999-06-18 Mitsubishi Electric Corp Audio signal processing unit
JP2003032090A (en) * 2001-07-19 2003-01-31 Mitsubishi Electric Corp Selector circuit
JP2004048431A (en) * 2002-07-12 2004-02-12 Matsushita Electric Ind Co Ltd Input and output circuit of video signal

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335779A (en) * 1991-05-13 1992-11-24 Mitsubishi Electric Corp Input video signal changeover device
JPH0590925A (en) * 1991-08-15 1993-04-09 Sony Corp Signal input selection circuit
JPH0525836U (en) * 1991-09-10 1993-04-02 三洋電機株式会社 Signal input / output switching device
JPH0774602A (en) * 1993-08-31 1995-03-17 Fujitsu Ltd Signal selecting circuit
JPH0879032A (en) * 1994-09-02 1996-03-22 Kenwood Corp Selector circuit
JPH08223011A (en) * 1995-02-17 1996-08-30 Sony Corp Electronic equipment having input and output terminal
JPH11163703A (en) * 1997-11-27 1999-06-18 Mitsubishi Electric Corp Audio signal processing unit
JP2003032090A (en) * 2001-07-19 2003-01-31 Mitsubishi Electric Corp Selector circuit
JP2004048431A (en) * 2002-07-12 2004-02-12 Matsushita Electric Ind Co Ltd Input and output circuit of video signal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106066614A (en) * 2016-07-12 2016-11-02 上海健康医学院 The digitized method to set up that a kind of Circuits System selects
CN116523012A (en) * 2023-07-03 2023-08-01 湖南师范大学 Memristor self-learning circuit based on generation countermeasure neural network
CN116523012B (en) * 2023-07-03 2023-09-08 湖南师范大学 Memristor self-learning circuit based on generation countermeasure neural network

Also Published As

Publication number Publication date
JP4519630B2 (en) 2010-08-04

Similar Documents

Publication Publication Date Title
JP2891274B2 (en) Variable signal attenuator
JP2675484B2 (en) Crosstalk prevention multi-input single-output analog switch circuit
US9646586B2 (en) Analog mixer apparatus
US7023983B2 (en) Versatile circuit for interfacing with audio headsets
US8139789B2 (en) Signal amplifier circuit
JP4519630B2 (en) I / O switching circuit and semiconductor integrated device equipped with the same
JP2011109642A (en) Initial-stage amplifier circuit and electronic apparatus employing the same
US6339356B1 (en) Variable attenuator
KR20010078300A (en) Electronic volume circuit
JP4869868B2 (en) Amplifier
US9888310B2 (en) Audio equipment
JP4747830B2 (en) Audio apparatus and output switching method
KR100612259B1 (en) Apparatus and method for protecting noise in audio processing system
JP2006180272A (en) Input/output switching circuit, and semiconductor integrated device mounted with the same
US6697612B2 (en) Receiving section of a telephone
US11830523B2 (en) Audio mixing device and audio mixing method
EP1341394B1 (en) Electronic audio signal processing device
US8054998B2 (en) Multichannel amplifier
JP2010016672A (en) Output amplifier for video signal
JP2006325262A (en) Limiter controller and limiter control method
JP2568755B2 (en) Mute circuit
JP2002152012A (en) Electronic volume
KR200334820Y1 (en) Audio output device
JPH11289230A (en) Electronic volume
JP2000339858A (en) Recording and reproducing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070903

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20100302

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100518

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130528

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees