JP2006173752A - クロック周波数の同期システム及びその方法 - Google Patents

Abstract

【課題】 非同期パケット交換網に接続された装置間のクロック周波数をネットワークに特別な設備を追加することなく、同期させることを可能とする。
【解決手段】 データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する蓄積データ変化量検出手段と、前記蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備える。
【選択図】 図１

Description

本発明は、データ送信装置のクロックの周波数をデータ受信装置のクロックの周波数と同一とするクロック周波数の同期システム及びその方法に関する。また、本発明は、データ受信装置のクロックの周波数をデータ送信装置のクロックの周波数と同一とするクロック周波数の同期システム及びその方法に関する。

非同期パケット交換網の１つのノードにある装置に入力される伝送路データを、他のノードにある１つ以上の装置にて伝送路データとして出力するシステムにおいて、送信元側で基準クロックに同期して生成したデータを、受信側では局所クロックに同期して処理する必要があり、局所クロックは基準クロックに同期している必要がある。

この種のネットワークの具体例としては、イーサネット（Ｅｔｈｅｒｎｅｔ：登録商標）を使用しレイヤ２、レイヤ３ネットワークがある。
特開２００４−１０４３９５号公報 特開２００４−１５８０６５号公報

上記のシステムでは、非同期パケット交換網の他に、同期網を使用して局所クロックの絶対時間を基準クロックにロックしなければならない課題がある。

また、特許文献１乃至２に記載されている発明は、バッファメモリが１つのみである場合にしか対応していない。

本発明の目的は非同期パケット交換網に接続された装置間のクロック周波数をネットワークに特別な設備を追加することなく、同期させることを可能とするクロック周波数の同期方法及びクロック周波数の同期システムを提供することにある。

本発明によれば、データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する蓄積データ変化量検出手段と、前記蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備えることを特徴とするクロック周波数の同期システムが提供される。

また、本発明によれば、データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが前記中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、前記第１の蓄積データ変化量検出手段により検出された変化量及び前記第２の蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備えることを特徴とするクロック周波数の同期システムが提供される。

更に、本発明によれば、データ送信側の第１のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、データ送信側の第２のメモリであって、前記データ送信側の第１のメモリから読み出されたデータが前記第１の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第２の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、データ受信側の第１のメモリであって、データ受信側がデータ送信側から受信したデータが前記第２の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第３の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出手段と、データ受信側の第２のメモリであって、前記データ受信側の第１のメモリから読み出されたデータが前記第３の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第４の蓄積データ変化量検出手段と、前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量、前記第３の蓄積データ変化量検出手段により検出された変化量及び前記第４の蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備えることを特徴とするクロック周波数の同期システムが提供される。

更に、本発明によれば、データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、データ送信側又はデータ受信側のｎ個（ｎは自然数）の中間メモリであって、前記データ送信側の第１のメモリ又は第（ｎ−１）の中間メモリから読み出されたデータが前記第ｎの中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第（ｎ＋１）の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、データ受信側のメモリであって、第ｎの中間メモリから読み出されたデータが前記第（ｎ＋１）の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出手段と、前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量及び前記第３の蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備えることを特徴とするクロック周波数の同期システムが提供される。

更に、本発明によれば、データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが書き込まれ、該データを一時蓄積し、データ受信側のクロック発生器が発生するクロックに同期して該データが読み出されるもの、に蓄積されるデータの変化量を検出する蓄積データ変化量検出手段と、前記蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備えることを特徴とするクロック周波数の同期システムが提供される。

更に、本発明によれば、データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが前記中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、前記第１の蓄積データ変化量検出手段により検出された変化量及び前記第２の蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備えることを特徴とするクロック周波数の同期システムが提供される。

更に、本発明によれば、データ送信側の第１のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、データ送信側の第２のメモリであって、前記データ送信側の第１のメモリから読み出されたデータが前記第１の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第２の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、データ受信側の第１のメモリであって、データ受信側がデータ送信側から受信したデータが前記第２の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第３の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出手段と、データ受信側の第２のメモリであって、前記データ受信側の第１のメモリから読み出されたデータが前記第３の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第４の蓄積データ変化量検出手段と、前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量、前記第３の蓄積データ変化量検出手段により検出された変化量及び前記第４の蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備えることを特徴とするクロック周波数の同期システムが提供される。

更に、本発明によれば、データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、データ送信側又はデータ受信側のｎ個（ｎは自然数）の中間メモリであって、前記データ送信側の第１のメモリ又は第（ｎ−１）の中間メモリから読み出されたデータが前記第ｎの中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第（ｎ＋１）の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、データ受信側のメモリであって、第ｎの中間メモリから読み出されたデータが前記第（ｎ＋１）の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出手段と、前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量及び前記第３の蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、を備えることを特徴とするクロック周波数の同期システムが提供される。

本発明によれば、特別は装置を追加すること無しに、送信側又は受信側のクロックの周波数を受信側又は送信側のクロックの周波数と同一とすることができる。

以下、図面を参照して本発明を実施するための最良の形態について詳細に説明する。

［実施形態１］
本発明は、非同期パケット交換網に接続された装置間のクロック周波数をネットワークに特別な設備を追加することなく、同期させることを特徴としている。

図１を参照すると、本発明の実施形態としてのクロック周波数の同期システムが示されている。この実施形態では、伝送路データ５を、非同期パケット交換網３の１つのノードにある装置１から他のノードにある１つ以上の装置２（なお、図１では１つ装置のみを示している）に送信し、装置２では伝送路データ８として出力する。同様に、伝送路データ７を、非同期パケット交換網３の装置２から装置１に送信し、装置１では伝送路データ４として出力する。

図１に示すように、装置１は、基準クロック発生器１９を備える。伝送路／インタフェース１６は基準クロック発生器１９より供給される基準クロック１０１に同期して伝送路データ５を同期してデータパケット５’としてメモリ回路１５に供給し、またメモリ回路１４から基準クロック１０１に同期して読み出したデータパケット４’を伝送路データ４として出力する。

メモリ回路１４にはデマルチプレクサ／インタフェース１２からのデータパケット４’’がタイミング信号１２３にて書き込まれる。伝送路インタフェース１６は、基準クロック１０１に従って、伝送路／インタフェース１６からのタイミング信号１２４にてデータパケット４’として読み出す。また、メモリ回路１４に保持されているデータ量の情報を表すデータ量信号１３０は、周波数誤差情報パケット生成回路１７へ供給される。

周波数誤差情報パケット生成回路１７はマルチプレクサ／インタフェース１３の制御の下に動作し、非同期パケット交換網３に周波数誤差情報パケットを伝送する余裕の容量が生じ次第、メモリ回路１４のデータ量の情報を周波数誤差情報として周波数誤差情報フィールド（図３に示す）に挿入する。周波数誤差情報フィールドを有する周波数誤差情報パケット１３１は、非同期パケット交換網３を介して、装置２に伝送される。

マルチプレクサ／インタフェース１３はメモリ回路１５からのデータパケット５’’と周波数誤差情報パケット１３１をネットワークインタフェース１１に供給する。デマルチプレクサ／インタフェース１２は、ネットワークインタフェース１１からのイーサネット（登録商標）フレームをデータパケット４’’とタイミング信号１２３に分離しメモリ回路１４に供給する。ネットワークインタフェース１１は、データパケット５’’と周波数誤差情報パケット１３１’をイーサネット（登録商標）フレームとして非同期パケット交換網３を介して装置２に通常の方法で送信し、また、装置２からのデータパケットを受信する。

装置２は、ネットワークインタフェース１１に対応するネットワークインタフェース２１と、マルチプレクサ／インタフェース１３に対応するデマルチプレクサ／インタフェース２２を備え、デマルチプレクサ／インタフェース２２は、データパケット８’’とタイミング信号１１３をメモリ回路２４に、周波数誤差情報パケット１３１’’’を周波数誤差情報受信回路２７に供給する。

周波数誤差情報受信回路２７は周波数誤差情報パケット１３１’’’から周波数誤差情報を抽出、保持し、デジタルアナログ変換器２９へ供給する。デジタルアナログ変換器２９は周波数誤差情報を誤差情報相当の電圧に変換し局所クロック３０へ供給し、局所クロック３０を制御する。局所クロック３０は電圧制御発振器で構成される。

メモリ回路２４にはデマルチプレクサ／インタフェース２２からのデータパケット８’’がタイミング信号１１３にて書き込まれる。メモリ回路２４からは伝送路／インタフェース２６からのタイミング信号１１４にて局所クロック３０に同期してデータパケット８’が読み出される。伝送路／インタフェース２６はメモリ回路２４からのデータパケット８’を伝送路データ８として出力し、また伝送路データ７を局所クロック３０から供給された局所クロック信号１０２にて同期をとられたデータパケット７’としてメモリ回路２５に供給する。

マルチプレクサ／インタフェース２３はメモリ回路２５からデータパケット７’’をタイミング信号１２２にて読み出し、ネットワークインタフェース２１へデータパケット７’’’として供給する。ネットワークインタフェース２１は、データパケット７’’’をイーサネット（登録商標）フレームとして非同期パケット交換網３を介して通常の方法で装置１に送信する。

次に図１の実施形態の動作を図２、図３、図４を使用して説明する。

図１において、装置１のメモリ回路１４にはデマルチプレクサ／インタフェース１２からのデータパケット４’’がタイミング信号１２３にて書き込まれる。また、メモリ回路１４からは基準クロック発生器１９より供給される基準クロック１０１に同期して伝送路／インタフェース１６にて生成されたタイミング信号１２４にてデータが読み出される。図２はこの時のメモリ回路１４の時刻Ｔｎ（ｎは自然数）において保持されているデータ量（残量）を表している。

図２において、Ａ部は電源投入後または非同期パケット交換網３のなどの障害から復旧後の状態を示しており、メモリ回路１４への書き込みは行うが読出は行わない期間である。メモリ回路１４はデータ量が基準値まで到達すると読出を許可する。図２のＢ部は基準クロック発生器１９（説明のため、周波数はｆ0とする）の周波数の方が、局所クロック３０（説明のため、周波数はｆ１とする）よりも高い場合を表し、メモリ回路１４は単位時間Ｔ毎にサンプリングし、周波数誤差情報（ｆ０−ｆ１＝＋｜Δｆ｜）を保持する。また、Ｃ部は基準クロック発生器１９の周波数の方が、局所クロック３０よりも低い場合を表し、同様に周波数誤差情報（ｆ０−ｆ１＝−｜Δｆ｜）を保持する。

周波数誤差情報パケット生成回路１７では上記保持された周波数誤差情報を周波数誤差情報フィールド（図３に示す）に挿入し、非同期パケット交換網３に周波数誤差情報パケット１３１を伝送する余裕の容量が生じ次第、パケット１３１は、マルチプレクサ／インタフェース１３より非同期パケット交換網３を介して伝送される。

装置２では上記周波数誤差情報パケット１３１’’’より、周波数誤差情報受信回路２７にて周波数誤差情報を抽出し周波数誤差情報より局所クロック３０を制御するためのデータを生成する。実施形態の場合、図２のＢ部ではｆ１＋Δｆ、Ｃ部ではｆ１−Δｆとするデータを生成し保持する。上記保持されたデータをデジタルアナログ変換器２９へ供給する。デジタルアナログ変換器２９は上記保持データを電圧に変換し局所クロック３０へ供給し、局所クロック３０を制御する。局所クロックは、制御電圧に従って、発振周波数をｆ１からｆ１＋Δｆ＝ｆ０に変更する。

周波数誤差情報パケット生成回路１７では単位時間Ｔ毎、上記動作を実施する。

図３はイーサネット（登録商標）フレームに挿入された状態の周波数誤差情報パケットを示す。実施形態において、周波数誤差情報パケットは、データとして周波数誤差情報のみを含む。図３の周波数誤差情報パケットは、順に、イーサネット（登録商標）フレームヘッダと、ＩＰデータグラムヘッダと、ＴＣＰもしくはＵＤＰヘッダと、上述した周波数誤差情報と、ＣＲＣとから構成される。周波数誤差情報パケットは、アドレスデータとして少なくとも装置２の宛先アドレス（宛先ＩＰアドレス等）を含んでいる。周波数誤差情報パケットは、それを周波数誤差情報パケットとして識別するデータを含んでいる。

図４はイーサネット（登録商標）フレームに挿入された状態のデータパケットを示す。非同期パケット交換網３を介して、周波数誤差情報パケットとは時分割で伝送される。データパケットは、周波数誤差情報パケットと同一の基本構造を有する。データパケットは、装置１および装置２によって適正に再生されるように、それが表すシーケンスを可能にするデータを含んでもよい。また、イーサネット（登録商標）フレームの最大値を越えない範囲で複数個の伝送路データを含んでよい（図４は２個の伝送路データを含んだ例を示す）。データパケットは、それをデータパケットとして識別するデータを含んでいる。

［実施形態２］
実施形態１は、メモリ回路２５に蓄積されるデータ量に変動が無いことを前提としたものである。従って、ある時刻ｔ１においてメモリ回路１４に蓄積されているデータの量Ｑ１とその時刻ｔ１から一定時間Δｔだけ経過した時刻ｔ２（＝ｔ１＋Δｔ）においてメモリ回路１４に蓄積されているデータ量Ｑ２との差分ΔＱ（＝Ｑ２−Ｑ１）に比例した電圧ΔＶ（＝αΔＱ、αは比例定数、αは局所クロック発生器３０の制御電圧対発振周波数特性により正又は負の値をとる）だけ局所クロック発生器３０の制御電圧を変化させることにより、制御電圧をＶ１からＶ２（＝Ｖ１＋ΔＶ）に変えることにより、局所クロック発生器３０の発振周波数を、基準クロック発生器１９の発振周波数と同一にすることができた。

しかし、実施形態１は、メモリ回路２５に蓄積されるデータ量に変動がある場合には対応できない。実施形態２は、メモリ回路１４に蓄積されるデータ量のみならずメモリ回路２５に蓄積されるデータ量も基準クロックの周波数と局所クロック周波数との差により変化する場合に対応したものである。

図５に実施形態２によるクロック周波数の同期システムの構成を示す。図１と図５とを比較すると明らかなように、実施形態２の実施形態１と比較した場合の構成上の相違点は、メモリ回路２５から周波数誤差情報受信回路２７にデータ量信号１３２が供給される点である。データ量信号１３２は、メモリ回路２５内のデータ量を表す信号である。メモリ回路２５には、データ量信号１３２を生成するための手段が備えられている。この手段は、例えば、メモリ回路２５をリングバッファ構成とするならば、書込みアドレスと読出しアドレスとの差分を基にデータ量信号を生成する。

実施形態２の原理を図６に示す。メモリ回路２５に蓄積されているデータの量をＱ１、メモリ回路１４に蓄積されているデータの量をＱ０、メモリ回路２５への書込みのクロックの周波数をｆ１、メモリ回路２５からの読み出し及びメモリ回路１４への書込みのクロックの周波数をｆ２、メモリ回路１４からの読み出しのクロックの周波数をｆ０とすると、所定期間ΔＴにおけるメモリ回路２５の蓄積データ量の変化ΔＱ１とメモリ回路２５の蓄積データ量の変化ΔＱ０は、式（１）、（２）に示すようになる。式（１）と式（２）とを加算すると式（３）が得られる。式（３）をｆ１−ｆ０についてまとめることにより、周波数誤差Δｆ＝ｆ１−ｆ２をΔＴ、Ｑ１、Ｑ０で表す式（４）を得ることができる。従って、周波数誤差情報受信回路２７は、式（４）に基づいて、局所クロック発生器３０の制御電圧の変化量ΔＶ（＝βΔｆ、βは比例定数、βは局所クロック発生器３０の制御電圧対発振周波数特性により正又は負の値をとる）を求めることができる。

［実施形態３］
実施形態１及び２は、ネットワークインタフェース１１及び２１がバッファメモリ回路を有しないことを前提としたものであるが、実際には、ネットワークインタフェース１１及び２１は、それぞれ、バッファメモリ回路を有する場合がある。例えば、装置１と装置２との間でバックプレッシャ制御が行われると、ネットワークインタフェース１１及び２１に、それぞれ、備わるバッファメモリ回路に蓄積されるデータの量が変動し、この変動が局所クロック発生器３０の発振周波数の制御を攪乱することがある。

実施形態３は、ネットワークインタフェース１１及び２１がそれぞれバッファメモリ回路を備え、これらのバッファメモリ回路に蓄積されるデータの量が変動する場合に対応するモノである。

図７に実施形態３によるクロック周波数の同期システムの構成を示す。図５と図７とを比較すると明らかなように、実施形態３の実施形態２と比較した場合の構成上の相違点は、ネットワークインタフェース１１がバッファメモリ回路１１−１を備え、ネットワークインタフェース２１がバッファメモリ回路２１−１を備え、バッファメモリ回路１１−１から周波数誤差情報パケット生成回路１７にデータ量信号１３３が供給され、バッファメモリ回路２１−１から周波数誤差情報受信回路２７にデータ量信号１３４が供給される点である。バッファメモリ２１−１は、装置２から装置１へ送信するべきデータパケットを一時蓄積し、バッファメモリ１１−１は、装置２から装置１へ送信されてきたデータパケットを一時蓄積する。バッファメモリ回路１１−１には、データ量信号１３３を生成するための手段が備えられており、メモリ回路２１−１には、データ量信号１３４を生成するための手段が備えられている。

周波数誤差情報パケット生成回路１７は、メモリ回路１４のデータの変化量にバッファメモリ回路１１−１のデータの変化量を加算して得られる変化量に対応した周波数誤差情報パケット１３１を生成する。

実施形態３の原理を図８に示す。メモリ回路２５に蓄積されているデータの量をＱ１、バッファメモリ回路２１−１に蓄積されているデータの量をＱ２、バッファメモリ回路１１−１に蓄積されているデータの量をＱ３、メモリ回路１４に蓄積されているデータの量をＱ０、メモリ回路２５への書込みのクロックの周波数をｆ１、メモリ回路２５からの読み出し及びバッファメモリ回路２１−１への書込みのクロックの周波数をｆ２、バッファメモリ回路２１−１からの読み出し及びバッファメモリ回路１１−１への書込みのクロックの周波数をｆ３、バッファメモリ回路１１−１からの読み出し及びメモリ回路１４への書込みのクロックの周波数をｆ４、メモリ回路１４からの読み出しのクロックの周波数をｆ０とすると、所定期間ΔＴにおけるメモリ回路２５の蓄積データ量の変化ΔＱ１、所定期間ΔＴにおけるバッファメモリ回路２１−１の蓄積データ量の変化ΔＱ２、所定期間ΔＴにおけるバッファメモリ回路１１−１の蓄積データ量の変化ΔＱ３、所定期間ΔＴにおけるメモリ回路１４の蓄積データ量の変化ΔＱ０は、それぞれ、式（１１）、（１２）、（１３）、（１４）に示すようになる。式（１１）と式（１２）と式（１３）と式（１４）を加算すると式（１５）が得られる。式（１５）をｆ１−ｆ０についてまとめることにより、周波数誤差Δｆ＝ｆ１−ｆ２をΔＴ、Ｑ１、Ｑ２、Ｑ３、Ｑ０で表す式（１６）を得ることができる。従って、周波数誤差情報受信回路２７は、式（１６）に基づいて、局所クロック発生器３０の制御電圧の変化量ΔＶ（＝βΔｆ、βは比例定数、βは局所クロック発生器３０の制御電圧対発振周波数特性により正又は負の値をとる）を求めることができる。

［実施形態４］
実施形態１乃至３では、局所クロック発生器３０を備える装置２から基準クロック発生器１９を備える装置１に送信されるデータパケットのメモリ回路における蓄積量の変化に基づいて、局所クロックの周波数を制御するものであるが、実施形態４は、基準クロック発生器１９を備える装置１から局所クロック発生器３０を備える装置１に送信されるデータパケットのメモリ回路における蓄積量の変化に基づいて、局所クロックの周波数を制御するものである。

図９に実施形態４によるクロック周波数の同期システムの構成を示す。図１と図９とを比較すると明らかなように、実施形態４の実施形態１と比較した場合の構成上の相違点は、周波数誤差情報パケット１７が削除され、周波数誤差情報パケット１３１が削除され、信号｛５’’、１３１’｝が信号５’’’に変更され、信号｛８’’’、１３１’’｝が信号８’’’に変更され、デマルチプレクサ２２から周波数誤差情報受信回路２７への信号１３１’’’が無くなり、メモリ回路２４から周波数誤差情報受信回路２７に供給されるデータ量信号１３５が追加されている点である。

データ量信号１３５は、実施形態１のデータ量信号１３１と同様なものである。周波数誤差情報受信回路２７は、データ量信号１３５を基に、実施形態１と同様な方法により、局所クロック発生器３０の制御電圧を変化させる。

［実施形態５］
実施形態５は、実施形態１から実施形態２を派生させたのと同様に、実施形態４から派生させたものである。

実施形態５の原理は、図６を参照して説明した実施形態２の原理と同一である。

図１０に実施形態５によるクロック周波数の同期システムの構成を示す。図５と図１０とを比較すると明らかなように、実施形態５の実施形態２と比較した場合の構成上の相違点は、メモリ回路１４から周波数誤差情報パケット生成回路１７に供給されるデータ量信号１３１がメモリ回路１５から周波数誤差情報パケット生成回路１７に供給されるデータ量信号１３６に置き換わり、メモリ回路２５から周波数誤差情報受信回路２７に供給されるデータ量信号１３２がメモリ回路２４から周波数誤差情報受信回路２７に供給されるデータ量信号１３５に置き換わっている点である。

データ量信号１３６は、メモリ回路１５に一時蓄積されているデータの量を表す信号であり、データ量信号１３５は、メモリ回路２４に一時蓄積されているデータの量を表す信号である。

実施形態５の周波数誤差情報パケット生成回路１７及び周波数誤差情報受信回路２７は、入力信号が実施形態２と異なるが、実施形態２と同様に動作する。

［実施形態６］
実施形態６は、実施形態１から実施形態３を派生させたのと同様に、実施形態４から派生させたものである。

実施形態６の原理は、図８を参照して説明した実施形態３の原理と同一である。

図１１に実施形態６によるクロック周波数の同期システムの構成を示す。図７と図１１とを比較すると明らかなように、実施形態６の実施形態３と比較した場合の構成上の相違点は、メモリ回路１４から周波数誤差情報パケット生成回路１７に供給されるデータ量信号１３０がメモリ回路１５から周波数誤差情報パケット生成回路１７に供給されるデータ量信号１３６に置き換わり、メモリ回路２５から周波数誤差情報受信回路２７に供給されるデータ量信号１３２がメモリ回路２４から周波数誤差情報受信回路２７に供給されるデータ量信号１３５に置き換わり、バッファメモリ回路１１−１がバッファメモリ回路１１−２に置き換わり、バッファメモリ回路２１−１がバッファメモリ回路２１−２に置き換わり、バッファメモリ回路１１−１から周波数誤差情報パケット生成回路１７に供給されるデータ量信号１３３がバッファメモリ回路１１−２から周波数誤差情報パケット生成回路１７に供給されるデータ量信号１３８に置き換わり、メモリ回路２１−１から周波数誤差情報受信回路２７に供給されるデータ量信号１３４がメモリ回路２１−２から周波数誤差情報受信回路２７に供給されるデータ量信号１３７に置き換わっている点である。

バッファメモリ１１−２は、装置１から装置２へ送信するべきデータパケットを一時蓄積し、バッファメモリ２１−２は、装置１から装置２へ送信されてきたデータパケットを一時蓄積する。

データ量信号１３６は、メモリ回路１５に一時蓄積されているデータの量を表す信号であり、データ量信号１３５は、メモリ回路２４に一時蓄積されているデータの量を表す信号であり、データ量信号１３８は、メモリ回路１１−２に一時蓄積されているデータの量を表す信号であり、データ量信号１３７は、メモリ回路２１−２に一時蓄積されているデータの量を表す信号である。

実施形態６の周波数誤差情報パケット生成回路１７及び周波数誤差情報受信回路２７は、入力信号が実施形態３と異なるが、実施形態３と同様に動作する。

［実施形態７］
実施形態１及び４ではバッファメモリの数が１であり、実施形態２及び５ではバッファメモリの数が２であり、実施形態３及び６では、バッファメモリの数が４である。

図６及び図８を参照して説明した本発明の原理によれば、バッファメモリの数が一般にｎ（ｎは自然数）個である場合、ｎ個のバッファ全てにおけるデータの変化量を加算して得られる和を基に局所クロック発生器の発振周波数を基準クロック発生器の発振周波数に合わせることができる。

本発明は、装置間でデータ伝送を行う場合に、送信側と受信側のクロックの周波数を同一とするために利用することができる。

本発明の実施形態１によるクロック周波数の同期システムの構成を示すブロック図である。 図１に示すメモリ回路１４に蓄積されるデータの量の変化を示す図である。 本発明の実施形態による周波数誤差情報パケットの構成を示す図である。 データパケットの構成を示す図である。 本発明の実施形態２によるクロック周波数の同期システムの構成を示すブロック図である。 本発明の実施形態２の原理を説明するための図である。 本発明の実施形態３によるクロック周波数の同期システムの構成を示すブロック図である。 本発明の実施形態３の原理を説明するための図である。 本発明の実施形態４によるクロック周波数の同期システムの構成を示すブロック図である。 本発明の実施形態５によるクロック周波数の同期システムの構成を示すブロック図である。 本発明の実施形態６によるクロック周波数の同期システムの構成を示すブロック図である。

符号の説明

１、２ 装置
１１、２１ ネットワークインタフェース
１２、２２ デマルチプレクサ
１３、２３ マルチプレクサ
１４、２４ メモリ回路
１５、２５ メモリ回路
１６、２６ 伝送路インタフェース

Claims (16)

1. データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する蓄積データ変化量検出手段と、
   前記蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、
   を備えることを特徴とするクロック周波数の同期システム。
2. データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、
   データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが前記中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、
   前記第１の蓄積データ変化量検出手段により検出された変化量及び前記第２の蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、
   を備えることを特徴とするクロック周波数の同期システム。
3. データ送信側の第１のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、
   データ送信側の第２のメモリであって、前記データ送信側の第１のメモリから読み出されたデータが前記第１の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第２の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、
   データ受信側の第１のメモリであって、データ受信側がデータ送信側から受信したデータが前記第２の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第３の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出手段と、
   データ受信側の第２のメモリであって、前記データ受信側の第１のメモリから読み出されたデータが前記第３の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第４の蓄積データ変化量検出手段と、
   前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量、前記第３の蓄積データ変化量検出手段により検出された変化量及び前記第４の蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、
   を備えることを特徴とするクロック周波数の同期システム。
4. データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、
   データ送信側又はデータ受信側のｎ個（ｎは自然数）の中間メモリであって、前記データ送信側の第１のメモリ又は第（ｎ−１）の中間メモリから読み出されたデータが前記第ｎの中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第（ｎ＋１）の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、
   データ受信側のメモリであって、第ｎの中間メモリから読み出されたデータが前記第（ｎ＋１）の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出手段と、
   前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量及び前記第３の蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、
   を備えることを特徴とするクロック周波数の同期システム。
5. データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが書き込まれ、該データを一時蓄積し、データ受信側のクロック発生器が発生するクロックに同期して該データが読み出されるもの、に蓄積されるデータの変化量を検出する蓄積データ変化量検出手段と、
   前記蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、
   を備えることを特徴とするクロック周波数の同期システム。
6. データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、
   データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが前記中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、
   前記第１の蓄積データ変化量検出手段により検出された変化量及び前記第２の蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、
   を備えることを特徴とするクロック周波数の同期システム。
7. データ送信側の第１のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、
   データ送信側の第２のメモリであって、前記データ送信側の第１のメモリから読み出されたデータが前記第１の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第２の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、
   データ受信側の第１のメモリであって、データ受信側がデータ送信側から受信したデータが前記第２の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第３の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出手段と、
   データ受信側の第２のメモリであって、前記データ受信側の第１のメモリから読み出されたデータが前記第３の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第４の蓄積データ変化量検出手段と、
   前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量、前記第３の蓄積データ変化量検出手段により検出された変化量及び前記第４の蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、
   を備えることを特徴とするクロック周波数の同期システム。
8. データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出手段と、
   データ送信側又はデータ受信側のｎ個（ｎは自然数）の中間メモリであって、前記データ送信側の第１のメモリ又は第（ｎ−１）の中間メモリから読み出されたデータが前記第ｎの中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第（ｎ＋１）の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出手段と、
   データ受信側のメモリであって、第ｎの中間メモリから読み出されたデータが前記第（ｎ＋１）の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出手段と、
   前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量及び前記第３の蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整手段と、
   を備えることを特徴とするクロック周波数の同期システム。
9. データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する蓄積データ変化量検出ステップと、
   前記蓄積データ変化量検出ステップにより検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整ステップと、
   を備えることを特徴とするクロック周波数の同期方法。
10. データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出ステップと、
    データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが前記中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出ステップと、
    前記第１の蓄積データ変化量検出ステップにより検出された変化量及び前記第２の蓄積データ変化量検出ステップにより検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整ステップと、
    を備えることを特徴とするクロック周波数の同期方法。
11. データ送信側の第１のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出ステップと、
    データ送信側の第２のメモリであって、前記データ送信側の第１のメモリから読み出されたデータが前記第１の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第２の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出ステップと、
    データ受信側の第１のメモリであって、データ受信側がデータ送信側から受信したデータが前記第２の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第３の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出ステップと、
    データ受信側の第２のメモリであって、前記データ受信側の第１のメモリから読み出されたデータが前記第３の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第４の蓄積データ変化量検出ステップと、
    前記第１の蓄積データ変化量検出ステップにより検出された変化量、前記第２の蓄積データ変化量検出ステップにより検出された変化量、前記第３の蓄積データ変化量検出ステップにより検出された変化量及び前記第４の蓄積データ変化量検出ステップにより検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整ステップと、
    を備えることを特徴とするクロック周波数の同期方法。
12. データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出ステップと、
    データ送信側又はデータ受信側のｎ個（ｎは自然数）の中間メモリであって、前記データ送信側の第１のメモリ又は第（ｎ−１）の中間メモリから読み出されたデータが前記第ｎの中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第（ｎ＋１）の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出ステップと、
    データ受信側のメモリであって、第ｎの中間メモリから読み出されたデータが前記第（ｎ＋１）の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出ステップと、
    前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量及び前記第３の蓄積データ変化量検出手段により検出された変化量に基づき、データ送信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ送信側のクロック発生器が発生するクロックの周波数をデータ受信側のクロック発生器が発生するクロックの周波数と同一とする調整ステップと、
    を備えることを特徴とするクロック周波数の同期方法。
13. データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが書き込まれ、該データを一時蓄積し、データ受信側のクロック発生器が発生するクロックに同期して該データが読み出されるもの、に蓄積されるデータの変化量を検出する蓄積データ変化量検出ステップと、
    前記蓄積データ変化量検出ステップにより検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整ステップと、
    を備えることを特徴とするクロック周波数の同期方法。
14. データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出ステップと、
    データ受信側のメモリであって、データ受信側がデータ送信側から受信したデータが前記中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出ステップと、
    前記第１の蓄積データ変化量検出ステップにより検出された変化量及び前記第２の蓄積データ変化量検出ステップにより検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整ステップと、
    を備えることを特徴とするクロック周波数の同期方法。
15. データ送信側の第１のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出ステップと、
    データ送信側の第２のメモリであって、前記データ送信側の第１のメモリから読み出されたデータが前記第１の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第２の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出ステップと、
    データ受信側の第１のメモリであって、データ受信側がデータ送信側から受信したデータが前記第２の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第３の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出ステップと、
    データ受信側の第２のメモリであって、前記データ受信側の第１のメモリから読み出されたデータが前記第３の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第４の蓄積データ変化量検出ステップと、
    前記第１の蓄積データ変化量検出ステップにより検出された変化量、前記第２の蓄積データ変化量検出ステップにより検出された変化量、前記第３の蓄積データ変化量検出ステップにより検出された変化量及び前記第４の蓄積データ変化量検出ステップにより検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整ステップと、
    を備えることを特徴とするクロック周波数の同期方法。
16. データ送信側のメモリであって、データ送信側がデータ受信側に送信するべきデータがデータ送信側のクロック発生器が発生するクロックに同期して書き込まれ、該データを一時蓄積し、該データが第１の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第１の蓄積データ変化量検出ステップと、
    データ送信側又はデータ受信側のｎ個（ｎは自然数）の中間メモリであって、前記データ送信側の第１のメモリ又は第（ｎ−１）の中間メモリから読み出されたデータが前記第ｎの中間クロックに同期して書き込まれ、該データを一時蓄積し、該データが第（ｎ＋１）の中間クロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第２の蓄積データ変化量検出ステップと、
    データ受信側のメモリであって、第ｎの中間メモリから読み出されたデータが前記第（ｎ＋１）の中間クロックに同期して書き込まれ、該データを一時蓄積し、該データがデータ受信側のクロック発生器が発生するクロックに同期して読み出されるもの、に蓄積されるデータの変化量を検出する第３の蓄積データ変化量検出ステップと、
    前記第１の蓄積データ変化量検出手段により検出された変化量、前記第２の蓄積データ変化量検出手段により検出された変化量及び前記第３の蓄積データ変化量検出手段により検出された変化量に基づき、データ受信側のクロック発生器の発振周波数を制御するための制御量を調整することにより、データ受信側のクロック発生器が発生するクロックの周波数をデータ送信側のクロック発生器が発生するクロックの周波数と同一とする調整ステップと、
    を備えることを特徴とするクロック周波数の同期方法。

Images