CN102811110B - 传输时延控制方法及系统 - Google Patents

Abstract

本发明公开了一种传输时延控制方法及系统，该方法应用于包括发送端和接收端的系统，包括如下步骤：发送端根据自适应编码调制调整后的第一速率向第一先入先出存储器写入数据；发送端使用第一速率从第一先入先出存储器中读取数据，并将读取出的数据发送给接收端；接收端以第一速率写入第二先入先出存储器；接收端以第一速率相从第二先入先出存储器中读取数据。通过本发明提高了网络同步的准确性。

Description

传输时延控制方法及系统

技术领域

本发明涉及通信领域，具体而言，涉及一种传输时延控制方法及系统。

背景技术

在同步网络(例如，微波网)中一般可采用主从同步方式实现全网同步。某一时刻，网内设一个主节点作为时钟主站，主站时钟同步于上级高精度时钟，并配有高精度本地晶振用于时钟保持或无外部高精度时钟源时的备用。网内其他各站点均跟踪主站时钟，以主站时钟为基准，并逐级下控，直到末端网元。时钟传递过程中，各中间站点以从模式(slave)通过其某一外部接口从上级站点提取时钟，再通过其他接口以主模式(Master)方式向下传递时钟。

目前，现有技术传递同步时间的方法通常有两种：第一种为每一个站点配备一个GPS(卫星测时测距导航/全球定位系统)接收机，由GPS提供时间同步；第二种使用同步网络协议(Network Time Protocol，简称为NTP)，即IEEE1588实现时间同步。然而，利用IEEE1588实现时间同步时，存在时间不准确的问题。

对于有些网络(例如，微波网)使用了自适应编码调制(ACM)技术，在这种情况下，这些网络中的时间同步不再准确。

发明内容

本发明的主要目的在于提供一种传输时延控制方法及系统，以至少解决上述问题之一。

根据本发明的一个方面，提供了一种传输时延控制方法，应用于包括发送端和接收端的系统，该方法包括如下步骤：发送端根据自适应编码调制调整后的第一速率向第一先入先出存储器写入数据；所述发送端使用所述第一速率从所述第一先入先出存储器中读取数据，并将读取出的数据发送给接收端；所述接收端以第二速率写入第二先入先出存储器；所述接收端以所述第一速率从所述第二先入先出存储器中读取数据。

根据本发明的另一个方面，提供了一种传输时延控制系统，包括发送端和接收端，所述发送端包括：调整模块，使用与所述第一速率相同的速率将数据写入第一先入先出存储器中，发送模块，使用与所述第二速率相同的速率从所述第一先入先出存储器中读取数据，并将读取出的数据发送给所述接收端；所述接收端包括：写入模块，将接收到的数据以与所述第二速率相同的速率写入第四先入先出存储器；读取模块，以与所述第一速率相同的速率从所述第四2先入先出存储器中读取数据。

根据本发明的再一个方面，还提供了一种传输时延控制系统，包括发送端和接收端，所述发送端和所述发送端均包括先入先出存储器，其中，所述发送端的先入先出存储器读取出的数据发送给所述接收端，所述发送端和所述接收端的先入先出存储器的写入数据和读取数据的速率均相同。

通过本发明，解决了现有技术中使用ACM的网络时间同步时存在的时间不准确的问题，进而提高了时间同步的准确性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的传输时延控制方法的流程图；

图2是根据本发明实施例的传输时延控制系统；

图3是根据本发明实施的另一种传输时延控制系统；

图4是根据本发明优选实施例的微波系统示意图；

图5是根据本发明优选实施例的链路传输对称的控制机制的流程图；

图6是根据本发明优选实施例的固定速率的情况下传输延时控制的方法；

图7是根据本发明优选实施例的ACM速率发生变化的情况下传输延时控制的方法流程图；

图8是根据本发明优选实施例的码速适配装置示意图；

图9是根据本发明优选实施例的由低速数据到高速数据的适配过程的流程图；

图10是根据本发明优选实施例的另一种码速适配装置示意图；

图11是根据本发明优选实施例的由高速数据到低速数据的适配过程的流程图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

对于采用ACM技术的网络(以下以微波网为例进行说明，但是并不限于此)，在实现微波网络时间同步时，时间同步方法(例如，IEEE1588)中的测量机制在微波链路自适应编码调制(Adaptive Modulation and Coding，简称为ACM)切换时，存在延时不对称的问题，这是导致时间同步不准确的原因。在下面的实施例中，提供了ACM下保证链路传输延时对称的方案，以下实施例中的发送端和接收端均增加了先入先出(First-In First-Out，简称为FIFO)存储器(该存储器可以是寄存器等能起到存储作用的装置，以下简称为FIFO)，通过该存储器可以在一定程度上解决延时不对称问题。

图1是根据本发明实施例的传输时延控制方法的流程图，该方法应用于包括发送端和接收端的系统。如图1所示，该方法包括如下步骤：

步骤S102，发送端根据ACM调整后的第一速率向第一FIFO存储器写入数据；

步骤S104，发送端使用第一速率从第一FIFO存储器中读取数据，并将读取出的数据发送给接收端；

步骤S106，接收端将接收到的数据以第一速率写入第二FIFO存储器；

步骤S108，接收端第一速率相同从第二FIFO存储器中读取数据。

为了描述方便，在以下实施例中将第一FIFO存储和第二FIFO存储器称为调制解调FIFO。

通过上述步骤，当ACM发生改变时，发送端将调整写入调制解调FIFO的第一速率，此时，由于写入调制解调FIFO的第一速率突然发生变化，从而会导致调制解调FIFO中保存的数据量(或者称为水位)发生变化，该水位的变化使得经过延时增大或者减少，这样就抵消了调整模块延时的变化，保证了链路的传输延时固定，即对于数据的突然变化，在传输过程中产生的链路不对称由同步FIFO来消除。此时，如果空口速率变快，同步FIFO内累积的数据减少，此时发送端的同步FIFO内的延时减少，接收端(或称为接收侧)的同步FIFO内累积的数据增多，接收侧的同步FIFO的延时增加，此时链路接收和发送侧的延时相加，结果保持不变。

发送端根据ACM调整后的第一速率向第一FIFO存储器写入数据的实现方式可以有多种，在本实施例中提供了一种较优的实施方式，即发送端以第三速率向第三先入先出存储器写入数据；发送端根据自适应编码调制确定从第三先入先出存储器中读取数据的速率；发送端使用确定后的速率从第三先入先出存储器读取数据并向第一先入先出存储器写入数据。该优选的实施方式通过增加了另外一个FIFO(即第三FIFO)就实现了第一速率的调整，实现简单。需要说明的是，在实施时，第一FIFO和第三FIFO的功能可以由一个FIFO来实现，也可由不同的FIFO来实现。

对于接收端的速率的调整，也可以使用与发送端的第三FIFO类似的手段来进行，或者也可以采用其他的手段。在本实施例中还是采用了FIFO的这种简单的实现方式：接收端将接收到的数据写入第二先入先出存储器；接收端使用与第二速率从第二先入先出存储器中读取数据，并以第一速率将读取出的数据写入第四先入先出存储器。同样，在实施时，第二FIFO和第四FIFO的功能可以由一个FIFO来实现，也可由不同的FIFO来实现。

对于第三FIFO和第四FIFO的数据的写入和/或读取可以根据第三和第四FIFO中设置的空满标识来进行，该设置标识的方式实现简单。

在实施时如果考虑到每次启动测量时延不可控的问题，本实施例提供了另外一个优选的实施例可以解决该问题。在该优选实施例中，可以设置一个阈值(该阈值是可以调整的)，在发送端当第一FIFO存储器中存储的数据量等于阈值时，发送端使用第一速率从第一FIFO存储器中读取数据。这样保证了每次启动FIFO的水位都处于固定状态，也可间接保证延时固定。

通过上述实施例，在同步系统的发送端和接收端分别增加FIFO，从而解决了相关技术中利用IEEE1588实现时间同步导致的延时不对称等问题，从而提高了全网时间同步的准确性，同时，通过进一步固定测量的起始点，保证了启动测量时延时的可控性。

在本实施例中，还提供了一种传输时延控制系统，用于实现上述实施例及其优选实施方式，已经进行过说明的不再赘述。下面对该系统中涉及到的模块进行说明。需要说明的是，以下所使用的术语“模块”“单元”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的系统和方法较佳地以软件来实现，但是硬件或者软件和硬件的组合的实现也是可以的。

图2是根据本发明实施例的传输时延控制系统，该系统包括发送端20和接收端22。如图2所示，该发送端20包括调整模块200和发送模块202，该接收端22包括写入模块220和读取模块222。下面对该系统涉及的各个模块进行说明。

发送端20包括：调整模块200，用于根据自适应编码调制调整后的第一速率向第一先入先出存储器写入数据；发送模块202，发送模块，用于使用第一速率从第一先入先出存储器中读取数据，并以第一速率将读取出的数据发送给接收端；

接收端22包括：写入模块220，用于将接收到的数据以第一速率写入第二先入先出存储器；读取模块222，用于以第一速率从第二先入先出存储器中读取数据。

作为一个优选的实施例，发送端20的调整模块200还可以包括：第一写入单元，用于以固定速率向第三先入先出存储器写入数据；确定单元，用于根据自适应编码调制确定从第三先入先出存储器中读取数据的速率；第二写入单元，用于使用确定后的速率从第三先入先出存储器读取数据并向第一先入先出存储器写入数据；。

作为一个优选的实施例，接收端22的写入模块220还可以包括：第三写入单元，用于将接收到的数据写入第三第二先入先出存储器；第四写入单元，用于使用与第一速率相同的速率从第三第二先入先出存储器中读取数据，并以与第一速率相同的数据将读取出的数据写入第四先入先出存储器。

作为一个优选的实施例，发送模块202还用于在第一FIFO存储器中存储的数据量等于阈值时，发送端使用与第一速率相同的速率从第一FIFO存储器中读取数据，并将读取出的数据发送给接收端。

在本实施例中，还提供了另外一种传输时延控制系统，图3是根据本发明实施的另一种传输时延控制系统，该系统包括发送端30和接收端32，发送端和发送端均至少包括一个FIFO存储器，例如，如图3所示，发送端30和接收端32均包括两个FIFO存储器33，其中，发送端的FIFO存储器读取出的数据发给接收端，发送端和接收端的FIFO存储器的写入数据和读取数据的速率均相同。

下面结合优选实施例进行说明，该优选实施例结合上述实施例及优选实施方式。

在本优选实施例中以微波网络为例进行说明。

图4是根据本发明优选实施例的微波系统示意图，如图4所示，该系统包括成帧模块400、同步模块402、码速适配模块404(同步模块402和码速适配模块404统称为同步适配模块，与第三FIFO存储器的功能相同)、调制模块406(实现第一FIFO存储器的功能)、解调模块408(实现第二FIFO存储器的功能)、解码速适配模块410、去同步模块412(解码速适配模块410和去同步模块412统称为去同步适配模块，实现第四FIFO存储器的功能)和解帧模块414。其中，成帧模块400、同步模块402、码速适配模块404和调制模块406这四个模块位于发送侧，实现上述实施例中的调整模块200和发送模块202的功能；解调模块408、解码速适配模块410、去同步模块412和解帧模块414位于接收侧，实现上述实施例中的写入模块220和读取模块222的功能。

图5是根据本发明优选实施例的链路传输对称的控制机制的流程图，如图5所示，该流程包括如下步骤：其中，发送端执行的步骤包括如下的步骤S502-步骤S508；接收端执行的步骤包括如下的步骤S510-步骤S514。

步骤S502，发送端将业务数据信号发给同步适配模块。

步骤S504，同步适配模块自适应调整速率用来匹配步骤S506中的同步FIFO的读写两端的速率。

在步骤S504中，同步模块402的写速率固定，码速调整模块(即码速适配模块404)根据同步FIFO的水位情况产生同步模块402和码速适配模块404中FIFO的读使能并读取数据，从而使得调制模块406读取同步FIFO的速率与写入同步FIFO的速率保持一致。

读取同步FIFO在调制方式发生改变的时候发生变化(例如，可能变快也可能变慢)，此时自适应调制ACM总的读取速率变快或者变慢，同步FIFO水位变化根据调制方式的切换时间和速率差异发生变化，FIFO的水位变化使得经过FIFO的延时增大或者减少，从而抵消了调整模块延时的变化，保证了链路的传输延时固定。

同步适配模块还可以包括FIFO读取控制模块，该模块保证读取FIFO的起始点是固定的。下面对此进行说明，首先，该模块启动时判断FIFO水位是否在起始点(相当于一个阈值)，如果不在起始点，则等待，一直到满足条件开始启动；如果FIFO大于起始点则将FIFO快速读空(例如，丢弃超出起始点的数据)，然后等待FIFO再次到达起始点后启动。这样保证了每次启动FIFO的水位都处于固定状态，也就间接保证了延时的固定。

步骤S506，把适配后的数据发给同步FIFO。

步骤S508，调制模块406将数据读出后经过调制单元调制后发送出去。

步骤S510，接收到的微波信号进行解调单元后得到微波帧。

步骤S512，将收到的微波帧经过解速率适配后恢复成原始数据写入接收端的FIFO。

在步骤S512中，码速恢复模块(即解码速适配模块410)根据约定的速率恢复出与发送端一致的速率写入接收端的同步FIFO，使得其与发送端水位变化一起保证链路延时固定。

步骤S514，发送端的延时计算单元将接收端的延时测量报文数据读出，根据得到的结果计算链路延时。

本优选实施例在一定程度上实现了在ACM切换时链路延时对称。

图6是根据本发明优选实施例在固定速率的情况下传输延时控制的方法，如图6所示，该方法包括如下步骤：

步骤S602，接收各业务单元过来的业务并将业务按照优先级高低根据事先约定的速率发给微波成帧模块400；

步骤S604，用固定速率将数据发给码速适配模块402；

步骤S606，根据调制方式选择码速适配模块402的参数以用来保证读写同步FIFO的速率一致；

步骤S608，固定FIFO起始水位；

步骤S610，将接收到的信号解调成微波帧；

步骤S612，根据调制方式选择合适的解调速率将接收到的微波帧进行码速恢复；

步骤S614，将恢复后的数据写入接收端同步FIFO；

步骤S616，用固定的速率在固定的起始点开始读取同步FIFO，以保证收发两端的速率一致。

图7是根据本发明优选实施例在ACM速率发生变化的情况下传输延时控制的方法流程图，如图7所示，该方法包括如下步骤：

步骤S702，接收各业务单元的业务并将业务按照优先级高低根据事先约定的速率发给微波成帧模块；

步骤S704，在ACM速率发生变化时，用变化后的速率将数据发给码速适配模块；

步骤S706，根据调制方式选择码速适配模块的参数以用来保证读写同步FIFO的速率一致；

步骤S708，FIFO水位根据ACM的速率变化开始变化，用来保证延时固定；

步骤S710，将接收到的信号解调成微波帧；

步骤S712，根据调制方式选择合适的解调速率，将接收到的微波帧进行码速恢复；

步骤S714，将恢复后的数据写入接收端同步FIFO；

步骤S716，在ACM数据接收速率发生变化时，用变化后的速率开始读取同步FIFO，以保证收发两端的速率一致。

在上述步骤S704和步骤708中：在ACM切换的时候，空口传输速率会突然发生变化，此时同步模块内数据会突然变化，而传输过程中产生的链路不对称由同步模块的FIFO来消除，此时如果空口速率变快，FIFO内累积的数据减少，发送端FIFO内的延时减少，在接收侧FIFO内累积的数据增多，接收侧FIFO的延时增加，链路接收和发送侧的延时相加，保持延时不变。

在本优选实施例中，还提供了一种码速适配装置(相当于上述的码速适配模块)，图8根据是本发明优选实施例的码速适配装置示意图。如图8所示，该装置包括低速数据产生模块80、FIFO 82和高速数据发送模块84。下面结合图8中的各个模块，对各个模块的码速适配的过程进行说明。图9是根据本发明优选实施例的由低速数据到高速数据的适配过程的流程图。如图9所示，该流程包括如下步骤：

步骤S902，低速数据产生模块80将低速数据发给FIFO 82；

步骤S904，FIFO 82根据水位产生空满标志位；

步骤S906，用高速速率发送模块84读取FIFO 82，并根据空满标志填充数据。

在本优选实施例中，还提供了另外一种码速适配装置(相当于上述的码速适配模块)，图10是根据本发明优选实施例的另一种码速适配装置示意图，如图10所示该装置包括高速数据模块100、FIFO 102和低速数据读取模块104。下面结合图10中的各个模块，对各个模块的码速适配的过程进行说明。图11是根据本发明优选实施例的由高速数据到低速数据的适配过程的流程图。如图11所示，该流程包括如下步骤：

步骤S1102，高速数据模块100将高速数据根据适配标志将有效数据发给FIFO102；

步骤S1104，FIFO 102根据水位产生空满标志位；

步骤S1106，低速数据读取模块104用低速速率读取FIFO 102完成数据恢复。

在另外一个实施例中，还提供了一种传输时延控制软件，该软件用于执行上述实施例及优选实施例中描述的技术方案。

在另外一个实施例中，还提供了一种存储介质，该存储介质中存储有上述传输时延控制软件，该存储介质包括但不限于光盘、软盘、硬盘、可擦写存储器等。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种传输时延控制方法，应用于包括发送端和接收端的系统，其特征在于包括如下步骤：

发送端根据自适应编码调制调整后的第一速率向第一先入先出存储器写入数据；

所述发送端使用所述第一速率从所述第一先入先出存储器中读取数据，并将读取出的数据发送给接收端；

所述接收端以第一速率将接收到的数据写入第二先入先出存储器；

所述接收端以所述第一速率从所述第二先入先出存储器中读取数据。

2.根据权利要求1所述的方法，其特征在于，所述发送端根据自适应编码调制调整后的所述第一速率向所述第一先入先出存储器写入数据包括：

所述发送端以第三速率向第三先入先出存储器写入数据；

所述发送端根据所述自适应编码调制确定从所述第三先入先出存储器中读取数据的速率；

所述发送端使用确定后的速率从所述第三先入先出存储器读取数据并使用确定后的速率向所述第一先入先出存储器写入数据。

3.根据权利要求1所述的方法，其特征在于，所述接收端将接收到的数据以所述第一速率将接收到的数据写入第二先入先出存储器包括：

所述接收端将接收到的数据写入第二先入先出存储器；

所述接收端使用所述第一速率从所述第二先入先出存储器中读取数据，并以所述第一速率将读取出的数据写入第四先入先出存储器。

4.根据权利要求2或3所述的方法，其特征在于，

所述发送端根据第三先入先出存储器的空满标识在所述第三先入先出存储器写入数据和/或读取数据；

所述接收端根据第四先入先出存储器的空满标识在所述第四先入先出存储器写入数据和/或读取数据。

5.根据权利要求1至3中任一项所述的方法，其特征在于，所述发送端使用所述第一速率从所述第一先入先出存储器中读取数据包括：

所述发送端在所述第一先入先出存储器中存储的数据量等于阈值时，所述发送端使用所述第一速率从所述第一先入先出存储器中读取数据。

6.一种传输时延控制系统，包括发送端和接收端，其特征在于：

所述发送端包括：写入模块，用于根据自适应编码调制调整后的第一速率向第一先入先出存储器写入数据，发送模块，用于使用所述第一速率从所述第一先入先出存储器中读取数据，并以所述第一速率将读取出的数据发送给所述接收端；

所述接收端包括：写入模块，用于将接收到的数据以所述第一速率写入第二先入先出存储器；读取模块，用于以所述第一速率从所述第二先入先出存储器中读取数据。

7.根据权利要求6所述的系统，其特征在于，所述发送端的所述写入模块包括：

第一写入单元，用于以固定速率向第三先入先出存储器写入数据；

确定单元，用于根据所述自适应编码调制确定从所述第三先入先出存储器中读取数据的速率；

第二写入单元，用于使用确定后的速率从所述第三先入先出存储器读取数据并使用确定后的速率向所述第一先入先出存储器写入数据。

8.根据权利要求6所述的系统，其特征在于，所述接收端的所述写入模块包括：

第三写入单元，用于将接收到的数据写入所述第二先入先出存储器；

第四写入单元，用于使用所述第一速率从所述第二先入先出存储器中读取数据，并以所述第一速率将读取出的数据写入第四先入先出存储器。

9.根据权利要求6至8中任一项所述的系统，其特征在于，所述发送端的所述发送模块用于在所述第一先入先出存储器中存储的数据量等于阈值时，所述发送端使用所述第一速率从所述第一先入先出存储器中读取数据，并将读取出的数据发送给接收端。

10.一种传输时延控制系统，包括发送端和接收端，其特征在于：

所述发送端和所述接收端均包括先入先出存储器，其中，所述发送端的先入先出存储器读取出的数据发送给所述接收端，所述发送端的先入先出存储器的写入数据的速率、所述发送端的先入先出存储器的读取数据的速率、所述接收端的先入先出存储器的写入数据的速率和所述接收端的先入先出存储器的读取数据的速率均相同。