JP2006165191A - Structure with semiconductor layer of iii-v compound and its manufacturing method - Google Patents
Structure with semiconductor layer of iii-v compound and its manufacturing method Download PDFInfo
- Publication number
- JP2006165191A JP2006165191A JP2004353108A JP2004353108A JP2006165191A JP 2006165191 A JP2006165191 A JP 2006165191A JP 2004353108 A JP2004353108 A JP 2004353108A JP 2004353108 A JP2004353108 A JP 2004353108A JP 2006165191 A JP2006165191 A JP 2006165191A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- semiconductor layer
- groove
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、結晶欠陥が低密度なIII−V族化合物の半導体層を備えている構造物とその製造方法に関する。より詳細には、III−V族化合物の半導体層に半導体装置を作成した場合に、半導体装置から発生する熱を半導体層外に効率よく伝熱することができる構造物とその製造方法に関する。 The present invention relates to a structure including a semiconductor layer of a III-V group compound having a low density of crystal defects and a method for manufacturing the structure. More specifically, the present invention relates to a structure capable of efficiently transferring heat generated from a semiconductor device to the outside of the semiconductor layer when a semiconductor device is formed on a semiconductor layer of a III-V group compound, and a method for manufacturing the structure.
本出願人は、例えば窒化ガリウム等のIII−V族化合物の半導体層を、結晶欠陥が低密度な状態で得ることができる技術を特許文献1と特許文献2で開示している。これらの技術は、表面から裏面側に向けて伸びている溝が形成されている基板(例えばシリコン等)を用意し、その基板の表面から窒化ガリウムをエピタキシャル成長して、溝の上方に架橋する窒化ガリウムの半導体層を作成する技術である。作成された窒化ガリウムの半導体層は、結晶欠陥が低密度な状態で得られる。溝を形成することで、シリコンの基板と窒化ガリウムの半導体層の接触する面積が小さくなり、格子不整合や熱膨張係数の差異等に基づく応力の発生が緩和されるので、結晶欠陥が低密度な窒化ガリウムの半導体層を得ることができるのである。
なお、特許文献1と特許文献2では、基板の表面に複数の突起群を形成するとしているが、突起群の表面を基板の表面と評価すれば、突起群の残部は基板の表面から裏面側に向けて伸びている溝と評価することができる。突起群と溝は表現の違いであって、同様の技術として解釈される。
In Patent Document 1 and Patent Document 2, it is assumed that a plurality of projection groups are formed on the surface of the substrate. However, if the surface of the projection group is evaluated as the surface of the substrate, the remaining portion of the projection group extends from the surface of the substrate to the back side. It can be evaluated as a groove extending toward the surface. The projection group and the groove are different expressions, and are interpreted as similar techniques.
特許文献1と特許文献2の技術によって作成した窒化ガリウムの半導体層を利用して、その半導体層内に例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)、ダイオード等の半導体装置が作成される。半導体装置を作成するのに必要な半導体層の厚みは数十μmあれば十分である。しかしながら、数十μmの厚みの半導体層は物理的強度が弱い。したがって、半導体層の物理的強度を確保するために、基板と半導体層を一体のまま利用することがある。すなわち、半導体層をエピタキシャル成長した後に、基板をわざわざ除去しないで、基板と半導体層を一体のまま利用することがある。なお、半導体層を数百μmの厚みで作成すれば物理的強度は確保できる。しかしながらこの場合、半導体層をエピタキシャル成長するのに要する時間が極めて長くなり、製造コストが増大するという問題がある。したがって、窒化ガリウムの半導体層は、半導体装置を作成するのに必要な数十μmの厚みで作成したいという要望は存在する。
ところが、この半導体層に作成された半導体装置を動作させると、半導体装置から発生する熱は、溝によって画定されている中空空間によって半導体層外に効率よく伝熱できないという問題がある。このため、半導体装置を安定して動作させることが困難という問題がある。
本発明は、III−V族化合物の半導体層に作成された半導体装置から発生する熱を半導体層外に効率よく伝熱することができる構造物を簡単に製造する方法を提供することを一つの目的としている。さらには、III−V族化合物の半導体層に作成された半導体装置から発生する熱を半導体層外に効率よく排出させることができる構造物自体を提供することを他の一つの目的としている。
Using a gallium nitride semiconductor layer created by the techniques of Patent Literature 1 and Patent Literature 2, semiconductors such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), and diodes are formed in the semiconductor layers. A device is created. It is sufficient that the thickness of the semiconductor layer necessary for manufacturing the semiconductor device is several tens of μm. However, a semiconductor layer having a thickness of several tens of μm has low physical strength. Therefore, in order to ensure the physical strength of the semiconductor layer, the substrate and the semiconductor layer may be used as a unit. That is, after the semiconductor layer is epitaxially grown, the substrate and the semiconductor layer may be used as they are without removing the substrate. If the semiconductor layer is formed with a thickness of several hundred μm, the physical strength can be ensured. However, in this case, there is a problem that the time required for epitaxial growth of the semiconductor layer becomes extremely long and the manufacturing cost increases. Therefore, there is a demand for forming a gallium nitride semiconductor layer with a thickness of several tens of μm necessary for manufacturing a semiconductor device.
However, when the semiconductor device formed on the semiconductor layer is operated, there is a problem that heat generated from the semiconductor device cannot be efficiently transferred outside the semiconductor layer by the hollow space defined by the groove. For this reason, there is a problem that it is difficult to stably operate the semiconductor device.
One object of the present invention is to provide a method for easily producing a structure capable of efficiently transferring heat generated from a semiconductor device formed in a semiconductor layer of a III-V compound compound to the outside of the semiconductor layer. It is aimed. It is another object of the present invention to provide a structure that can efficiently exhaust heat generated from a semiconductor device formed in a semiconductor layer of a III-V compound compound to the outside of the semiconductor layer.
本発明の構造物の製造方法は、少なくとも次の各工程を実施するのが好ましい。まず、基板の表面から裏面側へ向けて伸びる溝を形成する工程を実施する。次に、基板の表面からIII−V族化合物半導体を結晶成長して前記溝の上方に架橋する半導体層を形成する工程を実施する。次に、基板の裏面から前記溝が露出するまで基板を除去する工程を実施する。そして、露出している溝内に空気の熱伝導係数より大きな熱伝導係数を有する材料を充填する工程を実施する。これらの各工程を経て、構造物を得ることができる。
基板の表面からIII−V族化合物半導体を結晶成長するのに先立って、III−V族化合物半導体より融点が高い材料(例えば、炭化シリコン(SiC)、窒化アルミニウム(AlN)、あるいはスピネル(MaAl2O4)を好適に利用することができる)を基板の表面に成膜し、その成膜された層からIII−V族化合物半導体を結晶成長させてもよい。この層が存在することによって、基板とIII−V族化合物半導体が反応して多結晶のIII−V族化合物半導体の結晶が形成されることを抑制することができる。
基板の表面から裏面側へ向けて伸びる溝を形成する工程では、溝が基板を貫通して裏面から露出してもよい。この場合、形成された溝が基板の裏面から露出しているので、溝が露出するまで基板の裏面を除去する工程が同時に実施されたと評価することができる。また、形成する溝の形状等に関して特に制限はなく、例えば基板の表面にストライプ状や格子状に溝を形成してもよく、基板の表面にドット状に分散配置された溝を形成してもよく、あるいは突起が基板の表面に分散配置され、その残部が溝として形成されていてもよく、またそれらが組合わされて形成されていてもよい。
基板の裏面から溝が露出するまで基板を除去する工程は、基板の裏面を研磨して除去する手法や、基板の裏面をエッチングによって除去する手法等を好適に利用することができる。
In the method for producing a structure of the present invention, it is preferable to carry out at least the following steps. First, the process of forming the groove | channel extended toward the back surface side from the surface of a board | substrate is implemented. Next, a step of forming a semiconductor layer that crystallizes a III-V group compound semiconductor from the surface of the substrate and bridges above the groove is performed. Next, the process of removing a board | substrate is implemented until the said groove | channel is exposed from the back surface of a board | substrate. Then, a step of filling the exposed groove with a material having a heat conduction coefficient larger than that of air is performed. A structure can be obtained through these steps.
Prior to crystal growth of the III-V compound semiconductor from the surface of the substrate, a material having a melting point higher than that of the III-V compound semiconductor (for example, silicon carbide (SiC), aluminum nitride (AlN), or spinel (MaAl 2 O 4 ) can be preferably used) on the surface of the substrate, and a III-V compound semiconductor crystal may be grown from the formed layer. By the presence of this layer, it is possible to suppress the reaction between the substrate and the III-V group compound semiconductor to form a polycrystalline III-V group compound semiconductor crystal.
In the step of forming a groove extending from the front surface of the substrate toward the back surface, the groove may penetrate the substrate and be exposed from the back surface. In this case, since the formed groove is exposed from the back surface of the substrate, it can be evaluated that the process of removing the back surface of the substrate is performed at the same time until the groove is exposed. Moreover, there is no restriction | limiting in particular regarding the shape etc. of the groove | channel to form, For example, a groove | channel may be formed in stripe form or a grid | lattice form on the surface of a board | substrate, and even if the groove | channel distributed on the surface of a board | substrate is formed in a dot form Alternatively, the projections may be distributed on the surface of the substrate, and the remainder may be formed as a groove, or may be formed by combining them.
For the step of removing the substrate from the back surface of the substrate until the groove is exposed, a method of polishing and removing the back surface of the substrate, a method of removing the back surface of the substrate by etching, or the like can be suitably used.
上記の製造方法では、基板の表面側に溝を形成することで、基板とIII−V族化合物半導体の半導体層の接触する面積が小さくなるので、格子不整合や熱膨張係数の差異等に基づく応力の発生が緩和され、結晶欠陥が低密度な半導体層を得ることができる。この半導体層を備えている構造物を利用して、半導体層内に半導体装置を作成することができる。半導体層内に作成された半導体装置を動作させると熱が発生するが、その熱は基板側に効率よく伝熱することができる。溝内に空気の熱伝導係数より大きな熱伝導係数を有する材料が充填されているので、溝が中空空間である場合に比して、半導体装置から発生する熱が基板側に効率よく伝熱するのである。溝が露出するまで基板の裏面を除去して、露出する溝内に空気の熱伝導係数より大きな熱伝導係数を有する材料を充填する工程を実施するだけで、半導体装置の動作の安定性が格段に向上させることができる構造物を得ることができるのである。 In the above manufacturing method, by forming the groove on the surface side of the substrate, the contact area between the substrate and the semiconductor layer of the III-V compound semiconductor is reduced, so that it is based on a lattice mismatch or a difference in thermal expansion coefficient. The generation of stress is relaxed, and a semiconductor layer with low density of crystal defects can be obtained. A semiconductor device can be formed in the semiconductor layer by using the structure including the semiconductor layer. When a semiconductor device formed in the semiconductor layer is operated, heat is generated, but the heat can be efficiently transferred to the substrate side. Since the groove is filled with a material having a heat conduction coefficient larger than that of air, the heat generated from the semiconductor device is efficiently transferred to the substrate side as compared with the case where the groove is a hollow space. It is. By simply removing the backside of the substrate until the groove is exposed and filling the exposed groove with a material having a thermal conductivity coefficient greater than that of air, the stability of the operation of the semiconductor device is significantly improved. Thus, it is possible to obtain a structure that can be improved.
空気の熱伝導係数より大きな熱伝導係数を有する材料に金属が選択されていることが好ましい。金属は熱伝導係数が大きいとともに、抵抗値が小さい材料である。例えば、III−V族化合物半導体の半導体層と基板の両者を利用して、一対の主電極(ドレイン電極とソース電極、アノード電極とカソード電極、あるいはコレクタ電極とエミッタ電極等)のうち一方の主電極を半導体層の表面に形成し、他方の主電極を基板の裏面に形成する縦型の半導体装置を作製した場合、金属の存在によって縦方向に流れる電流の抵抗を小さくすることができる。この製造方法によって製造される構造物を利用することによって、オン抵抗が小さい縦型の半導体装置を得ることができる。 Preferably, the metal is selected as a material having a thermal conductivity coefficient greater than that of air. Metal is a material having a large thermal conductivity coefficient and a small resistance value. For example, using both the semiconductor layer and substrate of a III-V compound semiconductor, one main electrode (drain electrode and source electrode, anode electrode and cathode electrode, collector electrode and emitter electrode, etc.) is used. When a vertical semiconductor device in which an electrode is formed on the surface of a semiconductor layer and the other main electrode is formed on the back surface of the substrate is produced, the resistance of current flowing in the vertical direction can be reduced due to the presence of metal. By using the structure manufactured by this manufacturing method, a vertical semiconductor device with low on-resistance can be obtained.
基板は半導体であることが好ましい。
半導体材料の基板を利用すると、基板の表面からIII−V族化合物半導体の半導体層を結晶成長させ、結晶欠陥が低密度な半導体層を得ることができる。
The substrate is preferably a semiconductor.
When a substrate made of a semiconductor material is used, a semiconductor layer of a III-V group compound semiconductor can be grown from the surface of the substrate to obtain a semiconductor layer with a low density of crystal defects.
基板はシリコン(Si)であることが好ましい。
本発明の製造方法は、安価なシリコン基板を用いた場合でも結晶欠陥が低密度なIII−V族化合物半導体の半導体層を得ることができる。高価なIII−V族化合物の基板を用いないで、極めて安価に構造物を得ることができる。
The substrate is preferably silicon (Si).
According to the manufacturing method of the present invention, a semiconductor layer of a III-V group compound semiconductor having low density of crystal defects can be obtained even when an inexpensive silicon substrate is used. A structure can be obtained at a very low cost without using an expensive III-V compound substrate.
基板の表面の面方位に(111)が選択されていることが好ましい。
(111)面からIII−V族化合物半導体を結晶成長すると、結晶欠陥が低密度なIII−V族化合物半導体の半導体層を得ることができる。
It is preferable that (111) is selected for the surface orientation of the surface of the substrate.
When a group III-V compound semiconductor crystal is grown from the (111) plane, a semiconductor layer of a group III-V compound semiconductor with low density of crystal defects can be obtained.
前記溝を形成する工程は、基板の表面から裏面側に向けて伸びる複数の溝群をストライプ状に形成するのが好ましい。さらに、その溝群の長手方向が基板の(111)面の<11−2>方向又はこれと等価な方向に選択されていることが好ましい。
<11−2>方向に溝群の長手方向が形成されていると、基板の表面からIII−V族化合物半導体を結晶成長した場合に、III−V族化合物半導体は溝の上方に架橋するように、基板の表面から横方向に綺麗に成長することができる。結晶欠陥が低密度なIII−V族化合物半導体の半導体層を得ることができる。なお、基板の(111)面では、任意の方向に対して、成す角が60°に傾斜した方向は前記任意方向と等価な方向と評価できる。したがって、溝群の長手方向が、そのような<11−2>方向と等価な方向に選択されていても、上記と同様な作用効果を得ることできる。
In the step of forming the groove, a plurality of groove groups extending from the front surface of the substrate toward the back surface are preferably formed in a stripe shape. Furthermore, it is preferable that the longitudinal direction of the groove group is selected in the <11-2> direction of the (111) plane of the substrate or an equivalent direction.
When the longitudinal direction of the groove group is formed in the <11-2> direction, when a group III-V compound semiconductor is grown from the surface of the substrate, the group III-V compound semiconductor is bridged above the groove. In addition, it can grow beautifully laterally from the surface of the substrate. A semiconductor layer of a III-V group compound semiconductor with low density of crystal defects can be obtained. In the (111) plane of the substrate, the direction in which the formed angle is inclined at 60 ° with respect to an arbitrary direction can be evaluated as a direction equivalent to the arbitrary direction. Therefore, even if the longitudinal direction of the groove group is selected in a direction equivalent to the <11-2> direction, the same effect as described above can be obtained.
本発明の構造物は、III−V族化合物半導体の上層と、その上層に接している下層を備えている。下層は、下層の表面から裏面まで伸びているとともに空気の熱伝導係数より大きな熱伝導係数を有する材料の部分領域を備えている。下層の表面と裏面を結ぶ方向に直交する面内において、前記部分領域が間隔をおいて繰返し形成されている。ここでいう繰返しとは、例えば部分領域がストライプ状や格子状に形成されている場合や、部分領域又は下層がドット状に分散配置して形成されている場合や、またそれらを組合わせて形成されている場合等を含めて解釈される。 The structure of the present invention includes an upper layer of a III-V compound semiconductor and a lower layer in contact with the upper layer. The lower layer comprises a partial region of material that extends from the lower surface to the back surface and that has a thermal conductivity coefficient greater than that of air. In the plane orthogonal to the direction connecting the front surface and the back surface of the lower layer, the partial regions are repeatedly formed at intervals. The term “repetition” as used herein refers to, for example, a case where partial areas are formed in a stripe shape or a lattice shape, a case where partial areas or lower layers are formed in a dispersed manner in a dot shape, or a combination thereof. It is interpreted including the case where it is done.
III−V族化合物半導体は絶縁破壊電界および飽和電子密度等が大きいので、上記の構造物のIII−V族化合物半導体の上層に半導体装置を作成すると、高耐圧で大電流を制御できる半導体装置を得ることができる。なお、作成される半導体装置は、一対の主電極が上層の表面側に形成されている横型であってもよく、あるいは上層の表面側と下層の裏面側に分かれて形成されている縦型であってもよい。
上層に作成された半導体装置を動作させたときに発生する熱は、空気の熱伝導係数より大きな熱伝導係数を有する材料の部分領域の存在によって下層側に効率よく伝熱される。したがって、本発明の構造物を利用して半導体装置を作成すると、半導体装置の動作の安定性を格段に向上させることができる。
Since a III-V compound semiconductor has a large breakdown electric field, a saturated electron density, etc., a semiconductor device that can control a large current with a high breakdown voltage can be obtained by creating a semiconductor device on the upper layer of the III-V compound semiconductor of the above structure. Obtainable. The semiconductor device to be created may be a horizontal type in which a pair of main electrodes are formed on the upper surface side, or a vertical type formed separately on the upper surface side and the lower surface back side. There may be.
The heat generated when the semiconductor device formed in the upper layer is operated is efficiently transferred to the lower layer side due to the presence of a partial region of the material having a heat conduction coefficient larger than that of air. Therefore, when a semiconductor device is formed using the structure of the present invention, the operation stability of the semiconductor device can be significantly improved.
本発明によると、III−V族化合物の半導体層に作成された半導体装置から発生する熱を半導体層外に効率よく伝熱させることができる構造物を簡単に製造することができる。また、III−V族化合物の半導体層に作成された半導体装置から発生する熱を半導体層外に効率よく伝熱させることができる構造物自体を提供することができる。 According to the present invention, it is possible to easily manufacture a structure that can efficiently transfer heat generated from a semiconductor device formed in a semiconductor layer of a III-V group compound to the outside of the semiconductor layer. Further, it is possible to provide a structure that can efficiently transfer heat generated from a semiconductor device formed in a semiconductor layer of a III-V group compound to the outside of the semiconductor layer.
実施例の主要な特徴を列記する。
(第1形態) 基板の表面から裏面側へ向けて伸びる溝の幅は、5μm以下であるのが好ましい。
(第2形態) 基板の表面から裏面側へ向けて伸びる溝の深さは、溝の幅の半分以上であるのが好ましい。
(第3形態) 基板の表面から裏面側へ向けて伸びる溝の幅(図2の32W1)と、残部として形成される突起の幅(図2の32W2)の比(32W1/32W2)は、1以上であるのが好ましい。
(第4形態) 横選択成長法(ELO:Epitaxial Lateral Overgrowth)を用いて、基板の表面からIII−V族化合物半導体を結晶成長して前記溝の上方に架橋する半導体層を形成するのが好ましい。
The main features of the examples are listed.
(First Form) The width of the groove extending from the front surface to the back surface of the substrate is preferably 5 μm or less.
(2nd form) It is preferable that the depth of the groove | channel extended toward the back surface side from the surface of a board | substrate is half or more of the width | variety of a groove | channel.
(Third Embodiment) the width of the groove extending toward the surface of the substrate to the back side (32W 1 in FIG. 2), the ratio of the width of the protrusions formed as a remainder (32W 2 in FIG. 2) (32W 1 / 32W 2 ) Is preferably 1 or more.
(4th form) It is preferable to form the semiconductor layer which bridge | crosslinks above the said groove | channel by crystal-growing a III-V group compound semiconductor from the surface of a board | substrate using the lateral selective growth method (ELO: Epitaxial Lateral Overgrowth). .
本実施例では、図1〜図5を用いて、結晶欠陥が低密度な窒化ガリウム(GaN)の半導体層を備えている構造物を製造する方法を説明する。なお、図1〜5示す構造物は要部の繰返し構造のみを図示しており、実際はその繰返し構造がさらに連続していることに留意されたい。
まず、図1に示すように、例えばシリコン単結晶の半導体基板30を用意する。半導体基板30の表面の面方位は(111)面が選択されている。次に、例えばRIE(Reactive Ion Etching)法を用いたドライエッチングによって、半導体基板30の表面から裏面側に向けて伸びる複数のトレンチ32群をストライプ状に形成する。このトレンチ32群の長手方向は、半導体基板30の(111)面の<11−2>方向に選択されている。なお、シリコンからなる半導体基板30の(111)面では、<11−2>方向に対して60°で傾斜した方向は、<11−2>方向と等価な方向と評価できる。したがって、トレンチ32群の長手方向が、そのような等価な方向に選択されていてもよい。
図2に、図1の要部斜視図のII-II線に対応する要部断面図を示す。
トレンチ32の深さ30Hは、トレンチ32の幅32W1の半分以上の深さを持って形成されるのが好ましい。トレンチ32の深さ30Hがこの値より浅く形成されていると、後の工程で説明するように、横選択成長法(ELO:Epitaxial Lateral Overgrowth)によってトレンチ32の上方に上層を架橋させようとしたときに、トレンチ32内が充填されてしまい、横選択成長法が実施できない。結晶欠陥が低密度な上層を得ることが困難になってしまう。
トレンチ32の幅32W1は5μm以下であるのが好ましい。トレンチ32の幅32W1が5μm以上であると、横選択成長法によってトレンチ32の上方に上層を架橋させることが困難となってしまう。したがって、トレンチ32の幅32W1は5μm以下であるのが好ましい。
トレンチ32の幅32W1と、残部として形成される突起の幅32W2の比(32W1/32W2)は、1以上であるのが好ましい。両者の比が1より小さいと、横選択成長法によって形成する上層に結晶欠陥が高密度に存在する領域が増加してしまう。したがって、上記の比(32W1/32W2)は、1以上であるのが好ましい。
In this embodiment, a method for manufacturing a structure including a semiconductor layer of gallium nitride (GaN) having low density of crystal defects will be described with reference to FIGS. It should be noted that the structures shown in FIGS. 1 to 5 show only the repetitive structure of the main part, and actually the repetitive structure is further continuous.
First, as shown in FIG. 1, for example, a silicon single
FIG. 2 is a cross-sectional view of the main part corresponding to the II-II line of the main part perspective view of FIG.
The depth of the
The ratio (32W 1 / 32W 2 ) between the
次に、図3に示すように、例えば有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を利用する横選択成長法(ELO:Epitaxial Lateral Overgrowth)によって、半導体基板30の表面からエピタキシャル成長して、層厚40Hが数十μmとなるように窒化ガリウムの半導体層40(上層の一例)を形成する。半導体層40は、半導体基板30の表面からトレンチ32の上方に向けて横方向にエピタキシャル成長する。半導体基板30の表面の面方位に(111)面が選択されているので、半導体層40は半導体基板30の表面から綺麗にエピタキシャル成長することができる。さらに、トレンチ32群の長手方向が半導体基板30の結晶方位の<11−2>に選択されているので、半導体層40は、半導体基板30の表面からトレンチ32の上方に向けて横方向に綺麗にエピタキシャル成長することができる。これにより、図3に示すように、半導体層40は、トレンチ32の上方に架橋して形成される。このとき、ガリウム原料としてトリメチルガリウム(TMGa)、窒素原料としてアンモニアガス(NH3)を好適に利用することができる。
なお、必要に応じて、ドーパント材料としてモノシラン(SiH4)、モノメチルシラン(SiH3(CH3))等を利用して半導体層40をn型化してもよく、またドーパント材料としてシクロペンタジエニルマグネシウム(CP2−Mg)等を利用してp型化してもよい。原料ガスの濃度や反応温度等を調整することで、半導体層40の表面を平坦化することができる。この工程を経て、結晶欠陥が低密度な窒化ガリウムの半導体層40を得ることができる。
なお、有機金属気相成長法に代えて、例えば分子線気相成長法(MBE:Molecular Beam Epitaxy)、ハイドライド気相成長法(HVPE:Hydride Vapor Phase Epitaxy)、あるいは液相成長法(LPE:Liquid Phase Epitaxy)を利用してもよく、またこれらを組み合わせて利用してもよい。
Next, as shown in FIG. 3, for example, epitaxial growth is performed from the surface of the
If necessary, the
Instead of metal organic vapor phase epitaxy, for example, molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), or liquid phase epitaxy (LPE) Phase Epitaxy) or a combination of these may be used.
次に、半導体基板30の裏面からトレンチ32が露出するまで研磨する。これにより、図4に示すように、板状の半導体領域30a(半導体基板30の研磨後に残存した部分である)は平行に並んだ状態として存在することになる。
次に、図5に示すように、例えばCVD法(Chemical Vapor Deposition)によって、露出するトレンチ32内にアルミニウムを埋め込み成長して金属領域50(部分領域の一例)を形成する。これにより、半導体領域30aと金属領域50によって下層60が構成される。半導体領域30aと金属領域50はいずれも板状である。したがって、下層60の表面と裏面を結ぶ方向に直交する面内において、半導体領域30aは金属領域50の幅に相当する間隔をおいて一方方向に繰返して形成されている。
また、下層60の厚み30Hを十分に大きく形成することによって、半導体層40の物理的強度を確保することができる。なお、下層60の厚み30Hは、トレンチ32の深さ30Hにほぼ対応している(実際には半導体基板30を研磨する量にもよる。しかし、トレンチ32が露出したときに研磨を終了すれば、下層60の厚み30Hは、トレンチ32の深さ30Hにほぼ対応ことになる)。換言すると、半導体層40の物理的強度を確保することができるように、予めトレンチ32の深さ30Hを設定して形成しておくのが好ましい。
なお、CVD法に代えて、例えばスパッタ法、蒸着法、あるいはめっき法によってトレンチ内にアルミニウム等の金属を充填することもできる。
これらの工程を経て結晶欠陥が低密度な窒化ガリウム(GaN)の半導体層40を備えている構造物を得ることができる。
Next, polishing is performed from the back surface of the
Next, as shown in FIG. 5, a metal region 50 (an example of a partial region) is formed by embedding and growing aluminum in the exposed
Moreover, the physical strength of the
Note that, instead of the CVD method, the trench can be filled with a metal such as aluminum by, for example, a sputtering method, a vapor deposition method, or a plating method.
Through these steps, a structure including the
次に、例えばMOSFET、IGBT、ダイオオード等の半導体装置を半導体層40内に作成することができる。作成される半導体装置は、一対の主電極が半導体層40の表面に形成されている横型であってもよい。あるいは、一対の主電極のうち一方が半導体層40の表面に形成されており、他方の主電極が下層60の裏面に形成されている縦型であってもよい。縦型の半導体装置を形成した場合、低抵抗な金属領域50の存在によって、オン抵抗の小さい半導体装置を得ることができる。なお、この場合、下層60の半導体領域30aは不純物を含有しているのが好ましい。半導体領域30aも電流の経路として利用することができ、オン抵抗の小さい半導体装置を得ることができる。なお、予め不純物を含有する半導体基板30を利用することで、不純物を含有する半導体領域30aを簡単に得ることができる。
半導体層40内に作成された半導体装置を動作させると、半導体装置から熱が発生する。この発生した熱は、熱伝導係数が大きいアルミニウムの金属領域50aを介して下層60側に伝熱されるので、半導体層40が過剰な高温状態になる事態が抑制される。したがって、半導体装置が安定して動作することができる。
Next, for example, a semiconductor device such as a MOSFET, IGBT, or diode can be formed in the
When the semiconductor device created in the
本実施例は次の変形例であってもよい。
本実施例のシリコンの半導体基板30に代えて、例えば、ガリウムナイトライド(GaN)等の半導体基板を利用することができる。また、半導体基板に代えてサファイア等の基板を利用することもできる。とくに、半導体層に横型の半導体装置を作成する場合は、基板あるいは下層は電流の経路とならないことから、絶縁性の材料を利用しても構わない。
トレンチ32内に充填する材料は、アルミニウムに代えて、例えば銅、ニッケル等の金属を利用することができる。これら金属は既存の製造技術を用いて容易にトレンチ内に充填させることができる。また、金属に代えて、例えばシリコン等の半導体材料であってもよい。要は、空気の熱伝導係数より大きな熱伝導係数を有する材料であればよい。
本実施例では、有機金属気相成長法を利用する横選択成長法によって、半導体基板30の表面から窒化ガリウムの半導体層40を直接に結晶成長している。この手法に代えて、半導体基板の表面から窒化ガリウム等のIII−V族化合物半導体を結晶成長するのに先立って、III−V族化合物半導体より融点が高い材料(例えば、炭化シリコン(SiC)、窒化アルミニウム(AlN)、あるいはスピネル(MaAl2O4)を好適に利用することができる)を基板の表面に成膜し、その成膜された層からIII−V族化合物半導体を結晶成長させてもよい。この層が存在することによって、半導体(典型的にはシリコン)とIII−V族化合物半導体が反応して多結晶のIII−V族化合物半導体の結晶が形成されることを抑制することができる。
This embodiment may be the following modification.
Instead of the
As a material for filling the
In this embodiment, the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
30:半導体基板
30a:半導体領域
32:トレンチ
40:半導体層
50:金属領域
60:下層
30:
Claims (7)
基板の表面からIII−V族化合物半導体を結晶成長して前記溝の上方に架橋する半導体層を形成する工程と、
基板の裏面から前記溝が露出するまで基板を除去する工程と、
露出している溝内に空気の熱伝導係数より大きな熱伝導係数を有する材料を充填する工程を備えていることを特徴とする構造物の製造方法。 Forming a groove extending from the front surface of the substrate toward the back surface;
Forming a semiconductor layer in which a III-V group compound semiconductor is crystal-grown from the surface of the substrate and crosslinked above the groove;
Removing the substrate from the back surface of the substrate until the groove is exposed;
The manufacturing method of the structure characterized by providing the process which fills the material which has a heat conductivity coefficient larger than the heat conductivity coefficient of air in the exposed groove | channel.
その上層に接している下層を備えており、
下層は、下層の表面から裏面まで伸びているとともに空気の熱伝導係数より大きな熱伝導係数を有する材料の部分領域を備え、
下層の表面と裏面を結ぶ方向に直交する面内において、前記部分領域が間隔をおいて繰返し形成されていることを特徴とする構造物。
An upper layer of a III-V compound semiconductor;
It has a lower layer that touches the upper layer,
The lower layer comprises a partial region of material that extends from the lower surface to the back surface and has a thermal conductivity coefficient greater than that of air,
A structure in which the partial regions are repeatedly formed at intervals in a plane orthogonal to the direction connecting the front surface and the back surface of the lower layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004353108A JP4452167B2 (en) | 2004-12-06 | 2004-12-06 | Method of manufacturing structure having semiconductor layer of III-V compound |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004353108A JP4452167B2 (en) | 2004-12-06 | 2004-12-06 | Method of manufacturing structure having semiconductor layer of III-V compound |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165191A true JP2006165191A (en) | 2006-06-22 |
JP4452167B2 JP4452167B2 (en) | 2010-04-21 |
Family
ID=36666869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004353108A Active JP4452167B2 (en) | 2004-12-06 | 2004-12-06 | Method of manufacturing structure having semiconductor layer of III-V compound |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4452167B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155164A (en) * | 2010-01-28 | 2011-08-11 | Toyota Central R&D Labs Inc | Nitride semiconductor device, and method of manufacturing the same |
US8557681B2 (en) * | 2006-10-30 | 2013-10-15 | International Rectifier Corporation | III-nitride wafer fabrication |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255932A (en) * | 1995-01-19 | 1996-10-01 | Matsushita Electric Ind Co Ltd | Semiconductor light emission element and fabrication thereof |
JP2001168042A (en) * | 1999-12-13 | 2001-06-22 | Mitsubishi Cable Ind Ltd | Method of manufacturing semiconductor crystal |
JP2001345282A (en) * | 2000-03-31 | 2001-12-14 | Toyoda Gosei Co Ltd | Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element |
JP2002110569A (en) * | 2000-10-04 | 2002-04-12 | Matsushita Electric Ind Co Ltd | Method for manufacturing semiconductor device, semiconductor device and method of manufacturing semiconductor substrate |
JP2003188101A (en) * | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Crystal growth method |
JP2004055799A (en) * | 2002-07-19 | 2004-02-19 | Toyoda Gosei Co Ltd | Method for manufacturing semiconductor crystal |
JP2004273964A (en) * | 2003-03-12 | 2004-09-30 | Nikko Materials Co Ltd | Growing method of semiconductor single crystal |
JP2004532513A (en) * | 2001-02-23 | 2004-10-21 | ニトロネックス・コーポレーション | Gallium nitride material containing a thermally conductive region |
-
2004
- 2004-12-06 JP JP2004353108A patent/JP4452167B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08255932A (en) * | 1995-01-19 | 1996-10-01 | Matsushita Electric Ind Co Ltd | Semiconductor light emission element and fabrication thereof |
JP2001168042A (en) * | 1999-12-13 | 2001-06-22 | Mitsubishi Cable Ind Ltd | Method of manufacturing semiconductor crystal |
JP2001345282A (en) * | 2000-03-31 | 2001-12-14 | Toyoda Gosei Co Ltd | Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element |
JP2002110569A (en) * | 2000-10-04 | 2002-04-12 | Matsushita Electric Ind Co Ltd | Method for manufacturing semiconductor device, semiconductor device and method of manufacturing semiconductor substrate |
JP2004532513A (en) * | 2001-02-23 | 2004-10-21 | ニトロネックス・コーポレーション | Gallium nitride material containing a thermally conductive region |
JP2003188101A (en) * | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Crystal growth method |
JP2004055799A (en) * | 2002-07-19 | 2004-02-19 | Toyoda Gosei Co Ltd | Method for manufacturing semiconductor crystal |
JP2004273964A (en) * | 2003-03-12 | 2004-09-30 | Nikko Materials Co Ltd | Growing method of semiconductor single crystal |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8557681B2 (en) * | 2006-10-30 | 2013-10-15 | International Rectifier Corporation | III-nitride wafer fabrication |
JP2011155164A (en) * | 2010-01-28 | 2011-08-11 | Toyota Central R&D Labs Inc | Nitride semiconductor device, and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4452167B2 (en) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5559530B2 (en) | Junction barrier Schottky rectifier and manufacturing method thereof | |
JP5582058B2 (en) | Epitaxial substrate and semiconductor device | |
JP4730422B2 (en) | Group III nitride semiconductor electronic device, method of fabricating group III nitride semiconductor electronic device, and group III nitride semiconductor epitaxial wafer | |
JP2009295728A (en) | Silicon carbide semiconductor substrate and method of manufacturing the same | |
JP4974454B2 (en) | Semiconductor device | |
JP2008091595A (en) | Semiconductor device and its manufacturing method | |
JP2005508086A (en) | SiC bipolar semiconductor device with minimal degradation | |
JP2007311733A (en) | Field-effect transistor | |
JP2007129166A (en) | Semiconductor device and manufacturing method thereof | |
US9252220B2 (en) | Nitride semiconductor device and fabricating method thereof | |
JP4458223B2 (en) | Compound semiconductor device and manufacturing method thereof | |
WO2016038833A1 (en) | Semiconductor device and method for manufacturing same | |
JP2007095858A (en) | Substrate for compound semiconductor device, and compound semiconductor device using it | |
US6703649B2 (en) | Semiconductor element | |
KR20150091706A (en) | Nitride semiconductor and method thereof | |
US8614129B2 (en) | Method for fabricating a semiconductor device | |
KR20140112272A (en) | High Electron Mobility Transistor and method of manufacturing the same | |
JP5460751B2 (en) | Semiconductor device | |
JP4452167B2 (en) | Method of manufacturing structure having semiconductor layer of III-V compound | |
JPWO2018181200A1 (en) | Semiconductor device | |
JP6945858B2 (en) | Silicon Carbide epitaxial wafer and silicon carbide semiconductor device | |
CN113299749A (en) | Vertical gallium nitride power device and preparation method thereof | |
JP2010034397A (en) | Group iii nitride-based compound semiconductor substrate, and method of manufacturing the same | |
JP2007281086A (en) | Insulated gate bipolar transistor, and fabrication method therefor | |
CN104008972A (en) | Manufacturing method of longitudinal-breakover GaN power electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4452167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |