JP2006164526A

JP2006164526A - Plasma display panel and its manufacturing method

Info

Publication number: JP2006164526A
Application number: JP2004349342A
Authority: JP
Inventors: Kyohei Yoshino; 恭平吉野; Yukihiro Morita; 幸弘森田; Masanori Miura; 正範三浦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-12-02
Filing date: 2004-12-02
Publication date: 2006-06-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable plasma display panel high in withstand voltage and hard to cause insulation breakdown, and reduced in wattless power not directly contributing to discharge. <P>SOLUTION: This plasma display panel has at least a front plate 2 and a rear plate 3 disposed sandwiching a discharge space and facing each other, a plurality of display electrode pairs 4 formed in the inner surface of a glass substrate 10 in the front plate 2 and a dielectric layer 17 formed covering the display electrode pairs 4. The front plate has at least two or more dielectric layers. A relative dielectric constant of a dielectric layer 18 covering the surface of the glass substrate 10 is smaller than a relative dielectric constant of the glass substrate 10. At least a part of the display electrode pairs 4 is embedded in the dielectric layer 18 covering the surface of the glass substrate 10. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、気体放電からの放射を利用したプラズマディスプレイ（気体放電表示）パネルとその製造方法に係わり、特に消費電力を減少することが出来る前面板の構成とその製造方法に関するものである。 The present invention relates to a plasma display (gas discharge display) panel using radiation from a gas discharge and a manufacturing method thereof, and more particularly to a configuration of a front plate capable of reducing power consumption and a manufacturing method thereof.

従来の気体放電からの放射を利用した平面表示装置としてプラズマディスプレイ装置あるいはプラズマディスプレイパネル（以下ＰＤＰと記す）の商品化が図られている。ＰＤＰには直流型（ＤＣ型）と交流型（ＡＣ型）があるが、大型表示装置として、現時点ではＡＣ型ＰＤＰがより高い技術的ポテンシャルを持つ。さらに、ＡＣ型の内でも特に寿命特性のすぐれた面放電型ＰＤＰが商品としての主流になりつつある。 Commercialization of a plasma display device or a plasma display panel (hereinafter referred to as PDP) has been attempted as a conventional flat display device using radiation from gas discharge. There are a direct current type (DC type) and an alternating current type (AC type) in the PDP. As a large display device, the AC type PDP has a higher technical potential at present. Furthermore, surface discharge type PDPs having particularly excellent life characteristics among AC types are becoming mainstream as products.

図７は、従来の面放電型ＡＣ型ＰＤＰの放電単位である放電セル構造を示す断面概念図である。図７（ｂ）は、図７（ａ）において、ｘ−ｙで示した面で切断した断面概念図である。以下に、従来のプラズマディスプレイパネルについて、図７の放電セル７１を使って説明する。前面板２のガラス基板１０の表面に、透明導電性材料からなる表示電極４としての走査（スキャン）電極５と維持（サステイン）電極６が対をなして例えばストライプ状に形成され、これらの電極対を覆うように誘電体層７および保護膜８が積層された構造となるように形成されている。上記対をなす表示電極４は、ＩＴＯ（インジュウム錫酸化膜）などによる電気抵抗が比較的高い膜厚約１０００Åの透明電極７５、７６であり、それらの上に電力を供給するために通常、細い幅で膜厚約５μｍの金属電極であるバス電極９がＡｇペーストを印刷焼成する厚膜プロセスなどにより形成されている。前面板２において、壁電荷を蓄積するための誘電体層７は、鉛系ガラス材料による低融点ガラス層が膜厚約４０μｍで形成されたものであり、ＡＣ型ＰＤＰ特有の電流制限機能を有するようにしている。また、誘電体層７、保護膜８は、放電によって発生した高エネルギーのイオンによって上記電極対の表面がスパッタリングされ劣化するのを防止する働きをする。保護膜８は、薄膜プロセス、または印刷法で形成された電気絶縁性で透明な膜厚数千ÅのＭｇＯ膜が通常使用され、上記電極面を保護する働きと共に、放電セル内に２次電子を効率よく放出し、放電開始電圧を低下させる働きをする。 FIG. 7 is a conceptual cross-sectional view showing a discharge cell structure which is a discharge unit of a conventional surface discharge AC type PDP. FIG. 7B is a conceptual cross-sectional view taken along a plane indicated by xy in FIG. Hereinafter, a conventional plasma display panel will be described using the discharge cell 71 of FIG. On the surface of the glass substrate 10 of the front plate 2, a scanning electrode 5 as a display electrode 4 made of a transparent conductive material and a sustaining electrode 6 form a pair, for example, in a stripe shape. The dielectric layer 7 and the protective film 8 are laminated so as to cover the pair. The paired display electrodes 4 are transparent electrodes 75 and 76 having a film thickness of about 1000 mm having a relatively high electrical resistance of ITO (Indium Tin Oxide Film) or the like, and are usually thin to supply power on them. A bus electrode 9 which is a metal electrode having a width of about 5 μm is formed by a thick film process in which an Ag paste is printed and fired. In the front plate 2, the dielectric layer 7 for accumulating wall charges is a low melting point glass layer made of lead-based glass material formed with a film thickness of about 40 μm, and has a current limiting function peculiar to the AC type PDP. I am doing so. The dielectric layer 7 and the protective film 8 function to prevent the surface of the electrode pair from being sputtered and deteriorated by high energy ions generated by discharge. As the protective film 8, an electrically insulating and transparent MgO film formed by a thin film process or a printing method is usually used. The protective film 8 protects the electrode surface and has secondary electrons in the discharge cell. Is efficiently released, and the discharge starting voltage is lowered.

背面板３のガラス基板１１上には、画像データを書き込むためのデータ電極１２がストライプ状に形成され、さらにデータ電極１２を覆うように背面側の誘電体層１３が積層される。隣接する放電セル（図示省略）との間の誘電体層１３上には、所定の高さの隔壁１４がストライプ状や井桁状（図示省略）などに形成され、さらに誘電体層１３の表面と隔壁１４の側壁には、蛍光体層１５が塗布された構造となっている。 On the glass substrate 11 of the back plate 3, data electrodes 12 for writing image data are formed in a stripe shape, and a back side dielectric layer 13 is laminated so as to cover the data electrodes 12. On the dielectric layer 13 between adjacent discharge cells (not shown), barrier ribs 14 having a predetermined height are formed in a stripe shape, a cross-beam shape (not shown), and the like. The side wall of the barrier rib 14 has a structure in which a phosphor layer 15 is applied.

上記のように構成した前面板２と背面板３は、加工面を対向させて、かつ走査電極５および維持電極６と、データ電極１２とが互いに直交するように配置されて封着され、パネル内の大気や不純物ガスを排気した後、放電用ガスとして、希ガスのキセノン・ネオンあるいはキセノン・ヘリウムなどの混合ガスが封入され、封止される。 The front plate 2 and the back plate 3 configured as described above are arranged and sealed so that their processing surfaces are opposed to each other, and the scan electrodes 5, the sustain electrodes 6, and the data electrodes 12 are orthogonal to each other. After exhausting the atmosphere and impurity gas inside, a mixed gas such as a rare gas xenon / neon or xenon / helium is sealed and sealed as a discharge gas.

ここで、表示するために直接発光させるのは、前面板２上の走査電極５と維持電極６によってであり、データ電極１２は、放電表示単位である放電セル７１を選択するための電極であり表示発光には直接寄与していない。放電単位である放電セル７１を複数個マトリックス状に配列してプラズマディスプレイパネルとし、プラズマディスプレイ装置を完成させる。プラズマディスプレイ装置には、図には省略しているが、プラズマディスプレイパネルにおける放電セルをマトリックス状に駆動する駆動回路や、これらを制御する制御回路などが備わっている。 Here, light is directly emitted for display by the scan electrode 5 and the sustain electrode 6 on the front plate 2, and the data electrode 12 is an electrode for selecting a discharge cell 71 as a discharge display unit. It does not contribute directly to display light emission. A plurality of discharge cells 71 as discharge units are arranged in a matrix to form a plasma display panel, thereby completing the plasma display device. Although not shown in the figure, the plasma display device is provided with a drive circuit for driving the discharge cells in the plasma display panel in a matrix, a control circuit for controlling these, and the like.

上記ＡＣ型ＰＤＰは、３つの動作期間（図示省略）、つまり（１）全表示セルを初期化状態にする初期化期間、（２）各放電セルをアドレスし、各セルへ入力データに対応した表示状態を選択・入力していくデータ書き込み期間、（３）表示状態にある放電セルを表示発光させる維持放電期間、とから構成されるアドレス・表示分離駆動方式により、駆動表示されている。 The AC-type PDP has three operation periods (not shown), that is, (1) an initialization period in which all display cells are initialized, (2) each discharge cell is addressed, and each cell corresponds to input data. The display is driven and displayed by an address / display separation drive system composed of a data writing period for selecting and inputting a display state, and (3) a sustain discharge period for causing the discharge cells in the display state to emit light.

上記（１）の初期化期間において、走査電極５とデータ電極１２との間には、４００〜６００Ｖの高電圧が印加され、全表示セルの壁電荷の量が初期化状態のレベルになる。 In the initialization period (1), a high voltage of 400 to 600 V is applied between the scan electrode 5 and the data electrode 12, and the amount of wall charges of all the display cells becomes the level of the initialization state.

上記（２）のデータ書き込み期間において、背面板３のデータ電極１２を使って書き込みデータが入力され、対向する前面板２の誘電体層７，保護膜８の表面に壁電荷が形成される。上記（３）の維持放電期間において、上記壁電荷が存在する放電セルで、対をなす表示電極４の走査電極５および維持電極６のそれぞれに電極電圧パルス約２００Ｖの矩形波電圧が互いに位相が異なるように印加される。すなわち上記電極対間に交流電圧を印加することにより、表示状態が書き込まれた放電セルに、電圧極性が変化するたびにパルス放電を発生せしめる。この維持放電により、表示発光は、放電空間の励起キセノン原子からは１４７ｎｍの真空紫外輝線スペクトルが、励起キセノン分子からは１７３ｎｍ主体の真空紫外線が放射され、次いで上記紫外放射を背面板３に設けた蛍光体層１５で可視放射に変換することにより得られる。誘電体層７，保護膜８に壁電荷が書き込まれていない放電セルでは、維持放電が発生せず表示状態は黒表示となる。なお、ＡＣ型ＰＤＰの表示画素単位は、それぞれに赤、緑及び青発光の蛍光体層を設けた３つの表示放電単位である放電セルから構成される。保護膜８の表面は放電空間に露出していて、誘電体層７を放電時のイオン衝撃から保護するとともに、２次電子を効率よく放出することにより、放電開始電圧を下げる働きをする。中でも、金属酸化物であるＭｇＯ（酸化マグネシウム）は２次電子放出係数γが大きな材料であるとともに、耐スパッタ性も高く光学的な透明材料であるので、保護膜８の材料として広く用いられている。 In the data write period (2), write data is input using the data electrode 12 of the back plate 3, and wall charges are formed on the surfaces of the dielectric layer 7 and the protective film 8 of the front plate 2 facing each other. In the sustain discharge period of (3) above, in the discharge cells in which the wall charges exist, rectangular wave voltages of electrode voltage pulses of about 200 V are mutually in phase with each of the scan electrode 5 and the sustain electrode 6 of the display electrode 4 that make a pair. Applied differently. That is, by applying an AC voltage between the electrode pairs, a pulse discharge is generated each time the voltage polarity changes in the discharge cell in which the display state is written. Due to this sustain discharge, the display emission is such that a vacuum ultraviolet emission spectrum of 147 nm is emitted from the excited xenon atoms in the discharge space, and vacuum ultraviolet rays mainly composed of 173 nm are emitted from the excited xenon molecules, and then the ultraviolet radiation is provided on the back plate 3. It is obtained by converting to visible radiation in the phosphor layer 15. In a discharge cell in which wall charges are not written on the dielectric layer 7 and the protective film 8, no sustain discharge occurs and the display state is black. The display pixel unit of the AC type PDP is composed of discharge cells which are three display discharge units each provided with a phosphor layer for emitting red, green and blue light. The surface of the protective film 8 is exposed to the discharge space, protects the dielectric layer 7 from ion bombardment during discharge, and lowers the discharge start voltage by efficiently emitting secondary electrons. Among them, MgO (magnesium oxide), which is a metal oxide, is a material having a large secondary electron emission coefficient γ and an optically transparent material having high sputter resistance and is widely used as a material for the protective film 8. Yes.

しかし、上記従来のＰＤＰにおいて、表示電極４の走査電極５および維持電極６のそれぞれに電極電圧パルスが互いに位相が異なるように印加されるのでこれらの電極間の静電容量を充電するように変位電流が流れる。この変位電流は画像の表示には直接は寄与しないために無効電力となり、走査電極５や維持電極６の抵抗性分や制御回路に損失を発生させ、無効電力が生じる。 However, in the conventional PDP, since the electrode voltage pulses are applied to the scan electrodes 5 and the sustain electrodes 6 of the display electrode 4 so that the phases thereof are different from each other, the displacement between the electrodes is charged. Current flows. Since this displacement current does not directly contribute to image display, it becomes reactive power, causing a loss in the resistance component of the scan electrode 5 and the sustain electrode 6 and the control circuit, resulting in reactive power.

このような電力損失を低減するためにガラス基板上に比誘電率の小さな誘電体を形成し、その誘電体上に複数の表示電極対を形成することにより、無効電力を低減している（例えば、特特許文献１）。
特開２００３−１９７１１０号公報 In order to reduce such power loss, reactive power is reduced by forming a dielectric having a small relative dielectric constant on a glass substrate and forming a plurality of display electrode pairs on the dielectric (for example, Patent Document 1).
JP 2003-197110 A

しかしながらこのような構成にすると、誘電体層が二層になるために前面板の厚みが増す。そこで、厚みの増加を低減させるためには表示電極を覆っている誘電体層を薄くする必要があるが、誘電体層の厚みを薄くすると、印刷から形成されるＡｇ電極からなるバス電極は膜厚が約５μｍと厚いために、その上に形成する誘電体層の厚さはバス電極の部分のみ誘電体層に数μｍ以上の膜厚の差が生じ、特に膜厚の薄い部分において耐電圧が低下して、パネルの耐電圧を低下させるという課題がある。 However, with such a configuration, since the dielectric layer becomes two layers, the thickness of the front plate increases. Therefore, in order to reduce the increase in thickness, it is necessary to reduce the thickness of the dielectric layer covering the display electrode. However, if the thickness of the dielectric layer is reduced, the bus electrode composed of the Ag electrode formed by printing is a film. Since the thickness is about 5 μm, the dielectric layer formed on the dielectric layer has a thickness difference of several μm or more in the dielectric layer only at the bus electrode part. There is a problem that the withstand voltage of the panel is lowered.

本発明はこのような問題に鑑みなされたもので、ＰＤＰの少なくとも前面板として、そのガラス基板の表面を覆っている誘電体層に表示電極対の少なくとも一部が埋め込まれていることにより、耐電圧性の高く、かつ、より消費電力低減効果のあるプラズマディスプレイパネルとその製造方法を提供することを目的とする。 The present invention has been made in view of such problems, and at least a part of the display electrode pair is embedded in a dielectric layer covering the surface of the glass substrate as at least the front plate of the PDP. It is an object of the present invention to provide a plasma display panel having high voltage characteristics and more effective in reducing power consumption, and a method for manufacturing the same.

本発明は、前記課題を解決するために、以下の手段を採用した。 The present invention employs the following means in order to solve the above problems.

すなわち、本発明のプラズマディスプレイパネルは、前面板と背面板とが，放電空間を挟んで対向配置されてなるプラズマディスプレイパネルであって、前記前面板には少なくとも二層以上の誘電体層が存在し、前記ガラス基板の表面を覆っている誘電体層の比誘電率は前記ガラス基板の比誘電率よりも小さく、複数の表示電極対が少なくとも一部を前記ガラス基板の表面を覆っている誘電体層に埋め込まれた状態で配設され，かつ、前記表示電極は前記ガラス基板の表面を覆っている誘電体層により前記ガラス基板から隔離されるように構成したことを要旨とするものである。 In other words, the plasma display panel of the present invention is a plasma display panel in which a front plate and a back plate are arranged to face each other with a discharge space interposed therebetween, and the front plate has at least two dielectric layers. The dielectric constant of the dielectric layer covering the surface of the glass substrate is smaller than the relative dielectric constant of the glass substrate, and a plurality of display electrode pairs at least partially cover the surface of the glass substrate. The gist of the invention is that the display electrode is arranged in a state embedded in a body layer, and is separated from the glass substrate by a dielectric layer covering the surface of the glass substrate. .

これにより、放電空間に面している誘電体層の膜厚の差が減少するので耐電圧が良好なプラズマディスプレイとする事ができる。また、表示電極の少なくとも一部が比誘電率の小さい、誘電体層に埋め込まれるので、無効電力低減効果に優れたプラズマディスプレイとすることが出来る。 As a result, the difference in film thickness of the dielectric layer facing the discharge space is reduced, so that a plasma display with good withstand voltage can be obtained. In addition, since at least a part of the display electrode is embedded in a dielectric layer having a small relative dielectric constant, a plasma display having an excellent reactive power reduction effect can be obtained.

また、具体的には、誘電体層の誘電率はガラス基板の表面を覆っている誘電体層の比誘電率が放電空間に面している誘電体層の比誘電率より小さいことを特徴とする。 Specifically, the dielectric constant of the dielectric layer is characterized in that the dielectric constant of the dielectric layer covering the surface of the glass substrate is smaller than the dielectric constant of the dielectric layer facing the discharge space. To do.

また、表示電極は、透明電極とそれよりも幅狭のバス電極から構成され、具体的には、バス電極はガラス基板の表面を覆っている誘電体層に埋め込まれ、透明電極は、バス電極および、ガラス基板の表面を覆っている誘電体層の少なくとも一部とを覆うように配設されていることを特徴とする。また、別に具体的には、透明電極とバス電極は、共にガラス基板の表面を覆っている前記誘電体層に少なくとも一部は埋め込まれるように構成されていることを特徴とする。また、別に具体的には、バス電極はガラス基板の表面を覆っている誘電体層に一部埋め込まれ、透明電極は、バス電極の横に配列形成されていることを特徴とする。また、別に具体的には透明電極はガラス基板の表面を覆っている誘電体層に少なくとも一部は埋め込まれ、バス電極は透明電極上に形成され、バス電極は透明電極により、ガラス基板の表面を覆っている誘電体層から隔離された構造を有することを特徴とする。なお、ここでは表示電極対として透明電極とそれよりも幅狭バス電極とからなる構成に関して述べているが、透明電極を用いずに例えばＡｇのみを用いた表示電極対などでも本発明は適用可能である。 The display electrode is composed of a transparent electrode and a narrower bus electrode. Specifically, the bus electrode is embedded in a dielectric layer covering the surface of the glass substrate, and the transparent electrode is a bus electrode. And it is arrange | positioned so that at least one part of the dielectric material layer which covers the surface of a glass substrate may be covered. Further, specifically, the transparent electrode and the bus electrode are both configured to be at least partially embedded in the dielectric layer covering the surface of the glass substrate. In addition, specifically, the bus electrode is partially embedded in a dielectric layer covering the surface of the glass substrate, and the transparent electrode is arranged beside the bus electrode. In addition, specifically, the transparent electrode is at least partially embedded in a dielectric layer covering the surface of the glass substrate, the bus electrode is formed on the transparent electrode, and the bus electrode is formed by the transparent electrode. And having a structure isolated from the dielectric layer covering the substrate. Note that, here, the display electrode pair includes a transparent electrode and a narrower bus electrode. However, the present invention can be applied to a display electrode pair using only Ag, for example, without using a transparent electrode. It is.

また、詳細にはガラス基板の表面を覆っている誘電体層の厚みが放電空間に面している誘電体層の厚みよりも小さいことを特徴とする。また、好ましくはガラス基板の表面を覆っている誘電体層の厚みがバス電極をガラス基板から隔離するためには少なくとも１μｍは必要であり、またこの誘電体層の厚みが厚すぎると前面板自体が厚くなってしまい、われなどの問題が生じるので１５μｍまでが妥当であり、ガラス基板の表面を覆っている誘電体層の厚みは１〜１５μｍの範囲が良い。放電空間に面している誘電体層の厚みは耐電圧性の観点から少なくとも１０μｍは必要であり、あまり厚すぎるとやはりわれの問題や光取り出し効率の観点から良くないので、５０μｍまでが妥当である。よって放電空間表面に面している誘電体層の厚みは１０〜５０μｍの範囲が良い。また、別に好ましくはガラス基板の表面を覆っている誘電体層の比誘電率が１〜５であり、放電空間に面している誘電体層の比誘電率が５〜１５であることを特徴とする。 In detail, the thickness of the dielectric layer covering the surface of the glass substrate is smaller than the thickness of the dielectric layer facing the discharge space. Preferably, the thickness of the dielectric layer covering the surface of the glass substrate is at least 1 μm in order to isolate the bus electrode from the glass substrate. If the thickness of the dielectric layer is too thick, the front plate itself However, the thickness of the dielectric layer covering the surface of the glass substrate is preferably in the range of 1 to 15 μm. The thickness of the dielectric layer facing the discharge space is required to be at least 10 μm from the viewpoint of voltage resistance, and if it is too thick, it is not good from the viewpoint of cracking problems and light extraction efficiency. is there. Therefore, the thickness of the dielectric layer facing the discharge space surface is preferably in the range of 10 to 50 μm. In addition, preferably, the dielectric layer covering the surface of the glass substrate has a relative dielectric constant of 1 to 5, and the dielectric layer facing the discharge space has a relative dielectric constant of 5 to 15. And

本発明のプラズマディスプレイの製造方法は，前面板と背面板とが放電空間を挟んで対向配置されてなるプラズマディスプレイパネルの製造方法であって、前記前面板を形成する工程は、前記前面板に誘電体層を少なくとも二層以上形成する工程と、前記ガラス基板を覆っている前記誘電体層に複数の表示電極の少なくとも一部を埋め込んだ状態で形成する工程とを、少なくとも有することを特徴とするものである。 The method of manufacturing a plasma display according to the present invention is a method of manufacturing a plasma display panel in which a front plate and a back plate are arranged to face each other with a discharge space interposed therebetween, and the step of forming the front plate includes the step of forming the front plate on the front plate. It includes at least a step of forming at least two dielectric layers, and a step of forming at least a part of a plurality of display electrodes in the dielectric layer covering the glass substrate. To do.

これにより、無効電力を低減する効果を有し、かつ誘電体層の放電空間側の厚さ分布が小さくなるので、耐電圧を向上させて絶縁破壊を防止する効果を有するプラズマディスプレイパネルを製造することが出来る。 As a result, the plasma display panel has the effect of reducing reactive power, and the thickness distribution on the discharge space side of the dielectric layer is reduced, thereby improving the withstand voltage and preventing the dielectric breakdown. I can do it.

また、透明電極とそれよりも幅狭のバス電極から形成される表示電極対を形成する工程は、具体的にはバス電極をガラス基板の表面を覆っている誘電体層に埋め込む工程と、透明電極をガラス基板の表面を覆っている誘電体層に埋め込まれたバス電極およびガラス基板の表面を覆っている誘電体層の少なくとも一部とを覆うように形成する工程を含むことを特徴とするものである。また、別に具体的には、透明電極とバス電極を共にガラス基板の表面を覆っている誘電体層に埋め込み形成する工程を含むことを特徴とするものである。また、別に具体的には、バス電極をガラス基板の表面を覆っている誘電体層へ一部埋め込む工程と、透明電極をバス電極の横に配列形成する工程を含むことを特徴とするものである。また、別に具体的には、透明電極の少なくとも一部をガラス基板の表面を覆っている誘電体層に埋め込み、バス電極を透明電極上に形成し、透明電極により、バス電極はガラス基板の表面を覆っている誘電体層と隔離された構造となるように形成する工程を含むことを特徴とするものである。また、好ましくは、ガラス基板の表面を覆っている誘電体層に表示電極の少なくとも一部を埋め込む工程は、サンドブラスト法、エッチング法、レーザ加工法の内の少なくとも１種の方法によりガラス基板の表面を覆っている前記誘電体層に溝を形成する工程を少なくとも含むことを特徴とするものである。また、好ましくは、バス電極をガラス基板の表面を覆っている誘電体層の溝部に埋め込む工程は、スクリーン印刷法、真空蒸着法、スパッタリング法、メッキ法、ＣＶＤ法の内の少なくとも１種の方法を含む工程であることを特徴とするものである。また、別に好ましくは、ガラス基板の表面を覆っている誘電体層にバス電極を埋め込む工程は、ガラス基板の表面を覆うように誘電体層を形成し、ガラス基板の表面を覆っている誘電体層上にバス電極をスクリーン印刷法によりペーストを塗布し、焼成することにより、バス電極をガラス基板の表面を覆っている誘電体層に埋め込む工程を有することを特徴とするものである。 Further, the step of forming a display electrode pair formed of a transparent electrode and a narrower bus electrode is specifically a step of embedding the bus electrode in a dielectric layer covering the surface of the glass substrate, Forming the electrode so as to cover the bus electrode embedded in the dielectric layer covering the surface of the glass substrate and at least a part of the dielectric layer covering the surface of the glass substrate. Is. In addition, specifically, the method includes a step of embedding and forming both the transparent electrode and the bus electrode in a dielectric layer covering the surface of the glass substrate. In addition, specifically, the method includes a step of partially embedding the bus electrode in a dielectric layer covering the surface of the glass substrate, and a step of arranging transparent electrodes next to the bus electrode. is there. In addition, specifically, at least a part of the transparent electrode is embedded in a dielectric layer covering the surface of the glass substrate, and the bus electrode is formed on the transparent electrode, and the bus electrode is formed on the surface of the glass substrate. Including a step of forming a structure isolated from the dielectric layer covering the substrate. Preferably, the step of embedding at least part of the display electrode in the dielectric layer covering the surface of the glass substrate is performed by at least one of a sandblasting method, an etching method, and a laser processing method. At least a step of forming a groove in the dielectric layer covering the substrate. Preferably, the step of embedding the bus electrode in the groove portion of the dielectric layer covering the surface of the glass substrate includes at least one of a screen printing method, a vacuum deposition method, a sputtering method, a plating method, and a CVD method. It is the process including this. In addition, preferably, the step of embedding the bus electrode in the dielectric layer covering the surface of the glass substrate includes forming a dielectric layer so as to cover the surface of the glass substrate and covering the surface of the glass substrate. The method includes a step of embedding the bus electrode in a dielectric layer covering the surface of the glass substrate by applying a paste on the layer by a screen printing method and baking the bus electrode.

なお、銀の誘電体中への拡散のためにおこる黄変の改善のためにバス電極をガラス基板中へ埋め込むという考えが開示されている（例えば特開２００１−１４３６１０）が、本発明ではガラス基板上の誘電体層に電極を埋め込むことで製造を容易に行うことが出来るという利点がある。 The idea of embedding a bus electrode in a glass substrate to improve yellowing caused by diffusion of silver into a dielectric is disclosed (for example, JP-A-2001-143610). There is an advantage that manufacturing can be easily performed by embedding electrodes in the dielectric layer on the substrate.

なお、以上に述べた各構成は、本発明の趣旨を逸脱しない限り、互いに組み合わせることが可能である。 Note that the configurations described above can be combined with each other without departing from the spirit of the present invention.

以上のように本発明のプラズマディスプレイパネルによれば、表示電極対の少なくとも一部はガラス基板の比誘電率より小さい比誘電率を有するガラス基板を覆っている誘電体層の中に埋め込まれているので放電に直接は寄与しない無効電力を低減する効果を有し、かつ放電空間側の誘電体の膜厚の差が小さくなるので、耐電圧が高くて信頼性が高いプラズマディスプレイパネルを容易に製造することができる。 As described above, according to the plasma display panel of the present invention, at least a part of the display electrode pair is embedded in the dielectric layer covering the glass substrate having a relative dielectric constant smaller than that of the glass substrate. Therefore, it has the effect of reducing reactive power that does not contribute directly to the discharge, and the difference in the thickness of the dielectric on the discharge space side is reduced, making it easy to create a plasma display panel with high withstand voltage and high reliability. Can be manufactured.

以下、本発明の好ましい実施の形態を、図面を用いて詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
図１は、本発明の実施の形態１におけるＰＤＰの放電セルの構成を示す断面概念図である。図１（ａ）は、隔壁１４に垂直な面で切断した断面図であり、図１（ｂ）は、図１（ａ）におけるｘ−ｙで示した面で切断した断面図である。図７と同じ構成のものは、同じ参照番号を付与している。なお、図１ではセルが１つだけ表示されているが、赤，緑，青の各色を発光するセルが多数配列されてＰＤＰパネルが少なくとも構成される。 (Embodiment 1)
FIG. 1 is a conceptual cross-sectional view showing a configuration of a discharge cell of a PDP in Embodiment 1 of the present invention. 1A is a cross-sectional view taken along a plane perpendicular to the partition wall 14, and FIG. 1B is a cross-sectional view taken along a plane indicated by xy in FIG. 1A. Components having the same configuration as in FIG. 7 are given the same reference numerals. Although only one cell is displayed in FIG. 1, a PDP panel is configured by arranging a large number of cells that emit red, green, and blue colors.

図１において、放電セル１における前面板２側のガラス基板１０の内面上に、少なくとも二層以上の誘電体層が形成されており、ガラス基板１０の内表面を覆っている誘電体層１８の比誘電率はガラス基板１０の比誘電率よりも小さく、かつ、表示電極対４の少なくとも一部（ここではバス電極１９）がガラス基板のない表面を覆っている誘電体層１８に埋め込まれている。誘電体層１８はガラス基板１０よりも比誘電率の小さい透明性のガラス材料をペースト状としたものをスクリーン印刷、あるいはシート状のものをラミネートするシートラミネート方式などでガラス基板１０上の所定の場所に形成し、所定の温度で焼成することにより形成する。バス電極１９をガラス基板１０の内表面を覆っている誘電体層１８に埋め込む方法としては、例えば誘電体層１８の内面上に少なくともバス電極１９を埋め込むことが出来る深さ数μｍの形状を有し、平行に配列するストライプ状の溝が、サンドブラスト法などの方法により少なくとも２本形成して設けられる。図示しないが詳細には以下のとおり形成される。誘電体層１８を洗浄した後、感光性被覆層として厚さ約５０μｍのネガ型ドライフィルムレジストを誘電体層１８の内面上にラミネートして形成する。このドライフィルムにフォトマスクを用いて開口幅約１００μｍのストライプ状のレジストパターン穴を形成する。その上一面に、シリカ粒子やアルミナ粒子などを一様に吹き付けるサンドブラスト法により、レジストパターン穴下の硬い誘電体層１８表面にはストライプ状の溝が掘られ、柔らかいフィルムは粒子により掘られることなく残る。溝の深さや精度は使用する粒子材料やその粒径、吹き付ける条件により調節することができる。その後、基板を剥離液に浸水することにより表面のドライフィルムを剥がし、さらに洗浄して上記粒子を洗い流して、溝を内面に有した誘電体層１８が形成される。 In FIG. 1, at least two dielectric layers are formed on the inner surface of the glass substrate 10 on the front plate 2 side in the discharge cell 1, and the dielectric layer 18 covering the inner surface of the glass substrate 10 is formed. The relative dielectric constant is smaller than the relative dielectric constant of the glass substrate 10, and at least a part of the display electrode pair 4 (here, the bus electrode 19) is embedded in the dielectric layer 18 covering the surface without the glass substrate. Yes. The dielectric layer 18 is a predetermined paste on the glass substrate 10 by a screen printing method in which a transparent glass material having a relative dielectric constant smaller than that of the glass substrate 10 is pasted, or a sheet laminating method in which a sheet material is laminated. It is formed in place and fired at a predetermined temperature. As a method of embedding the bus electrode 19 in the dielectric layer 18 covering the inner surface of the glass substrate 10, for example, the bus electrode 19 has a shape of a depth of several μm that can bury at least the bus electrode 19 on the inner surface of the dielectric layer 18. In addition, at least two stripe-shaped grooves arranged in parallel are formed by a method such as sandblasting. Although not shown, it is formed in detail as follows. After the dielectric layer 18 is washed, a negative dry film resist having a thickness of about 50 μm is laminated on the inner surface of the dielectric layer 18 as a photosensitive coating layer. A striped resist pattern hole having an opening width of about 100 μm is formed on the dry film using a photomask. In addition, a striped groove is dug on the surface of the hard dielectric layer 18 under the resist pattern hole by a sandblasting method in which silica particles, alumina particles, etc. are uniformly sprayed, and a soft film is not dug by the particles. Remains. The depth and accuracy of the groove can be adjusted by the particle material used, its particle size, and the spraying conditions. Thereafter, the substrate is immersed in a stripping solution to peel off the dry film on the surface, and further washed to wash away the particles, whereby the dielectric layer 18 having grooves on the inner surface is formed.

次に、電気抵抗を下げるためのバス電極１９が抵抗の低い銀やアルミニウムや銅などの単膜構成膜、あるいはクロムと銅の二層構成、クロムと銅とクロムの３層構成などの積層構成膜を、印刷・焼成方式やスパッタリングなどの薄膜形成技術で誘電体層１８に形成された溝に形成される。 Next, the bus electrode 19 for lowering the electric resistance is a single-layer film such as silver, aluminum or copper having a low resistance, or a laminated structure such as a two-layer structure of chromium and copper, or a three-layer structure of chromium, copper and chromium. The film is formed in a groove formed in the dielectric layer 18 by a thin film forming technique such as a printing / firing method or sputtering.

また、誘電体層１８にバス電極１９を埋め込む別の方法として、バス電極材料をペースト状にしたものをスクリーン印刷、露光、現像により誘電体層１８上の所定の場所に形成し、所定の温度で焼成することにより、誘電体層１８とバス電極１９との融点や質量の違いにより、誘電体層１８に溝を形成することなく、バス電極１９を誘電体層１８に埋め込むことができる。 As another method of embedding the bus electrode 19 in the dielectric layer 18, a paste of bus electrode material is formed at a predetermined location on the dielectric layer 18 by screen printing, exposure and development, and a predetermined temperature. By firing at, the bus electrode 19 can be embedded in the dielectric layer 18 without forming a groove in the dielectric layer 18 due to a difference in melting point or mass between the dielectric layer 18 and the bus electrode 19.

次に、図１に示すように、表示電極４としての走査（スキャン）電極５と維持（サステイン）電極６である透明電極１５１、１６１が対をなして、誘電体層１８の表面と平坦になるように誘電体層１８に埋め込まれた各バス電極１９が形成された表面と誘電体層１８の表面の少なくとも一部とを覆うように配設される。このように、バス電極と透明電極は、透明電極の放電空間側表面と誘電体層表面とがほぼ平坦になるように配設されるので、この後に形成される放電空間側の誘電体層１７の膜厚の差を低減することができ、誘電体層としての耐電圧を向上させ、絶縁破壊を防止することができるようになる。 Next, as shown in FIG. 1, the scanning electrode 5 as the display electrode 4 and the transparent electrodes 151 and 161 as the sustaining electrode 6 are paired to be flat with the surface of the dielectric layer 18. The bus electrode 19 embedded in the dielectric layer 18 is disposed so as to cover at least a part of the surface of the dielectric layer 18 and the surface. In this way, the bus electrode and the transparent electrode are disposed so that the discharge space side surface and the dielectric layer surface of the transparent electrode are substantially flat, and therefore the dielectric layer 17 on the discharge space side to be formed thereafter. Thus, the withstand voltage as the dielectric layer can be improved and the dielectric breakdown can be prevented.

透明電極１５１、１６１は、ＩＴＯ（インジュウム錫酸化膜）、ＳｎＯ_２（酸化錫）、ＺｎＯ（酸化亜鉛）系材料などを含み、スパッタリング法や蒸着成膜技術で成膜され、フォトリソグラフィ技術により幅広の例えばストライプ状に、前面板２側のガラス基板１０の内面上で一定の間隔（放電ギャップ）を挟んで向かい合って形成されて配置される。 The transparent electrodes 151 and 161 include ITO (Indium Tin Oxide Film), SnO ₂ (Tin Oxide), ZnO (Zinc Oxide) -based material, etc., and are formed by sputtering or vapor deposition, and widened by photolithography. For example, in the form of stripes, they are formed on the inner surface of the glass substrate 10 on the front plate 2 side so as to face each other with a predetermined interval (discharge gap) therebetween.

次に、誘電体層１８に埋め込まれたバス電極１９と、バス電極１９と誘電体層１８の表面上の少なくとも一部に形成された透明電極１５１、１６１からなる対の表示電極４を覆うように、誘電体層１７がスクリーン印刷などにより塗布焼成される。次に、誘電体層１７の上に、金属酸化物であるＭｇＯ（酸化マグネシウム）を含む保護膜８が形成される。保護膜８の材料やその膜厚は適切に選択され設計される。 Next, the bus electrode 19 embedded in the dielectric layer 18 and the pair of display electrodes 4 including the transparent electrodes 151 and 161 formed on at least a part of the surface of the bus electrode 19 and the dielectric layer 18 are covered. In addition, the dielectric layer 17 is applied and fired by screen printing or the like. Next, the protective film 8 containing MgO (magnesium oxide) which is a metal oxide is formed on the dielectric layer 17. The material of the protective film 8 and the film thickness thereof are appropriately selected and designed.

他方の背面板３側のガラス基板１１の内表面には、各放電セル１つ当たり、上記前面板２に設けた走査電極５および維持電極６に直交して、Ｃｒ−Ｃｕ−ＣｒやＡｇなどから形成した第３の電極であるデータ（アドレス）電極１２がフォトリソグラフィ技術や印刷技術により形成配列される。なお、上記電極には、電極材料として、Ａｕ（金）、Ａｇ（銀）、Ｃｒ（クロム）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｐｔ（白金）や、これらの組み合わせも必要に応じて使用できる。 On the inner surface of the glass substrate 11 on the other back plate 3 side, for each discharge cell, perpendicular to the scanning electrode 5 and the sustain electrode 6 provided on the front plate 2, Cr—Cu—Cr, Ag, etc. The data (address) electrodes 12 which are the third electrodes formed from are formed and arranged by photolithography or printing. In addition, Au (gold), Ag (silver), Cr (chromium), Cu (copper), Ni (nickel), Pt (platinum), or a combination thereof may be used as necessary for the electrodes. Can be used.

さらに、背面板３のガラス基板１１の内表面には、データ電極１２を覆って、誘電体層１３が印刷形成され、さらにほぼ一定の高さを有する隔壁１４が形成配置される。放電セルの複数個の配列を列方向にストライプ状あるいは井桁状（図示省略）などに仕切る所定のパターンで、サンドブラスト法やフォトリソグラフィ法などによりリブ形状に形成される。そして、赤、緑、青発光の各蛍光体層１５として、（Ｙ、Ｇｄ）ＢＯ_３：Ｅｕ、Ｚｎ_２ＳｉＯ_４：ＭｎおよびＢａＭｇ_２Ａｌ_１４Ｏ_２４：Ｅｕなどの蛍光体が使用される。隔壁１４をパターン状に形成した背面板３に対して、上記蛍光体色毎に印刷塗布、焼成工程を通し、隔壁１４の側面、誘電体層１３の表面に、蛍光体層１５が形成される。 Furthermore, a dielectric layer 13 is printed on the inner surface of the glass substrate 11 of the back plate 3 so as to cover the data electrodes 12, and a partition wall 14 having a substantially constant height is formed and arranged. The discharge cells are formed in a rib shape by a sandblast method, a photolithography method, or the like in a predetermined pattern that partitions a plurality of arrays of discharge cells into a stripe shape or a cross pattern shape (not shown) in the column direction. As the phosphor layers 15 for emitting red, green, and blue light, phosphors such as (Y, Gd) BO ₃ : Eu, Zn ₂ SiO ₄ : Mn, and BaMg ₂ Al ₁₄ O ₂₄ : Eu are used. The phosphor layer 15 is formed on the side surface of the partition wall 14 and the surface of the dielectric layer 13 through the printing application and firing process for each phosphor color on the back plate 3 in which the partition wall 14 is formed in a pattern. .

そして、詳細な説明は省略するが、上記各種電極などを備えた前面板２と、隔壁１４や蛍光体層１５などを備えた背面板３とを対向させ、その周囲をシールし貼り合わせて封着し、高真空に排気した後、発光板容囲器（図示省略）の内部に放電ガスとして、希ガスのキセノン・ネオンを含む混合ガスを約６０ｋＰａの圧力で封入し、封止される。上記の蛍光体材料やガス、その圧力は上記に特定するものではなく、ＡＣ型ＰＤＰで通常使用できる材料、条件が適用できる。 Although not described in detail, the front plate 2 provided with the above-described various electrodes and the back plate 3 provided with the partition walls 14 and the phosphor layer 15 are made to face each other, and the periphery is sealed and bonded together. After being attached and evacuated to high vacuum, a mixed gas containing rare gas xenon and neon is sealed as a discharge gas inside the light emitting plate envelope (not shown) at a pressure of about 60 kPa. The phosphor material, gas, and pressure thereof are not specified above, and materials and conditions that can be normally used in the AC type PDP can be applied.

図１の実施の形態１のＡＣ型ＰＤＰにおいて、複数個の放電セル１を形成配列し、図示しないが、マトリックス状に駆動する駆動回路やこれらを制御する制御回路を備える。上記ＰＤＰを、３つの動作期間（図示省略）、つまり（１）全表示セルを初期化状態にする初期化期間、（２）各放電セル１をアドレスし、各セルへ入力データに対応した表示状態を選択・入力していくデータ書き込み期間、（３）表示状態にある放電セル１を表示発光させる維持放電期間、とから構成したアドレス・表示分離駆動方式により、駆動発光表示させる。上項（３）の維持放電期間において、対をなす走査電極５および維持電極６のそれぞれに電極電圧パルスの矩形波電圧を互いに位相が異なるように印加する。すなわち上記電極対間に交流電圧を印加し、表示状態データが書き込まれた放電セル１に、電圧極性が変化するたびにパルス放電を発生せしめる。この維持放電により、表示発光は、放電空間の励起キセノン原子からは１４７ｎｍの真空紫外輝線スペクトルが、励起キセノン分子からは１７３ｎｍ主体の真空紫外線が放射され、次いで上記紫外放射を背面板３に設けた蛍光体層１５で可視放射に変換することによりＰＤＰの表示が得られる。 In the AC type PDP of Embodiment 1 of FIG. 1, a plurality of discharge cells 1 are formed and arranged, although not shown, a drive circuit that drives in a matrix and a control circuit that controls these are provided. The PDP has three operation periods (not shown), that is, (1) an initialization period in which all display cells are initialized, and (2) each discharge cell 1 is addressed and a display corresponding to input data is given to each cell. Drive light emission display is performed by an address / display separation drive system constituted by a data writing period for selecting and inputting a state, and (3) a sustain discharge period for causing the discharge cells 1 in the display state to display light. In the sustain discharge period of the above item (3), rectangular wave voltages of electrode voltage pulses are applied to the pair of scan electrodes 5 and sustain electrodes 6 so as to have different phases. That is, an alternating voltage is applied between the electrode pairs, and a pulse discharge is generated every time the voltage polarity changes in the discharge cell 1 in which the display state data is written. Due to this sustain discharge, the display emission is such that a vacuum ultraviolet emission spectrum of 147 nm is emitted from the excited xenon atoms in the discharge space, and vacuum ultraviolet rays mainly composed of 173 nm are emitted from the excited xenon molecules, and then the ultraviolet radiation is provided on the back plate 3. A PDP display can be obtained by converting the phosphor layer 15 into visible radiation.

以下に本発明の具体例を述べる。 Specific examples of the present invention will be described below.

実験として、上述したＰＤＰの作成技術を用いて、実施の形態１の放電セルによるＰＤＰを作成した。放電セル１の前面板として、少なくともガラス基板上に[Ｂ_２Ｏ_３−ＺｎＯ−ＳｉＯ_２]材料を含む低比誘電率の誘電体層１８を厚さ約１０μｍで、スクリーン印刷法により塗布焼成して形成し、Ａｇからなる、バス電極材料をペースト化したものをスクリーン印刷方法で誘電体層１８上の所定の場所に形成し、所定の温度で焼成することにより、バス電極１９を誘電体層１８に埋め込み、埋め込んだバス電極１９の表面の少なくとも一部と誘電体層１８の表面の少なくとも一部を覆うように、ＩＴＯからなる膜厚約１０００Åの透明電極１５１、１６１を形成した。次にその上に[ＳｉＯ_２−Ｂｉ_２Ｏ_３−Ｂ_２Ｏ_３]材料を含む膜厚約３０μｍの誘電体層１７を塗布焼成して形成し、次に金属酸化膜であるＭｇＯを含む保護膜８を約６０００Åの膜厚で形成した。 As an experiment, a PDP using the discharge cell of the first embodiment was created using the above-described PDP creation technique. As a front plate of the discharge cell 1, a dielectric layer 18 having a low relative dielectric constant containing at least a [B ₂ O ₃ —ZnO—SiO ₂ ] material is applied on a glass substrate at a thickness of about 10 μm by a screen printing method. A bus electrode material made of Ag and formed into a paste is formed at a predetermined location on the dielectric layer 18 by a screen printing method, and fired at a predetermined temperature, whereby the bus electrode 19 is formed into a dielectric layer. The transparent electrodes 151 and 161 made of ITO and having a thickness of about 1000 mm were formed so as to cover at least a part of the surface of the bus electrode 19 embedded in the semiconductor substrate 18 and at least a part of the surface of the dielectric layer 18. Next, a dielectric layer 17 having a film thickness of about 30 μm containing a [SiO ₂ —Bi ₂ O ₃ —B ₂ O ₃ ] material is applied and baked thereon, and then a protective layer containing MgO as a metal oxide film is formed. The film 8 was formed with a film thickness of about 6000 mm.

その結果、本発明によるＰＤＰでは、放電に直接的には寄与しない無効電力を低減することができ、また、放電空間側の誘電体層１７の膜厚の差が低減されるので、薄い膜厚の誘電体層を形成したとしても、ＰＤＰの駆動時において絶縁破壊の問題が低減され、耐電圧が向上した。 As a result, in the PDP according to the present invention, the reactive power that does not directly contribute to the discharge can be reduced, and the difference in the thickness of the dielectric layer 17 on the discharge space side is reduced. Even when the dielectric layer is formed, the problem of dielectric breakdown is reduced when the PDP is driven, and the withstand voltage is improved.

図２は本発明の実施の形態１における放電セルの前面板における別の構成を示す断面概念図である。図２（ａ）における前面板２の断面構成図は、図１（ｂ）の前面板と上下を逆にして示している。図１（ｂ）と同じものには同じ参照番号を付与していて、簡略のために一部省略している。図２（ａ）が図１と異なるのは、透明電極が、バス電極を覆ってバス電極と共にガラス基板の表面を覆っている誘電体層に埋め込まれ、透明電極の放電空間側表面と誘電体層１８２の表面とが平坦になっていることである。図２（ａ）において、対の表示電極４である透明電極１５２、１６２は、バス電極１９２を覆ってバス電極と共に誘電体層１８２に埋め込まれ、透明電極１５２、１６２の放電空間側表面と誘電体層１８２の表面とが平坦になるように配設される。そして、平坦になるように形成された透明電極１５２、１６２と誘電体層１８２の表面上に、誘電体層１７と保護膜８が順に形成される。ここで形成される誘電体層１７の膜厚分布はほぼ均一となる。また、図２（ｂ）が図２（ａ）と異なるのは、透明電極が、バス電極と共に溝に埋め込まれ、透明電極の放電空間側表面、バス電極の表面および誘電体層１８２の表面とが平坦になっていることである。図２（ｂ）において、対の表示電極４である透明電極１５２、１６２は、バス電極１９２と一緒に共に誘電体層１８２に埋め込まれ、透明電極１５２、１６２の放電空間側表面と、バス電極１９２の表面と、誘電体層１８２の表面とが平坦になるように配設される。そして、平坦になるように形成された透明電極１５２、１６２とバス電極１９２と誘電体層１８２とが並んだ表面に、誘電体層１７と保護膜８が順に形成される。これにより、形成される誘電体層の膜厚分布はほぼ無くなり、誘電体層の膜厚はほぼ均一となる。 FIG. 2 is a conceptual cross-sectional view showing another configuration of the front plate of the discharge cell according to Embodiment 1 of the present invention. The cross-sectional configuration diagram of the front plate 2 in FIG. 2A is shown upside down with respect to the front plate in FIG. The same reference numerals are given to the same components as those in FIG. 1B, and some of them are omitted for the sake of brevity. FIG. 2A differs from FIG. 1 in that the transparent electrode covers the bus electrode and is embedded in a dielectric layer covering the surface of the glass substrate together with the bus electrode. The surface of the layer 182 is flat. In FIG. 2A, the transparent electrodes 152 and 162 that are the pair of display electrodes 4 cover the bus electrode 192 and are embedded in the dielectric layer 182 together with the bus electrode. It arrange | positions so that the surface of the body layer 182 may become flat. Then, the dielectric layer 17 and the protective film 8 are sequentially formed on the surfaces of the transparent electrodes 152 and 162 and the dielectric layer 182 formed to be flat. The film thickness distribution of the dielectric layer 17 formed here is substantially uniform. 2B is different from FIG. 2A in that the transparent electrode is embedded in the groove together with the bus electrode, the surface of the transparent electrode on the discharge space side, the surface of the bus electrode, and the surface of the dielectric layer 182. Is flat. In FIG. 2B, the transparent electrodes 152 and 162 which are the pair of display electrodes 4 are embedded in the dielectric layer 182 together with the bus electrode 192, and the discharge space side surface of the transparent electrodes 152 and 162, and the bus electrode. The surface of 192 and the surface of the dielectric layer 182 are disposed so as to be flat. Then, the dielectric layer 17 and the protective film 8 are sequentially formed on the surface where the transparent electrodes 152 and 162, the bus electrode 192, and the dielectric layer 182 are formed so as to be flat. Thereby, the film thickness distribution of the formed dielectric layer is almost eliminated, and the film thickness of the dielectric layer becomes substantially uniform.

このように、透明電極が、膜厚の厚いバス電極と共に溝に埋め込まれ、透明電極の放電空間側表面と誘電体層１８２表面とがほぼ平坦になるように配設されることにより、膜厚分布が無くなるので、膜厚が薄い誘電体層はほぼ平坦となって耐電圧を向上させ絶縁破壊を防止することができる。 In this way, the transparent electrode is embedded in the groove together with the thick bus electrode, and the surface of the transparent electrode on the discharge space side and the surface of the dielectric layer 182 are disposed so as to be substantially flat. Since the distribution is eliminated, the dielectric layer having a small thickness can be made almost flat to improve the withstand voltage and prevent dielectric breakdown.

図３は、本発明の実施の形態１における放電セルの前面板におけるさらに別の実施例の構成を示す断面概念図である。図３における前面板２の断面構成図は、図１（ｂ）の前面板と上下を逆にして示している。図１（ｂ）と同じものには同じ参照番号を付与していて、簡略のために一部省略している。図３が図１、２と異なるのは、透明電極が、バス電極の横に配列形成されて、透明電極の放電空間側表面とバス電極の表面が、ガラス基板の表面を覆っている誘電体層の表面の少なくとも一部とほぼ平坦になるように配設されることである。図３において、対の表示電極４の透明電極１５３、１６３は、誘電体層１８３に一部埋め込まれたバス電極１９３の埋め込まれていない電極部分の横に配列形成されて、透明電極１５３、１６３の放電空間側表面とバス電極１９３の表面が、ガラス基板１０の表面とほぼ平坦になるように配設される。そして、ほぼ平坦に形成された透明電極１５３、１６３とバス電極１９３と誘電体層１８３の表面上に、誘電体層１７と保護膜８が順に形成される。ここで形成される誘電体層の膜厚の差は、透明電極の膜厚の差程度の小さいものとなる。 FIG. 3 is a conceptual cross-sectional view showing a configuration of still another example of the front plate of the discharge cell according to Embodiment 1 of the present invention. The cross-sectional configuration diagram of the front plate 2 in FIG. 3 is shown upside down with respect to the front plate of FIG. The same reference numerals are given to the same components as those in FIG. 1B, and some of them are omitted for the sake of brevity. FIG. 3 is different from FIGS. 1 and 2 in that the transparent electrodes are arranged side by side with the bus electrodes, and the discharge space side surface of the transparent electrodes and the surface of the bus electrodes cover the surface of the glass substrate. It is arrange | positioned so that it may become substantially flat with at least one part of the surface of a layer. In FIG. 3, the transparent electrodes 153 and 163 of the pair of display electrodes 4 are arrayed beside the electrode portion where the bus electrode 193 partially embedded in the dielectric layer 183 is not embedded, and the transparent electrodes 153 and 163 are formed. The surface of the discharge space and the surface of the bus electrode 193 are disposed so as to be substantially flat with the surface of the glass substrate 10. Then, the dielectric layer 17 and the protective film 8 are sequentially formed on the surfaces of the transparent electrodes 153 and 163, the bus electrode 193, and the dielectric layer 183 that are formed substantially flat. The difference in the thickness of the dielectric layer formed here is as small as the difference in the thickness of the transparent electrode.

このように、透明電極が、ガラス基板の表面を覆っている誘電体層に一部埋め込まれた膜厚が厚いバス電極の横に配列形成されて、透明電極の放電空間側表面とバス電極の表面とが、ガラス基板の表面を覆っている誘電体層の表面とほぼ平坦になるように配設されることにより膜厚分布がほぼ無くなるので、膜厚が薄い誘電体層はほぼ平坦となって耐電圧を向上させ絶縁破壊を防止することができる。 In this way, the transparent electrodes are arranged side by side with the thick bus electrodes partially embedded in the dielectric layer covering the surface of the glass substrate. Since the film thickness distribution is almost eliminated by arranging the surface so as to be substantially flat with the surface of the dielectric layer covering the surface of the glass substrate, the thin dielectric layer is almost flat. Thus, withstand voltage can be improved and dielectric breakdown can be prevented.

図４は、本発明の実施の形態１における放電セルの前面板におけるさらに別の構成を示す断面概念図である。図４における前面板２の断面構成図は、図１（ｂ）の前面板と上下を逆にして示している。図１（ｂ）と同じものには同じ参照番号を付与していて、簡略のために一部省略している。図４が図１〜図３と異なるのは、透明電極の一部が、溝の両側の側壁および底辺に設けられ、バス電極の少なくとも一部が透明電極溝部に積載するように配設されており、バス電極は透明電極により、ガラス基板の表面を覆っている誘電体層から隔離された構造を有することである。図４において、対の表示電極４である透明電極１５４、１６４の一部が、誘電体層１８４の両側の側壁および底辺に設けられ、バス電極１９４が透明電極溝部２５４、２６４に積載されるように配設され、バス電極１９４は誘電体層１８４から透明電極１５４、１６４により隔離される。そして、透明電極１５４、１６４とバス電極１９４と誘電体層１８４の表面上に、誘電体層１７と保護膜８が順に形成される。 FIG. 4 is a conceptual cross-sectional view showing still another configuration of the front plate of the discharge cell according to Embodiment 1 of the present invention. The cross-sectional configuration diagram of the front plate 2 in FIG. 4 is shown upside down with respect to the front plate of FIG. The same reference numerals are given to the same components as those in FIG. 1B, and some of them are omitted for the sake of brevity. 4 differs from FIGS. 1 to 3 in that a part of the transparent electrode is provided on the side wall and the bottom of both sides of the groove, and at least a part of the bus electrode is disposed on the transparent electrode groove. The bus electrode has a structure separated from the dielectric layer covering the surface of the glass substrate by the transparent electrode. In FIG. 4, a part of the transparent electrodes 154 and 164 that are the pair of display electrodes 4 are provided on the side walls and the bottom side on both sides of the dielectric layer 184 so that the bus electrode 194 is stacked in the transparent electrode grooves 254 and 264. The bus electrode 194 is isolated from the dielectric layer 184 by the transparent electrodes 154 and 164. Then, the dielectric layer 17 and the protective film 8 are sequentially formed on the surfaces of the transparent electrodes 154 and 164, the bus electrode 194, and the dielectric layer 184.

上記、図１〜図４に示した前面板の構成により、少なくともバス電極はガラス基板の表面を覆っている誘電体層に埋め込まれるため、無効電力を低減することができ、バス電極と透明電極は、透明電極の放電空間側表面とガラス基板の表面を覆っている誘電体層とが平坦またはほぼ平坦になるように配設されるので、誘電体層の膜厚分布を低減することができ、誘電体層として耐電圧を向上させ、絶縁破壊を防止することができる。 1 to 4, at least the bus electrode is embedded in the dielectric layer covering the surface of the glass substrate, so that reactive power can be reduced. The bus electrode and the transparent electrode can be reduced. Since the transparent electrode is disposed so that the surface on the discharge space side of the transparent electrode and the dielectric layer covering the surface of the glass substrate are flat or substantially flat, the film thickness distribution of the dielectric layer can be reduced. As a dielectric layer, the withstand voltage can be improved and dielectric breakdown can be prevented.

以上、本実施の形態１の構成により、つまり前面板として、そのガラス基板の表面を覆っている誘電体層に少なくともバス電極を埋め込むことにより、放電に直接寄与しない無効電力を低減することができ、かつ、膜厚が厚いバス電極の少なくとも一部がガラス基板の表面を覆っている誘電体層に埋め込まれているために誘電体層の膜厚分布が低減するので、耐電圧を向上させて絶縁破壊を防止する効果を有するプラズマディスプレイパネルとすることができる。 As described above, with the configuration of the first embodiment, that is, as the front plate, by embedding at least the bus electrode in the dielectric layer covering the surface of the glass substrate, reactive power that does not directly contribute to discharge can be reduced. In addition, since at least a part of the bus electrode having a large film thickness is embedded in the dielectric layer covering the surface of the glass substrate, the film thickness distribution of the dielectric layer is reduced, so that the withstand voltage is improved. A plasma display panel having an effect of preventing dielectric breakdown can be obtained.

なお、上記実施例において、表面ガラス基板を覆っている誘電体層の膜厚を約１０μｍとして説明したが、バス電極の少なくとも一部を埋め込むことができ、放電空間側の膜圧よりも小さい膜厚であれば良く、１μｍより小さい膜厚では無効電力の低減効果が小さく、１５μｍより大きい膜厚では放電空間側の誘電体層の膜厚とあわせて、膜厚が大きくなりすぎ、誘電体層の割れやうねりなどの問題が発生する。望ましくは３〜１２μｍの範囲が好ましく、この範囲において無効電力、耐電圧、壁電荷量、印加電圧はさらに適正な範囲として設定できる。 In the above embodiment, the film thickness of the dielectric layer covering the surface glass substrate has been described as about 10 μm, but at least a part of the bus electrode can be embedded and the film is smaller than the film pressure on the discharge space side. The thickness of the dielectric layer is small as long as the thickness is smaller than 1 μm, and the effect of reducing reactive power is small. When the thickness is larger than 15 μm, the thickness of the dielectric layer on the discharge space side is too large. Problems such as cracks and swells occur. Desirably, the range of 3 to 12 μm is preferable, and in this range, the reactive power, the withstand voltage, the wall charge amount, and the applied voltage can be further set as appropriate ranges.

また、上記実施例において、誘電体層１８を[Ｂ_２Ｏ_３−ＺｎＯ−ＳｉＯ_２]材料を含む非鉛系の低融点ガラスからなり、誘電体層１７を[ＳｉＯ_２−Ｂｉ_２Ｏ_３−Ｂ_２Ｏ_３]材料からなる非鉛系の低融点ガラスからなると説明したが、一般的にＰＤＰに使われているソーダライムガラスを用いても同様に実施可能である。しかし、Ｂ_２Ｏ_３、ＺｎＯおよびＢｉ_２Ｏ_３の内の少なくとも１種の材料を含む非鉛系ガラス材料から形成したほうが環境汚染を低減する意味から好ましい。また、図１に図示した構造ではバス電極１９は誘電体層１７と透明電極により隔離されているのでアルカリ含有非鉛系ガラス材料から形成しても良い。同様に図４に図示した構造ではバス電極１９４は誘電体層１８４と透明電極により隔離されているので、アルカリ含有非鉛系ガラス材料から形成しても良い。 In the above embodiment, it the dielectric layer 18 from lead-free low-melting glass containing _{_{[B 2 O 3 -ZnO-SiO}} 2] material, the dielectric layer _{_{_{17 [SiO 2 -Bi 2 O 3}}} - Although it has been described that it is made of a lead-free low-melting glass made of a B ₂ O ₃ ] material, it can be similarly implemented using soda lime glass generally used for PDP. However, it is preferable to form the lead-free glass material containing at least one of B ₂ O ₃ , ZnO and Bi ₂ O ₃ from the viewpoint of reducing environmental pollution. In the structure shown in FIG. 1, the bus electrode 19 is isolated from the dielectric layer 17 and the transparent electrode, and therefore may be formed from an alkali-containing lead-free glass material. Similarly, in the structure shown in FIG. 4, the bus electrode 194 is isolated from the dielectric layer 184 and the transparent electrode, and therefore may be formed from an alkali-containing lead-free glass material.

（実施の形態２）
実施の形態２においては、実施の形態１の図１から４の前面板を形成する製造方法を各種記述する。 (Embodiment 2)
In the second embodiment, various manufacturing methods for forming the front plate of FIGS. 1 to 4 of the first embodiment will be described.

図５は本発明の実施の形態２のＰＤＰに関わる放電セルの前面板を形成する工程を示す断面概念図である。図５に示す前面板２の作成工程を示す断面概念図は、図１（ｂ）の前面板と上下を逆にして示している。図１（ｂ）と同じものには同じ参照番号を付与していて、簡略のために一部省略している。 FIG. 5 is a conceptual cross-sectional view showing a process of forming the front plate of the discharge cell related to the PDP according to the second embodiment of the present invention. The cross-sectional conceptual diagram showing the process of creating the front plate 2 shown in FIG. 5 is shown upside down from the front plate of FIG. The same reference numerals are given to the same components as those in FIG. 1B, and some of them are omitted for the sake of brevity.

図５（ａ）は前面板のガラス基板の表面であり、図５（ｂ）に示すように、ガラス基板のない表面上に、ガラス基板１０よりも比誘電率の小さい、例えば[Ｂ_２Ｏ_３−ＺｎＯ−ＳｉＯ_２]などの材料を含む透明性のガラス材料をペースト状としたものをスクリーン印刷でガラス基板１０上の所定の場所に形成し、所定の温度で焼成することにより誘電体層１８を形成する。 FIG. 5A shows the surface of the glass substrate of the front plate. As shown in FIG. 5B, on the surface without the glass substrate, the relative permittivity is smaller than that of the glass substrate 10, for example, [B ₂ O _A dielectric layer is formed by forming a transparent glass material containing a material such as _3- ZnO-SiO ₂ ] in a paste at a predetermined location on the glass substrate 10 by screen printing and firing it at a predetermined temperature. 18 is formed.

図５（ｃ）において、ガラス基板の表面を覆っている誘電体層の表面上に、バス電極材料をペースト化したものをスクリーン印刷方法で誘電体層１８上の所定の場所に形成する。そして、バス電極材料のペーストに含有される有機溶媒などをとばすために、所定の温度で焼成する。 In FIG.5 (c), what paste-formed bus electrode material is formed in the predetermined place on the dielectric material layer 18 with the screen printing method on the surface of the dielectric material layer which has covered the surface of the glass substrate. Then, in order to skip the organic solvent contained in the paste of the bus electrode material, baking is performed at a predetermined temperature.

図５（ｄ）は焼成後の前面板を表したものであり、バス電極材料はガラス基板の表面を覆っている誘電体層に溝などを形成することなく、埋め込まれる。 FIG. 5D shows the front plate after firing, and the bus electrode material is embedded in the dielectric layer covering the surface of the glass substrate without forming a groove or the like.

次に図５（e）において、誘電体層１８に埋め込まれたバス電極１９の表面の少なくとも一部と誘電体層１８の表面の少なくとも一部の上にＩＴＯなどからなる透明電極１５１、１６１を約１０００Åの膜厚で成膜し、フォトリソグラフィ法により放電ギャップを有する対の表示電極４として形成する。そして、[ＳｉＯ_２−Ｂｉ_２Ｏ_３−Ｂ_２Ｏ_３]などの材料を含む非鉛系ガラス粉末をエチルセルロースやバインダーなどと共に分散混練してガラスペーストを作る。作成されたガラスペーストをダイコート法あるいはコータ印刷法やスクリーン印刷法で、表示電極４を覆うように一定の厚みを塗布して焼成して形成する。次に誘電体層１７の上に金属酸化膜であるＭｇＯを含む保護膜８を電子ビーム蒸着法やスパッタリング法で形成する。 Next, in FIG. 5E, transparent electrodes 151 and 161 made of ITO or the like are formed on at least a part of the surface of the bus electrode 19 embedded in the dielectric layer 18 and at least a part of the surface of the dielectric layer 18. A film having a thickness of about 1000 mm is formed as a pair of display electrodes 4 having a discharge gap by photolithography. Then, a lead-free glass powder containing a material such as [SiO ₂ —Bi ₂ O ₃ —B ₂ O ₃ ] is dispersed and kneaded together with ethyl cellulose, a binder, etc. to make a glass paste. The formed glass paste is formed by applying a certain thickness so as to cover the display electrode 4 and baking by a die coating method, a coater printing method, or a screen printing method. Next, a protective film 8 containing MgO which is a metal oxide film is formed on the dielectric layer 17 by an electron beam evaporation method or a sputtering method.

図５ではバス電極をガラス基板の表面を覆っている誘電体層に埋め込む方法をスクリーン印刷と焼成だけで実現する方法を説明したが、別の方法を図６を使って説明する。 In FIG. 5, the method of embedding the bus electrode in the dielectric layer covering the surface of the glass substrate has been described by only screen printing and firing. Another method will be described with reference to FIG.

図６（ａ）において誘電体層１８を塗布焼成して形成した後、誘電体層１８の表面上に、フォトリソグラフィ法によって所定幅のストライプ穴５１をあけたレジストパターン５０を形成する。そして、図６（ｂ）においてフッ酸を含んだ混合エッチング液（図示省略）によってガラス基板表面をエッチングし、ストライプ穴５１の部分に溝を形成する。エッチング時間やエッチング液濃度などの調整により所定の溝深さを得ることが出来る。 In FIG. 6A, after the dielectric layer 18 is formed by coating and firing, a resist pattern 50 having a stripe hole 51 having a predetermined width is formed on the surface of the dielectric layer 18 by photolithography. 6B, the surface of the glass substrate is etched with a mixed etching solution (not shown) containing hydrofluoric acid to form a groove in the stripe hole 51 portion. A predetermined groove depth can be obtained by adjusting the etching time and the etching solution concentration.

次に図６（ｃ）において形成した溝部にバス電極材料のペーストを印刷し、図６（ｄ）において、リストオフ法によってレジストパターンを剥離することにより、誘電体層１８の溝部にはバス電極１９だけが残る。 Next, a bus electrode material paste is printed in the groove formed in FIG. 6C, and in FIG. 6D, the resist pattern is peeled off by the wrist-off method, whereby the bus electrode is formed in the groove of the dielectric layer 18. Only 19 remains.

図６において、ガラス基板の表面を覆っている誘電体層の内面に溝を形成する工程としてエッチング法を使用して説明したが、実施の形態１におけるサンドブラスト法や上記エッチング法およびレーザビーム加工法などの方法やこれらを組み合わせた方法により、変形した溝形状なども形成することも可能である。 In FIG. 6, although the etching method is used as the step of forming the groove on the inner surface of the dielectric layer covering the surface of the glass substrate, the sand blasting method, the etching method, and the laser beam processing method in the first embodiment are used. It is also possible to form a deformed groove shape or the like by a method such as these or a combination of these methods.

また、上記において、透明電極を形成する工程が、溝に埋め込まれたバス電極およびガラス基板の表面を覆っている誘電体層の少なくとも一部とを覆うように形成する工程を含む工程であるとして説明したが、透明電極を形成する工程が、図２に示すように、バス電極１９２を透明電極１５２、１６２と共に変形した形状の誘電体層１８２に埋め込み、透明電極１５２、１６２の放電空間側表面と誘電体層１０の表面とが平坦になるように形成する工程を含んでいても同様に実施可能である。また、図３に示すように、バス電極１９３の一部を誘電体層１８３の中に埋め込み、バス電極１９３の埋め込まれていない電極部分の横に透明電極１５３、１６３を配列形成して、透明電極１５３、１６３の放電空間側表面とバス電極１９３の表面とが誘電体層１８３の表面とほぼ平坦になるように形成する工程を含んでいても同様に実施可能である。また、図４に示すように、対の表示電極４である透明電極１５４、１６４の一部が、誘電体層１８４の両側の側壁および底辺に設けられ、バス電極１９４が透明電極に積載されるように配設され、バス電極１９４は誘電体層１８４から透明電極１５４、１６４により隔離される。そして、透明電極１５４、１６４とバス電極１９４と誘電体層１８４の表面上に、誘電体層１７と保護膜８が順に形成する工程を含んでいても同様に実施可能である。 Further, in the above, the step of forming the transparent electrode is a step including a step of covering the bus electrode embedded in the groove and at least a part of the dielectric layer covering the surface of the glass substrate. As described above, in the process of forming the transparent electrode, the bus electrode 192 is embedded in the dielectric layer 182 deformed together with the transparent electrodes 152 and 162 as shown in FIG. And a step of forming the dielectric layer 10 so that the surface of the dielectric layer 10 becomes flat. Further, as shown in FIG. 3, a part of the bus electrode 193 is embedded in the dielectric layer 183, and transparent electrodes 153 and 163 are arranged and formed on the side of the electrode part where the bus electrode 193 is not embedded. The present invention can also be implemented in a similar manner by including a step of forming the surfaces of the electrodes 153 and 163 on the discharge space side and the surface of the bus electrode 193 so as to be substantially flat with the surface of the dielectric layer 183. Further, as shown in FIG. 4, a part of the transparent electrodes 154 and 164 that are the pair of display electrodes 4 is provided on both side walls and the bottom side of the dielectric layer 184, and the bus electrode 194 is mounted on the transparent electrode. The bus electrode 194 is isolated from the dielectric layer 184 by the transparent electrodes 154 and 164. In addition, the present invention can be implemented in the same manner even if the dielectric layer 17 and the protective film 8 are sequentially formed on the surfaces of the transparent electrodes 154 and 164, the bus electrode 194, and the dielectric layer 184.

上記により、少なくともバス電極をガラス基板の表面を覆っている誘電体層に埋め込むことが出来るので放電に寄与しない無効電力の低減に有効であり、かつ、バス電極と透明電極を、透明電極の放電空間側表面とガラス基板表面とがほぼ平坦になるように形成するので、誘電体層の膜厚分布を低減させることができ、耐電圧を向上させ、絶縁破壊を防止する誘電体層を形成することができる。 By the above, since at least the bus electrode can be embedded in the dielectric layer covering the surface of the glass substrate, it is effective in reducing reactive power that does not contribute to the discharge, and the bus electrode and the transparent electrode are discharged to the transparent electrode. Since the surface on the space side and the surface of the glass substrate are formed to be substantially flat, the film thickness distribution of the dielectric layer can be reduced, and the dielectric layer that improves the withstand voltage and prevents dielectric breakdown is formed. be able to.

上記において、透明電極の膜厚を約１０００Åとして説明したが、透明電極材料の種類によっても抵抗値が変化し、ＰＤＰの表示電極として可能であれば良く、１００Å〜０．５μｍの範囲でも同様に実施可能である。 In the above description, the film thickness of the transparent electrode has been described as about 1000 mm. However, the resistance value varies depending on the type of the transparent electrode material, and may be used as a display electrode of the PDP, and similarly in the range of 100 mm to 0.5 μm. It can be implemented.

また、上記において、保護膜はＭｇＯ膜を使用するとして説明したが、ＢａＯ、ＣａＯ、ＳｒＯ、ＭｇＮＯおよびＺｎＯなどの金属酸化物を使用しても構わない。 In the above description, the MgO film is used as the protective film. However, metal oxides such as BaO, CaO, SrO, MgNO, and ZnO may be used.

本発明によるプラズマディスプレイパネルは、前面板として、誘電体層を少なくとも２層は有し、ガラス基板の内表面を覆っている誘電体層の比誘電率はガラス基板の比誘電率よりも小さく、ガラス基板の表面を覆っている誘電体層にバス電極を埋め込み形成することにより、放電に直接寄与しない無効電力の低減効果を有し、かつ、放電空間側の誘電体層の膜厚の差が低減されることにより、耐電圧を向上させて表示品質や信頼性を高めたプラズマディスプレイパネルを、大型のテレビジョンや高精細テレビジョンあるいは大型表示装置など、映像機器産業、宣伝機器産業、産業機器やその他の産業分野に利用することができ、その産業上の利用可能性は非常に広く且つ大きい。 The plasma display panel according to the present invention has at least two dielectric layers as a front plate, and the dielectric constant of the dielectric layer covering the inner surface of the glass substrate is smaller than the dielectric constant of the glass substrate. By embedding the bus electrode in the dielectric layer covering the surface of the glass substrate, it has the effect of reducing reactive power that does not directly contribute to the discharge, and there is a difference in the thickness of the dielectric layer on the discharge space side. Reduced plasma display panels with improved withstand voltage and improved display quality and reliability, such as large televisions, high-definition televisions or large display devices, such as video equipment industry, advertising equipment industry, industrial equipment And other industrial fields, and its industrial applicability is very wide and large.

本発明の実施の形態１におけるＰＤＰの放電セルの構成を示す断面概念図Sectional conceptual diagram which shows the structure of the discharge cell of PDP in Embodiment 1 of this invention 本発明の実施の形態１における放電セルの前面板における別の構成を示す断面概念図Sectional conceptual diagram which shows another structure in the front plate of the discharge cell in Embodiment 1 of this invention. 本発明の実施の形態１における放電セルの前面板におけるさらに別の構成を示す断面概念図Sectional conceptual diagram which shows another structure in the front plate of the discharge cell in Embodiment 1 of this invention. 本発明の実施の形態１における放電セルの前面板におけるさらに別の構成を示す断面概念図Sectional conceptual diagram which shows another structure in the front plate of the discharge cell in Embodiment 1 of this invention. 本発明の実施の形態２のＰＤＰに係わる放電セルの前面板を形成する工程を示す断面概念図Sectional conceptual diagram which shows the process of forming the front plate of the discharge cell concerning PDP of Embodiment 2 of this invention. 本発明の実施の形態２のＰＤＰに係わる放電セルの前面板を形成する別の工程を示す断面概念図Sectional conceptual diagram which shows another process of forming the front plate of the discharge cell concerning PDP of Embodiment 2 of this invention. 従来の面放電型ＡＣ型ＰＤＰの放電単位である放電セル構造を示す断面概念図Schematic sectional view showing a discharge cell structure as a discharge unit of a conventional surface discharge AC type PDP

Explanation of symbols

１，７１放電セル
２前面板
３背面板
４表示電極
５走査電極
６維持電極
７，１３，１７，１８，１８２，１８３，１８４誘電体層
８保護膜
１０，１１ガラス基板
１２データ電極
１４隔壁
１５蛍光体層
１８，８３，１８２，１８３，１８４溝
９，１９，１９２，１９３，１９４バス電極
５０，６１レジストパターン
５１ストライプ穴
７５，７６，１５１，１５２，１５３，１５４，１６１，１６２，１６３，１６４透明電極
８９Ａｇ電極 DESCRIPTION OF SYMBOLS 1,71 Discharge cell 2 Front plate 3 Back plate 4 Display electrode 5 Scan electrode 6 Sustain electrode 7, 13, 17, 18, 182, 183, 184 Dielectric layer 8 Protective film 10, 11 Glass substrate 12 Data electrode 14 Partition 15 Phosphor layer 18, 83, 182, 183, 184 Groove 9, 19, 192, 193, 194 Bus electrode 50, 61 Resist pattern 51 Striped hole 75, 76, 151, 152, 153, 161, 162, 163 164 Transparent electrode 89 Ag electrode

Claims

A plasma display panel in which a front plate and a back plate are arranged to face each other with a discharge space interposed therebetween,
The front plate has at least two dielectric layers,
The dielectric constant of the dielectric layer covering the surface of the glass substrate is smaller than the dielectric constant of the glass substrate,
A plurality of display electrode pairs are disposed in a state where at least a part thereof is embedded in a dielectric layer covering the surface of the glass substrate,
The plasma display panel is configured such that the display electrode is isolated from the glass substrate by a dielectric layer covering the surface of the glass substrate.

2. The dielectric layer according to claim 1, wherein the dielectric layer covering the surface of the glass substrate has a relative dielectric constant smaller than that of the dielectric layer facing the discharge space. The plasma display panel as described.

The display electrode pair is composed of a transparent electrode and a narrower bus electrode,
The bus electrode is embedded in the dielectric layer covering the surface of the glass substrate;
2. The plasma display panel according to claim 1, wherein the transparent electrode is disposed so as to cover at least a part of the surface of the dielectric layer covering the surface of the bus electrode and the glass substrate. .

2. The plasma display panel according to claim 1, wherein both the transparent electrode and the bus electrode are formed so as to be at least partially embedded in the dielectric layer covering a surface of the glass substrate.

2. The plasma display panel according to claim 1, wherein the bus electrode is partially embedded in the dielectric layer covering a surface of the glass substrate, and the transparent electrode is formed and arranged beside the bus electrode.

The transparent electrode is at least partially embedded in the dielectric layer covering the surface of the glass substrate, the bus electrode is formed on the transparent electrode, the bus electrode is formed by the transparent electrode, and the glass substrate The plasma display panel according to claim 1, wherein the plasma display panel has a structure isolated from the dielectric layer covering the surface of the plasma display panel.

The plasma display panel according to claim 1, wherein the thickness of the dielectric layer covering the surface of the glass substrate is smaller than the thickness of the dielectric layer facing the discharge space.

The thickness of the dielectric layer covering the surface of the glass substrate is 1 to 15 μm, and the thickness of the dielectric layer facing the discharge space is 10 to 50 μm. The plasma display panel as described.

The dielectric layer covering the surface of the glass substrate has a relative dielectric constant of 1 to 5, and the dielectric layer facing the discharge space has a relative dielectric constant of 5 to 15. The plasma display panel according to claim 1.

A method of manufacturing a plasma display panel in which a front plate and a back plate are arranged to face each other with a discharge space interposed therebetween,
Forming the front plate comprises forming at least two dielectric layers on the front plate;
And a step of forming at least a part of a plurality of display electrodes in the dielectric layer covering the glass substrate.

Forming the display electrode includes embedding at least part of a dielectric layer covering a surface of the glass substrate;
The plasma display according to claim 10, wherein the step of forming the transparent electrode includes a step of forming the transparent electrode so as to cover at least a part of the dielectric layer covering a surface of the bus electrode and the glass substrate. Panel manufacturing method.

In the step of forming the display electrode and the transparent electrode, both the bus electrode and the transparent electrode having a narrower width than the bus electrode are formed so as to be embedded at least partially in the dielectric layer covering the surface of the glass substrate. The manufacturing method of the plasma display panel of Claim 10 including a process.

The step of forming the bus electrode includes a step of forming at least a part of the dielectric layer covering the surface of the glass substrate;
The method of manufacturing a plasma display panel according to claim 10, wherein the step of forming the transparent electrode includes a step of forming the transparent electrode next to the bus electrode.

Forming the transparent electrode includes forming the transparent electrode so as to be embedded in the dielectric layer covering a surface of the glass substrate;
The step of forming the bus electrode includes the step of forming the bus electrode on the transparent electrode so that the bus electrode has a structure isolated from the dielectric layer covering the surface of the glass substrate. The manufacturing method of the plasma display panel of Claim 10 containing.

The step of forming the dielectric layer covering the surface of the glass substrate so as to embed at least part of the display electrode pair is performed by at least one of a sandblasting method, an etching method, and a laser processing method. The manufacturing method of the plasma display panel of Claim 10 including the process of forming a groove | channel in the said dielectric material layer which has covered the surface of the glass substrate.

The step of forming the display electrode pair so as to be embedded in the groove portion of the dielectric layer covering the surface of the glass substrate is at least one of a screen printing method, a vacuum deposition method, a sputtering method, a plating method, and a CVD method. The method of manufacturing a plasma display panel according to claim 10, wherein the method includes a seed method.

The step of embedding at least the bus electrode in the dielectric layer covering the surface of the glass substrate forms the dielectric layer so as to cover the surface of the glass substrate, and the surface of the glass substrate is A step of forming the bus electrode so as to be embedded in the dielectric layer covering the surface of the glass substrate by applying a paste on the dielectric layer covering the paste by a screen printing method and firing the paste. The manufacturing method of the plasma display panel of Claim 10 which has these.