JP2006162665A - 電源回路 - Google Patents

Abstract

【課題】コントラスト調整にかかわらず最適バイアスを維持することができ、しかも、消費電力が小さく、負荷変動による電圧値の変動も少なく、耐圧の高いトランジスタを用いることもなく多種の液晶駆動電圧を生成することができる電源回路を提供する。
【解決手段】本発明の電源回路は、単純マトリクス液晶をマルチラインアドレッシング方式で駆動するための複数種類の電圧を発生するもので、外部から供給される電源電圧を昇圧して、電源電圧の整数倍の電圧値を持つ複数種類の昇圧電圧を発生する第１の昇圧回路と、外部から供給される電源電圧および第１の昇圧回路によって発生される複数種類の昇圧電圧のいずれかを電源として動作し、基準電圧から複数種類のセグメント電圧を発生する複数個のオペアンプと、単純マトリクス液晶における最適なバイアスに応じて、複数種類のセグメント電圧を組合せて昇圧することによってコモン電圧を発生する第２の昇圧回路とを備えている。
【選択図】 図１

Description

本発明は、単純マトリクス液晶をマルチラインアドレッシング方式で駆動するための複数種類の電圧を発生する電源回路に関するものである。

単純マトリクス液晶の駆動方式としては、例えばコモン電極（行電極）を１本ずつ順番に選択する線順次走査方式や、複数行を同時選択するマルチラインアドレッシング方式などの駆動方式が知られている。

単純マトリクス液晶では、どの駆動方式においても、コモン電極に所定の電圧（コモン電圧）を与えて選択し、セグメント電極（列電極）に表示データに対応する電圧（セグメント電圧）を与えることによって、両者の交点に位置する液晶のオン／オフを制御する。また、液晶がオン状態となる電圧とオフ状態となる電圧との比を大きくすることによって、液晶表示のコントラストを高くすることができる。

例えば、バイアス（セグメント電圧とコモン電圧との比）Ｂを１／５として、コモン電圧を＋５Ｖ、セグメント電圧を＋１Ｖもしくは−１Ｖとする場合、セグメント電圧を−１Ｖにすると、両者の交点にある液晶には＋５Ｖ−（−１Ｖ）＝＋６Ｖの電圧が印加され、オン状態となる。一方、セグメント電圧を＋１Ｖとすると、両者の交点にある液晶には＋５Ｖ−（＋１Ｖ）＝＋４Ｖの電圧が印加され、オフ状態となる。

また、液晶がオン状態となる電圧＋６Ｖとオフ状態となる電圧＋４Ｖとの比を大きくすることによって、すなわちセグメント電圧の絶対値を大きくすることによって、液晶表示のコントラストを高くすることができる。なお、バイアスＢは、１／５に限られるわけではなく、液晶に応じた最適値が決定され、例えば１／４、１／５、１／６、１／７などの値に設定される。

従来、液晶を駆動するための電圧（セグメント電圧およびコモン電圧）を発生する電源回路として、例えば特許文献１の図６や図１に記載の方式が知られている。

特許文献１の図６に記載の電源回路は、ロジック回路の電源電圧ＶＤＤを４倍チャージポンプ回路でマイナス方向に４倍の電位レベルに昇圧してＶＥＥを生成し、Ｖ０（＝ＶＤＤ）とＶＥＥ間を可変抵抗Ｒ１６も含めて抵抗Ｒ１１〜Ｒ１５で抵抗分割し、各分割箇所からそれぞれオペアンプ回路を介してＶ００〜Ｖ０５の６種類の電位レベルを発生させ、これらの電位をコモン電圧およびセグメント電圧として用いる。

また、特許文献１の図１に記載の回路は、オペアンプ回路を用いて構成された非反転増幅器の基準電圧ＶＳに対して、可変抵抗Ｒ１を変えることで、Ｖ０より低い任意のＶ１を生成し、反転チャージポンプ回路で−Ｖ１を発生させ、これらをセグメント電圧とする。また、４倍チャージポンプ回路で電源電圧ＶＤＤの４倍の電圧Ｖ０を生成し、これを反転チャージポンプ回路で反転して−Ｖ０を発生させ、これらをコモン電圧とする。

特許第３５０５５６２号公報

ところが、特許文献１の図６に記載の回路では、多数（５つ）のオペアンプを使用するため、消費電流が多い。また、全てのオペアンプの電源電圧として、電源電圧ＶＤＤを６倍ないし７倍に昇圧した電圧を必要とするため、同じ消費電流であっても消費電力が大きい。また、液晶が必要とする最大電圧よりもさらに高い電圧を使用するため、より耐圧の高いトランジスタを必要とするなどの問題がある。

また、特許文献１の図１に記載の回路では、電源電圧ＶＤＤを昇圧してコモン電圧Ｖ０、−Ｖ０を生成するため、最適なバイアスＢ（＝Ｖ１／Ｖ０）を選択できない。従って、コントラスト調整のためにセグメント電圧Ｖ１の電位を変えると、バイアスが変わって最適バイアスからずれて画質が低下する。さらに、セグメント電圧−Ｖ１をチャージポンプ回路で生成するため、セグメントの負荷変動によって、セグメント電圧−Ｖ１が変動するなどの問題がある。

また、特許文献１は、線順次走査方式で液晶を駆動するための電圧を発生する電源回路に関するものであって、マルチラインアドレッシング方式で液晶を駆動するための複数種類の電圧を発生する電源回路に関するものではない。通常のマルチラインアドレッシング方式では、（同時選択行数＋１）種類のセグメント電圧を必要とするが、特許文献１では、この点について全く考慮されていない。

本発明の目的は、前記従来技術に基づく問題点を解消し、コントラスト調整にかかわらず最適バイアスを維持することができ、しかも、消費電力が小さく、負荷変動による電圧値の変動も少なく、耐圧の高いトランジスタを用いることもなく多種の液晶駆動電圧を生成することができる電源回路を提供することにある。

上記目的を達成するために、本発明は、単純マトリクス液晶をマルチラインアドレッシング方式で駆動するための複数種類の電圧を発生する電源回路であって、
外部から供給される電源電圧を昇圧して、前記電源電圧の整数倍の電圧値を持つ複数種類の昇圧電圧を発生する第１の昇圧回路と、前記外部から供給される電源電圧および前記第１の昇圧回路によって発生される複数種類の昇圧電圧のいずれかを電源として動作し、基準電圧から複数種類のセグメント電圧を発生する複数個のオペアンプと、前記単純マトリクス液晶における最適なバイアスに応じて、複数種類の前記セグメント電圧を組合せて昇圧することによってコモン電圧を発生する第２の昇圧回路とを備えることを特徴とする電源回路を提供するものである。

ここで、前記マルチラインアドレッシング方式が、７本のコモン電極を同時に選択し、４種類のセグメント電圧を使用するＦＬＡ７方式であるのが好ましい。線順次走査方式や、小数のコモン電極を同時に選択するマルチラインアドレッシング方式では、コモン電圧が高いため、セグメント電圧を昇圧してもコモン電圧に届かないが、ＦＬＡ７方式を採用することによりコモン電圧を低くすることができる。

また、前記第２の昇圧回路が、前記コモン電圧の中央の電圧をグランドとして前記コモン電圧を発生するものである、もしくは複数種類の前記セグメント電圧のうちの１つの電圧をグランドとして前記コモン電圧を発生するものであるのが好ましい。

本発明によれば、第１の昇圧回路内に含まれる平滑コンデンサとオペアンプによって安定化されたセグメント電圧を使用するため、負荷電流の変動によるセグメント電圧の変動を極力少なくすることができる。また、個々のオペアンプに最適な電圧範囲の狭い電源を使用するため、消費電流は同じであっても、その消費電力を従来よりも小さくすることができる。また、オペアンプを使用せず、第２の昇圧回路で発生される昇圧電圧をコモン電圧として使用するため、トランジスタの耐圧は、液晶が必要とする最大電圧よりも高くする必要がない。

また、本発明によれば、セグメント電圧とコモン電圧とを、それぞれ独立した回路で発生するのではなく、液晶における最適なバイアスに応じて、セグメント電圧からコモン電圧を発生するので、マルチラインアドレッシング駆動方式において、駆動誤差が少ない多種の電圧を簡単な回路で実現することができる。また、コントラスト調整でセグメント電圧が変わっても、セグメント電圧の変化に応じてコモン電圧が変化するため、常に最適なバイアスから変動しないという利点もある。

以下に、添付の図面に示す好適実施形態に基づいて、本発明の電源回路を詳細に説明する。

本発明の電源回路は、単純マトリクス液晶をマルチラインアドレッシング方式で駆動するための複数種類の電圧を発生するものである。マルチラインアドレッシング駆動方式は、複数のコモン電極を同時に選択する駆動方式である。

以下、マルチラインアドレッシング駆動方式について簡単に説明する。

マルチラインアドレッシング駆動方式では、液晶全体でＮ本のコモン電極をＬ本ずつのコモン電極を含むＭ個（Ｍ＝Ｎ／Ｌ）のグループに分ける。そして、同時には１つのグループ内に含まれるＬ本のコモン電極に所定のコモン電圧を順次与えて選択し、かつセグメント電極に表示データに対応するセグメント電圧を与えることによって、両者の交点に位置する液晶のオン／オフを制御する。上記動作を全てのグループについて順次行うことを繰り返すことで画面表示を更新する。

ここで、それぞれのグループにおいて、同時に選択されるＬ本のコモン電極には、例えば非選択時間にグランド電位が与えられ、選択時間には＋ＶＲまたは−ＶＲのコモン電圧が与えられる。この時、コモン電圧として、行方向に互いに直交する直交行列の列成分に対応する電圧が使用される。

一方、各々のセグメント電極には、（Ｌ＋１）種類の電圧の中から、表示データに対応する電圧が与えられる。この時、セグメント電圧として、コモン電圧を決定する時に用いられる直交行列の各々の列成分と表示データの各々の行成分との排他的論理和の算術和（グループ内の全てのコモン電極における積の総和）に対応する電圧が、各々のセグメント電極に与えられる。

ところで、本出願人は、特開２００３−６６４１１号公報において、マルチラインアドレッシング駆動方式を基礎として、７本のコモン電極を同時に選択し、４種類のセグメント電圧を使用してセグメント電極を駆動するＦＬＡ７（Four-Level Addressing 7）駆動方式を提案している。本発明の電源回路は、従来の一般的なマルチラインアドレッシング駆動方式はもちろん、本出願人に係るＦＬＡ７駆動方式にも適用可能なものである。

従来のマルチラインアドレッシング駆動方式では、７本のコモン電極を同時に選択する場合に、７＋１＝８種類のセグメント電圧（例えば、±７Ｖｃ、±５Ｖｃ、±３Ｖｃ、±１Ｖｃの８種類）が必要である。これに対し、ＦＬＡ７駆動方式は、−７Ｖｃおよび−５Ｖｃを＋３Ｖｃ、−３Ｖｃおよび−１Ｖｃを＋Ｖｃ、＋１Ｖｃおよび＋３Ｖｃを−Ｖｃ、＋５Ｖｃおよび＋７Ｖｃを−３Ｖｃに置き換えて、セグメント電圧の電圧レベルを４値化する方式である。

以下、本明細書において、ＦＬＡ７駆動方式という場合には、特開２００３−６６４１１号公報において開示されているＦＬＡ７駆動方式に関する全ての記載内容を含むものとする。

次に、本発明の電源回路の構成および作用について説明する。

図１（ａ）および（ｂ）は、本発明の電源回路の構成を表す一実施形態の概略図である。図１（ａ）および（ｂ）に示す電源回路は、前述の通り、単純マトリクス液晶をマルチラインアドレッシング方式で駆動するための複数種類の液晶駆動電圧（セグメント電圧およびコモン電圧）を発生するもので、同図（ａ）に示すセグメント電圧の発生回路１２と、同図（ｂ）に示すコモン電圧の発生回路１４とを備えている。

図１（ａ）に示すセグメント電圧の発生回路１２は、セグメント電圧＋Ｖ、−Ｖを発生するもので、＋側の昇圧電圧＋ＶＵＰを発生する昇圧回路１６ａと、安定化された＋側のセグメント電圧＋Ｖを発生するオペアンプ１８ａと、−側の昇圧電圧−ＶＤＯＷＮを発生する昇圧回路１６ｂと、安定化された−側のセグメント電圧−Ｖを発生するオペアンプ１８ｂとを備えている。

セグメント電圧の発生回路１２において、昇圧回路１６ａは、外部から供給される電源電圧ＶＬＣＤを＋側に昇圧して、電源電圧ＶＬＣＤの整数倍の電圧値を持つ昇圧電圧＋ＶＵＰを発生する。オペアンプ１８ａは、昇圧回路１６ａによって発生される昇圧電圧＋ＶＵＰを電源として動作し、基準電圧Ｖ_Bから＋側のセグメント電圧＋Ｖを発生する。

また、昇圧回路１６ｂは、電源電圧ＶＬＣＤを−側に昇圧して、電源電圧ＶＬＣＤの逆極性の整数倍の電圧値を持つ昇圧電圧−ＶＤＯＷＮを発生する。オペアンプ１８ｂは、昇圧回路１６ｂによって発生される昇圧電圧−ＶＤＯＷＮを電源として動作し、基準電圧Ｖ_Bから−側のセグメント電圧−Ｖを発生する。

なお、マルチラインアドレッシング駆動方式では、同時選択行数Ｌ＋１種類のセグメント電圧を必要とする。また、本出願人に係るＦＬＡ７駆動方式では、前述の通り、７本のコモン電極を同時に選択し、４種類のセグメント電圧を必要とする。従って、実際には、必要とするセグメント電圧の種類に対応した個数のオペアンプを使用して、それぞれの種類の安定化されたセグメント電圧を発生することになる。

また、オペアンプ１８ａの電源電圧は、その出力電圧＋Ｖよりも高い電圧値を必要とし、オペアンプ１８ｂの電源電圧は、その出力電圧−Ｖよりも低い電圧値を必要とする。従って、実際には、昇圧回路１６ａ、１６ｂで発生される昇圧電圧も、必要とするセグメント電圧の種類に対応した個数の昇圧電圧を発生する。また、昇圧電圧として、それぞれの種類のセグメント電圧に最も近い電圧を発生するのが好ましい。

セグメント電極は、消費電流が多いので、セグメント電圧＋Ｖ、−Ｖとして、上記のように、昇圧回路１６ａ、１６ｂで発生される昇圧電圧＋ＶＵＰ、−ＶＤＯＷＮそのものではなく、昇圧回路１６ａ、１６ｂ内に含まれる平滑コンデンサとオペアンプ１８ａ、１８ｂによって安定化された電圧を使用する。これにより、負荷電流の変動によるセグメント電圧＋Ｖ、−Ｖの変動を極力少なくすることができる。

既に述べたように、特許文献１の図６に記載の従来技術では、全てのオペアンプの電源として、電源電圧ＶＤＤを６倍ないし７倍に昇圧した電圧を必要とするため消費電力が大きいという問題がある。これに対し、図１（ａ）に示すセグメント電圧の発生回路１２では、個々のオペアンプ１８ａ、１８ｂに最適な電圧範囲の狭い電源を使用するため、消費電流は同じであっても、その消費電力を小さく抑えることができる。

続いて、図１（ｂ）に示すコモン電圧の発生回路１４は、単純マトリクス液晶における最適なバイアスＢに応じて、セグメント電圧＋Ｖ、−Ｖからコモン電圧ＶＲＨ、ＶＲＬを発生する昇圧回路２０を備えている。ＶＲＭを中心として、ＶＲＨは高電位ないしプラス側、ＶＲＬは低電位ないしマイナス側の電圧である。昇圧回路２０は、最適なバイアスＢに応じて、複数種類のセグメント電圧＋Ｖ、−Ｖを適宜組合せて昇圧することによってコモン電圧ＶＲＨ、ＶＲＬを発生する。

コモン電極は、セグメント電極と比べて消費電流が少ないので、昇圧回路２０で発生される昇圧電圧をそのまま使用しても負荷電流の変動によるコモン電圧の変動は少ない。従って、コモン電圧ＶＲＨ、ＶＲＬは、昇圧回路２０で発生される昇圧電圧を使用し、昇圧回路２０内のトランジスタのサイズ、昇圧周波数、平滑コンデンサの容量等を適正にして、負荷電流による変動を小さくするだけで十分である。

コモン電圧の発生回路１４では、セグメント電圧とコモン電圧とを、それぞれ独立した回路で発生するのではなく、上記の通り、最適なバイアスＢに応じて、セグメント電圧＋Ｖ、−Ｖからコモン電圧ＶＲＨ、ＶＲＬを発生するので、マルチラインアドレッシング駆動方式において、駆動誤差が少ない多種の電圧を簡単な回路で実現することができる。

また、昇圧回路２０で発生された昇圧電圧を使用するので、言い換えると、セグメント電圧の発生回路１２のようにオペアンプ１８ａ、１８ｂを使用しないので、トランジスタの耐圧は、液晶が必要とする最大電圧よりも高くする必要がない。また、コントラスト調整によりセグメント電圧が変わっても、セグメント電圧の変化に応じてコモン電圧が変化するため、常に最適なバイアスから変動しないという利点もある。

以下、単純マトリクス液晶を、ＦＬＡ７駆動方式で駆動するための複数種類の電圧を発生する電源回路を例に挙げて具体的に説明する。

マルチラインアドレッシング駆動方式において同時選択行数が７本の場合、液晶のオン／オフ比を最大にする理想的なバイアスＢｉは、次式で表される。
Ｂｉ＝Ｖｃ／Ｖｒ＝√｛７／（２×Ｎ）｝
ここで、Ｖｃ：最小のセグメント電圧、Ｖｒ：コモン電圧、Ｎ：液晶全体の行数である。すなわち、理想的なバイアスＢｉは、液晶全体の行数によって変わる。

例えば、携帯電話の表示部に使用される液晶全体の行数Ｎ＝６４、９４、１２８、１６８に応じて、理想的なバイアスＢｉは、１／４．３、１／５．２、１／６．０、１／６．９となる。なお、実際の電源回路では、上記液晶全体の行数Ｎ＝６４、９４、１２８、１６８に対して、最適なバイアスＢは、１／４、１／５、１／６、１／７とし、理想的なバイアスＢｉにより近いバイアス値を選択することになる。

同時選択行数が７本の場合、従来のマルチラインアドレッシング駆動方式では、８種類のセグメント電圧が必要であるが、ＦＬＡ７駆動方式では、＋３Ｖｃ、＋Ｖｃ、−Ｖｃ、−３Ｖｃの４種類のセグメント電圧のみを必要とする。Ｖｃは、下記式で表される。
Ｖｃ＝Ｂ×Ｖｔｈ×√Ｎ／√｛（２×Ｎ×Ｂ×Ｂ−７×Ｂ＋７）｝
ここで、Ｖｔｈ：液晶のスレッショルド電圧であって、液晶毎に異なるものである。

上記式で示したように、Ｖｃは、種々のパラメータ（Ｂ、Ｖｔｈ、Ｎ）によって決定されるが、液晶全体の行数Ｎに応じて理想的なバイアスＢｉから最適なバイアスＢが決定され、コントラスト調整によって、結果的にＶｃが決定される。しかし、前述の通り、本発明の電源回路では、セグメント電圧Ｖｃが変更されても、それに応じてコモン電圧が変化するため、最適なバイアスＢは常に一定値となる。

また、本発明の電源回路では、グランド電位ＧＮＤを、液晶駆動電圧のどこに設定するかによって、種々の方式を採用することができる。以下の説明では、コモン電圧ＶＲＭ（コモン電圧の中央の電圧）をグランド電位ＧＮＤとするＶＲＭセンター方式と、セグメント電圧Ｖ１をグランド電位ＧＮＤとするＶ１センター方式を例に挙げて、本発明の電源回路で発生される電圧の関係について具体的に説明する。

図２は、本発明の電源回路において、コモン電圧ＶＲＭをグランド電位ＧＮＤとするＶＲＭセンター方式を採用した場合に発生される電圧の関係を表す。同図において、ＶＬＣＤは、外部から供給される電源電圧を表す。また、２×ＶＬＣＤ、−ＶＬＣＤおよび−２×ＶＬＣＤは昇圧電圧、Ｖ３（＝＋３Ｖｃ）、Ｖ２（＝＋Ｖｃ）、Ｖ１（＝−Ｖｃ）、Ｖ０（＝−３Ｖｃ）はセグメント電圧、ＶＲＨ、ＶＲＭおよびＶＲＬはコモン電圧を表す。

図３は、図２に係る電源回路で用いられるセグメント電圧の発生回路の構成を表す一実施形態の概略図である。図３に示すセグメント電圧の発生回路２２は、オペアンプ２４ａ、２４ｂ、２４ｃ、２４ｄと、抵抗素子Ｒ１〜Ｒ６とを備えている。なお、図３では、電源電圧ＶＬＣＤから、昇圧電圧２×ＶＬＣＤ、−ＶＬＣＤ、−２×ＶＬＣＤを発生する昇圧回路は省略してある。

ここで、オペアンプ２４ａの＋側電源には昇圧電圧２×ＶＬＣＤが供給され、−側電源はグランド電位とされている。また、オペアンプ２４ａの＋側入力端子には基準電圧Ｖ_Bが入力され、−側入力端子には、抵抗素子Ｒ１とＲ２との接続点の電位が入力されている。オペアンプ２４ａの出力端子からはセグメント電圧Ｖ３が出力され、その出力端子とグランドとの間に抵抗素子Ｒ１とＲ２が直列に接続されている。

また、オペアンプ２４ｂの＋側電源には電源電圧ＶＬＣＤが供給され、−側電源はグランド電位とされている。また、オペアンプ２４ｂの＋側入力端子には抵抗素子Ｒ３とＲ４との接続点の電位が入力され、−側入力端子には、その出力端子の電位すなわちセグメント電圧Ｖ２が入力されている。抵抗素子Ｒ３とＲ４は、オペアンプ２４ａの出力端子とオペアンプ２４ｄの−側入力端子との間に直列に接続されている。

オペアンプ２４ｃの＋側電源はグランド電位とされ、−側電源は昇圧電圧−ＶＬＣＤ（または−２×ＶＬＣＤ）とされている。また、オペアンプ２４ｃの＋側入力端子には抵抗素子Ｒ５とＲ６との接続点の電位が入力され、−側入力端子には、その出力端子の電位すなわちセグメント電圧Ｖ１が入力されている。抵抗素子Ｒ５とＲ６は、オペアンプ２４ｄの−側入力端子とその出力端子との間に直列に接続されている。

最後に、オペアンプ２４ｄの＋側電源には電源電圧ＶＬＣＤが供給され、−側電源には昇圧電圧−２×ＶＬＣＤが供給されている。また、オペアンプ２４ｄの−側入力端子には、セグメント電圧Ｖ３が直列に接続された抵抗素子Ｒ３とＲ４を介して入力され、＋側入力端子はグランド電位とされている。オペアンプ２４ｄの出力端子からはセグメント電圧Ｖ０が出力されている。

前述の通り、図３では、昇圧回路を省略しているが、図２に示すように、昇圧電圧２×ＶＬＣＤは、この図示していない昇圧回路により、電源電圧ＶＬＣＤを＋側に２倍に昇圧することで発生され、昇圧電圧−ＶＬＣＤは、電源電圧ＶＬＣＤを−側に昇圧することで相補的に発生される。また、昇圧電圧−２×ＶＬＣＤは、昇圧電圧２×ＶＬＣＤを−側に昇圧することで発生される。

続いて、セグメント電圧Ｖ３は、オペアンプ２４ａにより、昇圧電圧２×ＶＬＣＤおよびグランド電位ＧＮＤを電源として基準電圧Ｖ_Bから発生される。Ｖ３＝Ｖ_B×（Ｒ１＋Ｒ２）／Ｒ２の関係がある。

また、セグメント電圧Ｖ２は、オペアンプ２４ｂにより、電源電圧ＶＬＣＤおよびグランド電位ＧＮＤを電源としてセグメント電圧Ｖ３から発生される。また、セグメント電圧Ｖ１は、オペアンプ２４ｃにより、グランド電位ＧＮＤおよび昇圧電圧−ＶＬＣＤを電源としてセグメント電圧Ｖ３から発生される。セグメント電圧Ｖ０は、オペアンプ２４ｄにより、電源電圧ＶＬＣＤおよび昇圧電圧−２×ＶＬＣＤを電源としてセグメント電圧Ｖ３から発生される。なお、Ｒ３＝Ｒ６＝２×Ｒ４＝２×Ｒ５の関係がある。

また、セグメント電圧Ｖ１は、昇圧電圧−２×ＶＬＣＤおよびグランド電位ＧＮＤを電源としてセグメント電圧Ｖ３から発生することもできる。この場合、オペアンプ２４ｃで使用する電圧範囲が大きくなる分だけ消費電力は増加するが、昇圧電圧−ＶＬＣＤを発生する回路を省略することができるため、その分だけ昇圧回路の回路規模を削減することができる。

続いて、＋側のコモン電圧ＶＲＨは、例えば最適なバイアスＢが１／４である場合、図示していない昇圧回路により、コモン電圧ＶＲＭ（＝ＧＮＤ）を基準として、Ｖ３（＝＋３Ｖｃ）と、セグメント電圧Ｖ２（＝＋Ｖｃ）と、を加算することによって、Ｖｃの４倍の電圧値（＝＋４Ｖｃ）を持つ＋側のコモン電圧ＶＲＨが発生される。一方、−側のコモン電圧ＶＲＬも、コモン電圧ＶＲＭを基準として、セグメント電圧Ｖ０（＝−３Ｖｃ）からＶ２（＝＋Ｖｃ）を減算することによって、Ｖｃの逆極性の４倍の電圧値（＝−４Ｖｃ）を持つ−側のコモン電圧ＶＲＬが相補的に発生される。

また、例えば最適なバイアスＢが１／５である場合、コモン電圧ＶＲＭを基準として、セグメント電圧Ｖ３（＝＋３Ｖｃ）と、セグメント電圧Ｖ２（＝＋Ｖｃ）からＶ１（＝−Ｖｃ）を減算して得られる電位差（＝＋２Ｖｃ）と、を加算することによって、Ｖｃの５倍の電圧値（＝＋５Ｖｃ）を持つ＋側のコモン電圧ＶＲＨが発生される。一方、コモン電圧ＶＲＭを基準として、セグメント電圧Ｖ０（＝−３Ｖｃ）から前述の電位差（＝＋２Ｖｃ）を減算することによって、Ｖｃの逆極性の５倍の電圧値（＝−５Ｖｃ）を持つ−側のコモン電圧ＶＲＬが相補的に発生される。

なお、最適なバイアスＢが１／６および１／７の場合の＋側および−側のコモン電圧ＶＲＨおよびＶＲＬの発生方法も同様である。ただし、上記は一例を示すものであって、どのようなセグメント電圧の組合せ（加算、減算）によって昇圧してコモン電圧を発生させてもよい。

次に、図４は、Ｖ１をグランドとするＶ１センター方式を採用する電源回路で発生される電圧の関係を表す一実施形態の概念図である。図４に係る電源回路は、セグメント電圧Ｖ３が、昇圧電圧２×ＶＬＣＤを電源として動作するオペアンプにより発生され、セグメント電圧Ｖ２が、電源電圧ＶＬＣＤを電源として動作するオペアンプにより発生される点は図２に係る電源回路と同じである。

一方、図４に係る電源回路では、コモン電圧ＶＲＭが、昇圧回路により電源電圧ＶＬＣＤから発生され、セグメント電圧Ｖ０が、昇圧電圧−ＶＬＣＤを電源として動作するオペアンプによって発生される点で図２に係る電源回路とは異なる。すなわち、図４に係る電源回路では、オペアンプの電源電圧を発生する昇圧回路において、昇圧電圧−２×ＶＬＣＤを発生する回路を省略することができ、その分だけ回路規模を削減することができるという利点がある。

図４に示すように、＋側のコモン電圧ＶＲＨは、例えば最適なバイアスＢが１／４である場合、コモン電圧ＶＲＭ（＝（Ｖ２−Ｖ１）／２）を基準として、Ｖ３（＝＋３Ｖｃ）と、セグメント電圧Ｖ２（＝＋Ｖｃ）と、を加算することによって、Ｖｃの４倍の電圧値（＝＋４Ｖｃ）を持つ＋側のコモン電圧ＶＲＨが発生される。一方、−側のコモン電圧ＶＲＬも、コモン電圧ＶＲＭを基準として、セグメント電圧Ｖ０（＝−３Ｖｃ）からＶ２（＝＋Ｖｃ）を減算することによって、Ｖｃの逆極性の４倍の電圧値（＝−４Ｖｃ）を持つ−側のコモン電圧ＶＲＬが相補的に発生される。

なお、最適なバイアスＢが１／５、１／６および１／７の場合の＋側および−側のコモン電圧ＶＲＨおよびＶＲＬの発生方法も同様である。同様に、上記は一例を示すものであって、どのようなセグメント電圧の組合せ（加算、減算）によって昇圧してコモン電圧を発生させてもよい。また、セグメント電圧の組合せでは足りない場合、オペアンプを追加して、最適な電圧を１個追加すればよい。

また、コモン電圧ＶＲＭおよびセグメント電圧Ｖ１をグランド電位ＧＮＤとして、コモン電圧を発生する例を挙げて説明したが、上記は一例であって、どの液晶駆動電圧をグランド電位ＧＮＤとしてコモン電圧を発生させてもよい。なお、上記例では、ＦＬＡ７駆動方式を例に挙げて説明したが、前述の通り、本発明の電源回路は、従来のマルチラインアドレッシング駆動方式にも適用可能である。

本発明は、基本的に以上のようなものである。
以上、本発明の電源回路について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

（ａ）および（ｂ）は、本発明の電源回路の構成を表す一実施形態の概略図である。 本発明の電源回路で発生される電圧の関係を表す一実施形態の概念図である。 本発明の電源回路で用いられるセグメント電圧の発生回路の構成を表す一実施形態の概略図である。 本発明の電源回路で発生される電圧の関係を表す別の実施形態の概念図である。

符号の説明

１２、２２ セグメント電圧の発生回路
１４ コモン電圧の発生回路
１６ａ、１６ｂ、２０ 昇圧回路
１８ａ、１８ｂ、２４ａ、２４ｂ、２４ｃ、２４ｄ オペアンプ
Ｒ１〜Ｒ６ 抵抗素子

Claims (4)

1. 単純マトリクス液晶をマルチラインアドレッシング方式で駆動するための複数種類の電圧を発生する電源回路であって、
   外部から供給される電源電圧を昇圧して、前記電源電圧の整数倍の電圧値を持つ複数種類の昇圧電圧を発生する第１の昇圧回路と、前記外部から供給される電源電圧および前記第１の昇圧回路によって発生される複数種類の昇圧電圧のいずれかを電源として動作し、基準電圧から複数種類のセグメント電圧を発生する複数個のオペアンプと、前記単純マトリクス液晶における最適なバイアスに応じて、複数種類の前記セグメント電圧を組合せて昇圧することによってコモン電圧を発生する第２の昇圧回路とを備えることを特徴とする電源回路。
2. 前記マルチラインアドレッシング方式が、７本のコモン電極を同時に選択し、４種類のセグメント電圧を使用するＦＬＡ７方式である請求項１に記載の電源回路。
3. 前記第２の昇圧回路が、前記コモン電圧の中央の電圧をグランドとして前記コモン電圧を発生するものである請求項１または２に記載の電源回路。
4. 前記第２の昇圧回路が、複数種類の前記セグメント電圧のうちの１つの電圧をグランドとして前記コモン電圧を発生するものである請求項１または２に記載の電源回路。

Images